JP2729310B2 - Apparatus for forming thin film on semiconductor substrate surface - Google Patents
Apparatus for forming thin film on semiconductor substrate surfaceInfo
- Publication number
- JP2729310B2 JP2729310B2 JP63315810A JP31581088A JP2729310B2 JP 2729310 B2 JP2729310 B2 JP 2729310B2 JP 63315810 A JP63315810 A JP 63315810A JP 31581088 A JP31581088 A JP 31581088A JP 2729310 B2 JP2729310 B2 JP 2729310B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- thin film
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体基板表面に薄膜を形成する装置に
関するものであり、より特定的には、半導体基板と薄膜
との界面構造を良好に制御できる薄膜形成装置に関する
ものである。Description: TECHNICAL FIELD The present invention relates to an apparatus for forming a thin film on a surface of a semiconductor substrate, and more specifically, to an excellent control of an interface structure between the semiconductor substrate and the thin film. The present invention relates to an apparatus for forming a thin film.
[従来の技術] 電子デバイスの特性は、作成中の故意あるいは意図し
ない事故で導入された不純物の存在に極めて強く影響さ
れるため、全工程にわたって作製環境の清浄度が極めて
高いレベルに維持される必要があり、使用材料、処理雰
囲気および形成法等に高度な清浄化技術および高純度化
技術が駆使されている。[Prior Art] Since the characteristics of an electronic device are extremely strongly affected by the presence of impurities introduced in a deliberate or unintentional accident during fabrication, the cleanliness of the fabrication environment is maintained at a very high level throughout the entire process. It is necessary to use advanced cleaning technology and high-purification technology in the materials used, the processing atmosphere, the forming method, and the like.
半導体デバイスにおいて、その製造工程は薄膜形成工
程と回路パターン形成工程とに大別される。薄膜形成工
程は、さらに、膜種や形成方法により、種々の工程に細
分化され、それぞれ独自のあるいは一部共通した清浄化
技術が開発されている。そして、これらのすべてに共通
して重要かつ基本的な清浄化作業は、薄膜形成前の基板
前処理である。2. Description of the Related Art In a semiconductor device, its manufacturing process is roughly divided into a thin film forming process and a circuit pattern forming process. The thin film forming process is further subdivided into various processes depending on the type of film and the forming method, and a unique or partially common cleaning technology has been developed. An important and basic cleaning operation common to all of these is substrate pretreatment before thin film formation.
前処理工程では、通常、脱脂、重金属除去、自然酸化
膜除去を目的として、水洗、酸洗浄あるいはアルカリ洗
浄、化学酸化、希フッ酸処理等が行なわれている。これ
らの溶液洗浄法は、現在、確立された工程として広く採
用されているが、その決定的な問題点は、処理終了直後
から薄膜形成開始までの間に処理後の基板が必ず空気に
晒されるため、特に活性な半導体や金属が基板上に露出
しているときは、例外なくいくらかの自然酸化膜成長が
起こるということである。それゆえ、溶液洗浄は、有機
物、重金属等の不純物の除去には有効であるが、必ずし
も真性表面を得るために手段とは言えない。In the pretreatment step, water washing, acid washing or alkali washing, chemical oxidation, dilute hydrofluoric acid treatment and the like are usually performed for the purpose of degreasing, removing heavy metals and removing natural oxide films. These solution cleaning methods are now widely adopted as established processes, but the decisive problem is that the substrate after processing is always exposed to air between immediately after the completion of processing and the start of thin film formation. Therefore, when an active semiconductor or metal is exposed on the substrate, some natural oxide film growth occurs without exception. Therefore, solution cleaning is effective for removing impurities such as organic substances and heavy metals, but is not necessarily a means for obtaining an intrinsic surface.
自然酸化膜の成長は、後の工程である薄膜形成工程に
おいて、薄膜の品質に決定的な悪影響を及ぼす。薄膜形
成には、たとえば、エピタキシャル成長、ポリシリコン
上への高融点金属膜(いわゆるポリサイド構造)形成、
基板に電気的コンタクトを求める配線形成、極薄絶縁膜
形成等があり、これらの形成工程は、高集積化に伴なっ
て、今後、その重要性が益々増大する工程である。した
がって、膜中に取込まれる有害な不純物の除去もさるこ
とながら、薄膜の品質を向上させるために、薄膜と基板
との界面構造のよく制御された薄膜形成法が強く求めら
れている。The growth of the native oxide film has a detrimental effect on the quality of the thin film in the subsequent thin film forming process. Examples of thin film formation include epitaxial growth, formation of a refractory metal film (so-called polycide structure) on polysilicon,
There are wiring formation for forming an electrical contact on the substrate, formation of an ultra-thin insulating film, and the like, and these formation steps will be increasingly important in the future with high integration. Therefore, there is a strong demand for a method of forming a thin film in which the interface structure between the thin film and the substrate is well controlled in order to improve the quality of the thin film while removing harmful impurities taken into the film.
第15図は、従来の枚葉式スパッタ装置の断面図であ
る。第15図を参照して、従来の枚葉式スパッタ装置は1
つのチャンバ20を含み、該チャンバ20はロックバルブ21
a,ロックバルブ21b,ロックバルブ21cにより、ローダ室2
2と、エッチング室23と、デポ室24と、アンローダ室25
に区分されている。FIG. 15 is a cross-sectional view of a conventional single-wafer sputtering apparatus. Referring to FIG. 15, a conventional single-wafer sputtering apparatus has the following configuration.
Chamber 20, which includes a lock valve 21
a, lock valve 21b, lock valve 21c, loader chamber 2
2, etching chamber 23, depot chamber 24, unloader chamber 25
It is divided into.
ローダ室22は、窒素ガス導入口26aと排気口9aを備え
ている。ローダ室22内には、たとえばベルトコンベヤー
のような搬送系27aが設けられている。The loader chamber 22 has a nitrogen gas inlet 26a and an exhaust port 9a. In the loader chamber 22, a transport system 27a such as a belt conveyor is provided.
エッチング室23はアルゴンガスを導入するアルゴンガ
ス導入口28aと、排気口9bを備えている。エッチング室2
3内には、搬送系27bが設けられている。エッチング室23
は基板支持台29aを含んでいる。基板支持台29a上にトレ
イ30が置かれており、トレイ30上に半導体基板たとえは
シリコン基板4が置かれている。高周波電源31がマッチ
ング回路32を介して、シリコン基板4に接続されてい
る。基板支持台29aとチャンバ20間は絶縁部33aにより絶
縁されている。The etching chamber 23 has an argon gas inlet 28a for introducing an argon gas, and an exhaust port 9b. Etching room 2
Inside 3, a transfer system 27b is provided. Etching room 23
Includes a substrate support 29a. A tray 30 is placed on the substrate support table 29a, and a semiconductor substrate such as a silicon substrate 4 is placed on the tray 30. A high frequency power supply 31 is connected to the silicon substrate 4 via a matching circuit 32. The substrate support 29a and the chamber 20 are insulated by an insulating part 33a.
デポ室24には、アルゴンガスを導入するアルゴンガス
導入口28と、排気口9cが設けられている。デポ室24内に
は搬送系27cが設けられている。デポ室24は基板支持台2
9bを含んでいる。また、デポ室24は、ターゲット34を含
む。ターゲット34には直流電源35が接続され、ターゲッ
ト34とアルゴンガス間に高電圧が印加されるようになっ
ている。基板支持台29bとチャンバ20は絶縁部33bにより
絶縁され、ターゲット34とチャンバ20は絶縁部33bで絶
縁されている。The deposition chamber 24 is provided with an argon gas introduction port 28 for introducing an argon gas and an exhaust port 9c. A transport system 27c is provided in the deposition chamber 24. Depot room 24 is substrate support table 2
Contains 9b. Further, the deposition chamber 24 includes a target 34. A DC power supply 35 is connected to the target 34, and a high voltage is applied between the target 34 and the argon gas. The substrate support 29b and the chamber 20 are insulated by the insulating part 33b, and the target 34 and the chamber 20 are insulated by the insulating part 33b.
アンローダ室25は窒素ガス導入口26と、排気口9dを備
えている。アンローダ室25内に搬送系27dが設けられて
いる。The unloader chamber 25 has a nitrogen gas inlet 26 and an outlet 9d. A transfer system 27d is provided in the unloader chamber 25.
次に、この装置を用いて、基板上に薄膜を形成する方
法について説明する。Next, a method of forming a thin film on a substrate using this apparatus will be described.
まず、ローダ室22、エッチング室23、デポ室24および
アンローダ室25のそれぞれを高真空状態にする。次い
で、真空保持されたローダ室22に、窒素ガス導入口26a
より窒素ガスを導入し、室内を大気圧下に戻す。次い
で、扉(図示せず)を開け、トレイ30に載せた複数枚の
シリコン基板4をローダ室22内に導入し、再び扉を閉め
る。続いて、ローダ室22内を排気口9aから真空ポンプ
(図示せず)で排気し、内部を高真空状態にする。次
に、ロックバルブ21aを開き、搬送系27aのモータを駆動
させ、トレイ30の上に載せたシリコン基板4をエッチン
グ室23内に移動させる。そして、ロックバルブ21aを閉
じる。なお、ロックバルブ21aの開閉および搬送系27aの
作動は、たとえば外部に設けられたスイッチ手段(図示
せず)で行なう。エッチング室23は、10-7〜10-8Torr程
度の高真空状態に保たれている。そして、エッチング室
23内に10-3〜10-1Torrのアルゴンガスをアルゴンガス導
入口28aより導入する。続いて、高周波電源31によっ
て、シリコン基板4とアルゴンガスとの間に数100〜数1
000ボルトのバイアスを印加して、プラズマを作る。こ
のプラズマ中のアルゴンイオンが、負高圧側のシリコン
基板4に高いエネルギで衝突して、シリコン基板49表面
に付着している自然酸化膜や汚染物をスパッタエッチン
グする。スパッタエッチングが完了すると、アルゴンガ
スの導入およびバイアスの印加を止める。そして、エッ
チング室23内のアルゴンガスを排気して、エッチング室
23内を高真空状態にする。続いて、ロックバルブ21bを
開き、搬送系27bのモータを駆動させ、トレイ30に載せ
たシリコン基板4をデポ室24内に移動させる。そして、
ロックバルブ21bを閉じる。このとき、2枚目のシリコ
ン基板4は、エッチング室23に移動している。デポ室24
も、10-7〜10-8Torr程度の高真空状態に保たれている。
そして、デポ室24内に、10-3〜10-1Torrのアルゴンガス
をアルゴンガス導入口28bより導入する。続いて、直流
電源35によって、ターゲット34とアルゴンガスとの間に
数100〜数1000ボルトの電圧を印加する。これにより、
プラズマが作られる。このプラズマ中のアルゴンイオン
が、負高圧側のターゲット34に高いエネルギで衝突し
て、ターゲット34の物質をスパッタする。この物質がシ
リコン基板4上に堆積し、薄膜が形成される。所望の膜
厚、均一性および膜質を有する薄膜の形成が完了する
と、アルゴンガスの導入および電圧の印加を止め、デポ
室24内を、排気して、高真空状態にする。First, each of the loader chamber 22, the etching chamber 23, the deposit chamber 24, and the unloader chamber 25 is brought into a high vacuum state. Next, the nitrogen gas inlet 26a is inserted into the vacuum-held loader chamber 22.
More nitrogen gas is introduced and the room is returned to atmospheric pressure. Next, a door (not shown) is opened, the plurality of silicon substrates 4 placed on the tray 30 are introduced into the loader chamber 22, and the door is closed again. Subsequently, the inside of the loader chamber 22 is evacuated from the exhaust port 9a by a vacuum pump (not shown), and the inside is brought into a high vacuum state. Next, the lock valve 21a is opened, and the motor of the transport system 27a is driven to move the silicon substrate 4 placed on the tray 30 into the etching chamber 23. Then, the lock valve 21a is closed. The opening and closing of the lock valve 21a and the operation of the transport system 27a are performed by, for example, externally provided switch means (not shown). The etching chamber 23 is maintained in a high vacuum state of about 10 -7 to 10 -8 Torr. And the etching chamber
Argon gas of 10 -3 to 10 -1 Torr is introduced into 23 through an argon gas inlet 28a. Subsequently, the high frequency power supply 31 causes several hundreds to several ones between the silicon substrate 4 and the argon gas.
Apply a bias of 000 volts to create a plasma. The argon ions in the plasma collide with the silicon substrate 4 on the negative and high pressure side with high energy, and sputter-etch a natural oxide film and contaminants adhering to the surface of the silicon substrate 49. When the sputter etching is completed, the introduction of the argon gas and the application of the bias are stopped. Then, the argon gas in the etching chamber 23 is exhausted, and the etching chamber 23 is exhausted.
The inside of 23 is made a high vacuum state. Subsequently, the lock valve 21b is opened, the motor of the transport system 27b is driven, and the silicon substrate 4 placed on the tray 30 is moved into the deposition chamber 24. And
Close the lock valve 21b. At this time, the second silicon substrate 4 has moved to the etching chamber 23. Depot room 24
Is maintained in a high vacuum state of about 10 -7 to 10 -8 Torr.
Then, an argon gas of 10 -3 to 10 -1 Torr is introduced into the deposition chamber 24 from the argon gas inlet 28b. Subsequently, a voltage of several hundreds to several thousand volts is applied between the target 34 and the argon gas by the DC power supply 35. This allows
Plasma is created. The argon ions in the plasma collide with the target 34 on the negative and high pressure side with high energy, and sputter the material of the target 34. This substance is deposited on the silicon substrate 4 to form a thin film. When the formation of the thin film having the desired film thickness, uniformity and film quality is completed, the introduction of the argon gas and the application of the voltage are stopped, and the inside of the deposition chamber 24 is evacuated to a high vacuum state.
続いて、ロックバルブ21cを開き、搬送系27cのモータ
を駆動させ、トレイ30の上に載せたシリコン基板4をア
ンローダ室25に移動させる。そして、ロックバルブ21c
を閉じる。このとき、2枚目の基板はデポ室24に、3枚
目の基板1はエッチング室23に移動している。順次、エ
ッチングされ、続いて、デポされたシリコン基板4は、
アンローダ室25内のカセットに収納される。最後のシリ
コン基板4がカセットに収納されると、アンローダ室25
内の圧力を大気圧に戻し、所望の薄膜が形成されたシリ
コン基板4がカセットごと取出され、次の工程へ送られ
る。Subsequently, the lock valve 21c is opened, the motor of the transfer system 27c is driven, and the silicon substrate 4 placed on the tray 30 is moved to the unloader chamber 25. And lock valve 21c
Close. At this time, the second substrate 1 has been moved to the deposition chamber 24 and the third substrate 1 has been moved to the etching chamber 23. The silicon substrate 4 which is sequentially etched and subsequently deposited is
It is stored in a cassette in the unloader room 25. When the last silicon substrate 4 is stored in the cassette, the unloader chamber 25
The internal pressure is returned to the atmospheric pressure, and the silicon substrate 4 on which the desired thin film is formed is taken out together with the cassette and sent to the next step.
[発明が解決しようとする課題] 従来のスパッタ薄膜形成装置は以上のように構成され
ている。それゆえ、アルゴン等の不活性ガスのプラズマ
によるスパッタエッチングで、自然酸化膜や汚染物を除
去するために、シリコン基板4とアルゴンガスとの間に
高バイアスを印加することが必要である。そのため、ア
ルゴンプラズマによって、シリコン基板4にダメージが
導入されるという問題点があった。[Problem to be Solved by the Invention] A conventional sputtered thin film forming apparatus is configured as described above. Therefore, it is necessary to apply a high bias between the silicon substrate 4 and the argon gas in order to remove a natural oxide film and contaminants by sputter etching using plasma of an inert gas such as argon. Therefore, there is a problem that damage is introduced to the silicon substrate 4 by the argon plasma.
また、高温水素還元法によるガスエッチングによって
自然酸化膜または汚染物を除去し、その上に連続的に薄
膜を形成する方法も知られている。しかしながら、この
高温水素還元法では、高温(通常1000℃以上)を要する
ため、PN接合の熱だれ等を招来し、その適用範囲が限定
されるという問題点があった。There is also known a method in which a natural oxide film or contaminants are removed by gas etching by a high-temperature hydrogen reduction method, and a thin film is continuously formed thereon. However, this high-temperature hydrogen reduction method requires a high temperature (usually 1000 ° C. or higher), causing a droop of the PN junction, and has a problem that the applicable range is limited.
また、自然酸化膜を除去する方法として、特開昭61−
27621号公報は、水素気流中で基板温度を800〜1000℃に
加熱して、自然酸化膜を除去する技術を開示している。
しかしながら、このような高温処理では、前述の熱だれ
を招来するばかりか、キンスブロン等も述べているよう
に、アモルファスシリコンが結晶化の進行したポリシリ
コンに変化する(E.Kinsbron,M.Stenbeim,and R.Knoel
l,Appl.Phys.Lett.,Vol.42,No.9,835,1 May(198
3))。最近のデバイス作製上の傾向として、ポリシリ
コンはなるべく結晶粒径の小さい、すなわち非晶質に近
いものが望まれているため、結晶化の進行したポリシリ
コが生成するのは問題である。As a method for removing a natural oxide film, Japanese Patent Laid-Open No.
No. 27621 discloses a technique for removing a natural oxide film by heating a substrate temperature to 800 to 1000 ° C. in a hydrogen gas flow.
However, such a high-temperature treatment not only causes the above-mentioned heat dripping, but also changes the amorphous silicon into polysilicon with advanced crystallization as described by Kinsbron (E. Kinsbron, M. Stenbeim, and R.Knoel
l, Appl.Phys.Lett., Vol.42, No.9,835,1 May (198
3)). As a recent tendency in device fabrication, it is desired that polysilicon have as small a crystal grain size as possible, that is, an amorphous material. Therefore, it is a problem that polysilicon having advanced crystallization is generated.
また、特開昭61−124123号公報は、基板に反応ガスを
吸着させ、次いで基板に光照射し、該基板を上記反応ガ
スでエッチングするという、基板表面処理方法を開示し
ている。この先行技術においては、どんな光を使用する
のか、また反応ガスに何を用いるのか、さらに基板の温
度を何度にするのかについて、何ら具体的に記載されて
いないので、その詳細は不明である。しかしながら、こ
の技術を、半導体基板上に付着した自然酸化膜等の除去
方法にそのまま応用すると、次に述べる問題点が生じ
る。Japanese Patent Application Laid-Open No. 61-124123 discloses a substrate surface treatment method in which a reactive gas is adsorbed on a substrate, the substrate is irradiated with light, and the substrate is etched with the reactive gas. In this prior art, what kind of light is used, what kind of reaction gas is used, and how much the temperature of the substrate is used are not specifically described, so the details are unknown. . However, if this technique is applied as it is to a method for removing a natural oxide film or the like attached to a semiconductor substrate, the following problems occur.
すなわち、上述の技術では、反応ガスが基板に吸着さ
れ、この吸着された反応ガスが基板をエッチングするの
で、基板上の自然酸化膜等が除去されるだけでなく、半
導体基板自体もエッチングされてしまうという問題点が
生じる。That is, in the above-described technology, the reaction gas is adsorbed on the substrate, and the adsorbed reaction gas etches the substrate, so that not only the natural oxide film on the substrate is removed, but also the semiconductor substrate itself is etched. The problem arises.
この発明は、上記のような問題点を解決するためにな
されたもので、十分低温で、かつ半導体基板表面に損傷
を与えずに、半導体基板表面に付着した自然酸化膜また
は汚染物を除去し、引き続き、大気に晒すことなく該半
導体基板表面に薄膜を形成することのできる、薄膜形成
装置を提供することを目的とする。The present invention has been made in order to solve the above problems, and removes a natural oxide film or a contaminant attached to a semiconductor substrate surface at a sufficiently low temperature and without damaging the semiconductor substrate surface. It is another object of the present invention to provide a thin film forming apparatus capable of forming a thin film on the surface of the semiconductor substrate without exposing the semiconductor substrate to the atmosphere.
[課題を解決するための手段] 本発明に係る薄膜形成装置は、半導体基板の表面に付
着した自然酸化膜または汚染物を除去し、その後、その
清浄表面にスパッタ堆積法により薄膜を形成する装置で
あって、処理すべき上記半導体基板を収容するチャンバ
と、上記チャンバ内に上記自然酸化膜または汚染物と反
応し得るガスを導入する反応ガス導入手段と、上記半導
体基板を200〜700℃の範囲内にある温度に加熱する加熱
手段と、上記半導体基板の加熱を行なっているとき、上
記200〜700℃の範囲内にある温度で、上記チャンバ内に
導入された反応ガスと上記半導体基板表面に付着した自
然酸化膜または汚染物との光化学反応を行なわしめる波
長を有する光を上記反応ガスに照射する光源と、上記チ
ャンバ内に設けられ、上記自然酸化膜または汚染物が除
去された半導体基板の表面に形成される薄膜の成分を提
供するターゲットと、上記チャンバ内に設けられ、上記
半導体基板を移動させる基板移動手段と、を備え、上記
基板移動手段は、上記半導体基板上に付着した自然酸化
膜または汚染物を除去するときには、上記半導体基板の
表面が上記光源と対向するように上記半導体基板を移動
させるものであり、上記半導体基板上に薄膜を形成する
ときには、上記半導体基板の表面が上記ターゲットと対
向するように上記半導体基板を移動させるものである。Means for Solving the Problems A thin film forming apparatus according to the present invention removes a natural oxide film or a contaminant adhered to a surface of a semiconductor substrate, and then forms a thin film on the clean surface by a sputter deposition method. And a chamber accommodating the semiconductor substrate to be processed, a reaction gas introducing means for introducing a gas capable of reacting with the natural oxide film or the contaminant into the chamber, and the semiconductor substrate at a temperature of 200 to 700 ° C. Heating means for heating to a temperature within the range, and when heating the semiconductor substrate, at a temperature within the range of 200 to 700 ° C., the reaction gas introduced into the chamber and the semiconductor substrate surface A light source for irradiating the reaction gas with light having a wavelength that causes a photochemical reaction with a natural oxide film or a contaminant attached to the natural gas film or a contaminant; A target that provides a component of a thin film formed on the surface of the semiconductor substrate from which the object has been removed; and a substrate moving unit that is provided in the chamber and moves the semiconductor substrate. The substrate moving unit includes: When removing a natural oxide film or a contaminant attached to the semiconductor substrate, the semiconductor substrate is moved so that the surface of the semiconductor substrate faces the light source, and when a thin film is formed on the semiconductor substrate, And moving the semiconductor substrate so that the surface of the semiconductor substrate faces the target.
[作用] 上述のとおり、本発明においては、半導体基板表面上
に付着した自然酸化膜または汚染物を反応ガスで除去す
るにあたり、光と熱とを併用している。反応ガスにたと
えばHClガスを用いた場合、たとえば自然酸化膜は次の
ような反応式に従って、基板上から除去される。[Operation] As described above, in the present invention, light and heat are used in combination in removing a natural oxide film or a contaminant attached on the surface of a semiconductor substrate with a reaction gas. When, for example, HCl gas is used as the reaction gas, for example, a natural oxide film is removed from the substrate according to the following reaction formula.
SiO2+4HCl→SiCl4+2H2O 本発明は、この反応が、光エネルギと熱エネルギとの
相乗効果により促進されるのを利用している。それゆえ
に、光だけでは活性化できないような反応ガスを用いて
も、該反応ガスで自然酸化膜または汚染物を除去するこ
とが可能となる。また、高温下に置かないと自然酸化膜
または汚染物を除去できない場合であっても、光のエネ
ルギの助けによって、より低温で、自然酸化膜または汚
染物を除去できるようになる。SiO 2 + 4HCl → SiCl 4 + 2H 2 O The present invention makes use of the fact that this reaction is promoted by the synergistic effect of light energy and heat energy. Therefore, even if a reaction gas that cannot be activated only by light is used, it is possible to remove a natural oxide film or contaminants with the reaction gas. Even if the natural oxide film or the contaminant cannot be removed unless it is placed at a high temperature, the natural oxide film or the contaminant can be removed at a lower temperature with the help of light energy.
それゆえに、十分低温で、かつ半導体基板表面に損傷
を与えずに、半導体基板表面に付着した自然酸化膜また
は汚染物を除去できるようになる。そして、このように
して得られた半導体基板の真性表面に、引き続き、大気
に晒すことなく、スパッタ堆積法により、薄膜を形成す
るので、半導体基板と薄膜との界面に自然酸化膜等が介
在しなくなる。そのため、半導体基板と薄膜との界面構
造が良好な状態に抑制される。Therefore, a natural oxide film or a contaminant attached to the semiconductor substrate surface can be removed at a sufficiently low temperature without damaging the semiconductor substrate surface. Then, a thin film is formed on the intrinsic surface of the semiconductor substrate obtained in this manner by a sputter deposition method without continuously exposing the semiconductor substrate to the atmosphere, so that a natural oxide film or the like intervenes at the interface between the semiconductor substrate and the thin film. Disappears. Therefore, the interface structure between the semiconductor substrate and the thin film is suppressed to a favorable state.
[実施例] 本発明に係る薄膜形成装置を用いて、半導体基板表面
に薄膜を形成する方法は、2つの主要工程、すなわち半
導体基板の表面に付着した自然酸化膜または汚染物を除
去する工程(以下、第1の工程という)と、上記半導体
基板表面に付着した自然酸化膜または汚染物を除去した
後、引き続き、大気に晒すことなく上記半導体基板表面
に薄膜を形成する工程(以下、第2の工程という)と、
からなる。[Embodiment] A method of forming a thin film on the surface of a semiconductor substrate using the thin film forming apparatus according to the present invention has two main steps, namely, a step of removing a natural oxide film or a contaminant attached to the surface of the semiconductor substrate ( Hereinafter, a first step) and a step of removing a natural oxide film or a contaminant attached to the surface of the semiconductor substrate and subsequently forming a thin film on the surface of the semiconductor substrate without exposure to the air (hereinafter, referred to as a second step). Process)
Consists of
まず、第1の工程において、半導体基板表面から自然
酸化膜または汚染物が、実際にどの程度除去されるかに
ついて、実験データを示しながら、説明する。First, how much a natural oxide film or a contaminant is actually removed from the surface of the semiconductor substrate in the first step will be described with reference to experimental data.
使用した実験装置: 第1図は、使用した実験装置の断面図である。Experimental apparatus used: FIG. 1 is a sectional view of the experimental apparatus used.
第1図を参照して、実験装置は、チャンバ3を備えて
いる。チャンバ3には、HClガス導入口6と、SiH2Cl2ガ
ス導入口7と、NH3ガス導入口8と、排気口9が設けら
れている。さらに、チャンバ3には、チャンバ3内に紫
外線を照射するための紫外線入射窓2が設けられてい
る。紫外線入射窓2に対向して、低圧水銀ランプ1が設
置されている。チャンバ3内には基板支持台5が設置さ
れ、基板支持台5の上には半導体基板たとえばシリコン
基板4が置かれている。基板支持台5は加熱手段5aを備
えている。これにより、基板支持台5を介して、シリコ
ン基板4を加熱できる。Referring to FIG. 1, the experimental apparatus includes a chamber 3. The chamber 3 is provided with an HCl gas inlet 6, a SiH 2 Cl 2 gas inlet 7, an NH 3 gas inlet 8, and an outlet 9. Further, the chamber 3 is provided with an ultraviolet ray entrance window 2 for irradiating the chamber 3 with ultraviolet rays. A low-pressure mercury lamp 1 is installed opposite the ultraviolet light entrance window 2. A substrate support 5 is set in the chamber 3, and a semiconductor substrate, for example, a silicon substrate 4 is set on the substrate support 5. The substrate support 5 has a heating means 5a. Thereby, the silicon substrate 4 can be heated via the substrate support 5.
半導体基板表面上に付着した自然酸化膜または汚染物の
除去方法の概略: 次に、上述の実験装置を用いて、半導体基板の表面に
付着した自然酸化膜または汚染物を除去する方法の概略
を述べる。Outline of Method for Removing Natural Oxide Film or Contaminant Adhered on Semiconductor Substrate Surface: Next, an outline of a method for removing the natural oxide film or contaminant adhered to the surface of the semiconductor substrate using the above-described experimental apparatus will be described. State.
基板支持台5上にシリコン基板4を置く。このシリコ
ン基板4は、溶剤処理を行なった後のものであるが、既
に大気に触れて、その表面に自然酸化膜が生じている。
次いで、HClガス導入口6より、HClガスをチャンバ3内
に導入し、シリコン基板4の表面にHClガスを供給す
る。次いで、低圧水銀ランプ1を点灯することにより、
紫外線入射窓2からシリコン基板4の表面に紫外線を照
射する。この紫外線照射と同時に、シリコン基板4を20
0〜700℃に加熱する。すると、光と熱の相乗効果によ
り、たとえば、次に示す反応が促進され、シリコン基板
4上の自然酸化膜が除去される。The silicon substrate 4 is placed on the substrate support 5. Although this silicon substrate 4 has been subjected to the solvent treatment, it has already been exposed to the atmosphere and a natural oxide film has been formed on the surface thereof.
Next, an HCl gas is introduced into the chamber 3 from the HCl gas inlet 6, and the HCl gas is supplied to the surface of the silicon substrate 4. Next, by lighting the low-pressure mercury lamp 1,
The surface of the silicon substrate 4 is irradiated with ultraviolet light from the ultraviolet light incident window 2. Simultaneously with this ultraviolet irradiation, the silicon substrate 4
Heat to 0-700 ° C. Then, due to the synergistic effect of light and heat, for example, the following reaction is promoted, and the natural oxide film on the silicon substrate 4 is removed.
SiO2+4HCl→SiCl4+2H2O 自然酸化膜が除去されているか否かの確認の方法: 以上のようにして自然酸化膜が除去されるわけである
が、自然酸化膜が除去されているか否かを確認するため
には、工夫を要する。なぜなら、シリコンは極めて酸化
されやすい物質であるので、上述の方法に従って自然酸
化膜を除去しても、その効果を確認するためにシリコン
基板を装置外に取出すと、その瞬間に再び表面が酸化さ
れてしまうからである。そこで、その評価にあたり、こ
こでは2つの巧みな手法が考案されている。SiO 2 + 4HCl → SiCl 4 + 2H 2 O Method for confirming whether or not the natural oxide film has been removed: The natural oxide film is removed as described above, and whether or not the natural oxide film has been removed It is necessary to devise to confirm whether it is. Because silicon is an extremely oxidizable substance, even if the natural oxide film is removed according to the method described above, when the silicon substrate is taken out of the device to confirm the effect, the surface is oxidized again at that moment. It is because. Therefore, in the evaluation, two clever techniques have been devised here.
第1の確認方法: 第1の確認の方法は、シリコン基板の表面から自然酸
化膜を除去した後、そのまま、その上へシリコン窒化膜
等の酸素原子を含まない薄膜を堆積し、その後、オージ
エ電子分光法等で膜厚方向の元素プロファイルを観測す
る、という方法である。この方法によれば、シリコン基
板(Si)と堆積膜(Si3N4)との界面近傍における酸素
の信号の検出の有無により、自然酸化膜の有無が判定さ
れる。First Confirmation Method: A first confirmation method is to remove a natural oxide film from the surface of a silicon substrate, deposit a thin film containing no oxygen atoms such as a silicon nitride film on the silicon oxide film as it is, This is a method of observing an element profile in a film thickness direction by electron spectroscopy or the like. According to this method, the presence or absence of a natural oxide film is determined based on whether or not an oxygen signal is detected near the interface between the silicon substrate (Si) and the deposited film (Si 3 N 4 ).
第2A図は、シリコン基板の表面から自然酸化膜を除去
した直後に、シリコン窒化膜を化学堆積法(以下、CVD
法という)により堆積させて得た試料の、膜厚方向のオ
ージエプロファイルである。オージエ電子分光法に供し
た試料は、次のようにして作られた。FIG. 2A shows that a silicon nitride film is chemically deposited (hereinafter referred to as CVD) immediately after removing a native oxide film from the surface of a silicon substrate.
This is an Auger profile in the film thickness direction of a sample obtained by deposition according to the method described above. The sample subjected to the Auger electron spectroscopy was prepared as follows.
第1図を参照して、基板支持台5上に溶液洗浄を行な
った後のシリコン基板4を置いた。このシリコン基板4
は、大気に触れて、既に自然酸化膜が生じていた。次い
で、HClガス導入口6より、HClガスをチャンバ3内に導
入し、シリコン基板4の表面にHClガスを供給した。次
いで、シリコン基板4表面に紫外線を照射すると同時
に、基板を200〜700℃の範囲内にある温度に加熱して、
自然酸化膜の除去処理を行なった。HClガスの被爆時間
は、数分間であった。次いで、排気口9からHClガスを
排気し、次いでSiH2Cl2ガス導入口7よりSiH2Cl2ガスを
導入し、NH3ガス導入口8よりNH3ガスを導入し、シリコ
ン基板4上にシリコン窒化膜をCVD法により堆積させ
た。そして、このものを、オージエ電子分光分析に供し
た。第2A図において、横軸はスパッタ時間であり、縦軸
はオージエ信号である。第2A図から明らかなように、自
然酸化膜の除去処理(HCl処理をしたもの)を行なった
ものは、SiとSi3N4の界面近傍に、酸素の信号が検出さ
れなかった。Referring to FIG. 1, silicon substrate 4 after solution cleaning was placed on substrate support 5. This silicon substrate 4
In contact with the atmosphere, a natural oxide film had already formed. Next, HCl gas was introduced into the chamber 3 from the HCl gas inlet 6, and the HCl gas was supplied to the surface of the silicon substrate 4. Next, at the same time as irradiating the surface of the silicon substrate 4 with ultraviolet rays, the substrate is heated to a temperature in the range of 200 to 700 ° C.
A removal process of the natural oxide film was performed. The exposure time of HCl gas was several minutes. Next, HCl gas is exhausted from the exhaust port 9, then SiH 2 Cl 2 gas is introduced from the SiH 2 Cl 2 gas inlet 7, NH 3 gas is introduced from the NH 3 gas inlet 8, and A silicon nitride film was deposited by a CVD method. This was subjected to an Auger electron spectroscopic analysis. In FIG. 2A, the horizontal axis is the sputtering time, and the vertical axis is the Auger signal. As is clear from FIG. 2A, no oxygen signal was detected near the interface between Si and Si 3 N 4 when the natural oxide film was removed (HCl treated).
第2B図は、自然酸化膜除去処理を行なわず(HCl処理
なし)に、Si3N4を堆積したものの、膜厚方向の元素プ
ロファイルである。第2B図から明らかなように、SiとSi
3N4の界面近傍に、酸素の信号が検出された。FIG. 2B is an element profile in the film thickness direction when Si 3 N 4 is deposited without performing a natural oxide film removal process (without HCl treatment). As is clear from FIG. 2B, Si and Si
Near the interface of 3 N 4, oxygen signal is detected.
以上の結果より、第1の工程である自然酸化膜の除去
処理を施すと、自然酸化膜が確実に除去される、という
ことが確認される。From the above results, it is confirmed that the natural oxide film is surely removed by performing the first process of removing the natural oxide film.
第2の確認方法: 自然酸化膜の除去処理の効果の第2の確認方法は、自
然酸化膜の除去処理前後のシリコン基板に紫外線を照射
して光電子放出を行なわせ、放出される電子の量(光電
流)の変化を測定する方法である。この方法は、後述の
ように、自然酸化膜の有無が光電流量に著しい影響を与
えるため、自然酸化膜の有無の良好な判定手段となる得
る。Second Confirmation Method: A second confirmation method of the effect of the natural oxide film removal treatment is to irradiate the silicon substrate with ultraviolet light before and after the natural oxide film removal treatment to cause photoelectrons to be emitted, and the amount of emitted electrons This is a method of measuring a change in (photocurrent). In this method, as described later, the presence or absence of the natural oxide film has a significant effect on the photoelectric flow rate, and thus can be a good means for determining the presence or absence of the natural oxide film.
また、この方法においては、自然酸化膜を除去するた
めに用いる紫外線を、そのまま、光電子放出を起こさせ
る紫外線として用いることができるので、光電流を追跡
することで、自然酸化膜が除去されていく状況をモニタ
できる、という利点がある。Further, in this method, the ultraviolet light used for removing the natural oxide film can be used as it is as the ultraviolet light for causing photoelectron emission. Therefore, by tracking the photocurrent, the natural oxide film is removed. There is an advantage that the situation can be monitored.
光電流と自然酸化膜の有無の関係を、第3A図および第
3B図を参照して説明する。これらの図はアルゴン雰囲気
中、基板温度を550℃にして、紫外線照射開始後から、
放出される光電子の電流を追跡したものである。第3A図
は、550℃で15分間紫外線照射下でHClガスを被爆させた
シリコン基板を用いたときのデータであり、第2A図に対
応する。第3B図は、この処理を行なわなかったシリコン
基板を用いた場合のデータであり、第2B図に対応する。The relationship between photocurrent and the presence or absence of a native oxide film is shown in FIG.
This will be described with reference to FIG. 3B. In these figures, the substrate temperature was set to 550 ° C in an argon atmosphere, and after the start of UV irradiation,
It tracks the current of emitted photoelectrons. FIG. 3A shows data when a silicon substrate exposed to HCl gas under ultraviolet irradiation at 550 ° C. for 15 minutes is used, and corresponds to FIG. 2A. FIG. 3B shows data obtained when a silicon substrate not subjected to this processing is used, and corresponds to FIG. 2B.
これらの図から明らかなように、自然酸化膜の除去処
理を行なった場合、光電流が著しく小さくなっている。
それゆえに、光電流の減少は自然酸化膜が除去されるた
めに生じる現象である、と結論づけることができる。As is clear from these figures, when the natural oxide film is removed, the photocurrent is significantly reduced.
Therefore, it can be concluded that the decrease in photocurrent is a phenomenon that occurs due to the removal of the native oxide film.
また、光電流の減少の程度を追跡することにより、自
然酸化膜が除去されていく状況をモニタできる、という
結論も、容易に理解されるであろう。It will also be readily appreciated that by tracking the degree of photocurrent reduction, the situation in which the native oxide is being removed can be monitored.
第1の工程において、熱反応と光反応の相乗効果により
自然酸化膜が除去されていることの証明: 第3A図と第3B図の結果を念頭において、第1の工程に
おける自然酸化膜の除去が、熱反応と光化学反応の相乗
効果によるものであることを、次に立証していく。Proof that the natural oxide film has been removed by the synergistic effect of the thermal reaction and the photoreaction in the first step: Removal of the natural oxide film in the first step, taking into account the results of FIGS. 3A and 3B Is due to a synergistic effect of thermal reaction and photochemical reaction.
第4A図、第4B図、第4C図および第4D図は、図中に示さ
れている各基板温度で、自然酸化膜の除去処理を行なっ
ているときの光電流の変化を示したものである。すなわ
ち、第1の工程における、自然酸化膜の除去処理方法
は、の温度依存性を見たものである。第4A図は、基板温
度を250℃にしたときの、光電流の変化を示したもので
ある。第4B図は、基板温度を450℃にしたときの、光電
流の変化を示したものである。第4C図は、基板温度を50
0℃にしたときの、光電流の変化を示したものである。
第4D図は、基板温度を550℃にしたときの、光電流の変
化を示したものである。これらの図において、横軸は時
間(分)であり、縦軸は光電流(μA)である。光電流
測定は、半導体基板を各温度でHCl雰囲気に置き、紫外
線照射時間のシャッタを開放し、時間を追って電流値を
追跡していくという手順で行なった。第4A図〜第4D図よ
り、次の知見が得られた。FIGS. 4A, 4B, 4C, and 4D show changes in the photocurrent during the removal process of the native oxide film at each substrate temperature shown in the figure. is there. That is, the method of removing the natural oxide film in the first step is based on the temperature dependence of the method. FIG. 4A shows a change in photocurrent when the substrate temperature is set to 250 ° C. FIG. 4B shows a change in photocurrent when the substrate temperature is set to 450 ° C. FIG.4C shows that the substrate temperature is 50
The change in photocurrent at 0 ° C. is shown.
FIG. 4D shows a change in photocurrent when the substrate temperature is set to 550 ° C. In these figures, the horizontal axis represents time (minutes) and the vertical axis represents photocurrent (μA). The photocurrent measurement was performed by placing the semiconductor substrate in an HCl atmosphere at each temperature, opening the shutter for the ultraviolet irradiation time, and tracking the current value over time. The following findings were obtained from FIGS. 4A to 4D.
各温度とも、紫外線照射とともに光電流は減少す
る。At each temperature, the photocurrent decreases with ultraviolet irradiation.
光電流の減少速度は、基板の温度上昇とともに急速
に増大する。The rate of decrease in photocurrent increases rapidly with increasing substrate temperature.
減少後の光電流は、基板温度に関係なく、一定値に
落着く。The reduced photocurrent settles at a constant value regardless of the substrate temperature.
光電流の減少は、前述のとおり、自然酸化膜の除去に
関連づけることができるので、上述の結果より、自然酸
化膜の除去速度は高温ほど大きく、熱により加速される
ものであるということが示唆される。また、データブッ
クによれば、常温常圧のHClは、約150nm以下の波長の紫
外線しか吸収しない。したがって、低圧水銀ランプから
照射される光(1849Åと2537Åの波長を有する紫外線)
では、本来ならば、HClは励起されず、ひいては、このH
Clが自然酸化膜を除去することは不可能だろう。しかし
ながら、基板を200〜700℃の範囲内にある温度に加熱す
ることにより、実際に、第4A図〜第4D図に示したごと
く、自然酸化膜が除去されるのである。よって、この点
からも、第1の工程における自然酸化膜の除去は、熱と
光の相乗効果の結果であると結論できる。As described above, the decrease in photocurrent can be related to the removal of the native oxide film, and the above results suggest that the removal rate of the native oxide film is higher at higher temperatures and accelerated by heat. Is done. According to the data book, HCl at normal temperature and normal pressure absorbs only ultraviolet light having a wavelength of about 150 nm or less. Therefore, light emitted from a low-pressure mercury lamp (ultraviolet rays having wavelengths of 1849Å and 2537Å)
Then, originally, HCl is not excited, and thus this H
Cl will not be able to remove the native oxide. However, by heating the substrate to a temperature in the range of 200-700 ° C., the native oxide film is actually removed, as shown in FIGS. 4A-4D. Therefore, also from this point, it can be concluded that the removal of the natural oxide film in the first step is a result of a synergistic effect of heat and light.
なお、薄膜形成前の前処理という時間制約のあるもと
では、第4A図〜第4D図の経過は、500℃程度以上の基板
温度が望ましいことを示しているが、この温度でも熱反
応のみによる場合と比べると、著しい低温化が達成され
ており、実用的意義は非常に大きいといえる。4A to 4D show that a substrate temperature of about 500 ° C. or more is desirable under the time constraint of pre-treatment before forming a thin film. Compared with the case described above, remarkable lowering of the temperature has been achieved, and it can be said that the practical significance is very large.
第5図は、第1の工程における、自然酸化膜の除去処
理の紫外線照射効果を見たものである。実験装置は、第
1図に示す装置に光電子コレクタ電極を備え付けたもの
を用いた。この光電子コレクタ電極は、メッシュ状の電
極であり、第1図を参照して、シリコン基板4と紫外線
入射窓2との間の位置に配置される。FIG. 5 shows the ultraviolet irradiation effect of the natural oxide film removal treatment in the first step. The experimental apparatus used was the apparatus shown in FIG. 1 provided with a photoelectron collector electrode. This photoelectron collector electrode is a mesh-shaped electrode, and is disposed at a position between the silicon substrate 4 and the ultraviolet light incident window 2 with reference to FIG.
本実験では、Ar雰囲気中で、基板温度を500℃にし、
光電子コレクタ電極に印加する電圧を変化させて、光電
流を測定した。In this experiment, the substrate temperature was set to 500 ° C in an Ar atmosphere,
The photocurrent was measured by changing the voltage applied to the photoelectron collector electrode.
測定するための基板として、以下の4種類が選ばれ
た。The following four types were selected as substrates for measurement.
紫外線を照射しながら、500℃において15分間HCl被
爆させた基板(第1工程の処理を行なったもの)。A substrate exposed to HCl at 500 ° C. for 15 minutes while being irradiated with ultraviolet rays (the substrate subjected to the treatment in the first step).
紫外線を照射しながら、500℃において15分間HCl被
爆させ、このとき同時に、光電子電極に+250Vの電圧を
印加し続けて得た基板。A substrate obtained by exposure to HCl at 500 ° C. for 15 minutes while irradiating ultraviolet rays, and at the same time, continuously applying a voltage of +250 V to the photoelectron electrode.
紫外線を照射せずに、500℃において15分間HCl被爆
を行なった基板。A substrate exposed to HCl at 500 ° C for 15 minutes without UV irradiation.
HCl被爆を全く行なわなかった基板。 A substrate that was not exposed to HCl at all.
第5図から明らかなように、光電流特性は、とと
からなるグループと、ととからなるグループに明瞭
に分かれた。このことから、以下の事柄が明らかとなっ
た。すなわち、とを比較すると明らかなように、50
0℃程度の高温でも、紫外線照射のない場合には、HCl処
理は効果がない。また、とを比較すると明らかなよ
うに、自然酸化膜除去には、HCl被爆は必要不可欠であ
る。これについては、第2A図、第2B図、第3A図および第
3B図の説明のところで説明したので、ここではその説明
を省略する。As apparent from FIG. 5, the photocurrent characteristics were clearly divided into a group consisting of and a group consisting of. From this, the following matters became clear. That is, as is clear from comparison with
Even at a high temperature of about 0 ° C., without UV irradiation, the HCl treatment has no effect. As is clear from comparison with the above, exposure to HCl is indispensable for removing the native oxide film. 2A, 2B, 3A and FIG.
Since the explanation has been given in the explanation of FIG. 3B, the explanation is omitted here.
なお、第4A図〜第4D図の結果だけを参照すると、光電
流測定中に印加した外部電界によりHClプラズマが発生
し、そのプラズマによって自然酸化膜が除去されている
のではないかという疑問が生じるかもしれないが、と
を比べて、光電流値に差がないことより、かかる疑問
は解消される。Referring only to the results in FIGS.4A to 4D, there is a question whether HCl plasma is generated by the external electric field applied during the photocurrent measurement and the natural oxide film is removed by the plasma. Such a question may be resolved because there is no difference in the photocurrent value as compared with and.
また、第5図を参照して、印加電圧の増加とともに光
電流が増加するのは、測定雰囲気ガスであるAr中の電子
増倍作用によるもので、現在の議論にとって大きな意味
はない。以上の事柄より、自然酸化膜の除去は、光と熱
の相乗効果によって初めて可能となる、と結論づけるこ
とができる。それゆえ、光だけでは活性化できないよう
な反応ガスを用いても自然酸化膜の除去が可能となる。
また、高温下に置かないと自然酸化膜を除去できない場
合であっても、光のエネルギの助けによって、より低温
で自然酸化膜を除去できるようになる。Referring to FIG. 5, the increase in the photocurrent with an increase in the applied voltage is due to the electron multiplication effect in Ar, which is the measurement atmosphere gas, and has no significant meaning for the present discussion. From the above, it can be concluded that the removal of the natural oxide film is only possible by the synergistic effect of light and heat. Therefore, even if a reaction gas that cannot be activated only by light is used, the natural oxide film can be removed.
Even if the natural oxide film cannot be removed unless it is placed at a high temperature, the natural oxide film can be removed at a lower temperature with the help of light energy.
第1工程において、半導体基板の加熱温度が200〜700℃
の範囲内にあることが望ましい理由: 次に、自然酸化膜の除去処理における、望ましい基板
温度の範囲を求める実験を行なった。In the first step, the heating temperature of the semiconductor substrate is 200 to 700 ° C.
Next, an experiment was performed to find a desirable substrate temperature range in the natural oxide film removal process.
第6図は、UV−HCl系でシリコン基板をエッチングし
たときの、エッチング速度と温度との関係を示した、ア
レニウスプロット(log(エッチングレート)vs.1/T)
である。ここでは、自然酸化膜の除去速度でなく、シリ
コン基板のエッチング速度をとっている。これは、以下
の理由による。すなわち、自然酸化膜は薄すぎて、除去
速度の定量ができないから、シリコン基板のエッチング
速度を求め、このシリコン基板のエッチング速度から自
然酸化膜の除去速度を推測しよう、と考えたためであ
る。第6図の結果を説明する前に、エッチング速度の求
め方を、第7A図、第7B図および第7C図を参照して説明す
る。まず、第7A図を参照して、シリコン酸化膜のマスク
15が形成された半導体基板16を準備する。半導体基板16
には1〜100Ω・cmの抵抗を有するp型(100)シリコン
基板を用いた。次に、第7B図を参照して、エッチングを
所定のエッチング条件(100%HCl:700sccm,雰囲気圧力:
7.2Torr,低圧水銀ランプの照射のある場合とない場合)
下で行なった。次に、第7C図を参照して、マスク15を除
去し、エッチング深さdを求めた。このエッチング深さ
dから、エッチング速度が求められた。FIG. 6 is an Arrhenius plot (log (etching rate) vs. 1 / T) showing the relationship between etching rate and temperature when a silicon substrate is etched by UV-HCl.
It is. Here, the etching rate of the silicon substrate is used instead of the removal rate of the natural oxide film. This is for the following reason. That is, since the natural oxide film is too thin to determine the removal rate, the etching rate of the silicon substrate is determined, and the removal rate of the natural oxide film is estimated from the etching rate of the silicon substrate. Before explaining the results of FIG. 6, how to determine the etching rate will be described with reference to FIGS. 7A, 7B and 7C. First, referring to FIG. 7A, a mask of a silicon oxide film is formed.
A semiconductor substrate 16 on which 15 is formed is prepared. Semiconductor substrate 16
Used was a p-type (100) silicon substrate having a resistance of 1 to 100 Ω · cm. Next, referring to FIG. 7B, etching is performed under predetermined etching conditions (100% HCl: 700 sccm, atmospheric pressure:
7.2 Torr, with and without irradiation of low pressure mercury lamp)
Performed below. Next, referring to FIG. 7C, the mask 15 was removed, and the etching depth d was determined. The etching rate was determined from the etching depth d.
以上のような求め方により、UVを照射する場合とUVを
照射しない場合に分けて、種々の温度でエッチング速度
を求めた。第6図は、このようにして求められたエッチ
ング速度を温度の関数として、アレニウスプロットした
ものである。According to the above-described method, the etching rate was obtained at various temperatures separately for the case where UV irradiation was performed and the case where UV irradiation was not performed. FIG. 6 is an Arrhenius plot of the etching rate thus determined as a function of temperature.
第6図の上のプロットを参照して、UV照射がある場
合、エッチング速度は室温から200℃にかけて少しずつ
上昇し、200℃を屈曲点として急上昇することがわかっ
た。これは、200℃以下では実効的なエッチングが起こ
らず、200℃以上にして初めて実効的なエッチングが起
こる、ということを示している。また、第6図の下のプ
ロットは、UVを照射しないと、基板温度を600℃まで上
昇させても、エッチング速度があまり大きくならず、実
効的なエッチングが起こらないことを示している。Referring to the upper plot of FIG. 6, it was found that when there was UV irradiation, the etching rate gradually increased from room temperature to 200 ° C., and rapidly increased at a bending point of 200 ° C. This indicates that effective etching does not occur at a temperature of 200 ° C. or less, and that effective etching occurs only at a temperature of 200 ° C. or more. In addition, the lower plot of FIG. 6 shows that without UV irradiation, even if the substrate temperature is increased to 600 ° C., the etching rate does not increase so much and effective etching does not occur.
これらのエッチング条件は、本発明の第1の工程で採
用される自然酸化膜の除去処理条件と同じであるから、
第6図の結果は、自然酸化膜の除去速度にそのままあて
はめることができる。Since these etching conditions are the same as the natural oxide film removal processing conditions employed in the first step of the present invention,
The result of FIG. 6 can be directly applied to the removal rate of the native oxide film.
以上の結果より、基板温度を200℃以上にし、かつUV
を照射して初めて、熱と光の相乗効果により、実効的な
自然酸化膜除去処理が行なえるということが明らかとな
った。Based on the above results, set the substrate temperature to 200 ° C or higher, and
For the first time, it was clarified that an effective natural oxide film removal treatment could be performed by the synergistic effect of heat and light.
ところで、第6図からも明らかなように、200℃以上
ならば、温度を上げれば上げるほど、自然酸化膜の除去
速度は大きくなる。しかしならが、600℃以上に基板温
度を上げると、アモルファスシリコンがポリシリコンに
変化すると報告されている(E.Kinsbron,M.Sternheim,a
nd R.Knoell,Appl.Phys.Lett.,Vol.42,No.9,835,1 Ma
y(1983))。By the way, as is clear from FIG. 6, if the temperature is 200 ° C. or more, the removal rate of the natural oxide film increases as the temperature increases. However, it has been reported that increasing the substrate temperature to 600 ° C. or higher changes amorphous silicon to polysilicon (E. Kinsbron, M. Sternheim, a.
nd R.Knoell, Appl.Phys.Lett., Vol.42, No.9,835,1 Ma
y (1983)).
最近のデバイス作製上の傾向として、ポリSiはなるべ
く結晶粒径の小さい、すなわち非晶質に近いものが望ま
れており、基板温度は上述のとおり600℃以下にするの
が望ましいしが、これ以上の温度で処理しても実用的に
は十分に使用に耐え得るものが得られるし、また温度を
上げる自然酸化膜の除去速度が速くなるという利点があ
る。しかし、700℃を越えると、上記利点よりも、アモ
ルファスシリコンからポリシリコンへ変化するという不
利な点が強調されるようになる。したがって、半導体基
板の処理温度は200〜700℃の範囲にある温度に設定され
るのが好ましい。As a recent trend in device fabrication, it is desired that the poly-Si has as small a crystal grain size as possible, that is, an amorphous one, and the substrate temperature is desirably 600 ° C. or less as described above. Even if the treatment is carried out at the above temperature, there is an advantage that a material which can sufficiently withstand use is obtained practically, and the removal rate of the natural oxide film for raising the temperature is increased. However, above 700 ° C., the disadvantage of changing from amorphous silicon to polysilicon becomes more emphasized than the above-mentioned advantages. Therefore, the processing temperature of the semiconductor substrate is preferably set to a temperature in the range of 200 to 700 ° C.
本発明の参考例 以下、本発明の参考例(第1工程+第2工程)につい
て説明する。Reference Example of the Present Invention Hereinafter, a reference example (first step + second step) of the present invention will be described.
第8A図は、本発明の第1の参考例に係る、薄膜形成方
法を実現するための装置の断面図であり、化学堆積法
(以下、CVD法という)により薄膜を形成する装置であ
る。FIG. 8A is a sectional view of an apparatus for realizing a thin film forming method according to a first reference example of the present invention, which is an apparatus for forming a thin film by a chemical deposition method (hereinafter, referred to as a CVD method).
第8A図を参照して、処理装置はチャンバ3を備えてい
る。チャンバ3には、HClガス導入口6と、成膜用ガス
導入口36と、排気口9が設けられている。さらに、チャ
ンバ3には、チャンバ3内に紫外線を照射するための紫
外線入射窓2が設けられている。紫外線入射窓2に対向
して、低圧水銀ランプ1が設置されている。チャンバ3
内には基板支持台5が設置され、基板支持台5の上にシ
リコン基板4が置かれている。基板支持台5は加熱手段
5aを備えており、基板支持台5を介して、シリコン基板
4を加熱できるように構成されている。Referring to FIG. 8A, the processing apparatus includes a chamber 3. The chamber 3 is provided with an HCl gas inlet 6, a film forming gas inlet 36, and an exhaust port 9. Further, the chamber 3 is provided with an ultraviolet ray entrance window 2 for irradiating the chamber 3 with ultraviolet rays. A low-pressure mercury lamp 1 is installed opposite the ultraviolet light entrance window 2. Chamber 3
A substrate support 5 is provided therein, and the silicon substrate 4 is placed on the substrate support 5. The substrate support 5 is a heating means
5 a, and is configured to be able to heat the silicon substrate 4 via the substrate support 5.
次に、上述の装置を用いて、半導体基板表面にCVD法
により薄膜を形成する方法について述べる。Next, a method for forming a thin film on a semiconductor substrate surface by a CVD method using the above-described apparatus will be described.
第8A図を参照して、基板支持台5上にシリコン基板4
を置く。このシリコン基板4は、溶剤処理を行なった後
のものであるが、既に空気に触れて自然酸化膜が生じて
いる。次いで、第8B図を参照して、HClガス導入口6よ
り、HClガスをチャンバ3内に導入し、シリコン基板4
の表面にHClガスを供給する。次いで、低圧水銀ランプ
を点灯することにより、紫外線入射窓2からシリコン基
板4の表面に紫外線を照射する。この紫外線照射と同
時、シリコン基板4を200〜700℃に加熱する。すると、
光と熱の相乗効果により、たとえば、次に示す反応が促
進され、シリコン基板4上に付着した自然酸化膜が除去
される。Referring to FIG. 8A, a silicon substrate 4
Put. This silicon substrate 4 has been subjected to a solvent treatment, but has already been in contact with air to form a natural oxide film. Next, referring to FIG. 8B, HCl gas is introduced into the chamber 3 from the HCl gas inlet 6 and the silicon substrate 4 is introduced.
HCl gas to the surface of. Next, the surface of the silicon substrate 4 is irradiated with ultraviolet light from the ultraviolet light incident window 2 by turning on the low-pressure mercury lamp. Simultaneously with the ultraviolet irradiation, the silicon substrate 4 is heated to 200 to 700 ° C. Then
By the synergistic effect of light and heat, for example, the following reaction is promoted, and the natural oxide film adhered on the silicon substrate 4 is removed.
SiO2+4HCl→SiCl4+2H2O 続いて、引き続き、大気に晒すことなく、半導体基板
表面にCVD法により薄膜を形成する。すなわち、第8C図
を参照して、排気口9よりHClガスを排気する。次い
で、加熱手段5aを動作させて、半導体基板4を加熱し、
成膜用ガス導入口36より成膜用ガス(たとえば、SiH2Cl
2+NH3)を導入する。すると、半導体基板4の表面に所
定の薄膜が形成される。SiO 2 + 4HCl → SiCl 4 + 2H 2 O Subsequently, a thin film is formed on the surface of the semiconductor substrate by a CVD method without being exposed to the air. That is, referring to FIG. 8C, the HCl gas is exhausted from the exhaust port 9. Next, the heating means 5a is operated to heat the semiconductor substrate 4,
A film forming gas (for example, SiH 2 Cl
2 + NH 3 ). Then, a predetermined thin film is formed on the surface of the semiconductor substrate 4.
半導体基板表面に付着した自然酸化膜または汚染物
は、十分低温で、かつ、半導体基板表面に損傷を与える
ことなく除去され、その後、引き続き、大気に晒すこと
なく、その上に薄膜が形成されるので、半導体基板と薄
膜との界面に自然酸化膜等は介在しなくなる。それゆ
え、半導体基板と薄膜との界面構造が良好な状態に制御
されたものが得られる。The natural oxide film or contaminant attached to the semiconductor substrate surface is removed at a sufficiently low temperature and without damaging the semiconductor substrate surface, and thereafter, a thin film is formed thereon without being exposed to the atmosphere. Therefore, a natural oxide film or the like does not intervene at the interface between the semiconductor substrate and the thin film. Therefore, a semiconductor device in which the interface structure between the semiconductor substrate and the thin film is controlled in a favorable state can be obtained.
本発明の第2の参考例(CVD法) なお、上述の参考例では、自然酸化膜等を除去するた
めのチャンバ(以下、前処理用チャンバという)と薄膜
を形成するためのチャンバ(以下、薄膜形成用チャンバ
という)が一体的に形成され、同一チャンバ内で自然酸
化膜等の除去と薄膜形成とを行なえるように構成され
た、薄膜形成装置について説明した。しかし、前処理用
チャンバと薄膜形成用チャンバとを分離して構成しても
よい。第9図に示す装置は、その例であって、本発明の
第2の参考例である。断面図で表わされている。Second Reference Example of the Present Invention (CVD Method) In the above reference example, a chamber for removing a natural oxide film or the like (hereinafter, referred to as a pretreatment chamber) and a chamber for forming a thin film (hereinafter, referred to as a pretreatment chamber). A thin film forming apparatus in which a thin film forming chamber is integrally formed and a natural oxide film and the like can be removed and a thin film is formed in the same chamber has been described. However, the preprocessing chamber and the thin film forming chamber may be configured separately. The device shown in FIG. 9 is an example thereof and is a second reference example of the present invention. It is represented in a sectional view.
第9図において、当該装置は1つのチャンバ20を備え
ている。このチャンバ20は、ロックバルブ21aにより、
前処理用チャンバ37と薄膜形成用チャンバ38に区分され
ている。前処理用チャンバ37には、HClガス導入口6が
設けられている。さらに、前処理用チャンバ37には、前
処理用チャンバ37内に紫外線を照射するための紫外線入
射窓2が設けられている。紫外線入射窓2に対向して、
低圧水銀ランプ1が設置されている。前処理用チャンバ
37内には基板支持台5が設置され、基板支持台5の上に
はシリコン基板4が置かれている。基板支持台5は加熱
手段5aを備えており、基板支持台5を介して、シリコン
基板4を加熱できるように構成されている。また、前処
理用チャンバ37内には、ベルトコンベアの如き搬送系27
aが設けられている。In FIG. 9, the apparatus has one chamber 20. This chamber 20 is controlled by a lock valve 21a.
The chamber is divided into a pretreatment chamber 37 and a thin film formation chamber. The pretreatment chamber 37 is provided with an HCl gas inlet 6. Further, the pretreatment chamber 37 is provided with an ultraviolet ray entrance window 2 for irradiating the inside of the pretreatment chamber 37 with ultraviolet rays. Facing the ultraviolet light entrance window 2,
A low-pressure mercury lamp 1 is provided. Pretreatment chamber
A substrate support 5 is provided in 37, and the silicon substrate 4 is placed on the substrate support 5. The substrate support 5 is provided with a heating means 5a, and is configured to be able to heat the silicon substrate 4 via the substrate support 5. A transfer system 27 such as a belt conveyor is provided in the pretreatment chamber 37.
a is provided.
薄膜形成用チャンバ38には、成膜用ガス導入口36a,36
bと、排気口9が設けられている。薄膜形成用チャンバ3
8内には、基板支持台5′が設置されている。基板支持
台5′は加熱手段5a′を備えている。薄膜形成用チャン
バ38には、搬送系27bが設けられている。The thin film forming chamber 38 includes film forming gas inlets 36a, 36a.
b and an exhaust port 9 are provided. Chamber for thin film formation 3
In 8, a substrate support 5 'is provided. The substrate support 5 'has a heating means 5a'. The transfer system 27b is provided in the thin film forming chamber.
次に、上述の装置を用いて、半導体基板表面に薄膜を
形成する方法について述べる。Next, a method for forming a thin film on the surface of a semiconductor substrate using the above-described apparatus will be described.
第9図を参照して、前処理用チャンバ37内の基板支持
台5上にシリコン基板4を置く。このシリコン基板4
は、溶剤処理を行なった後のものであるが、既に空気に
触れて自然酸化膜が生じている。次いで、HClガス導入
口6より、HClガスを前処理用チャンバ37に導入し、シ
リコン基板4の表面に塩酸ガスを供給する。次いで、低
圧水銀ランプ1を点灯することにより、紫外線入射窓2
からシリコン基板4の表面に紫外線を照射する。この紫
外線照射と同時に、シリコン基板4を200〜700℃に加熱
する。すると、光と熱の相乗効果により、シリコン基板
4上に付着した自然酸化膜が除去される。Referring to FIG. 9, silicon substrate 4 is placed on substrate support table 5 in pretreatment chamber 37. This silicon substrate 4
Is after the solvent treatment, but has already been in contact with air to form a natural oxide film. Next, HCl gas is introduced into the pretreatment chamber 37 from the HCl gas inlet 6, and hydrochloric acid gas is supplied to the surface of the silicon substrate 4. Next, by turning on the low-pressure mercury lamp 1, the ultraviolet light entrance window 2 is turned on.
From above, the surface of the silicon substrate 4 is irradiated with ultraviolet rays. Simultaneously with the ultraviolet irradiation, the silicon substrate 4 is heated to 200 to 700 ° C. Then, a natural oxide film adhered on the silicon substrate 4 is removed by a synergistic effect of light and heat.
次いで、ロックバルブ21aを開けて、搬送系27aおよび
搬送系27bを作動させ、半導体基板4を薄膜形成用チャ
ンバ38内に導入し、基板4支持台5′上にシリコン基板
4を置く。ロックバルブ21aの開閉および搬送系27a,27b
の作動は、たとえば外部に設けられたスイッチ手段(図
示せず)で行なうようにしてもよい。次いで、排気口9
より、薄膜形成用チャンバ38内のガスを排気する。次い
で、加熱手段5a′を動作させ、半導体基板を加熱し、同
時に成膜用ガス導入口36a,36bより薄膜形成用チャンバ3
8内に成膜用ガスを導入する。すると、半導体基板表面
に所望の薄膜が形成される。Next, the lock valve 21a is opened, the transfer systems 27a and 27b are operated, the semiconductor substrate 4 is introduced into the thin film forming chamber 38, and the silicon substrate 4 is placed on the substrate 4 support 5 '. Opening and closing of lock valve 21a and transfer system 27a, 27b
May be performed by, for example, externally provided switch means (not shown). Next, the exhaust port 9
Thus, the gas in the thin film forming chamber 38 is exhausted. Next, the heating means 5a 'is operated to heat the semiconductor substrate, and at the same time, the thin film forming chamber 3 is supplied from the film forming gas inlets 36a and 36b.
A film forming gas is introduced into 8. Then, a desired thin film is formed on the surface of the semiconductor substrate.
CVD法により形成する薄膜としては、シリコン基板上
の単結晶シリコン膜(すなわちエピタキシャルシリコン
膜)、多結晶シリコン膜、非晶質シリコン膜等がある。
エピタキシャルシリコン膜の形成においては、、半導体
基板との界面に自然酸化膜の介在しないエピタキシャル
シリコン膜を、600℃程度の低温の基板温度で形成する
ことが可能となる。これにより、コンタクト抵抗の十分
小さいものが得られる。また、多結晶シリコン膜の形成
においても、基板との間にコンタクト抵抗を著しく増大
させる原因となっていた自然酸化膜が介在しなくなる。
そのため、コンタクト抵抗が十分小さな多結晶シリコン
配線を安定して形成することが可能となる。また、CVD
法により形成する薄膜として、たとえばゲート絶縁膜
や、キャパシタ絶縁膜として使用される酸化シリコン膜
や、窒化シリコン膜等の極薄絶縁膜も形成可能であり、
半導体基板との界面に自然酸化膜が介在しない良質の極
薄絶縁膜が得られる。自然酸化膜は、高温で意図的に酸
化して形成した酸化シリコン膜と異なり、膜が緻密でな
く、欠陥も多いため、絶縁耐圧が極めて低い。自然酸化
膜を除去した後に、CVD法により酸化シリコン膜や窒化
シリコン膜を形成すると、絶縁膜として極めて不完全な
自然酸化膜が存在しないため、絶縁特性が大幅に向上す
る。また窒化シリコン膜の形成においても、自然酸化膜
が存在しないため、誘電率の低下のない、絶縁特性の極
めて良好な薄膜を提供し得る。なお、窒化シリコン膜
は、酸化シリコン膜より誘電率が大きいため、キャパシ
タ絶縁膜として好ましく使用されているものである。Examples of the thin film formed by the CVD method include a single crystal silicon film (ie, an epitaxial silicon film) on a silicon substrate, a polycrystalline silicon film, an amorphous silicon film, and the like.
In forming an epitaxial silicon film, it is possible to form an epitaxial silicon film without a natural oxide film at the interface with the semiconductor substrate at a low substrate temperature of about 600 ° C. Thereby, a contact resistance sufficiently small can be obtained. Also, in the formation of the polycrystalline silicon film, the natural oxide film, which has caused the contact resistance to be significantly increased, does not intervene with the substrate.
Therefore, it is possible to stably form a polycrystalline silicon wiring having sufficiently small contact resistance. Also, CVD
As a thin film formed by the method, for example, a gate insulating film, a silicon oxide film used as a capacitor insulating film, and an ultra-thin insulating film such as a silicon nitride film can also be formed.
A high-quality ultra-thin insulating film without a natural oxide film at the interface with the semiconductor substrate can be obtained. Unlike a silicon oxide film formed by intentionally oxidizing at a high temperature, a natural oxide film has a very low withstand voltage because the film is not dense and has many defects. When a silicon oxide film or a silicon nitride film is formed by a CVD method after removing the natural oxide film, the insulating characteristics are significantly improved because there is no extremely incomplete natural oxide film as an insulating film. Also in the formation of the silicon nitride film, since a natural oxide film does not exist, it is possible to provide a thin film having an excellent insulating property without a decrease in dielectric constant. Note that the silicon nitride film has a higher dielectric constant than the silicon oxide film, and thus is preferably used as a capacitor insulating film.
また、自然酸化膜を除去した後、タングステン、モリ
ブデン、タンタル、チタン等の高融点金属や、これらの
シリサイド化合物の薄膜を、CVD法によって形成しても
よい。いずれの場合も、界面に自然酸化膜が存在しない
ものが得られるため、熱処理なしでも、極めて低いコン
タクト抵抗を有するものを得ることができる。After removing the natural oxide film, a thin film of a refractory metal such as tungsten, molybdenum, tantalum, or titanium, or a thin film of a silicide compound thereof may be formed by a CVD method. In any case, since a film having no natural oxide film at the interface is obtained, a film having an extremely low contact resistance can be obtained without heat treatment.
本発明の第3の参考例(CVD法) 第10図は薄膜形成装置の第3の参考例の断面図であ
る。Third Embodiment of the Present Invention (CVD Method) FIG. 10 is a sectional view of a third embodiment of the thin film forming apparatus.
この装置は、1つのチャンバ20を備え、このチャンバ
20がロックバルブ21aとロックバルブ21bにより、前処理
用チャンバ37と、成膜前チャンバ39と、薄膜形成用チャ
ンバ38に区分されている。第10図を参照して、前処理用
チャンバ37には、HClガス導入口6と、排気口9が設け
られている。さらに、前処理用チャンバ37には、前処理
用チャンバ37内に紫外線を照射するための紫外線入射窓
2が設けられている。紫外線入射窓2に対向して、低圧
水銀ランプ1が設置されている。前処理用チャンバ37内
には基板支持台5が設置され、基板支持台5の上にはシ
リコン基板4が置かれている。基板支持台5は加熱手段
5aを備えており、基板支持台5を介して、シリコン基板
4を加熱できるように構成されている。また、前処理用
チャンバ37内には、シリコン基板4を搬送するための搬
送系27aが設けられている。The apparatus comprises one chamber 20,
20 is divided into a pretreatment chamber 37, a pre-film formation chamber 39, and a thin film formation chamber 38 by a lock valve 21a and a lock valve 21b. Referring to FIG. 10, a pretreatment chamber 37 is provided with an HCl gas inlet 6 and an exhaust port 9. Further, the pretreatment chamber 37 is provided with an ultraviolet ray entrance window 2 for irradiating the inside of the pretreatment chamber 37 with ultraviolet rays. A low-pressure mercury lamp 1 is installed opposite the ultraviolet light entrance window 2. The substrate support 5 is set in the pretreatment chamber 37, and the silicon substrate 4 is set on the substrate support 5. The substrate support 5 is a heating means
5 a, and is configured to be able to heat the silicon substrate 4 via the substrate support 5. A transfer system 27a for transferring the silicon substrate 4 is provided in the pretreatment chamber 37.
成膜前チャンバ39内にも、搬送系27bが設置されてい
る。薄膜形成用チャンバ38には、成膜用ガス導入口36と
排気口9が設けられている。薄膜形成用チャンバ38内に
は基板支持台5′が設置され、基板支持台5′の上には
シリコン基板4が置かれている。基板支持台5′は加熱
手段5a′を備えており、基板支持台5′を介して、シリ
コン基板4を加熱できるように構成されている。また、
薄膜形成用チャンバ38内には、半導体基板4を搬送する
ための搬送系27cが設置されている。The transport system 27b is also provided in the pre-film formation chamber 39. The thin film forming chamber 38 is provided with a film forming gas inlet 36 and an exhaust port 9. A substrate support 5 'is set in the thin film forming chamber 38, and the silicon substrate 4 is set on the substrate support 5'. The substrate support 5 'is provided with heating means 5a', and is configured to heat the silicon substrate 4 via the substrate support 5 '. Also,
A transfer system 27c for transferring the semiconductor substrate 4 is provided in the thin film forming chamber 38.
次に、この装置を用いて、半導体基板の上に薄膜を形
成する方法について述べる。Next, a method for forming a thin film on a semiconductor substrate using this apparatus will be described.
前処理用チャンバ37内の基板支持台5上にシリコン基
板4を置く。このシリコン基板4は、溶剤処理を行なっ
た後のものであるが、既に空気に触れて自然酸化膜が生
じている。次いで、HClガス導入口6より、HClガスを前
処理用チャンバ37内に導入し、シリコン基板4の表面に
HC1ガスを供給する。次いで、低圧水銀ランプ1を点灯
することにより、紫外線入射窓2からシリコン基板4の
表面に紫外線を照射する。この紫外線照射と同時に、シ
リコン基板4を200〜700℃に加熱する。すると、光と熱
の相乗効果により、シリコン基板4上の自然酸化膜が除
去される。The silicon substrate 4 is placed on the substrate support 5 in the pretreatment chamber 37. This silicon substrate 4 has been subjected to a solvent treatment, but has already been in contact with air to form a natural oxide film. Next, HCl gas is introduced into the pretreatment chamber 37 from the HCl gas inlet 6, and
Supply HC1 gas. Next, the surface of the silicon substrate 4 is irradiated with ultraviolet light from the ultraviolet light incident window 2 by turning on the low-pressure mercury lamp 1. Simultaneously with the ultraviolet irradiation, the silicon substrate 4 is heated to 200 to 700 ° C. Then, a natural oxide film on the silicon substrate 4 is removed by a synergistic effect of light and heat.
次いで、ロックバルブ21aを開けて、搬送系27aと27b
を作動させて、半導体基板4を成膜前チャンバ39内に導
く。この成膜前チャンバ39では、半導体基板の表面に自
然酸化膜が再形成しないように、そのガス雰囲気が制御
されている。次いで、ロックバルブ21aを閉じる。その
後、ロックバルブ21bを開けて、搬送系27bと27cを作動
させて半導体基板4を薄膜形成用チャンバ38内の基板支
持台5′に導く。なお、このとき、ロックバルブ21aと
ロックバルブ21bとを同時に開放状態にしないように制
御すると、前処理用チャンバ37内の残留ガスと薄膜形成
用チャンバ38内の残留ガスとによる、前処理用チャンバ
37と薄膜形成用チャンバ38の内部汚染を防止することが
できる。Next, the lock valve 21a is opened, and the transport systems 27a and 27b are opened.
To guide the semiconductor substrate 4 into the chamber 39 before film formation. In the pre-film formation chamber 39, the gas atmosphere is controlled so that a natural oxide film is not formed again on the surface of the semiconductor substrate. Next, the lock valve 21a is closed. Thereafter, the lock valve 21b is opened, and the transfer systems 27b and 27c are operated to guide the semiconductor substrate 4 to the substrate support 5 'in the thin film forming chamber 38. At this time, if the lock valve 21a and the lock valve 21b are controlled so as not to be opened at the same time, the pretreatment chamber due to the residual gas in the pretreatment chamber 37 and the residual gas in the thin film formation chamber 38.
Internal contamination of the chamber 37 and the thin film forming chamber 38 can be prevented.
続いて、薄膜形成用チャンバ38内において、加熱手段
5a′を動作させ、シリコン基板4を加熱する。これと同
時に、成膜用ガス導入口36より、薄膜形成用チャンバ38
内に成膜用ガスを導入する。すると、半導体基板4の表
面に所望の薄膜が形成される。Subsequently, in the thin film forming chamber 38, heating means
5a 'is operated to heat the silicon substrate 4. At the same time, a thin film formation chamber
A film forming gas is introduced into the inside. Then, a desired thin film is formed on the surface of the semiconductor substrate 4.
本発明の第4の参考例(スパッタ堆積法) 第11図は、薄膜形成装置の第4の参考例の断面図であ
る。この装置は、1つのチャンバ20を備え、このチャン
バ20は、ロックバルブ21a、ロックバルブ21b、ロックバ
ルブ21cによりローダ室40と、前処理用チャンバ37と、
薄膜形成用チャンバ38と、アンローダ室41に仕切られて
いる。Fourth Embodiment of the Present Invention (Sputter Deposition Method) FIG. 11 is a sectional view of a fourth embodiment of the thin film forming apparatus. The apparatus includes a single chamber 20. The chamber 20 includes a lock valve 21a, a lock valve 21b, and a lock valve 21c.
It is partitioned into a thin film forming chamber 38 and an unloader chamber 41.
ローダ室40には、窒素ガス導入口26と、排気口9aが設
けられている。また、ローダ室40には、搬送系27aが設
置されている。The loader chamber 40 is provided with a nitrogen gas introduction port 26 and an exhaust port 9a. The transfer system 27a is provided in the loader room 40.
前処理用チャンバ37には、HClガス導入口6と、排気
口9bが設けられている。さらに、前処理用チャンバ37に
は、前処理用チャンバ37内に紫外線を入射するための紫
外線入射窓2が設けられている。紫外線入射窓2に対抗
して、低圧水銀ランプ1が設置されている。前処理用チ
ャンバ37内には基板支持台5が設置され、基板支持台5
の上にはトレイ30が置かれており、トレイ30にはシリコ
ン基板4が載せられている。基板支持台5は加熱手段5a
を備えており、基板支持台5を介して、シリコン基板4
を加熱できるように構成されている。また、前処理用チ
ャンバ37内には、シリコン基板4を搬送するための搬送
系27bが設置されている。The pretreatment chamber 37 is provided with an HCl gas introduction port 6 and an exhaust port 9b. Further, the pretreatment chamber 37 is provided with an ultraviolet ray entrance window 2 for letting ultraviolet rays enter the pretreatment chamber 37. A low-pressure mercury lamp 1 is provided opposite to the ultraviolet incident window 2. The substrate support 5 is provided in the pre-processing chamber 37, and the substrate support 5 is provided.
A tray 30 is placed on the tray, and the silicon substrate 4 is placed on the tray 30. The substrate support 5 is provided with a heating means 5a.
And a silicon substrate 4 via a substrate support 5.
Is configured to be heated. A transfer system 27b for transferring the silicon substrate 4 is provided in the pretreatment chamber 37.
薄膜形成用チャンバ38は、スパッタ堆積法により薄膜
を形成するデポ室である。薄膜形成用チャンバ38には、
アルゴンガスを導入するアルゴンガス導入口28と排気口
9cが設けられている。薄膜形成用チャンバ38は、基板支
持台5′を含んでいる。また、薄膜形成用チャンバ38に
は、ターゲット34が設けられている。ターゲット34には
直流電源35が接続され、ターゲット34とアルゴンガス間
に高電圧が印加され得るようになっている。基板支持台
5′とチャンバ20は絶縁部33により絶縁され、ターゲッ
ト34とチャンバ20は絶縁部33で絶縁されている。薄膜形
成用チャンバ38内には搬送系27cが設置されている。The thin film forming chamber 38 is a deposition chamber for forming a thin film by a sputter deposition method. In the thin film forming chamber 38,
Argon gas inlet 28 for introducing argon gas and exhaust port
9c is provided. The chamber 38 for forming a thin film includes a substrate support 5 '. A target 34 is provided in the thin film forming chamber 38. A DC power supply 35 is connected to the target 34 so that a high voltage can be applied between the target 34 and the argon gas. The substrate support 5 'and the chamber 20 are insulated by an insulating part 33, and the target 34 and the chamber 20 are insulated by the insulating part 33. A transfer system 27c is provided in the thin film forming chamber.
アンローダ室41は窒素ガス導入口26と排気口9dを備え
ている。アンローダ室41内には搬送系27dが設けられて
いる。チャンバ20は気密性を有し、排気口9a,排気口9b,
排気口9cおよび排気口9dから真空ポンプによって吸引す
ることにより、内部を高真空状態にできる。The unloader chamber 41 has a nitrogen gas inlet 26 and an outlet 9d. In the unloader chamber 41, a transfer system 27d is provided. The chamber 20 is airtight, and has an exhaust port 9a, an exhaust port 9b,
The inside can be brought into a high vacuum state by sucking the air through the exhaust port 9c and the exhaust port 9d with a vacuum pump.
次に、この装置を用いて、半導体基板上に薄膜を形成
する方法について説明する。Next, a method for forming a thin film on a semiconductor substrate using this apparatus will be described.
まず、ローダ室40、前処理用チャンバ37、薄膜形成用
チャンバ38およびアンローダ室41のそれぞれを高真空状
態にする。First, each of the loader chamber 40, the pretreatment chamber 37, the thin film forming chamber 38, and the unloader chamber 41 is brought into a high vacuum state.
次いで、真空保持されたローダ室40に、窒素ガス導入
口26aより窒素ガスを導入し、ローダ室40内を大気圧下
に戻す。次に、トレイ30に載せたシリコン基板4をロー
ダ室40内にカセットを用いて複数枚入れ、扉を閉める。
続いて、ローダ室40内を排気口9aから真空ポンプで排気
し、内部を高真空状態にする。次に、ロックバルブ21a
を開き、搬送系27aのモータを駆動させ、トレイ30に載
せたシリコン基板4を前処理用チャンバ37内に移動さ
せ、ロックバルブ21aを閉じる。前処理用チャンバ37内
は、10-7〜10-8Torr程度の高真空状態にされている。次
いで、HClガス導入口6より、10-7Torrまでの減圧状態
のHClガスを前処理用チャンバ37内に導入し、シリコン
基板4の表面にHClガスを供給する。次いで、低圧水銀
ランプ1を点灯することにより、紫外線入射窓2からシ
リコン基板4表面に紫外線を照射する。この紫外線照射
と同時に、シリコン基板4を200〜700℃に加熱する。す
ると、光と熱の相乗効果により、たとえば、次に示す反
応が促進され、シリコン基板4上の自然酸化膜が除去さ
れる。Next, nitrogen gas is introduced into the vacuum-loaded loader chamber 40 from the nitrogen gas inlet 26a, and the inside of the loader chamber 40 is returned to atmospheric pressure. Next, a plurality of silicon substrates 4 placed on the tray 30 are put into the loader chamber 40 using a cassette, and the door is closed.
Subsequently, the inside of the loader chamber 40 is evacuated from the exhaust port 9a by a vacuum pump, and the inside is brought into a high vacuum state. Next, the lock valve 21a
Is opened, the motor of the transport system 27a is driven, the silicon substrate 4 placed on the tray 30 is moved into the pretreatment chamber 37, and the lock valve 21a is closed. The inside of the pretreatment chamber 37 is in a high vacuum state of about 10 -7 to 10 -8 Torr. Next, HCl gas at a reduced pressure of 10 −7 Torr is introduced into the pretreatment chamber 37 from the HCl gas inlet 6, and the HCl gas is supplied to the surface of the silicon substrate 4. Next, the surface of the silicon substrate 4 is irradiated with ultraviolet light from the ultraviolet light incident window 2 by turning on the low-pressure mercury lamp 1. Simultaneously with the ultraviolet irradiation, the silicon substrate 4 is heated to 200 to 700 ° C. Then, due to the synergistic effect of light and heat, for example, the following reaction is promoted, and the natural oxide film on the silicon substrate 4 is removed.
SiO2+4HCl→SiCl4+2H2O シリコン基板4の表面に付着した自然酸化膜または汚
染物の除去が完了すると、HClガスの導入および低圧水
銀ランプの照射を止め、前処理用チャンバ37内のHClガ
スを排気して、前処理用チャンバ37内を高真空状態にす
る。SiO 2 + 4HCl → SiCl 4 + 2H 2 O When the removal of the natural oxide film or the contaminants attached to the surface of the silicon substrate 4 is completed, the introduction of the HCl gas and the irradiation of the low-pressure mercury lamp are stopped, and the HCl in the pretreatment chamber 37 is removed. The gas is exhausted, and the inside of the pretreatment chamber 37 is brought into a high vacuum state.
続いて、ロックバルブ21bを開き、搬送系27bのモータ
を駆動させ、トレイ30に載せたシリコン基板4を、薄膜
形成用チャンバ38内に移動させる。そして、ロックバル
ブ21bを閉じる。このとき、2枚目のシリコン基板4
は、前処理用チャンバ37内に移動している。薄膜形成用
チャンバ38も、10-7〜10-8Torr程度の高真空状態にされ
ている。そして、薄膜形成用チャンバ38内に、10-3〜10
-1Torrのアルゴンガスを導入し、直流電源35によって、
ターゲット34とアルゴンガスとの間に数100〜数1000ボ
ルトの電圧を印加して、プラズマを作る。このプラズマ
中のアルゴンイオンが、負高圧側のターゲット34に高い
エネルギーで衝突して、ターゲット34の物質をスパッタ
する。この物質はシリコン基板4上に堆積し、薄膜形成
が行なわれる。所望の膜厚、均一性および膜質を有する
薄膜の形成が完了すると、アルゴンガスの導入および電
圧の印加を止め、薄膜形成用チャンバ38内のアルゴンガ
スを排気し、薄膜形成用チャンバ38内を高真空状態にす
る。続いて、ロックバルブ21cを開き、搬送系27cのモー
タを駆動させ、トレイ30に載せたシリコン基板4をアン
ローダ室41に移動させ、ロックバルブ21cを閉じる。こ
のとき、2枚目のシリコン基板4は薄膜形成用チャンバ
38内に移動しており、3枚目のシリコン基板4は前処理
用チャンバ37内に移動している。こうして、順次、自然
酸化膜の除去に続いて、スパッタ堆積が行なわれたシリ
コン基板4は、アンローダ室41内のカセット(図示せ
ず)に収納される。カセットに最後のシリコン基板4が
収納されると、アンローダ室41内の圧力は大気圧に戻さ
れる。こうして処理されたシリコン基板はアンローダ室
41から取出され、次の工程へと送られる。Subsequently, the lock valve 21b is opened, the motor of the transport system 27b is driven, and the silicon substrate 4 placed on the tray 30 is moved into the thin film forming chamber 38. Then, the lock valve 21b is closed. At this time, the second silicon substrate 4
Has moved into the pretreatment chamber 37. The thin film forming chamber 38 is also in a high vacuum state of about 10 -7 to 10 -8 Torr. Then, 10 -3 to 10
-1 Torr of argon gas was introduced, and a DC power supply 35
A voltage of several hundred to several thousand volts is applied between the target 34 and the argon gas to create a plasma. The argon ions in the plasma collide with the target 34 on the negative and high pressure side with high energy to sputter the material of the target 34. This substance is deposited on the silicon substrate 4 to form a thin film. When the formation of the thin film having the desired film thickness, uniformity and film quality is completed, the introduction of the argon gas and the application of the voltage are stopped, the argon gas in the thin film forming chamber 38 is exhausted, and the inside of the thin film forming chamber 38 is raised. Apply vacuum. Subsequently, the lock valve 21c is opened, the motor of the transport system 27c is driven, the silicon substrate 4 placed on the tray 30 is moved to the unloader chamber 41, and the lock valve 21c is closed. At this time, the second silicon substrate 4 is a thin film forming chamber.
The third silicon substrate 4 has moved into the pretreatment chamber 37. Thus, the silicon substrate 4 on which the sputter deposition has been performed successively after the removal of the natural oxide film is stored in a cassette (not shown) in the unloader chamber 41. When the last silicon substrate 4 is stored in the cassette, the pressure in the unloader chamber 41 is returned to the atmospheric pressure. The silicon substrate treated in this way is in the unloader chamber
Removed from 41 and sent to the next step.
本発明の実施例(スパッタ堆積法) 第4の参考例では、前処理用チャンバと薄膜形成用チ
ャンバとが分離して構成された薄膜形成装置について説
明したが、本実施例では、これらのチャンバを一体的に
形成している。Embodiment of the Present Invention (Sputter Deposition Method) In the fourth reference example, a thin-film forming apparatus in which a pretreatment chamber and a thin-film forming chamber are separated from each other has been described. Are integrally formed.
第12A図および第12B図は、前処理用チャンバと薄膜形
成用チャンバが一体的に形成されたスパッタ堆積用薄膜
形成装置の断面図である。12A and 12B are cross-sectional views of a thin film forming apparatus for sputter deposition in which a preprocessing chamber and a thin film forming chamber are integrally formed.
これらの図を参照して、チャンバ20はHClガス導入口
6と、アルゴンガス導入口28と、排気口9を備えてい
る。チャンバ20には、チャンバ20内に紫外線を照射する
ための紫外線入射窓2が設けられている。紫外線入射窓
2に対向して、低圧水銀ランプ1が設置されている。チ
ャンバ20は基板支持台5を含んでいる。基板支持台5は
加熱手段5aを備えている。チャンバ20にはターゲット34
が設けられており、ターゲット34とチャンバ20は絶縁物
33により絶縁されている。ターゲット34には直流電源35
が接続されている。チャンバ20内にはプラテン42が設置
され、プラテン42は回転軸43を中心に回転できるように
なっている。プラテン42には、トレイ30が固定されてい
る。トレイ30には、わずかに盛上がった凸部44,44′が
設けられている。凸部44と凸部44′との間に挾まれるよ
うにして、シリコン基板4がトレイ30の上に置かれてい
る。Referring to these figures, chamber 20 has an HCl gas inlet 6, an argon gas inlet 28, and an exhaust port 9. The chamber 20 is provided with an ultraviolet incident window 2 for irradiating the inside of the chamber 20 with ultraviolet rays. A low-pressure mercury lamp 1 is installed opposite the ultraviolet light entrance window 2. The chamber 20 includes the substrate support 5. The substrate support 5 has a heating means 5a. Target 34 in chamber 20
Is provided, and the target 34 and the chamber 20 are insulators.
Insulated by 33. DC power supply 35 for target 34
Is connected. A platen 42 is installed in the chamber 20, and the platen 42 can rotate around a rotation shaft 43. The tray 30 is fixed to the platen. The tray 30 is provided with slightly raised protrusions 44, 44 '. The silicon substrate 4 is placed on the tray 30 so as to be sandwiched between the convex portions 44 and 44 '.
第12A図を参照して、チャンバ20を前処理用チャンバ
として使用する場合には、プラテン42は支軸45に支えら
れて、水平に配向する。このとき、シリコン基板4と低
圧水銀ランプ1は互いに対向する。Referring to FIG. 12A, when chamber 20 is used as a pretreatment chamber, platen 42 is supported by support shaft 45 and horizontally oriented. At this time, the silicon substrate 4 and the low-pressure mercury lamp 1 face each other.
第12B図を参照して、チャンバ20を薄膜形成チャンバ
として使用する場合には、プラテン42を回転軸43を中心
に回線させ、シリコン基板4とターゲット34とを対向さ
せる。プラテン42が回転すると、シリコン基板4はプラ
テン42の面内で、斜め下方向に滑り落ちようとするが、
凸部44によって、それ以上の落下が防止される。Referring to FIG. 12B, when the chamber 20 is used as a thin film forming chamber, the platen 42 is connected around the rotation shaft 43, and the silicon substrate 4 and the target 34 are opposed to each other. When the platen 42 rotates, the silicon substrate 4 tries to slide down diagonally in the plane of the platen 42,
The projection 44 prevents further drop.
次に、この装置を用いて、半導体基板の表面上に薄膜
を形成する方法について説明する。Next, a method for forming a thin film on the surface of a semiconductor substrate using this apparatus will be described.
第12A図を参照して、プラテン42を支軸45に支持させ
て、プラテン42を水平方向に配向させる。続いて、トレ
イ30の上に、シリコン基板4を置く。この場合、シリコ
ン基板4は、凸部44と凸部44′に挾まれるように、置か
れる。このとき、シリコン基板4と低圧水銀ランプ1と
は対向している。シリコン基板4は、溶剤処理を行なっ
たものであるが、既に空気に触れて自然酸化膜が生じて
いる。次いで、HClガス導入口6より、HClガスをチャン
バ20内に導入し、シリコン基板4の表面にHClガスを供
給する。次いで、低圧水銀ランプ1を点灯することによ
り、紫外線入射窓2からシリコン基板4の表面に紫外線
を照射する。この紫外線照射と同時に、シリコン基板4
を200〜700℃に加熱する。すると、光と熱の相乗効果に
より、たとえば次に示す反応が促進され、シリコン基板
4上の自然酸化膜が除去される。Referring to FIG. 12A, platen 42 is supported on support shaft 45, and platen 42 is horizontally oriented. Subsequently, the silicon substrate 4 is placed on the tray 30. In this case, the silicon substrate 4 is placed so as to be sandwiched between the convex portions 44 and the convex portions 44 '. At this time, the silicon substrate 4 and the low-pressure mercury lamp 1 face each other. Although the silicon substrate 4 has been subjected to a solvent treatment, it has already been exposed to air and a natural oxide film has been formed. Next, an HCl gas is introduced into the chamber 20 from the HCl gas inlet 6, and the HCl gas is supplied to the surface of the silicon substrate 4. Next, the surface of the silicon substrate 4 is irradiated with ultraviolet light from the ultraviolet light incident window 2 by turning on the low-pressure mercury lamp 1. Simultaneously with this ultraviolet irradiation, the silicon substrate 4
Is heated to 200-700 ° C. Then, for example, the following reaction is promoted by the synergistic effect of light and heat, and the natural oxide film on the silicon substrate 4 is removed.
SiO2+4HCl→SiCl4+2H2O 自然酸化膜の除去が完了すると、HClガス導入および
低圧水銀ランプ1の照射を止め、チャンバ20内のHClガ
スを排気して、チャンバ20内を高真空状態にする。When the removal of the SiO 2 + 4HCl → SiCl 4 + 2H 2 O natural oxide film is completed, the introduction of the HCl gas and the irradiation of the low-pressure mercury lamp 1 are stopped, the HCl gas in the chamber 20 is exhausted, and the inside of the chamber 20 is brought into a high vacuum state. I do.
続いて、第12B図を参照して、プラテン42を回転軸43
を中心に回転させ、シリコン基板4とターゲット34とを
対向させる。この状態で、アルゴンガス導入口28よりア
ルゴンガスを導入し、直流電源35によって、アルゴンガ
スとターゲット34間に高電圧を印加し、プラズマを発生
させる。このプラズマ中のアルゴンイオンがターゲット
34に高いエネルギで衝突し、ターゲット34の物質をスパ
ッタして、この物質をシリコン基板4上に堆積させる。
すると、シリコン基板4の表面に薄膜が形成される。薄
膜形成が完了すると、アルゴンガスの導入および直流電
源35による高電圧の印加を止め、チャンバ20内のアルゴ
ンガスを排気して、チャンバ20内を高真空状態にする。
続いて、プラテン42を水平方向に配向させて元の状態に
戻し、次いで、ロックバルブ(図示せず)を開き、アン
ローダ室(図示せず)にシリコン基板を移動させる。こ
のような方法によっても、半導体基板と薄膜との界面の
よく制御された薄膜形成を行なうことができる。Subsequently, referring to FIG. 12B, the platen 42 is
And the silicon substrate 4 and the target 34 are opposed to each other. In this state, argon gas is introduced from the argon gas inlet 28, and a high voltage is applied between the argon gas and the target 34 by the DC power supply 35 to generate plasma. Argon ions in this plasma are the target
The material 34 collides with high energy to sputter the material of the target 34, and deposits this material on the silicon substrate 4.
Then, a thin film is formed on the surface of the silicon substrate 4. When the formation of the thin film is completed, the introduction of the argon gas and the application of the high voltage by the DC power supply 35 are stopped, the argon gas in the chamber 20 is exhausted, and the inside of the chamber 20 is brought into a high vacuum state.
Subsequently, the platen 42 is oriented in the horizontal direction to return to the original state, and then the lock valve (not shown) is opened, and the silicon substrate is moved to the unloader chamber (not shown). Even by such a method, a thin film with a well-controlled interface between the semiconductor substrate and the thin film can be formed.
本発明の第5の参考例 第13A図および第13B図は、この発明の第5の参考例を
実現するための装置を示したものであり、第13A図は正
面断面図であり、第13B図は第13A図におけるB−B断面
図である。13A and 13B show an apparatus for realizing a fifth embodiment of the present invention. FIG. 13A is a front sectional view, and FIG. The figure is a sectional view taken along the line BB in FIG. 13A.
この装置は、シリコン基板を大量に処理できるバッチ
式の処理装置である。処理装置はチャンバ20を備えてい
る。チャンバ20内には、複数個のシリコン基板4を保持
できるボート46が配置されている。ボート46は円柱形状
のものであり、その側壁には上下方向に延びる溝46a
が、複数、間隔をおいて形成されている。その溝46aの
それぞれには、シリコン基板4を水平に保持する保持溝
46bが、上下方向に間隔をおいて、複数、形成されてい
る。ボート46は、その軸心を中心に、回転できるように
なっている。チャンバ20は、HClガス導入口6と、排気
口9とを備えている。This apparatus is a batch type processing apparatus capable of processing a large amount of silicon substrates. The processing apparatus has a chamber 20. A boat 46 capable of holding a plurality of silicon substrates 4 is arranged in the chamber 20. The boat 46 has a cylindrical shape, and a groove 46a extending in the vertical direction is formed on a side wall of the boat 46.
Are formed at intervals. Each of the grooves 46a has a holding groove for holding the silicon substrate 4 horizontally.
A plurality of 46b are formed at intervals in the vertical direction. The boat 46 can rotate around its axis. The chamber 20 has an HCl gas inlet 6 and an outlet 9.
また、チャンバ20は紫外線入射窓2に備えており、こ
の紫外線入射窓2は、シリコン基板4に対して平行に光
を照射できるように配置されている。紫外線入射窓2に
対向して、光源たとえば低圧水銀ランプ1が配置され
る。Further, the chamber 20 is provided in the ultraviolet incident window 2, and the ultraviolet incident window 2 is arranged so as to be able to irradiate the silicon substrate 4 with light in parallel. A light source, for example, a low-pressure mercury lamp 1 is arranged opposite to the ultraviolet incident window 2.
次に、この装置を用いて、半導体基板表面に薄膜を形
成する方法について述べる。Next, a method for forming a thin film on the surface of a semiconductor substrate using this apparatus will be described.
ボート46に複数個のシリコン基板4を保持させる。こ
のシリコン基板4は溶剤処理を行なったものであるが、
既に大気に触れて、その表面に自然酸化膜が形成されて
いるものである。次いで、チャンバ20内を真空引きす
る。続いて、HClガス導入口6より、HClガス等の反応ガ
スを導入すると同時に、低圧水銀ランプ1等の光源から
照射される紫外線を紫外線入射窓2を通して、チャンバ
20内のシリコン基板4表面および導入された塩化水素ガ
ス等の反応ガスに照射する。このとき、シリコン基板4
は光照射されることによって発生する熱によって200〜7
00℃に昇温される。この熱と、さらに引き続き照射され
る光と、導入されたHClガスとによって、半導体基板上
に付着した自然酸化膜等が除去される。その後、HClガ
スを排気口9より真空引きした後、同一装置内で空気に
晒すことなく引き続き薄膜の形成(薄膜形成手段は図示
されていない)を行なえば、シリコン基板4と薄膜との
界面構造のよく制御された薄膜形成を行なうことができ
る。なお、薄膜形成手段は図示されていないが、チャン
バ20内に薄膜形成用のガスを導入するガス導入口を、チ
ャンバ20の側壁に形成することで可能となる。The boat 46 holds a plurality of silicon substrates 4. This silicon substrate 4 has been subjected to a solvent treatment,
It has already been exposed to the atmosphere and has a natural oxide film formed on its surface. Next, the inside of the chamber 20 is evacuated. Subsequently, a reactive gas such as HCl gas is introduced from an HCl gas inlet 6 and, at the same time, ultraviolet rays emitted from a light source such as a low-pressure mercury lamp 1 are passed through the ultraviolet incident window 2 to the chamber.
Irradiation is performed on the surface of the silicon substrate 4 in 20 and the introduced reaction gas such as hydrogen chloride gas. At this time, the silicon substrate 4
Is 200 to 7 due to the heat generated by light irradiation
The temperature is raised to 00 ° C. The natural oxide film and the like adhering to the semiconductor substrate are removed by the heat, the subsequently irradiated light, and the introduced HCl gas. After that, after the HCl gas is evacuated from the exhaust port 9, if a thin film is continuously formed in the same apparatus without exposing to air (thin film forming means is not shown), an interface structure between the silicon substrate 4 and the thin film is obtained. The thin film formation can be controlled with good control. The thin film forming means is not shown, but can be realized by forming a gas inlet for introducing a gas for forming a thin film into the chamber 20 on the side wall of the chamber 20.
第6の参考例 第14A図および第14B図は、この発明の第6の参考例を
実現するための装置を示したものであり、第14A図は上
から見たときの断面図であり、第14B図は第14A図におけ
るA−O−A線に沿う断面図である。Sixth Embodiment FIGS. 14A and 14B show an apparatus for realizing a sixth embodiment of the present invention, and FIG. 14A is a cross-sectional view when viewed from above. FIG. 14B is a sectional view taken along the line AOA in FIG. 14A.
この装置もまた、シリコン基板を大量に処理できるバ
ッチ式の処理装置である。当該装置はチャンバ20を備え
ている。チャンバ20内には、複数枚のシリコン基板4を
保持できるターレット46が配置されている。ターレット
46は円錐台状のものであり、その側壁には、シリコン基
板4を保持するためのピン46aが複数個設けられてい
る。ターレット46は、その軸心を中心に回転できるよう
になっている。チャンバ20は、HClガス導入口6と、排
気口9と、成膜用ガス導入口36を備えている。チャンバ
20の周囲には、低圧水銀ランプ1とアルゴンアークラン
プ100が配置されており、チャンバ20内に低圧水銀ラン
プ1よりの光とアルゴンアークランプ100よりの光が導
入されるようになっている。アルゴンアークランプ100
はシリコン基板を200℃〜700℃に昇温するための昇温用
のランプである。This apparatus is also a batch type processing apparatus capable of processing a large amount of silicon substrates. The device includes a chamber 20. A turret 46 capable of holding a plurality of silicon substrates 4 is disposed in the chamber 20. Turret
Reference numeral 46 denotes a truncated cone, and a plurality of pins 46a for holding the silicon substrate 4 are provided on a side wall thereof. The turret 46 can rotate around its axis. The chamber 20 includes an HCl gas inlet 6, an exhaust port 9, and a film forming gas inlet. Chamber
The low pressure mercury lamp 1 and the argon arc lamp 100 are disposed around the periphery of the lamp 20, and light from the low pressure mercury lamp 1 and light from the argon arc lamp 100 are introduced into the chamber 20. Argon arc lamp 100
Is a lamp for raising the temperature of the silicon substrate to 200 ° C. to 700 ° C.
次に、この装置を用いて、半導体基板表面に薄膜を形
成する方法について説明する。Next, a method for forming a thin film on the surface of a semiconductor substrate using this apparatus will be described.
ターレット46に複数枚のシリコン基板4を保持させ
る。このシリコン基板4は溶剤処理を行なったものであ
るが、既に大気に触れて、その表面に自然酸化膜が形成
されている。次に、チャンバ20内を排気口9を介して真
空引きする。続いて、HClガス導入口6よりHClガス等の
反応ガスをチャンバ20内に導入すると同時に、低圧水銀
ランプ1およびアルゴンアークランプ100から照射され
る光源をチャンバ20内のシリコン基板4表面に照射す
る。このとき、アルゴンアークランプ100の発する熱に
よって、シリコン基板4は200〜700℃に昇温される。こ
の熱と、低圧水銀ランプ1から照射される紫外線と、導
入されたHClガスとによって、半導体基板上に付着した
自然酸化膜等は除去される。その後、HClガスを排気口
9より真空引きした後、成膜用ガス導入口36よりチャン
バ20内にCVD用反応ガスを導入する。すると、シリコン
基板4の清浄な表面に薄膜の形成が行なえる。このよう
に当該装置では、シリコン基板4の表面を清浄にした
後、空気にさらすことなく引き続きその表面に薄膜の形
成を行なえるので、シリコン基板4と薄膜との界面構造
がよく制御された薄膜を形成することができる。The turret 46 holds a plurality of silicon substrates 4. Although this silicon substrate 4 has been subjected to a solvent treatment, it has already been exposed to the atmosphere and a natural oxide film has been formed on its surface. Next, the inside of the chamber 20 is evacuated through the exhaust port 9. Subsequently, a reaction gas such as HCl gas is introduced into the chamber 20 from the HCl gas inlet 6 and, at the same time, a light source emitted from the low-pressure mercury lamp 1 and the argon arc lamp 100 is applied to the surface of the silicon substrate 4 in the chamber 20. . At this time, the silicon substrate 4 is heated to 200 to 700 ° C. by the heat generated by the argon arc lamp 100. The heat, the ultraviolet rays emitted from the low-pressure mercury lamp 1, and the introduced HCl gas remove the natural oxide film and the like adhering to the semiconductor substrate. Then, after the HCl gas is evacuated from the exhaust port 9, a CVD reaction gas is introduced into the chamber 20 from the film forming gas inlet 36. Then, a thin film can be formed on a clean surface of the silicon substrate 4. As described above, in this apparatus, after the surface of the silicon substrate 4 is cleaned, a thin film can be continuously formed on the surface without exposing the silicon substrate 4 to the air. Can be formed.
なお、上記参考例では、反応ガスとしてHClガスを用
いた場合を例示したが、塩素ガス、水素ガス等の紫外領
域に吸収のあるガスならいずれでも使用し得る。In the above reference example, the case where HCl gas is used as the reaction gas is illustrated, but any gas that absorbs in the ultraviolet region, such as chlorine gas and hydrogen gas, may be used.
また、光源として低圧水銀ランプを用いた場合を例示
したが、高圧水銀ランプ、水銀キセノンランプ、アルゴ
ン−アークランプ、ArFエキシマレーザ、KrFエキシマレ
ーザ、XeClエキシマレーザであってもよい。また、紫外
線を発する光源と赤外線を発する光源とを備えた光源も
好ましく用いられる。また、半導体基板にシリコン基板
を用いて説明したが、これに限られない。Further, although the case where a low-pressure mercury lamp is used as the light source is illustrated, a high-pressure mercury lamp, a mercury xenon lamp, an argon-arc lamp, an ArF excimer laser, a KrF excimer laser, and an XeCl excimer laser may be used. Further, a light source having a light source that emits ultraviolet light and a light source that emits infrared light is also preferably used. Further, although the description has been made using the silicon substrate as the semiconductor substrate, the present invention is not limited to this.
以上、具体的な実施例を挙げて、この発明の薄膜形成
装置について説明したが、本発明は、その精神または主
要な特徴から逸脱することなく、他の色々な形で実施す
ることができる。それゆえ、前述の実施例はあらゆる点
で単なる例示にすぎず、限定的に解釈してはならない。
本発明の範囲は、特許請求の範囲によって示すものであ
って、明細書本分には何ら拘束されない。さらに、特許
請求の範囲の均等範囲に属する変形や変更は、すべて本
発明の範囲内のものである。As described above, the thin film forming apparatus of the present invention has been described with reference to the specific embodiments. However, the present invention can be implemented in other various forms without departing from the spirit or main features. Therefore, the above-described embodiments are merely illustrative in every respect and should not be construed as limiting.
The scope of the present invention is defined by the appended claims, and is not limited by the specification. Furthermore, all modifications and changes belonging to the equivalent scope of the claims are within the scope of the present invention.
[発明の効果] 以上説明したとおり、この発明によれば、十分低温
で、かつ、半導体基板表面に損傷を与えずに、半導体基
板表面に付着した自然酸化膜または汚染物を除去できる
ようになる。そして、このような処理がなされた半導体
基板表面に、引き続き、スパッタ堆積法により、大気に
晒すことなく薄膜を形成するので、半導体基板と薄膜と
の界面に自然酸化膜等は存在しなくなる。その結果、半
導体基板と薄膜との界面構造が良好な状態に制御された
ものが得られる。[Effects of the Invention] As described above, according to the present invention, a natural oxide film or a contaminant adhered to a semiconductor substrate surface can be removed at a sufficiently low temperature without damaging the semiconductor substrate surface. . Then, a thin film is continuously formed on the surface of the semiconductor substrate subjected to such treatment without being exposed to the air by the sputter deposition method, so that a natural oxide film or the like does not exist at the interface between the semiconductor substrate and the thin film. As a result, a semiconductor substrate in which the interface structure between the semiconductor substrate and the thin film is controlled in a favorable state can be obtained.
第1図は自然酸化膜を除去するための実験装置の断面図
である。第2A図および第2B図は自然酸化膜が除去されて
いるか否かを確認するための第1の確認方法を説明する
ための図である。第3A図および第3B図は、自然酸化膜が
除去されているか否かの確認を行なう第2の確認方法を
説明するための図である。第4A図、第4B図、第4C図およ
び第4D図は、本発明の第一工程の温度効果を示した図で
ある。第5図は本発明の第一工程の紫外線照射効果を示
した図である。第6図はシリコン基板のエッチング速度
と温度との関係をアレニウスプロットした図である。第
7A図、第7B図および第7C図は、シリコン基板のエッチン
グ速度を求めるための方法を示した図である。第8A図は
この発明の第1の参考例を実現するための装置の断面図
である。第8B図および第8C図は第1の参考例に係る装置
を用いて自然酸化膜を除去する方法を示した図である。
第9図はこの発明の第2の参考例の装置の断面図であ
る。第10図はこの発明の第3の参考例の装置の断面図で
ある。第11図はこの発明の第4の参考例の装置の断面図
である。第12A図および第12B図はこの発明の実施例の装
置の断面図である。第13A図および第13B図はこの発明の
第5の参考例の装置の断面図である。第14A図および第1
4B図はこの発明の第6の参考例の装置の断面図である。
第15図は従来の薄膜形成装置の断面図である。 図において、1は低圧水銀ランプ、3はチャンバ、4は
シリコン基板、5aは加熱手段、6はHClガス導入口、7
はSiH2Cl2ガス導入口、8はNH3ガス導入口である。 なお、各図中、同一符号は同一または相当部分を示す。FIG. 1 is a sectional view of an experimental apparatus for removing a natural oxide film. FIGS. 2A and 2B are diagrams for explaining a first confirmation method for confirming whether or not a native oxide film has been removed. FIGS. 3A and 3B are diagrams for explaining a second confirmation method for confirming whether or not the native oxide film has been removed. FIG. 4A, FIG. 4B, FIG. 4C and FIG. 4D are diagrams showing the temperature effect of the first step of the present invention. FIG. 5 is a view showing an ultraviolet irradiation effect in the first step of the present invention. FIG. 6 is an Arrhenius plot of the relationship between the etching rate and the temperature of the silicon substrate. No.
FIGS. 7A, 7B and 7C are diagrams showing a method for determining the etching rate of a silicon substrate. FIG. 8A is a sectional view of an apparatus for realizing the first embodiment of the present invention. 8B and 8C are views showing a method of removing a native oxide film using the device according to the first reference example.
FIG. 9 is a sectional view of an apparatus according to a second embodiment of the present invention. FIG. 10 is a sectional view of an apparatus according to a third embodiment of the present invention. FIG. 11 is a sectional view of an apparatus according to a fourth embodiment of the present invention. 12A and 12B are cross-sectional views of the device according to the embodiment of the present invention. 13A and 13B are cross-sectional views of a device according to a fifth embodiment of the present invention. FIG. 14A and FIG. 1
FIG. 4B is a sectional view of an apparatus according to a sixth embodiment of the present invention.
FIG. 15 is a sectional view of a conventional thin film forming apparatus. In the figure, 1 is a low-pressure mercury lamp, 3 is a chamber, 4 is a silicon substrate, 5a is a heating means, 6 is an HCl gas inlet, 7
Is a SiH 2 Cl 2 gas inlet, and 8 is an NH 3 gas inlet. In the drawings, the same reference numerals indicate the same or corresponding parts.
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3065 H01L 21/302 B (72)発明者 徳井 晶 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社エル・エス・アイ研究所内 (72)発明者 光井 克吉 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社エル・エス・アイ研究所内 (72)発明者 塚本 克博 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭62−42530(JP,A) 特開 昭57−149748(JP,A) 特開 昭57−87120(JP,A) 特開 昭57−13743(JP,A) 特開 昭63−120428(JP,A)Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication location H01L 21/3065 H01L 21/302 B (72) Inventor Akira Tokui 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Inside LSI Research Institute Co., Ltd. (72) Katsuyoshi Mitsui 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Corporation Inside LSI Laboratory (72) Inventor Katsuhiro Tsukamoto 4, Mizuhara, Itami-shi, Hyogo 1-chome, Mitsubishi Electric Corporation LSI Research Institute (56) References JP-A-62-42530 (JP, A) JP-A-57-149748 (JP, A) JP-A-57-87120 (JP) JP-A-57-13743 (JP, A) JP-A-63-120428 (JP, A)
Claims (1)
たは汚染物を除去し、その後、その清浄表面にスパッタ
堆積法により薄膜を形成する装置であって、 処理すべき前記半導体基板を収容するチャンバと、 前記チャンバ内に前記自然酸化膜または汚染物と反応し
得るガスを導入する反応ガス導入手段と、 前記半導体基板を200〜700℃の範囲内にある温度に加熱
する加熱手段と、 前記半導体基板の加熱を行なっているとき、前記200〜7
00℃の範囲内にある温度で、前記チャンバ内に導入され
た反応ガスと前記半導体基板表面に付着した自然酸化膜
または汚染物との光化学反応を行なわしめる波長を有す
る光を前記反応ガスに照射する光源と、 前記チャンバ内に設けられ、前記自然酸化膜または汚染
物が除去された半導体基板の表面に形成される薄膜の成
分を提供するターゲットと、 前記チャンバ内に設けられ、前記半導体基板を移動させ
る基板移動手段と、 を備え、 前記基板移動手段は、前記半導体基板上に付着した自然
酸化膜または汚染物を除去するときには、前記半導体基
板の表面が前記光源と対向するように前記半導体基板を
移動させるものであり、 前記半導体基板上に薄膜を形成するときには、前記半導
体基板の表面が前記ターゲットと対向するように前記半
導体基板を移動させるものである、半導体基板表面に薄
膜を形成する装置。An apparatus for removing a natural oxide film or a contaminant adhered to a surface of a semiconductor substrate, and thereafter forming a thin film on the clean surface by a sputter deposition method, wherein the semiconductor substrate to be processed is accommodated. A chamber; a reaction gas introducing unit for introducing a gas capable of reacting with the natural oxide film or the contaminant into the chamber; a heating unit for heating the semiconductor substrate to a temperature in a range of 200 to 700 ° C .; While heating the semiconductor substrate, 200 ~ 7
At a temperature in the range of 00 ° C., the reaction gas is irradiated with light having a wavelength that allows a photochemical reaction between the reaction gas introduced into the chamber and a natural oxide film or a contaminant attached to the surface of the semiconductor substrate. A light source, a target provided in the chamber, and providing a component of a thin film formed on the surface of the semiconductor substrate from which the natural oxide film or the contaminant has been removed; and a target provided in the chamber, A substrate moving means for moving the semiconductor substrate, wherein the substrate moving means is configured such that, when a natural oxide film or a contaminant attached to the semiconductor substrate is removed, the semiconductor substrate is arranged such that a surface of the semiconductor substrate faces the light source. When a thin film is formed on the semiconductor substrate, the semiconductor is placed such that the surface of the semiconductor substrate faces the target. An apparatus for forming a thin film on the surface of a semiconductor substrate for moving a substrate.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63315810A JP2729310B2 (en) | 1988-05-12 | 1988-12-13 | Apparatus for forming thin film on semiconductor substrate surface |
US07/724,488 US5174881A (en) | 1988-05-12 | 1991-06-28 | Apparatus for forming a thin film on surface of semiconductor substrate |
US07/948,528 US5407867A (en) | 1988-05-12 | 1992-09-22 | Method of forming a thin film on surface of semiconductor substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-117733 | 1988-05-12 | ||
JP11773388 | 1988-05-12 | ||
JP63315810A JP2729310B2 (en) | 1988-05-12 | 1988-12-13 | Apparatus for forming thin film on semiconductor substrate surface |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0249428A JPH0249428A (en) | 1990-02-19 |
JP2729310B2 true JP2729310B2 (en) | 1998-03-18 |
Family
ID=26455796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63315810A Expired - Lifetime JP2729310B2 (en) | 1988-05-12 | 1988-12-13 | Apparatus for forming thin film on semiconductor substrate surface |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2729310B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340857A (en) | 1997-06-10 | 1998-12-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device and semiconductor manufacturing apparatus |
JP2000294530A (en) | 1999-04-06 | 2000-10-20 | Nec Corp | Method for cleaning semiconductor substrate and its cleaner |
JP4593477B2 (en) * | 2003-11-14 | 2010-12-08 | 東京エレクトロン株式会社 | Substrate processing method |
JP2007305730A (en) * | 2006-05-10 | 2007-11-22 | Hitachi Kokusai Electric Inc | Manufacturing method for semiconductor device |
JP5032059B2 (en) * | 2006-05-11 | 2012-09-26 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus |
JP2009543355A (en) * | 2006-07-03 | 2009-12-03 | アプライド マテリアルズ インコーポレイテッド | Cluster tools for advanced front-end processing |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63120428A (en) * | 1986-11-10 | 1988-05-24 | Fujitsu Ltd | Method and device for oxidation |
-
1988
- 1988-12-13 JP JP63315810A patent/JP2729310B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0249428A (en) | 1990-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5407867A (en) | Method of forming a thin film on surface of semiconductor substrate | |
US5174881A (en) | Apparatus for forming a thin film on surface of semiconductor substrate | |
US5028560A (en) | Method for forming a thin layer on a semiconductor substrate | |
JP7504977B2 (en) | Eliminating stochastic yield effects in lithography | |
US5178682A (en) | Method for forming a thin layer on a semiconductor substrate and apparatus therefor | |
US5470799A (en) | Method for pretreating semiconductor substrate by photochemically removing native oxide | |
KR970000202B1 (en) | Apparatus and method for manufacturing integrated circuit & other electronic equipment | |
US4818326A (en) | Processing apparatus | |
JP2840071B2 (en) | Processing apparatus and method | |
US4867841A (en) | Method for etch of polysilicon film | |
US4838990A (en) | Method for plasma etching tungsten | |
US5248636A (en) | Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation | |
US4822450A (en) | Processing apparatus and method | |
US4911103A (en) | Processing apparatus and method | |
US4816098A (en) | Apparatus for transferring workpieces | |
US4904621A (en) | Remote plasma generation process using a two-stage showerhead | |
US4891488A (en) | Processing apparatus and method | |
US7501349B2 (en) | Sequential oxide removal using fluorine and hydrogen | |
US4849067A (en) | Method for etching tungsten | |
US4906328A (en) | Method for wafer treating | |
US4874723A (en) | Selective etching of tungsten by remote and in situ plasma generation | |
US4915777A (en) | Method for etching tungsten | |
JP2729310B2 (en) | Apparatus for forming thin film on semiconductor substrate surface | |
US4923562A (en) | Processing of etching refractory metals | |
US6465374B1 (en) | Method of surface preparation |