JP2725469B2 - Micro defect detector - Google Patents

Micro defect detector

Info

Publication number
JP2725469B2
JP2725469B2 JP3076654A JP7665491A JP2725469B2 JP 2725469 B2 JP2725469 B2 JP 2725469B2 JP 3076654 A JP3076654 A JP 3076654A JP 7665491 A JP7665491 A JP 7665491A JP 2725469 B2 JP2725469 B2 JP 2725469B2
Authority
JP
Japan
Prior art keywords
circuit
image signal
edge
signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3076654A
Other languages
Japanese (ja)
Other versions
JPH04310852A (en
Inventor
貞明 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3076654A priority Critical patent/JP2725469B2/en
Publication of JPH04310852A publication Critical patent/JPH04310852A/en
Application granted granted Critical
Publication of JP2725469B2 publication Critical patent/JP2725469B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は微小欠陥検出装置に関
し、特に印刷配線パターン間の比較検査を行うときに、
パターン間の信号レベル差を求めて、一定しきい値との
大小関係により欠陥判定を行い、配線パターン上の微小
欠陥を検出する微小欠陥検出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a micro-defect detecting device, and more particularly, to a comparative inspection between printed wiring patterns.
The present invention relates to a micro-defect detection device that determines a signal level difference between patterns, determines a defect based on a magnitude relationship with a fixed threshold, and detects a micro-defect on a wiring pattern.

【0002】[0002]

【従来の技術】従来、比較検査装置による微小欠陥の検
出には、光電変換スキャナで対象物を走査して得た画像
と、対象物を配線パターンの繰り返し周期分ずらせて得
た画像とを、正確に重ね合わせる位置合わせを行った
後、両者間の差画像を求め、差画像の出力が一定のしき
い値より大きいものを欠陥として検出する手法が用いら
れている。
2. Description of the Related Art Conventionally, detection of minute defects by a comparative inspection apparatus is performed by using an image obtained by scanning an object with a photoelectric conversion scanner and an image obtained by shifting the object by the repetition period of a wiring pattern. A method has been used in which, after accurate registration is performed, a difference image between the two is obtained, and a difference image whose output is larger than a certain threshold value is detected as a defect.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の方法で
は、比較する配線パターンのパターンエッジの微細な違
いが、すべて欠陥として検出されてしまうため、これら
を除外して判定しなければならないという欠点があっ
た。
However, in the above-mentioned conventional method, all the minute differences in the pattern edges of the wiring patterns to be compared are detected as defects. was there.

【0004】本発明の目的は、パターンエッジでの信号
レベル差に影響されずパターン内の微小欠陥のみを検出
する微小欠陥検出装置を提供することである。
An object of the present invention is to provide a minute defect detecting apparatus which detects only minute defects in a pattern without being affected by a signal level difference at a pattern edge.

【0005】[0005]

【課題を解決するための手段】本発明の微小欠陥検出装
置は、XYテーブル上に載置した対象物を走査する光電
変換スキャナと、この光電変換スキャナからの画像信号
を多値レベルのディジタル画像信号に変換するA/D変
換回路と、このA/D変換回路からのディジタル画像信
号を記憶する画像メモリ回路と、前記XYテーブルを対
象物上の繰り返しパターン分だけ移動させたのち前記光
電変換スキャナを走査して前記A/D変換回路から出力
されるディジタル画像信号に前記画像メモリ回路から読
み出したメモリ画像信号を参照して微細な位置補正を行
う位置決め回路と、この位置決め回路から出力される補
正済ディジタル画像信号と前記メモリ画像信号との差を
求めて差画像を生成する差画像算出手段と、前記補正済
ディジタル画像信号および前記メモリ画像信号にそれぞ
れエッジ検出オペレータを順次走査して処理し、処理結
果の絶対値が一定値以上の点を2値信号化し、両者の論
理和よりエッジ位置を求めるエッジ検出回路と、このエ
ッジ検出回路から出力されるエッジ信号に対し連続領域
ごとに番号付けを行うラベリング処理を施すエッジラベ
リング回路と、このエッジラベリング回路から出力され
るラベルの中で領域の大きさが一定値以上のものを取り
出すマスク発生回路と、このマスク発生回路から出力さ
れるマスク信号で前記差画像信号から微小欠陥のみを取
り出す微小欠陥検出回路とを備えて構成されている。
According to the present invention, there is provided a micro-defect detecting apparatus, comprising: a photoelectric conversion scanner for scanning an object placed on an XY table; An A / D conversion circuit for converting the XY table into a signal, an image memory circuit for storing a digital image signal from the A / D conversion circuit, and the photoelectric conversion scanner after moving the XY table by a repetitive pattern on an object. Scanning circuit for performing fine position correction on the digital image signal output from the A / D conversion circuit with reference to the memory image signal read from the image memory circuit, and the correction output from the positioning circuit Means for calculating a difference between the corrected digital image signal and the memory image signal to generate a difference image; And wherein each of the memory image signal processed sequentially scans the edge detection operator, processing binding
The point where the absolute value of the result is equal to or more than a certain value is converted into a binary signal.
An edge detection circuit for obtaining an edge position from a logical sum, an edge labeling circuit for performing a labeling process for numbering an edge signal output from the edge detection circuit for each continuous area, and a label output from the edge labeling circuit configuration includes a mask generator circuit size of the region is taken more than a predetermined value in, and a micro-defect detection circuit extracts only minute defects from the difference image signal with a mask signal output from the mask generator Have been.

【0006】[0006]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0007】図1は本発明の一実施例を示すブロック図
である。
FIG. 1 is a block diagram showing one embodiment of the present invention.

【0008】図1において、まず、XYテーブル1上に
載置された検査対象物を光電変換スキャナ2によって走
査し、読み出した画像信号3をA/D変換回路4で多値
レベルのディジタル画像信号に変換し、画像メモリ回路
7に記憶させる。
In FIG. 1, first, an inspection object placed on an XY table 1 is scanned by a photoelectric conversion scanner 2, and the read image signal 3 is converted into a multi-level digital image signal by an A / D conversion circuit 4. And stored in the image memory circuit 7.

【0009】次に、XYテーブル1を対象物上の繰り返
しパターン分だけ一定量移動させ、画像メモリ回路7に
記憶してあるパターンと同一のパターンが含まれる状態
で前回と同様に光電変換スキャナ2によって走査し、A
/D変換回路4から得られたディジタル画像信号5を位
置決め回路6に入力する。
Next, the XY table 1 is moved by a fixed amount by the amount of the repetitive pattern on the object, and the same pattern as the pattern stored in the image memory circuit 7 is included in the XY table 1 in the same manner as the previous time. And A
The digital image signal 5 obtained from the / D conversion circuit 4 is input to a positioning circuit 6.

【0010】位置決め回路6は、これと同時に画像メモ
リ回路7からメモリ画像信号8を読み出し、A/D変換
回路4から入力したディジタル画像信号5と比較し、デ
ィジタル画像信号5に対し微細な位置補正を施し、補正
済ディジタ画像信号9を出力する。
At the same time, the positioning circuit 6 reads the memory image signal 8 from the image memory circuit 7 and compares it with the digital image signal 5 input from the A / D conversion circuit 4 to perform fine position correction on the digital image signal 5. And outputs a corrected digital image signal 9.

【0011】差画像算出回路10は、補正済ディジタル
画像信号9とメモリ画像信号8とを入力し、それらの画
像間の差を求めて差画像信号11を出力する。ここまで
は、従来の比較検査による欠陥検出の場合と同じであ
り、従来は、差画像信号11のうち一定のしきい値を超
すものが欠陥信号として出力されている。本実施例にお
いては、エッジ検出回路12,エッジラベリング回路1
4,マスク発生回路16及び微小欠陥検出回路18によ
り、パターンエッジ部分に相当する欠陥信号を出力しな
いようにしている。
The difference image calculation circuit 10 receives the corrected digital image signal 9 and the memory image signal 8, obtains a difference between the images, and outputs a difference image signal 11. Up to this point, this is the same as the case of the conventional defect detection by the comparative inspection. Conventionally, the difference image signal 11 that exceeds a certain threshold is output as a defect signal. In the present embodiment, the edge detection circuit 12, the edge labeling circuit 1
4. The mask generation circuit 16 and the minute defect detection circuit 18 do not output a defect signal corresponding to the pattern edge portion.

【0012】エッジ検出回路12は、補正済ディジタル
画像信号9及びメモリ画像信号8を入力し、それぞれの
画像の各点に対して3×3(ドット)のエッジ検出オペ
レータ(傾斜を検出するための演算処理)を順次走査し
て処理し、処理結果の絶対値が一定値以上の点をエッジ
位置として2値信号化し、両者の論理和を求めてエッジ
信号13として出力する。
The edge detection circuit 12 receives the corrected digital image signal 9 and the memory image signal 8, and detects a 3 × 3 (dot) edge detection operator (dot for detecting an inclination) for each point of each image. The arithmetic processing) is sequentially scanned and processed, a point where the absolute value of the processing result is equal to or more than a certain value is set as an edge position, converted into a binary signal, and a logical OR of both is calculated and output as an edge signal 13.

【0013】エッジラベリング回路14は、エッジ検出
回路12から入力されたエッジ信号13に対応する画像
の各点の接続関係を調べ、つながっている点の集まりに
同一領域として同じラベル番号を付けるラベリング処理
を行い、ラベル番号付けしたエッジラベル信号15を出
力する。
The edge labeling circuit 14 examines the connection relation of each point of the image corresponding to the edge signal 13 input from the edge detection circuit 12, and performs a labeling process for assigning the same label number to a group of connected points as the same area. And outputs an edge label signal 15 with label numbers.

【0014】マスク発生回路16は、エッジラベリング
回路14より出力されるエッジラベル信号15の中で、
あらかじめ設定した領域よりも大きいものをエッジと判
定して、非検査領域とするマスク信号17を発生する。
微小欠陥検出回路18は、マスク発生回路16で発生し
たマスク信号17を用いて、差画像信号11に対してマ
スク処理を行い、欠陥のみを微小欠陥信号19として出
力する。
The mask generation circuit 16 includes an edge label signal 15 output from the edge labeling circuit
An area larger than a predetermined area is determined as an edge, and a mask signal 17 to be set as a non-inspection area is generated.
The microdefect detection circuit 18 performs a mask process on the difference image signal 11 using the mask signal 17 generated by the mask generation circuit 16 and outputs only a defect as a microdefect signal 19.

【0015】図2は、上述の実施例におけるマスク信号
17を発生するまでの方法を説明する画像図である。
FIG. 2 is an image diagram for explaining a method up to generation of the mask signal 17 in the above embodiment.

【0016】図2(a)及び(b)は、二つの入力信号
(補正済ディジタル画像信号9及びメモリ画像信号8)
からエッジ検出回路12内で得られる各エッジ信号に対
応するエッジ画像(斜線部分)であり、A及びBはそれ
ぞれのパターンエッジに対応し、Cはプリント配線中の
欠陥によるものである。図2(c)は、エッジ検出回路
12から出力されるエッジ信号13に対応するエッジ画
像であり、図2(a)と(b)の重畳(論理和)で求め
られる。図2(d)は、エッジラベリング回路14でラ
ベリング処理を行なったエッジラベル画像を示してお
り、画像内の多数の数字はラベル番号を示す。マスク発
生回路16は、図2(d)に対応するエッジラベル信号
15の中で、ラベル付け領域の大きいもの(例えば、図
2(d)のラベル番号“1”)のみを取り出して非検査
領域とするマスク信号17を発生する。
FIGS. 2A and 2B show two input signals (corrected digital image signal 9 and memory image signal 8).
Are the edge images (hatched portions) corresponding to each edge signal obtained in the edge detection circuit 12 from A to B, A and B correspond to the respective pattern edges, and C is due to a defect in the printed wiring. FIG. 2C shows an edge image corresponding to the edge signal 13 output from the edge detection circuit 12, and is obtained by superposition (logical addition) of FIGS. 2A and 2B. FIG. 2D shows an edge label image subjected to labeling processing by the edge labeling circuit 14, and a number of numbers in the image indicate label numbers. The mask generation circuit 16 extracts only a signal having a large labeling area (for example, the label number “1” in FIG. 2D) from the edge label signal 15 corresponding to FIG. Is generated.

【0017】[0017]

【発明の効果】以上説明したように、本発明の微小欠陥
検出装置は、マスク信号を発生してパターンエッジ部の
信号を除去したため、パターンエッジのばらつきに影響
されることなく微小欠陥のみを検出することが可能とな
り、従って信頼性の高い比較検査を能率よく行える効果
がある。
As described above, the micro-defect detecting apparatus of the present invention detects a micro-defect only without being affected by variations in the pattern edge because the mask signal is generated and the signal at the pattern edge is removed. Therefore, there is an effect that a highly reliable comparative test can be efficiently performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】本実施例におけるマスク信号の発生方法を説明
する画像図である。
FIG. 2 is an image diagram illustrating a method for generating a mask signal in the present embodiment.

【符号の説明】[Explanation of symbols]

1 XYテーブル 2 光電変換スキャナ 3 画像信号 4 A/D変換回路 5 ディジタル画像信号 6 位置決め回路 7 画像メモリ回路 8 メモリ画像信号 9 補正済ディジタル画像信号 10 差画像算出回路 11 差画像信号 12 エッジ検出回路 13 エッジ信号 14 エッジラベリング回路 15 エッジラベル信号 16 マスク発生回路 17 マスク信号 18 微小欠陥検出回路 19 微小欠陥信号 Reference Signs List 1 XY table 2 Photoelectric conversion scanner 3 Image signal 4 A / D conversion circuit 5 Digital image signal 6 Positioning circuit 7 Image memory circuit 8 Memory image signal 9 Corrected digital image signal 10 Difference image calculation circuit 11 Difference image signal 12 Edge detection circuit DESCRIPTION OF SYMBOLS 13 Edge signal 14 Edge labeling circuit 15 Edge label signal 16 Mask generation circuit 17 Mask signal 18 Micro defect detection circuit 19 Micro defect signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 XYテーブル上に載置した対象物を走査
する光電変換スキャナと、この光電変換スキャナからの
画像信号を多値レベルのディジタル画像信号に変換する
A/D変換回路と、このA/D変換回路からのディジタ
ル画像信号を記憶する画像メモリ回路と、前記XYテー
ブルを対象物上の繰り返しパターン分だけ移動させたの
ち前記光電変換スキャナを走査して前記A/D変換回路
から出力されるディジタル画像信号に前記画像メモリ回
路から読み出したメモリ画像信号を参照して微細な位置
補正を行う位置決め回路と、この位置決め回路から出力
される補正済ディジタル画像信号と前記メモリ画像信号
との差を求めて差画像を生成する差画像算出手段と、前
記補正済ディジタル画像信号および前記メモリ画像信号
にそれぞれエッジ検出オペレータを順次走査して処理
し、処理結果の絶対値が一定値以上の点を2値信号化
し、両者の論理和よりエッジ位置を求めるエッジ検出回
路と、このエッジ検出回路から出力されるエッジ信号に
対し連続領域ごとに番号付けを行うラベリング処理を施
すエッジラベリング回路と、このエッジラベリング回路
から出力されるラベルの中で領域の大きさが一定値以上
のものを取り出すマスク発生回路と、このマスク発生回
路から出力されるマスク信号で前記差画像信号から微小
欠陥のみを取り出す微小欠陥検出回路とを備えたことを
特徴とする微小欠陥検出装置。
1. A photoelectric conversion scanner for scanning an object placed on an XY table, an A / D conversion circuit for converting an image signal from the photoelectric conversion scanner into a multi-level digital image signal, An image memory circuit for storing the digital image signal from the / D conversion circuit; and moving the XY table by the number of repetitive patterns on the object, and then scanning the photoelectric conversion scanner to output from the A / D conversion circuit. A positioning circuit that performs fine position correction on the digital image signal by referring to the memory image signal read from the image memory circuit, and calculates a difference between the corrected digital image signal output from the positioning circuit and the memory image signal. A difference image calculating means for calculating and calculating a difference image; and detecting an edge of each of the corrected digital image signal and the memory image signal. Process by sequentially scanning outgoing operators
The point where the absolute value of the processing result is above a certain value is converted into a binary signal.
An edge detection circuit for obtaining an edge position from a logical sum of the two, an edge labeling circuit for performing a labeling process for numbering the edge signal output from the edge detection circuit for each continuous area, and an edge labeling circuit A mask generation circuit for extracting a label having an area size equal to or greater than a certain value in the output label; a micro defect detection circuit for extracting only a micro defect from the difference image signal with a mask signal output from the mask generation circuit; A microdefect detection device comprising:
JP3076654A 1991-04-10 1991-04-10 Micro defect detector Expired - Lifetime JP2725469B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3076654A JP2725469B2 (en) 1991-04-10 1991-04-10 Micro defect detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3076654A JP2725469B2 (en) 1991-04-10 1991-04-10 Micro defect detector

Publications (2)

Publication Number Publication Date
JPH04310852A JPH04310852A (en) 1992-11-02
JP2725469B2 true JP2725469B2 (en) 1998-03-11

Family

ID=13611394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3076654A Expired - Lifetime JP2725469B2 (en) 1991-04-10 1991-04-10 Micro defect detector

Country Status (1)

Country Link
JP (1) JP2725469B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008291B2 (en) 2002-06-10 2007-11-14 大日本スクリーン製造株式会社 Pattern inspection apparatus, pattern inspection method, and program
JP2004012422A (en) * 2002-06-11 2004-01-15 Dainippon Screen Mfg Co Ltd Pattern inspection device, pattern inspection method, and program

Also Published As

Publication number Publication date
JPH04310852A (en) 1992-11-02

Similar Documents

Publication Publication Date Title
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
JP2725469B2 (en) Micro defect detector
JPH0915168A (en) Inspecting equipment of printed matter
JPH0656293B2 (en) Defect detection method
JPH09131951A (en) Printing quality judging device
JP4220061B2 (en) Periodic pattern defect inspection method and apparatus
JPH1195408A (en) Defect inspection method
JP2850601B2 (en) Printed circuit board pattern inspection equipment
JP2004219597A (en) Mask defect inspection apparatus and mask defect inspection method
JP2991520B2 (en) Inspection device for print blur of printed matter
JP2677052B2 (en) Through hole inspection device
JP2676990B2 (en) Wiring pattern inspection equipment
JPH05232038A (en) Defect detecting device
JPH063541B2 (en) Pattern inspection equipment
JPH05126756A (en) Printed-board-pattern inspecting apparatus
JP2765339B2 (en) Through hole inspection equipment
JPH058762B2 (en)
JPS58153328A (en) Photodetecting sensitivity irregularity correcting system for image sensor
JP3267372B2 (en) Method and apparatus for generating matching pattern signal in pattern matching inspection
JP2674320B2 (en) Minimum pattern interval inspection device
JPH042952A (en) Apparatus for through hole inspection
JPH05149888A (en) Scratch inspection device
JPH05209843A (en) Inspecting apparatus of wiring pattern
JP2002271633A (en) Image processor
JPH04109647A (en) Automatic external appearance inspecting device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14