JP2723928B2 - Power converter - Google Patents

Power converter

Info

Publication number
JP2723928B2
JP2723928B2 JP63241113A JP24111388A JP2723928B2 JP 2723928 B2 JP2723928 B2 JP 2723928B2 JP 63241113 A JP63241113 A JP 63241113A JP 24111388 A JP24111388 A JP 24111388A JP 2723928 B2 JP2723928 B2 JP 2723928B2
Authority
JP
Japan
Prior art keywords
capacitor
transformer
power converter
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63241113A
Other languages
Japanese (ja)
Other versions
JPH02131372A (en
Inventor
育男 大和
紀一 徳永
靖夫 松田
比佐雄 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH02131372A publication Critical patent/JPH02131372A/en
Application granted granted Critical
Publication of JP2723928B2 publication Critical patent/JP2723928B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力変換装置に係り、特に高周波を直接低
周波に変換する周波数変換回路を備えた電力変換装置に
関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter, and more particularly, to a power converter having a frequency conversion circuit for directly converting a high frequency to a low frequency.

〔従来の技術〕[Conventional technology]

電力変換装置において、直流を一旦商用周波数よりも
高い周波数に変換し、変圧器を介した後に商用周波数に
変換することにより、変圧器の小形化を図ることが知ら
れている。例えば、特開昭62−44072号公報、及び特開
昭62−44073号公報等では、インバータで発生した高周
波を変圧器を介した後、2組の整流器を逆並列に接続し
て構成される他励変換器により高周波を商用周波に変換
することが提案されている。
2. Description of the Related Art It is known that in a power conversion device, a DC is temporarily converted to a frequency higher than a commercial frequency, and then converted to a commercial frequency after passing through a transformer, thereby reducing the size of the transformer. For example, JP-A-62-44072 and JP-A-62-44073 disclose a configuration in which a high frequency generated by an inverter is passed through a transformer and then two sets of rectifiers are connected in anti-parallel. It has been proposed to convert a high frequency to a commercial frequency by a separately excited converter.

しかし、この方式では、高周波を商用周波に変換する
手段として、他励変換器を用いているため、該変換器の
出力電圧と出力電流の極性が同じ期間には、変圧器の出
力電圧により転流が可能であるが、これらの極性が異な
る期間は、変圧器の出力電圧による転流が行なえず、他
の転流を行う電源もないため、他励変換器としての動作
が行なえない問題があつた。
However, in this method, a separately-excited converter is used as a means for converting a high frequency to a commercial frequency. However, during the period when these polarities are different, commutation by the output voltage of the transformer cannot be performed, and there is no other power supply that performs commutation. Atsuta.

そこで、他励変換器を自励変換器とし、出力電圧と出
力電流の極性によらず転流を行なうことが考えられる。
現在、自励変換器としては、自己消弧能力を持つた素子
で構成し、素子を自己消弧させることにより転流を行な
うものが一般的である。この種の電力変換装置として、
例えば、特開昭61−236371号公報が挙げられる。
Therefore, it is conceivable to use a separately excited converter as a self-excited converter and perform commutation irrespective of the polarity of the output voltage and the output current.
At present, a self-excited converter generally includes an element having a self-extinguishing ability and performs commutation by extinguishing the element by self-extinguishing. As this kind of power converter,
For example, JP-A-61-236371 can be mentioned.

第3図は、上記従来技術による電力変換装置である。
図において、1は直流電源、2はトランジスタなどのス
イツチング素子とダイオードを用いて構成したインバー
タ、3は変圧器、4はトランジスタなどのスイツチング
素子とダイオードで構成した双方向スイツチ401,402か
ら成る周波数変換回路、5及び6は、波形改善用フイル
タのルアクトルとコンデンサである。
FIG. 3 shows a power conversion device according to the above-mentioned prior art.
In the figure, 1 is a DC power supply, 2 is an inverter configured by using a switching element such as a transistor and a diode, 3 is a transformer, and 4 is a frequency conversion circuit including bidirectional switches 401 and 402 configured by a switching element such as a transistor and a diode. Reference numerals 5 and 6 denote reactors and capacitors of the filter for improving the waveform.

第3図の回路動作を第4図により説明する。インバー
タ2は、出力電圧eoutが正弦波状となるようパルス幅変
調した高周波電圧e1を形成し、変圧器3の2次側に第4
図(a)に示す電圧e2を与える。周波数変換回路4はe2
を第4図(b)に示す極性のパルス列に変換するようス
イツチング素子41〜44のオン,オフを第4図(e)〜
(h)の如く制御して第4図(c)のようなeLを出力
し、eoutに破線で示す正弦波状の電圧を得る。すなわ
ち、e2の極性を変えない場合には双方向スイツチ401,極
性を反転する場合には、双方向スイツチ402のうち出力
電流i2を流し得るスイツチを導通させる。以上の様にス
イツチング素子のオン,オフを制御することにより、上
記従来技術では、高周波電圧から、商用周波電圧を得る
ことができる。
The circuit operation of FIG. 3 will be described with reference to FIG. The inverter 2 forms a high-frequency voltage e 1 that is pulse-width-modulated so that the output voltage e out has a sine-wave shape.
Providing a voltage e 2 shown in FIG. (A). The frequency conversion circuit 4 is e 2
4 (e) to 4 (e) to turn on and off the switching elements 41 to 44 so as to convert the signal into a pulse train having the polarity shown in FIG. 4 (b).
Outputs e L such as Fig. 4 is controlled as (h) (c), to obtain a sinusoidal voltage indicated by a broken line in e out. That is, the bidirectional switch 401 when no changing the polarity of e 2, when inverting the polarity, thereby turning the switch that can flow an output current i 2 of the bidirectional switch 402. By controlling on / off of the switching element as described above, a commercial frequency voltage can be obtained from a high frequency voltage in the above-described conventional technology.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、上記従来技術では、周波数変換回路の
転流時に発生するスパイク電圧について考慮されていな
かつた。すなわち、従来技術における周波数変換回路で
は、双方向スイツチの切換動作時に、電流遮断によるス
パイク電圧あるいはダイオードのリカバリーによるスパ
イク電圧が発生し、スイツチング素子を破壊するおそれ
があつた。
However, in the above prior art, the spike voltage generated at the time of commutation of the frequency conversion circuit has not been considered. That is, in the frequency conversion circuit of the prior art, a spike voltage due to current interruption or a spike voltage due to diode recovery occurs during the switching operation of the bidirectional switch, and there is a possibility that the switching element is destroyed.

従つて、上記従来技術の周波数変換回路では、転流時
に発生するスパイク電圧を抑制しスイツチング素子の破
壊を防ぐ必要がある。
Therefore, in the frequency conversion circuit of the related art, it is necessary to suppress the spike voltage generated at the time of commutation and prevent the switching element from being destroyed.

スイツチング素子に印加するスパイク電圧を抑制する
手段としては、抵抗とコンデンサを直列接続したスナバ
回路をスイツチング素子に並列に設けることが一般的に
知られている。このスナバ回路は、転流時のエネルギー
をコンデンサに吸収することでスパイク電圧の抑制が可
能であるが、吸収したエネルギーは、全て損失となる。
従つてスイツチング周波数を高くすると効率が著しく低
下するという問題がある。
As means for suppressing a spike voltage applied to the switching element, it is generally known to provide a snubber circuit in which a resistor and a capacitor are connected in series with the switching element in parallel. This snubber circuit can suppress the spike voltage by absorbing the energy at the time of commutation in the capacitor, but all the absorbed energy is lost.
Therefore, when the switching frequency is increased, the efficiency is remarkably reduced.

本発明の目的は、周波数変換回路の転流時に発生する
スパイク電圧を抑制すると同時に回路損失も低減できる
高効率な電力変換装置を提供することにある。
An object of the present invention is to provide a high-efficiency power converter capable of suppressing a spike voltage generated at the time of commutation of a frequency conversion circuit and reducing a circuit loss.

〔課題を解決するための手段〕[Means for solving the problem]

前記目的を達成するため、本発明では、周波数変換回
路の転流時に生じるスパイク電圧をコンデンサで吸収
し、該コンデンサを前記変圧器出力の極性に応じて当該
変圧器に接続することで、当該コンデンサの電荷を変圧
器側へ回生するように構成したところにある。
In order to achieve the above object, according to the present invention, a spike voltage generated at the time of commutation of a frequency conversion circuit is absorbed by a capacitor, and the capacitor is connected to the transformer in accordance with the polarity of the output of the transformer. Is regenerated to the transformer side.

〔作用〕[Action]

前記スパイク電圧を吸収するコンデンサは、周波数変
換回路のスイツチング素子が電流を遮断する場合に変圧
器の漏れインダクタンスなどの回路インダクタンスの蓄
積エネルギーを吸収する。その後、前記コンデンサ電荷
を、変圧器出力の極性に応じて当該変圧器へ接続するこ
とにより、コンデンサに吸収したエネルギーを回生する
とともに、コンデンサ電圧が変圧器の出力電圧にクラン
プされるので、余分なエネルギーのやりとりがなく損失
を抑えることができる。
The capacitor that absorbs the spike voltage absorbs the stored energy of the circuit inductance such as the leakage inductance of the transformer when the switching element of the frequency conversion circuit cuts off the current. Thereafter, by connecting the capacitor charge to the transformer in accordance with the polarity of the transformer output, the energy absorbed by the capacitor is regenerated, and the capacitor voltage is clamped to the output voltage of the transformer. There is no exchange of energy and loss can be suppressed.

〔実施例〕〔Example〕

以下、本発明を、図示する一実施例を用いて詳述す
る。
Hereinafter, the present invention will be described in detail with reference to an embodiment shown in the drawings.

尚、以下の実施例では、本発明の特徴を成すスパイク
電圧吸収用コンデンサ、及び該コンデンサを極性に応じ
て変圧器に接続する手段を総称して、クランプ回路と略
称する。
In the following embodiments, a capacitor for absorbing a spike voltage, which is a feature of the present invention, and a means for connecting the capacitor to a transformer according to the polarity are collectively referred to as a clamp circuit.

第1図は、本発明による第1の実施例である。図にお
いて700は、トランジスタなどのスイツチング素子701〜
704、ダイオード705〜708及びコンデンサ709から成り、
双方向スイツチ401に印加するスパイク電圧を抑制する
クランプ回路、710は同じくトランジスタ711〜714、ダ
イオード715〜718及びコンデンサ719から成り、双方向
スイツチ402に印加するスパイク電圧を抑制するクラン
プ回路である。なお、他の部分は、第3図と同一であ
り、その説明は省略する。
FIG. 1 shows a first embodiment according to the present invention. In the figure, 700 is a switching element 701 to a switching element such as a transistor.
704, diodes 705 to 708 and a capacitor 709,
A clamp circuit 710 for suppressing a spike voltage applied to the bidirectional switch 401 is a clamp circuit which also includes transistors 711 to 714, diodes 715 to 718, and a capacitor 719 and suppresses a spike voltage applied to the bidirectional switch 402. The other parts are the same as those in FIG. 3, and the description is omitted.

第2図により、本実施例の動作を説明する。図は、e
out,iLがともに正の場合のトランジスタ41と43の間の転
流動作を示している。
The operation of this embodiment will be described with reference to FIG. The figure shows e
This shows a commutation operation between the transistors 41 and 43 when both out and i L are positive.

トランジスタ41から43ヘ転流する際のクランプ回路70
0の動作は以下の様である。e2が零になる時刻t1の直前
はトランジスタ43が導通しており、コンデンサ709はト
ランジスタ43とダイオード705,708を介してe2の波高値E
dの2倍の電圧に充電される。時刻t1でe2が零となるが
コンデンサ709には、放電経路がないためコンデンサ709
の電圧は保持される。時刻t2に、トランジスタ41をオフ
してトランジスタ41から43へ転流するが、この時トラン
ス3の漏れインダクタンス等の回路インダクタンスの蓄
積エネルギーはダイオード707→コンデンサ709→ダイオ
ード706→トランジスタ43の経路でコンデンサ709に吸収
し、コンデンサ電圧はエネルギー吸収分だけ2Edから上
昇する。この様に、回路インダクタンスの蓄積エネルギ
ーをコンデンサで吸収することで、回路に発生するスパ
イク電圧を抑制することができる。
Clamp circuit 70 when commutating from transistor 41 to 43
The operation of 0 is as follows. Immediately before the time t 1 when e 2 becomes zero, the transistor 43 is conducting, and the capacitor 709 is connected to the peak value E 2 of the e 2 via the transistor 43 and the diodes 705 and 708.
It is charged to twice the voltage of d . To e 2 but is zero capacitor 709 at time t 1, since there is no discharge path capacitor 709
Is maintained. At time t 2 , the transistor 41 is turned off and commutated from the transistor 41 to the transistor 43. At this time, the stored energy of the circuit inductance such as the leakage inductance of the transformer 3 is in the path of the diode 707 → the capacitor 709 → the diode 706 → the transistor 43. absorbed into the capacitor 709, the capacitor voltage rises from the energy absorbing amount corresponding 2E d. As described above, the spike voltage generated in the circuit can be suppressed by absorbing the energy stored in the circuit inductance by the capacitor.

時刻t4にe3が−Edとなるのに合せてトランジスタ701,
704を導通させると、コンデンサ709の放電経路が形成さ
れ、t2からt3の間に吸収したエネルギーを負荷に放出
し、コンデンサ電圧が2Edになつた時点でe2によりクラ
ンプされる。e2にクランプされた後、e2が−Edである間
にトランジスタ701,704をオフすれば、コンデンサ709の
放電路がなくなり、e2が零となつてもコンデンサ電圧は
保持される。
At time t 4 in conformity to e 3 is -E d transistor 701,
When to conduct the 704, the discharge path of the capacitor 709 is formed, to release the load energy absorbed during the t 2 of t 3, the capacitor voltage is clamped by e 2 in Natsuta time to 2E d. If the transistors 701 and 704 are turned off while e 2 is −E d after being clamped to e 2 , the discharge path of the capacitor 709 is eliminated and the capacitor voltage is maintained even when e 2 becomes zero.

トランジスタ43から41ヘ転流する際には、クランプ回
路710を前記クランプ回路700と同様の動作を行わせるこ
とで、スパイク電圧を抑制するとともに吸収したエネル
ギーを負荷に放出することができる。なお、第2図で
は、eout,iLがともに正の場合の動作を示しているが、e
outが負の場合には、e2がEdである期間にトランジスタ7
02,703を導通し、e2が−Edである期間にトランジスタ71
2,713を導通することで第2図に示したのと同様にエネ
ルギーを負荷に放出できる。又、iLの極性については、
回路インダクタンスのエネルギーをコンデンサに吸収す
る経路が変わるのみでトランジスタ701〜704,711〜714
の動作には無関係である。
When commutating from the transistor 43 to the transistor 41, the clamp circuit 710 performs the same operation as the clamp circuit 700, thereby suppressing the spike voltage and releasing the absorbed energy to the load. FIG. 2 shows an operation when both e out and i L are positive.
If out is negative, the transistor in the period e 2 is E d 7
To conduct 02,703, transistors 71 in the period e 2 is -E d
By conducting 2,713, energy can be released to the load in the same manner as shown in FIG. For the polarity of i L ,
Transistors 701-704, 711-714 only by changing the path for absorbing the energy of the circuit inductance to the capacitor
Is irrelevant to the operation of

なお、本実施例では双方向スイツチ401,402をともに
オフした場合、リアクトル5の蓄積エネルギーをコンデ
ンサ709、あるいは719に吸収することができるので、双
方向スイツチ401,402をオフして、負荷と本電力変換装
置を切りはなすことができる。
In this embodiment, when both of the bidirectional switches 401 and 402 are turned off, the energy stored in the reactor 5 can be absorbed by the capacitor 709 or 719, so that the bidirectional switches 401 and 402 are turned off and the load and the present power conversion device are turned off. Can be cut off.

第5図に本発明による第2の実施例を示す。本実施例
は、第1図に示した第1の実施例におけるクランプ回路
700,710を1つのクランプ回路800に置き換えたものであ
る。本実施例の動作を第6図に示す。図はeout,iLがと
もに正の場合のトランジスタ41と43の間の転流動作を示
している。本実施例におけるクランプ回路800は、e2がE
dである期間にトランジスタ802,803を導通し、e2が−Ed
である期間にトランジスタ801,804を導通することで第
1図に示した実施例と同様に、スパイク電圧の抑制とと
もに、コンデンサ811に吸収したエネルギーを負荷に放
出することができる。また、本実施例において、双方向
スイツチ401,402をともにオフした場合、リアクトル5
の蓄積エネルギーをダイオードの809、あるいは810を介
してコンデンサ811に吸収できるので、双方向のスイツ
チ401,402をオフして負荷と本電力変換装置を切りはな
すことができる。また本実施例によれば、第1図に示し
た第1の実施例に比べ、クランプ回路を1つ減らすこと
ができるので小形で低コストの電力変換装置を実現でき
る。
FIG. 5 shows a second embodiment according to the present invention. This embodiment is different from the clamp circuit of the first embodiment shown in FIG.
700 and 710 are replaced with one clamp circuit 800. FIG. 6 shows the operation of this embodiment. The figure shows a commutation operation between transistors 41 and 43 when both e out and i L are positive. Clamp circuit 800 in the present embodiment, e 2 is E
During the period of d , the transistors 802 and 803 are turned on, and e 2 becomes −E d
By turning on the transistors 801 and 804 during a certain period, the spike voltage can be suppressed and the energy absorbed by the capacitor 811 can be released to the load, as in the embodiment shown in FIG. In this embodiment, when both the bidirectional switches 401 and 402 are turned off, the reactor 5
Can be absorbed by the capacitor 811 via the diode 809 or 810, so that the bidirectional switches 401 and 402 can be turned off to disconnect the load from the power converter. According to the present embodiment, one clamp circuit can be reduced as compared with the first embodiment shown in FIG. 1, so that a small-sized and low-cost power converter can be realized.

第7図に本発明による第3の実施例を示す。本実施例
は、第1図に示した第1の実施例における周波数変換回
路4を、4個の双方向スイツチ403〜406をブリツジ接続
した構成とし、双方向スイツチ毎にクランプ回路720〜7
50を設けたものである。本実施例では双方向スイツチ40
3,406を第1図に示す実施例の双方向スイツチ401と同じ
タイミングで動作させ、双方向スイツチ404,405を双方
向スイツチ402と同じタイミングで動作させることで第
1の実施例と同様の周波数変換動作を行うことができ
る。またクランプ回路720,750は、第1図のクランプ回
路700と同じタイミングで動作させ、クランプ回路730,7
40は第1図のクランプ回路710と同じタイミングで動作
させることで、スパイク電圧の抑制とともに、コンデン
サに吸収したエネルギーを負荷に放出できる。また、本
実施例においても双方向スイツチ403〜406を全てオフし
た場合、リアクトル5の蓄積エネルギーをクランプ回路
720〜750のコンデンサに吸収することができるので、双
方向スイツチ403〜406を全てオフすることで、負荷と本
電力変換装置を切りはなすことができる。このようにブ
リツジ構成としたことによりスイツチの耐圧を上げ信頼
性を向上できる効果がある。
FIG. 7 shows a third embodiment according to the present invention. In this embodiment, the frequency conversion circuit 4 in the first embodiment shown in FIG. 1 has a configuration in which four bidirectional switches 403 to 406 are bridge-connected, and clamp circuits 720 to 7 are provided for each bidirectional switch.
50 is provided. In this embodiment, the bidirectional switch 40
3,406 is operated at the same timing as the bidirectional switch 401 of the embodiment shown in FIG. 1, and the bidirectional switches 404,405 are operated at the same timing as the bidirectional switch 402, thereby performing the same frequency conversion operation as that of the first embodiment. It can be carried out. The clamp circuits 720 and 750 are operated at the same timing as the clamp circuit 700 in FIG.
By operating the clamp 40 at the same timing as the clamp circuit 710 in FIG. 1, the spike voltage can be suppressed and the energy absorbed by the capacitor can be released to the load. Also, in this embodiment, when all the bidirectional switches 403 to 406 are turned off, the stored energy of the reactor 5 is clamped by the clamp circuit.
Since the power can be absorbed by the capacitors 720 to 750, the load and the present power converter can be separated by turning off all the bidirectional switches 403 to 406. With such a bridge configuration, there is an effect that the breakdown voltage of the switch can be increased and the reliability can be improved.

第8図に本発明による第4の実施例を示す。本実施例
は、第5図に示した第2の実施例における周波数変換回
路を4個の双方向スイツチ403〜406をブリツジ接続した
構成としたものである。本実施例において、双方向スイ
ツチ403をオンし、404〜406をオフすることで、リアク
トル5の蓄積エネルギーをコンデンサ811に吸収でき、
負荷と本電力変換装置を切りはなすことができる。な
お、ダイオード809,810の接続点を双方向スイツチ404,4
06の接続点側に接続しているが、403,405の接続点側に
接続してもよい。この場合、負荷と本電力変換装置を切
りはなすには、双方向スイツチ406をオンし、403〜405
をオフすればよい。このように本図の構成にすれば第7
図の場合と同様の効果が得られ、さらに部品点数を大幅
に低減できる。第9図に本発明による第5の実施例を示
す。本実施例は第8図に示した第4の実施例のクランプ
回路を異にしたものである。本実施例では、双方向スイ
ツチ403〜406をすべてオフすることで、負荷と本電力変
換装置を切りはなすことができる。このため、電力の省
費を低減できる効果がある。
FIG. 8 shows a fourth embodiment according to the present invention. In the present embodiment, the frequency conversion circuit in the second embodiment shown in FIG. 5 has a configuration in which four bidirectional switches 403 to 406 are bridge-connected. In the present embodiment, by turning on the bidirectional switch 403 and turning off the switches 404 to 406, the energy stored in the reactor 5 can be absorbed by the capacitor 811.
The load and the present power converter can be separated. The connection points of the diodes 809 and 810 are connected to the bidirectional switches 404 and 4
Although it is connected to the connection point side of 06, it may be connected to the connection points of 403 and 405. In this case, to disconnect the load from the power converter, the bidirectional switch 406 is turned on and 403 to 405
Just turn it off. In this way, the configuration shown in FIG.
The same effect as in the case of the drawing can be obtained, and the number of parts can be significantly reduced. FIG. 9 shows a fifth embodiment according to the present invention. This embodiment is different from the clamp circuit of the fourth embodiment shown in FIG. In this embodiment, by turning off all the bidirectional switches 403 to 406, the load and the present power converter can be separated. Therefore, there is an effect that power consumption can be reduced.

第10図に本発明による第6の実施例を示す。本実施例
のクランプ回路901は、第5図に示した第2実施例にお
けるクランプ回路800のダイオード809,810を省いたもの
である。本実施例のクランプ回路901は第2の実施例の
クランプ回路と同様にスパイク電圧抑制と、負荷へのエ
ネルギー放出を行うが、双方向スイツチ401,402をオフ
した場合、リアクトル5の蓄積エネルギーを処理する手
段がないので、双方向スイツチ401,402をオフして、負
荷と本電力変換装置を切りはなすことができない。な
お、図では第5図に示した第2の実施例のダイオード80
9,810を省略したものを示したが、第8図のダイオード8
09,810を省略することも可能である。以上のように本方
式により第5図および第8図の回路に比べコストの低減
を図れる。
FIG. 10 shows a sixth embodiment according to the present invention. The clamp circuit 901 of this embodiment is obtained by omitting the diodes 809 and 810 of the clamp circuit 800 of the second embodiment shown in FIG. The clamp circuit 901 of the present embodiment suppresses spike voltage and releases energy to the load similarly to the clamp circuit of the second embodiment, but processes the energy stored in the reactor 5 when the bidirectional switches 401 and 402 are turned off. Since there is no means, the bidirectional switches 401 and 402 cannot be turned off to disconnect the load from the power converter. In the figure, the diode 80 of the second embodiment shown in FIG.
Although the illustration of 9,810 is omitted, the diode 8 in FIG.
09,810 can be omitted. As described above, according to this method, the cost can be reduced as compared with the circuits shown in FIGS.

第11図に本発明による第7の実施例を示す。本実施例
は、第5図に示す第2の実施例のクランプ回路800のト
ランジスタ801〜804を省略し、コンデンサに並列に抵抗
を設けたものである。本実施例のクランプ回路は、第5
図のクランプ回路と同様にスパイク電圧の抑制を行う
が、吸収したエネルギーを抵抗に放出するので、第2の
実施例よりも効率は若干悪くなるが、トランジスタ801
〜804をなくせるので低コスト化できる。なお図では、
第5図に示したクランプ回路のトランジスタを省略し、
コンデンサに並列に抵抗を設けたものを示したが、第1
図,第5図,第7図,第8図,第9図,第10図に示した
実施例のクランプ回路についても同様にトランジスタを
省略し、コンデンサに並列に抵抗を設けることでスパイ
ク電圧の抑制が可能である。
FIG. 11 shows a seventh embodiment according to the present invention. In the present embodiment, the transistors 801 to 804 of the clamp circuit 800 of the second embodiment shown in FIG. 5 are omitted, and a resistor is provided in parallel with the capacitor. The clamp circuit of the present embodiment
Although the spike voltage is suppressed in the same manner as in the clamp circuit shown in the figure, the absorbed energy is released to the resistor, so the efficiency is slightly lower than in the second embodiment.
~ 804 can be eliminated, so the cost can be reduced. In the figure,
The transistor of the clamp circuit shown in FIG. 5 is omitted,
The one in which a resistor is provided in parallel with the capacitor is shown.
Similarly, in the clamp circuits of the embodiments shown in FIGS. 5, 5, 7, 8, 9, and 10, the transistors are omitted and the resistance of the spike voltage is reduced by providing a resistor in parallel with the capacitor. Suppression is possible.

第12図は、本発明による第8の実施例である。図にお
いて、7はGTOなどのスイツチング素子70〜73,ダイオー
ド74〜77およびコンデンサ78,79を用いて構成し、周波
数変換回路4のスイツチング素子41〜44に加わるスパイ
ク電圧を低減するクランプ回路である。
FIG. 12 shows an eighth embodiment according to the present invention. In the figure, reference numeral 7 denotes a clamp circuit configured by using switching elements 70 to 73 such as GTO, diodes 74 to 77, and capacitors 78 and 79, and for reducing a spike voltage applied to the switching elements 41 to 44 of the frequency conversion circuit 4. .

第13図により、本実施例におけるクランプ回路7の動
作を説明する。図は、eoutが正iLが負の場合にスイツチ
ング素子42から44への転流動作を示している。時刻t6
直前はスイツチング素子42が導通しており、コンデンサ
79は、スイツチング素子42とダイオード77を介してe2
波高値Edの2倍の電圧で図示の極性に充電される。t6
時点でe2は零となるが、放電する経路がないためコンデ
ンサ79の電圧は保持される。時刻t7で、スイツチング素
子42をオフしてスイツチング素子42から44への転流を行
うが、この時変圧器3の漏れインダクタンスなどの回路
インダクタンスの蓄積エネルギーは、変圧器3→スイツ
チング素子44→コンデンサ79→ダイオード76→変圧器3
の経路でコンデンサ79に吸収され、インダクタンスのエ
ネルギーが零となるt8に転流が完了する。この時コンデ
ンサ79は、2Edからエネルギー吸収分電圧が上昇する。
The operation of the clamp circuit 7 in this embodiment will be described with reference to FIG. The figure shows the commutation operation from switching elements 42 to 44 when e out is positive and i L is negative. Immediately before time t 6 is conducting the switching-element 42, a capacitor
79 is charged to the polarity shown at twice the voltage of the peak value E d of e 2 through the switching-element 42 and the diode 77. Although the e 2 is zero at the time of t 6, the voltage of the capacitor 79 because there is no path for discharging is maintained. At time t 7, turns off the switching-element 42 performs commutation from switching-element 42 to 44, but the circuit inductance stored energy, such as leakage inductance of this time transformer 3, transformer 3 → switching-element 44 → Capacitor 79 → Diode 76 → Transformer 3
Is absorbed in the path of the capacitor 79, commutation is completed t 8 the energy of the inductance becomes zero. At this time capacitor 79, the energy absorbing portion voltage rises from 2E d.

転流期間t7〜t8は、ダイオード76が導通しているた
め、スイツチング素子42にはコンデンサ79の電圧が加わ
るが転流完了後のt8〜t9はダイオード76がオフ状態とな
るためスイツチング素子42には電圧は加わらない。時刻
t9にe2に電圧が発生するのに合せてスイツチング素子72
を導通させると、コンデンサ79は、電流期間t7〜t8に吸
収したエネルギーをコンデンサ79→スイツチング素子44
→変圧器3→スイツチング素子72→コンデンサ79の経路
で放出し、電圧が2Edとなつた時点でこの電圧をクラン
プする。また、素子44から42へ転流する場合には、3→
42→79→77→3の経路で回路インダクタンスの蓄積エネ
ルギーをコンデンサ79に吸収し、79→42→3→73→79の
経路でエネルギーを放出し、コンデンサ79の電圧は2Ed
にクランプされる。さらに、eoutが負、iLが正の場合の
41から43への転流では、3→74→78→43→3の経路でイ
ンダクタンスの蓄積エネルギーを吸収し、78→70→3→
43→78の経路でエネルギーを放出し、コンデンサ78の電
圧は2Edにクランプされる。素子43から41への転流で
は、3→75→78→41→3の経路で回路インダクタンスの
蓄積エネルギーを吸収し、78→71→3→41→78の経路で
エネルギーを放出し、コンデンサ78の電圧は2Edにクラ
ンプされる。
Commutation period t 7 ~t 8, since the diode 76 is conducting, since t 8 ~t 9 is that the diode 76 has a voltage is applied after completion commutation capacitor 79 is off in the switching-element 42 No voltage is applied to the switching element 42. Times of Day
to t 9 in conformity to the voltage is generated in e 2 switching-element 72
When to conduct, capacitor 79, the energy absorbed in the current period t 7 ~t 8 capacitor 79 → switching-element 44
→ released in the path of the transformer 3 → switching-element 72 → capacitor 79, the voltage clamping the voltage at the point becomes such 2E d. When commutating from element 44 to element 42, 3 →
The energy stored in the circuit inductance is absorbed by the capacitor 79 in the path of 42 → 79 → 77 → 3, and the energy is released in the path of 79 → 42 → 3 → 73 → 79. The voltage of the capacitor 79 is 2E d
Is clamped to. Furthermore, when e out is negative and i L is positive
In the commutation from 41 to 43, the energy stored in the inductance is absorbed in the path of 3 → 74 → 78 → 43 → 3, and 78 → 70 → 3 →
43 → 78 route release energy at the voltage of the capacitor 78 is clamped to 2E d. In the commutation from the element 43 to the element 41, the stored energy of the circuit inductance is absorbed in the path of 3 → 75 → 78 → 41 → 3, and the energy is released in the path of 78 → 71 → 3 → 41 → 78. the voltage is clamped to 2E d.

この様に本実施例では、トランスの漏れインダクタン
スなどの回路インダクタンスをコンデンサに吸収した後
に回生するもので、コンデンサ電圧がe2によりクランプ
されるので、スイツチング素子オフ時のスパイク電圧を
低減するとともに、インダクタンスの蓄積エネルギーの
処理を低損失で行うことができるため、高効率の電力変
換装置を提供することができる。
In the present embodiment in this manner, but be regenerated after absorbing circuit inductance, such as the transformer leakage inductance in the capacitor, the capacitor voltage is clamped by e 2, while reducing the spike voltage at the time of switching-element-off, Since the energy stored in the inductance can be processed with low loss, a highly efficient power converter can be provided.

本発明による第9の実施例を第14図に示す。本実施例
は、第12図に示した周波数変換回路4を、4個の双方向
スイツチング401〜404をブリツジ接続した構成としてい
る。
A ninth embodiment according to the present invention is shown in FIG. In the present embodiment, the frequency conversion circuit 4 shown in FIG. 12 has a configuration in which four bidirectional switchings 401 to 404 are bridge-connected.

クランプ回路7は、第8の実施例と同様にスイツチン
グ素子70〜73を制御する。これにより、eoutが正、iL
負の場合の42,48から44,46への転流では、3→46→79→
76→3の経路で変圧器3の漏れインダクタンスの蓄積エ
ネルギーをコンデンサ79に吸収し、79→46→3→72→79
の経路でエネルギーを回生し、79の電圧はe2によりクラ
ンプされる。また44,46から42,48への転流では、3→42
→79→77→3の経路で漏れインダクタンスの蓄積エネル
ギーをコンデンサ79に吸収し、79→42→3→73→79の経
路でエネルギーを回生する。さらにeoutが負、iLが正の
場合41,47から43,45への転流では、3→74→78→45→3
の経路で漏れインダクタンスの蓄積エネルギーをコンデ
ンサ78に吸収し、78→70→3→45→78の経路でエネルギ
ーを回生する。43,45から41,47への転流では、3→75→
78→41→3の経路で漏れインダクタンスの蓄積エネルギ
ーを吸収し、78→71→3→41→78の経路でエネルギーを
回生する。
The clamp circuit 7 controls the switching elements 70 to 73 as in the eighth embodiment. Thereby, in the commutation from 42,48 to 44,46 when e out is positive and i L is negative, 3 → 46 → 79 →
In the path of 76 → 3, the energy stored in the leakage inductance of the transformer 3 is absorbed by the capacitor 79, and 79 → 46 → 3 → 72 → 79
The energy is regenerated in a path, the voltage of 79 is clamped by e 2. Also, in the commutation from 44,46 to 42,48, 3 → 42
The energy stored in the leakage inductance is absorbed by the capacitor 79 in the path of 79 → 77 → 3, and the energy is regenerated in the path of 79 → 42 → 3 → 73 → 79. Furthermore, when e out is negative and i L is positive, in the commutation from 41,47 to 43,45, 3 → 74 → 78 → 45 → 3
The energy stored in the leakage inductance is absorbed by the capacitor 78 through the path, and the energy is regenerated through the path 78 → 70 → 3 → 45 → 78. In the commutation from 43,45 to 41,47, 3 → 75 →
The energy stored in the leakage inductance is absorbed in the route of 78 → 41 → 3, and the energy is regenerated in the route of 78 → 71 → 3 → 41 → 78.

本実施例によれば、スイツチング素子41〜48,70〜73,
ダイオード74〜77,コンデンサ78,79に加わる電圧は、通
常Edとなるので、第1図に示した実施例よりも小さい耐
圧の素子を適用することができる。なお、コンデンサ7
8,79の接続点をスイツチング素子41,42,45,46の接続点
側に接続しているが、43,44,47,48の接続点側としても
よい。またクランプ回路7をさらにもう1個備え、コン
デンサ素子43,44,47,48の接続点側に接続してもよい。
According to the present embodiment, the switching elements 41 to 48, 70 to 73,
Diodes 74 to 77, the voltage applied to the capacitor 78 and 79, since the normal E d, can be applied a small breakdown voltage of the device than the embodiment shown in Figure 1. Note that capacitor 7
Although the connection points of 8,79 are connected to the connection points of the switching elements 41,42,45,46, they may be the connection points of 43,44,47,48. Further, another clamp circuit 7 may be provided and connected to the connection point side of the capacitor elements 43, 44, 47 and 48.

第15図は、第1図に示す実施例において、出力電圧e
outの制御を周波数変換回路4で行う場合の動作波形を
示すものである。本方式はインバータ2でパルス幅一定
の高周波電圧を形成し、変圧器3の2次側に第15図
(a)に示す電圧e2を与える。周波数変換回路4は出力
電圧eoutが正弦波状となるようスイツチング素子41〜44
のオン,オフを第15図(d)〜(g)の如くe2に対して
の位相制御を行い第15図(b)の実線のような電圧eL
出力し、eoutに破線で示す正弦波状電圧を得る。本方式
でのクランプ回路700,701の動作を第16図により説明す
る。第16図は第15図の時刻ta〜tbの期間の動作を拡大し
て示したのである。本実施例においても第2図と同様
に、周波数変換回路4のスイツチング素子41〜44をオフ
する時の変圧器3の漏れインダクタンス等の回路インダ
クタンスの蓄積エネルギーをコンデンサ709あるいは719
に吸収する。その後、双方向スイツチ401あるいは402に
印加する電圧極性とコンデンサ709あるいは719の電圧極
性が同じになるようにコンデンサ709あるいは719を双方
向スイツチ401あるいは402に接続するようスイツチング
素子701〜704あるいは711〜714をオン,オフしてコンデ
ンサ709あるいは719に吸収したエネルギーを回生する。
この動作によりスイツチング素子に印加するスパイク電
圧を抑制すると同時に転流時の損失を抑えることができ
る。尚、第1図の実施例の回路を例にした付力電圧の制
御を周波数変換回路の位相制御により行う場合について
説明したが、第5図および第7図,第8図,第9図,第
10図,第11図,第12図,第14図に示した回路において位
相制御を行う場合についても同様であるのは勿論であ
る。
FIG. 15 shows the output voltage e in the embodiment shown in FIG.
7 shows operation waveforms when out is controlled by the frequency conversion circuit 4. In this method, a high frequency voltage having a constant pulse width is formed by the inverter 2 and a voltage e 2 shown in FIG. 15A is applied to the secondary side of the transformer 3. The frequency conversion circuit 4 switches the switching elements 41 to 44 so that the output voltage e out becomes sinusoidal.
On, and outputs a voltage e L shown by the solid line in FIG. 15 performs phase control with respect to e 2 as off FIG. 15 (d) ~ (g) ( b), by a broken line in e out Obtain the sinusoidal voltage shown. The operation of the clamp circuits 700 and 701 in this method will be described with reference to FIG. Figure 16 is that shown an enlarged operation in the period of time t a ~t b of Figure 15. Also in this embodiment, as in FIG. 2, the stored energy of the circuit inductance such as the leakage inductance of the transformer 3 when the switching elements 41 to 44 of the frequency conversion circuit 4 are turned off is stored in the capacitor 709 or 719.
Absorb. Then, the switching elements 701 to 704 or 711 to 711 to 704 to connect the capacitor 709 or 719 to the bidirectional switch 401 or 402 so that the voltage polarity applied to the bidirectional switch 401 or 402 and the voltage polarity of the capacitor 709 or 719 become the same. The 714 is turned on and off to regenerate the energy absorbed by the capacitor 709 or 719.
By this operation, the spike voltage applied to the switching element can be suppressed, and at the same time, the loss at the time of commutation can be suppressed. Although the case where the control of the applied voltage is performed by the phase control of the frequency conversion circuit by taking the circuit of the embodiment of FIG. 1 as an example has been described, FIGS. 5, 7, 8, 9 and No.
It goes without saying that the same applies to the case where the phase control is performed in the circuits shown in FIGS. 10, 11, 12, and 14.

第17図は本発明の第10の実施例である。本実施例は本
発明を用いて構成した無停電電源装置(以下UPSと称
す)を構成したものである。図において、7は電力系統
等の交流電源、8は交流スイツチ、10は交流を直流に変
換する整流器、11は交流電流7が停電時に負荷に電力を
供給するバツテリである。UPSでは通常、交流スイツチ
8を開いておき、直流電源1,インバータ2,変圧器3,周波
数変換回路4を介して負荷に電力を供給する。しかし負
荷短絡等により出力電流が過電流となつた場合には、交
流スイツチ8を閉じると同時に電力変換装置を負荷から
切り離して電力変換装置を保護する。本実施例では、双
方向スイツチ401と402をともにオフすれば、リアクトル
5に蓄積されていたエネルギーをダイオード809−コン
デンサ811−ダイオード806(808)−変圧器3−コンデ
ンサ6、あるいはコンデンサ6−変圧器3−ダイオード
807(805)−コンデンサ811−ダイオード810の経路でコ
ンデンサ811に吸収できる。従つて双方向スイツチ401,4
02により電力変換装置を負荷から切り離すことができる
ので、従来、負荷と電力変換装置の間に設けていた交流
スイツチを省くことができる。尚、第15図では、第5図
に示す電力変換装置によりUPSを構成しているが、第1
図,第7図,第8図、第9図,第10図,第12図,第14図
に示す電力変換装置により第15図と同様のUPSを構成で
きることは勿論である。
FIG. 17 shows a tenth embodiment of the present invention. In the present embodiment, an uninterruptible power supply (hereinafter referred to as UPS) configured by using the present invention is configured. In the figure, 7 is an AC power supply such as a power system, 8 is an AC switch, 10 is a rectifier for converting AC to DC, and 11 is a battery that supplies power to the load when the AC current 7 is out of power. In the UPS, usually, the AC switch 8 is opened, and power is supplied to the load via the DC power supply 1, the inverter 2, the transformer 3, and the frequency conversion circuit 4. However, when the output current becomes overcurrent due to a load short circuit or the like, the AC converter 8 is closed and the power converter is separated from the load at the same time to protect the power converter. In this embodiment, if both the bidirectional switches 401 and 402 are turned off, the energy stored in the reactor 5 is dissipated by the diode 809, the capacitor 811, the diode 806 (808), the transformer 3, the capacitor 6, or the capacitor 6 Vessel 3-diode
It can be absorbed by the capacitor 811 through the path of 807 (805) -the capacitor 811-the diode 810. Therefore, bidirectional switches 401, 4
Since the power converter can be separated from the load by the 02, the AC switch conventionally provided between the load and the power converter can be omitted. In FIG. 15, the UPS is constituted by the power converter shown in FIG.
Of course, the same UPS as that of FIG. 15 can be constituted by the power converter shown in FIGS. 7, 7, 8, 9, 10, 12, and 14.

また、第1図、第5図,第7図,第8図,第9図,第
10図,第11図,第12図,第14図に示した実施例は、単相
回路について示しているが、3相あるいは他の多相回路
に適用できることは勿論である。また、第1図,第5
図,第7図,第8図,第9図,第10図,第11図,第12
図,第14図に示した実施例では、インバータ,周波数変
換回路,クランプ回路のスイツチング素子を、トランジ
スタあるいはGTOとしているが、MOSFET,IGBT等他の自己
消弧素子でも適用できるのは勿論である。
1, 5, 7, 8, 9, and 9.
Although the embodiment shown in FIGS. 10, 11, 12, and 14 shows a single-phase circuit, it is needless to say that the embodiment can be applied to a three-phase circuit or another multi-phase circuit. 1 and FIG.
Figure 7, Figure 7, Figure 8, Figure 9, Figure 11, Figure 12,
In the embodiment shown in FIG. 14 and FIG. 14, the switching elements of the inverter, the frequency conversion circuit, and the clamp circuit are transistors or GTOs, but it is needless to say that other self-extinguishing elements such as MOSFETs and IGBTs can be applied. .

〔発明の効果〕〔The invention's effect〕

本発明によれば、周波数変換回路の転流時に発生する
スパイク電圧をコンデンサで吸収するとともに、該吸収
したエネルギーを回生できるので、スパイク電圧を低損
失で低減することができ、高効率の電力変換装置を実現
することができる。
According to the present invention, a spike voltage generated at the time of commutation of the frequency conversion circuit can be absorbed by the capacitor and the absorbed energy can be regenerated, so that the spike voltage can be reduced with low loss, and high-efficiency power conversion can be achieved. The device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の電力変換装置の第1の実施例を示す
図、第2図は第1の実施例の動作説明図、第3図は従来
技術による電力変換装置を示す図、第4図は第3図の電
力変換装置の動作説明図、第5図は本発明の電力変換装
置の第2の実施例を示す図、第6図は第2の実施例の動
作説明図、第7図,第8図,第9図,第10図,第11図,
第12図は本発明の電力変換装置の第3,第4,第5,第6,第7,
第8の実施例を示す図、第13図は第8の実施例の動作説
明図、第14図は本発明の電力変換装置の第9の実施例を
示す図、第15図,第16図は第1の実施例の動作説明図、
第17図は本発明の電力変換装置の第10の実施例を示す図
である。 1……直流電源、2……インバータ、3……変圧器、4
……周波数変換回路、401,402……双方向スイツチ、5
……リアクトル、6……コンデンサ、700,710……クラ
ンプ回路。
FIG. 1 is a diagram showing a first embodiment of a power converter of the present invention, FIG. 2 is an explanatory diagram of the operation of the first embodiment, FIG. 3 is a diagram showing a power converter according to the prior art, FIG. FIG. 5 is a diagram illustrating the operation of the power converter of FIG. 3, FIG. 5 is a diagram illustrating a second embodiment of the power converter of the present invention, FIG. 6 is a diagram illustrating the operation of the second embodiment, FIG. FIG. 8, FIG. 9, FIG. 10, FIG. 11, FIG.
FIG. 12 shows the third, fourth, fifth, sixth, seventh, and seventh embodiments of the power converter of the present invention.
FIG. 13 is a diagram showing an eighth embodiment, FIG. 13 is a diagram for explaining the operation of the eighth embodiment, FIG. 14 is a diagram showing a ninth embodiment of the power converter of the present invention, FIG. 15 and FIG. Is an explanatory diagram of the operation of the first embodiment,
FIG. 17 is a diagram showing a tenth embodiment of the power converter of the present invention. 1 DC power supply 2 Inverter 3 Transformer 4
…… Frequency conversion circuit, 401,402 …… Bidirectional switch, 5
…… Reactor, 6 …… Capacitor, 700,710 …… Clamp circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 比佐雄 茨城県日立市幸町3丁目2番1号 日立 エンジニアリング株式会社内 (56)参考文献 特開 昭61−236371(JP,A) 実開 昭59−104632(JP,U) ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor: Hisao Amano 3-2-1 Sachimachi, Hitachi City, Ibaraki Prefecture Within Hitachi Engineering Co., Ltd. (56) References JP-A-61-236371 (JP, A) Sho-59-104632 (JP, U)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流を交流に変換するインバータ,該イン
バータの出力側に接続された変圧器、該変圧器の出力側
に接続された自励式周波数変換回路を備えた電力変換装
置において、上記周波数変換回路の転流時に生じるスパ
イク電圧を吸収するコンデンサと、上記変圧器出力の極
性に応じて、上記コンデンサの電荷を上記変圧器へ回生
する方向に当該コンデンサを上記変圧器へ接続する手段
とを備えたことを特徴とする電力変換装置。
1. A power converter comprising: an inverter for converting DC to AC; a transformer connected to the output side of the inverter; and a self-excited frequency conversion circuit connected to the output side of the transformer. A capacitor for absorbing a spike voltage generated at the time of commutation of the conversion circuit, and means for connecting the capacitor to the transformer in a direction to regenerate charge of the capacitor to the transformer in accordance with the polarity of the output of the transformer. A power converter, comprising:
【請求項2】特許請求の範囲第1項において、前記接続
手段は、前記変圧器の出力極性と逆方向に前記コンデン
サを当該変圧器に接続するように構成した電力変換装
置。
2. A power converter according to claim 1, wherein said connection means connects said capacitor to said transformer in a direction opposite to an output polarity of said transformer.
【請求項3】特許請求の範囲第1項において、前記接続
手段は、前記変圧器の出力零期間に前記コンデンサを当
該変圧器に接続するように構成した電力変換装置。
3. The power converter according to claim 1, wherein said connection means connects said capacitor to said transformer during a zero output period of said transformer.
【請求項4】特許請求の範囲第1項において、スイツチ
とダイオードの逆並列回路をブリツジ接続し、該ブリツ
ジの交流側を前記変圧器の出力側に接続して前記接続手
段を構成し、前記コンデンサは当該ブリツジの直流端子
間に接続して成る電力変換装置。
4. The connecting means according to claim 1, wherein an anti-parallel circuit of a switch and a diode is bridge-connected, and an AC side of the bridge is connected to an output side of the transformer to constitute the connection means. A power converter in which a capacitor is connected between the DC terminals of the bridge.
JP63241113A 1987-09-30 1988-09-28 Power converter Expired - Fee Related JP2723928B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62-243811 1987-09-30
JP24381187 1987-09-30
JP63-188461 1988-07-29
JP18846188 1988-07-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP9214389A Division JP2940525B2 (en) 1997-08-08 1997-08-08 Power converter

Publications (2)

Publication Number Publication Date
JPH02131372A JPH02131372A (en) 1990-05-21
JP2723928B2 true JP2723928B2 (en) 1998-03-09

Family

ID=26504941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241113A Expired - Fee Related JP2723928B2 (en) 1987-09-30 1988-09-28 Power converter

Country Status (1)

Country Link
JP (1) JP2723928B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148477A (en) * 2006-12-12 2008-06-26 Toyota Industries Corp Power supply circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104632U (en) * 1982-12-28 1984-07-14 三菱電機株式会社 Snubber circuit of bidirectional energization switch
JP2580108B2 (en) * 1985-04-09 1997-02-12 株式会社日立製作所 Power converter

Also Published As

Publication number Publication date
JPH02131372A (en) 1990-05-21

Similar Documents

Publication Publication Date Title
EP0500818B1 (en) Method for controlling a power converter using an auxiliary resonant commutation circuit
US5633793A (en) Soft switched three-phase boost rectifiers and voltage source inverters
US4805082A (en) Regenerative two-quadrant converter
JP2005503750A (en) ARCP converter and control method thereof
WO1999022436A1 (en) Ac to dc conversion arrangement
JPH0917294A (en) Two-way dc circuit breaker
JP2001224172A (en) Power converter
JPH0435994B2 (en)
JP2723928B2 (en) Power converter
JP2940525B2 (en) Power converter
EP0309919A2 (en) A power conversion apparatus
JP2003230275A (en) Protection method for pwm cycloconverter
JP2001078460A (en) Uninterruptibe power source having backup circuit
JPH0731158A (en) Snubber energy recovery circuit for power converter
JP3377039B2 (en) Power conversion device and its control device
JPH1094249A (en) Chopper circuit
JP2789222B2 (en) Power converter
JPH06339280A (en) Low-loss snubber circuit for power converter
EP4030616B1 (en) Motor control system
JP2580108B2 (en) Power converter
JPH06209580A (en) Snubber energy recovery circuit of power converter
JPH09252576A (en) Sunbber circuit of dc-dc converter
JP3045301B2 (en) Switching element loss recovery circuit
JPH0780429B2 (en) DC electric railway substation equipment
JP3028694B2 (en) DC power supply

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees