JP2723598B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2723598B2 JP2723598B2 JP1068906A JP6890689A JP2723598B2 JP 2723598 B2 JP2723598 B2 JP 2723598B2 JP 1068906 A JP1068906 A JP 1068906A JP 6890689 A JP6890689 A JP 6890689A JP 2723598 B2 JP2723598 B2 JP 2723598B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- groove
- film
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造方法に関し、特に、異なる
深さの溝を形成する製造方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming grooves having different depths.
[従来の技術] 半導体装置の製造工程において、素子分離用のトレン
チやDRAMにおけるトレンチキャパシタ等を形成するため
に溝堀りを行う必要が生じる。ところで、製品によって
は複数種類の深さの溝を形成しなければならないことが
ある。そのような例を第3図および第4図を参照して説
明する。2. Description of the Related Art In a manufacturing process of a semiconductor device, it is necessary to dig a trench in order to form a trench for element isolation, a trench capacitor in a DRAM, and the like. By the way, depending on the product, it may be necessary to form grooves of a plurality of depths. Such an example will be described with reference to FIG. 3 and FIG.
第3図は、バイポーラ型集積回路のトランジスタ部分
の断面図であって、同図に示すように、P型半導体基板
11上にN+型埋込み層12およびN-型エピタキシャル層13が
形成されている。N-型エピタキシャル層13には、コレク
タ引出し領域14、ベース領域15が形成されており、ベー
ス領域15内にはさらにベース引出し領域16とエミッタ領
域17が形成されている。半導体基板上には絶縁膜18が設
けられており、絶縁膜18上には、この絶縁膜に形成され
たコンタクト孔を介して半導体領域と接触するAl電極が
形成されている。この半導体装置においては、トランジ
スタを他の領域から分離する深いトレンチ20と、ベース
領域15とコレクタ引出し領域との間にあって両領域の横
方向の拡散を防止する浅いトレンチ21とが形成されてい
る。FIG. 3 is a cross-sectional view of a transistor portion of the bipolar integrated circuit. As shown in FIG.
An N + type buried layer 12 and an N − type epitaxial layer 13 are formed on 11. A collector lead region 14 and a base region 15 are formed in the N − type epitaxial layer 13, and a base lead region 16 and an emitter region 17 are further formed in the base region 15. An insulating film 18 is provided on the semiconductor substrate, and an Al electrode that is in contact with the semiconductor region via a contact hole formed in the insulating film is formed on the insulating film 18. In this semiconductor device, a deep trench 20 for separating a transistor from other regions and a shallow trench 21 between a base region 15 and a collector lead-out region for preventing lateral diffusion of both regions are formed.
第4図はMOS型集積回路の断面図であって、同図に示
すようにP型半導体基板31には、Nウェル32およびPウ
ェル33が形成され、そして、Nウェル32内にはPチャネ
ルMOSFET34が形成されている。この例においては、Nウ
ェル32とPウェル33とは、深いトレンチ20によって分離
されて両者間でのリーク電流が減少せしめられており、
また、浅いトレンチ21は、MOSFET34どうしを分離してお
り、その間に寄生PNPトランジスタが発生するのを抑制
している。FIG. 4 is a sectional view of the MOS integrated circuit. As shown in FIG. 4, an N well 32 and a P well 33 are formed in a P type semiconductor substrate 31, and a P channel is formed in the N well 32. A MOSFET 34 is formed. In this example, the N well 32 and the P well 33 are separated by the deep trench 20 to reduce the leak current between them.
Further, the shallow trench 21 separates the MOSFETs 34, and suppresses the occurrence of a parasitic PNP transistor therebetween.
従来、このような複数種類の溝を形成する手段として
は第5図、第6図に示すものが知られていた。以下、こ
れらの図を参照して従来の製法について説明する。Conventionally, as means for forming such a plurality of types of grooves, those shown in FIGS. 5 and 6 have been known. Hereinafter, a conventional manufacturing method will be described with reference to these drawings.
第1の製法は、第5図に示すように、半導体基板41上
に基板材料が大きいエッチング選択比を有する材料を用
いて膜42を形成し、その上に第1のパターンを有するホ
トレジスト43を形成する[第5図(a)]。異方性のあ
るエッチング法を用いて第1のパターン形状の深い溝44
を形成し、ホトレジスト43を除去する[第5図
(b)]。溝44内を充填材によって充填して深いトレン
チ45を形成した後、膜42を除去し、新たに同様の膜42a
を被着しその上に第2のパターンを有するホトレジスト
43aを形成する[第5図(c)]。第2のパターン形状
の浅い溝46を形成し、ホトレジスト43aを除去して[第
5図(d)]から、浅い溝46内を充填材で充填して第2
のパターン形状の浅いトレンチ47を形成する[第5図
(e)]。In the first manufacturing method, as shown in FIG. 5, a film 42 is formed on a semiconductor substrate 41 using a material having a large etching selectivity as a substrate material, and a photoresist 43 having a first pattern is formed thereon. [FIG. 5 (a)]. The first pattern-shaped deep groove 44 is formed by using an anisotropic etching method.
Is formed, and the photoresist 43 is removed [FIG. 5 (b)]. After filling the inside of the groove 44 with a filler to form a deep trench 45, the film 42 is removed, and a similar film 42a is newly formed.
And a photoresist having a second pattern thereon
43a is formed [FIG. 5 (c)]. A shallow groove 46 having a second pattern shape is formed, the photoresist 43a is removed, and from FIG. 5 (d), the inside of the shallow groove 46 is filled with a filler to form a second groove.
A shallow trench 47 having the above pattern shape is formed [FIG. 5 (e)].
第2の従来例は、第6図に示すものであって、膜42上
に第2のパターンのホトレジスト43bを形成し[第6図
(a)]、浅い溝46を形成した後、第1のパターンを有
するホトレジスト43cを形成する[第6図(b)]。続
いて、深い溝44を形成しホトレジスト43cを除去して
[第6図(c)]から、溝44、46を充填材で充填して深
いトレンチ45と浅いトレンチ47とを形成する[第6図
(d)]。The second conventional example is shown in FIG. 6, in which a photoresist 43b of a second pattern is formed on a film 42 (FIG. 6 (a)), a shallow groove 46 is formed, and then a first pattern is formed. (FIG. 6B). Subsequently, a deep groove 44 is formed, the photoresist 43c is removed, and the grooves 44 and 46 are filled with a filler to form a deep trench 45 and a shallow trench 47 [FIG. 6 (c)]. Figure (d)].
[発明が解決しようとする問題点] 上述した従来法のうち、第1の方法は、深いトレンチ
と浅いトレンチとを別々の工程により形成するものであ
るので、工数が多くかかり製造時間も一種類のトレンチ
を製造する場合に比較して約2倍の時間を要する。その
ためウェハが汚染を受けやすくなり傷を負う機会も増加
し、歩留まりを向上させるのが困難であった。[Problems to be Solved by the Invention] Among the above-mentioned conventional methods, the first method involves forming a deep trench and a shallow trench in separate steps, so that the number of steps is large and the manufacturing time is one. It takes about twice as much time as when manufacturing a trench. As a result, the wafer is easily contaminated and the chance of being damaged is increased, and it is difficult to improve the yield.
一方、第2の方法では、ホトレジスト43cを除去した
ときに浅い溝46内に一部がレジスト残り48として残留し
やすく、これが汚染源となって歩留まり低下をもたらし
ていた。また、第6図(e)に示す溝が交差する部分に
おいては、2回のエッチングが行われるので、第6図
(e)のX−X′線断面図である第6図(f)に示すよ
うに溝が深くなりすぎてしまう。そのため、溝内を充填
する際に十分に充填しきれないことがあり、そこに配線
が通るときには断線事故を発生させる恐れがあった。On the other hand, in the second method, when the photo-resist 43c is removed, a part of the photo-resist 43 tends to remain in the shallow groove 46 as a residual resist 48, which is a source of contamination and lowers the yield. Further, since etching is performed twice at the portions where the grooves shown in FIG. 6 (e) intersect, FIG. 6 (f) which is a cross-sectional view taken along the line XX ′ of FIG. The groove becomes too deep as shown. For this reason, when filling the inside of the groove, it may not be possible to fill the groove sufficiently, and there is a fear that a disconnection accident may occur when the wiring passes therethrough.
さらに、第1、第2の従来方法はともに、別々のマス
クパターンを用いて2種類の溝を形成するものであるの
で、マスク目合わせのマージンが必要となり高密度化へ
の障害となっていた。Furthermore, since both the first and second conventional methods form two types of grooves using different mask patterns, a margin for mask alignment is required, which is an obstacle to high density. .
[問題点を解決するための手段] 本発明による半導体装置の製造方法は、半導体基板に
第1のパターン形状を有する第1の深さの溝と第2のパ
ターン形状を有する第2の深さの溝とを形成する半導体
装置の製造方法において、前記半導体基板上に前記半導
体基板のエッチング時のマスクを形成することのできる
材料を用いて膜を形成する工程と、選択的に前記膜をエ
ッチングして前記半導体基板表面を露出させた第1のパ
ターンと第2のパターンを形成する工程と、前記第1の
パターンおよびその周辺部を前記第1のパターンに対し
てマージンをもって露出するとともに、前記第2のパタ
ーンおよびその周辺部を覆うマスクパターンを形成する
工程と、前記マスクパターンと前記膜をマスクとしてエ
ッチングを行い前記第1のパターン形状に前記半導体基
板の表面から所望の深さまで溝を形成する工程と、前記
マスクパターンを除去し前記膜をマスクとしてエッチン
グを行い前記半導体基板に前記第1のパターン形状の第
1の深さの溝と前記第2のパターン形状の第2の深さの
溝を形成する工程とを具備するものである。[Means for Solving the Problems] In the method of manufacturing a semiconductor device according to the present invention, a first depth groove having a first pattern shape and a second depth having a second pattern shape are formed in a semiconductor substrate. Forming a film on the semiconductor substrate using a material capable of forming a mask at the time of etching the semiconductor substrate; and selectively etching the film. Forming a first pattern and a second pattern exposing the semiconductor substrate surface, and exposing the first pattern and its peripheral portion with a margin with respect to the first pattern, Forming a mask pattern covering the second pattern and the peripheral portion thereof; and etching the mask using the mask pattern and the film as a mask to form the first pattern shape. Forming a groove from the surface of the semiconductor substrate to a desired depth, removing the mask pattern and etching using the film as a mask, forming a groove having a first depth of the first pattern shape on the semiconductor substrate; Forming a groove having a second depth of the second pattern shape.
[実施例] 次に、本発明の実施例について、図面を参照して説明
する。[Example] Next, an example of the present invention will be described with reference to the drawings.
第1図(a)〜(c)は、本発明の一実施例の工程段
階を示す半導体装置の断面図である。1 (a) to 1 (c) are cross-sectional views of a semiconductor device showing process steps of one embodiment of the present invention.
まず、第1図(a)に示すように、半導体基板1上に
半導体基板をエッチングする際にその半導体基板材料
(Si)が大きなエッチング選択比を有する材料、すなわ
ち半導体基板をエッチングする際のマスクを形成するこ
とのできる材料を用いて膜2を形成し、次に、ホトレジ
スト3を塗布して、ホトリソグラフィー技術によりホト
レジスト3および膜2に第1のパターン5と第2のパタ
ーン6とを形成する。First, as shown in FIG. 1A, when a semiconductor substrate is etched on a semiconductor substrate 1, the semiconductor substrate material (Si) has a large etching selectivity, that is, a mask used when etching the semiconductor substrate. A film 2 is formed using a material capable of forming a film, and then a photoresist 3 is applied, and a first pattern 5 and a second pattern 6 are formed on the photoresist 3 and the film 2 by a photolithography technique. I do.
次に、第1図(b)に示すように、ホトレジスト3を
除去してから、再びホトリソグラフィー技術により第2
のパターンを覆うようにホトレジスト4を形成する。次
いで、ホトレジスト4と膜2とをマスクとして半導体基
板1に異方性エッチングを施して、第1の溝8aを形成す
る。Next, as shown in FIG. 1 (b), the photoresist 3 is removed, and the second photolithography technique is used again.
The photoresist 4 is formed so as to cover the pattern of FIG. Next, the semiconductor substrate 1 is subjected to anisotropic etching using the photoresist 4 and the film 2 as a mask to form a first groove 8a.
続いて、第1図(c)に示すように、ホトレジスト4
を除去した後、再び膜2をマスクにして、半導体基板1
を異方性エッチングして第1の溝8と第2の溝9とを同
時に形成する。Subsequently, as shown in FIG.
Is removed, and again using the film 2 as a mask, the semiconductor substrate 1
Is anisotropically etched to form a first groove 8 and a second groove 9 at the same time.
第1図(c)以降の工程においては、溝の側壁を酸化
したり側壁に窒化膜を形成したりしてから溝8、9内を
ポリシリコン、TEOSを用いた酸化物あるいはBPSGを用
い、深い方の溝が十分充填される条件で上記材料を堆積
し、その後、基板表面が露出するまでエッチバックを行
えば、深いトレンチと浅いトレンチとを同時に形成する
ことができる。In the steps after FIG. 1 (c), after oxidizing the sidewalls of the trenches or forming a nitride film on the sidewalls, the interiors of the trenches 8 and 9 are made of polysilicon, oxide using TEOS or BPSG, If the above-mentioned material is deposited under the condition that the deep groove is sufficiently filled, and then etched back until the substrate surface is exposed, a deep trench and a shallow trench can be simultaneously formed.
この製造方法において、シリコンのエッチングガスと
してCCl4やCBrF3を用いて異方性エッチングを行うと、
シリコンのシリコン酸化膜およびシリコン窒化膜に対す
るエッチングの選択比はそれぞれ30、10であるので、膜
2の材料としてシリコン酸化膜またはシリコン窒化膜あ
るいはそれらの複合膜を用いるのが望ましい。In this manufacturing method, when performing anisotropic etching using CCl 4 or CBrF 3 as an etching gas for silicon,
Since the etching selectivity of silicon to the silicon oxide film and the silicon nitride film is 30 and 10, respectively, it is desirable to use a silicon oxide film, a silicon nitride film, or a composite film thereof as the material of the film 2.
上述の実施例において、一種類の溝8のみを形成する
場合と比較して増加する工程は、ホトレジスト4の形成
工程とこれの除去工程のみである。それに対して、従来
の第1の方法では、2つの別個のトレンチ製造工程を必
要とするので、この第1の方法に対して、実施例の方法
は工数および製造時間をほぼ半分とすることができる。
工程数および製造時間を半減することができることは汚
染や傷を受ける機会が半減することであるので、本発明
によれば歩留まりを飛躍的に向上させることができる。In the above-described embodiment, the steps which are increased compared to the case where only one type of groove 8 is formed are only the step of forming the photoresist 4 and the step of removing the same. On the other hand, the conventional first method requires two separate trench manufacturing steps, so that the method of the embodiment can reduce the number of steps and the manufacturing time to approximately half of the first method. it can.
The fact that the number of steps and the manufacturing time can be reduced by half means that the chance of receiving contamination or damage is reduced by half, so that the yield can be significantly improved according to the present invention.
また、この実施例方法によれば、2種類の異なる深さ
の溝を同時に形成することができ、先に形成された方の
溝をホトレジストで保護する必要がなくなるので、第2
従来例のように溝内にホトレジストが残留する事故は発
生しなくなる。ただ、第1図(b)に示す工程におい
て、ホトレジスト4の形成工程において溝8a内にホトレ
ジストが残留する可能性はなくはないが、この部分のホ
トレジストは未露光部分であるのでホトレジストの現像
工程においてほぼ完全に除去することができる。また、
仮に一部残留しても続くエッチング工程において除去さ
れるので、これが汚染源となることはない。そして、溝
の交差部分で第6図(f)のように不必要に深い溝が形
成されることはないので、溝を平坦に埋め込むことがで
きその上に形成される配線が断線することがない。さら
に、第1および第2のパターンを同一マスクによって形
成しているので、従来法で必要とした目合わせマージン
が不要となり高密度化が可能となる。Also, according to the method of this embodiment, two types of grooves having different depths can be formed at the same time, and it is not necessary to protect the previously formed groove with a photoresist.
An accident that the photoresist remains in the groove as in the conventional example does not occur. However, in the step shown in FIG. 1B, there is no possibility that the photoresist remains in the groove 8a in the step of forming the photoresist 4, but since the photoresist in this portion is an unexposed portion, the photoresist developing step Can be almost completely removed. Also,
Even if a part remains, it is removed in the subsequent etching step, so that it does not become a contamination source. Since the grooves are not formed unnecessarily deep as shown in FIG. 6 (f) at the intersections of the grooves, the grooves can be buried flat and the wiring formed thereon can be disconnected. Absent. Further, since the first and second patterns are formed using the same mask, the alignment margin required in the conventional method becomes unnecessary, and the density can be increased.
次に、第2図を参照して本発明の他の実施例について
説明する。この実施例では、ホトレジスト3により第
1、第2および第3のパターンを形成[第2図(a)]
した後、ホトレジスト4を形成して溝8aを形成し[第2
図(b)]、次いでホトレジスト4aをマスクとして溝8
b、9aを形成し[第2図(c)]、その後ホトレジスト4
aを除去して溝8、9、10を形成する。この実施例では
ホトレジスト4の材料としてはポジタイプのものを用
い、再度露光して4aのパターンを形成すればよい。第1
の従来法によればこのように3種類の溝を形成するには
1種類の溝を形成する場合の約3倍の工数および時間を
要したのであるが、これに対し、この実施例では、1種
類の溝を作る工程にホトレジスト4、4aの形成、除去工
程を付加するのみでよいので、工数縮減の効果はさらに
増大する。Next, another embodiment of the present invention will be described with reference to FIG. In this embodiment, first, second, and third patterns are formed by the photoresist 3 (FIG. 2A).
After that, a photoresist 4 is formed to form a groove 8a.
FIG. (B)] Next, the groove 8 is formed using the photoresist 4a as a mask.
b and 9a are formed [FIG. 2 (c)].
By removing a, grooves 8, 9, and 10 are formed. In this embodiment, a positive type material is used as the material of the photoresist 4, and the photoresist 4 may be exposed again to form the pattern 4a. First
According to the conventional method described above, forming three types of grooves requires about three times as many man-hours and time as forming one type of groove. On the other hand, in this embodiment, Since it is only necessary to add the steps of forming and removing the photoresists 4 and 4a to the step of forming one kind of groove, the effect of reducing the number of steps is further increased.
[発明の効果] 以上説明したように、本発明は、異なる深さの溝を半
導体基板に形成するに際し、基板上にシリコンが大きな
エッチング選択比を有する材料を用いて膜を形成し、こ
の膜に第1、第2のパターンを形成し、まず、第1のパ
ターン形状に途中まで溝を形成し、次いで第1および第
2のパターン形状にエッチングを続けるものであるの
で、本発明によれば、二種類の溝を同時に形成すること
ができ、また溝内部を同時に充填することができるの
で、半導体装置を製造する工程数が少なくなり、製造期
間を短縮することができる。そして、製造工程が短縮す
ることにより塵埃の付着、汚染、傷の発生などの確率も
減少し、歩留まりを向上させることができる。[Effects of the Invention] As described above, according to the present invention, when grooves having different depths are formed in a semiconductor substrate, a film is formed on the substrate using a material having a large etching selectivity with silicon, and this film is formed. According to the present invention, the first and second patterns are formed first, a groove is first formed halfway in the first pattern shape, and then the etching is continued in the first and second pattern shapes. Since two types of grooves can be formed at the same time and the inside of the grooves can be filled at the same time, the number of steps for manufacturing the semiconductor device can be reduced, and the manufacturing period can be shortened. And, by shortening the manufacturing process, the probability of adhesion of dust, contamination, generation of scratches, etc. is reduced, and the yield can be improved.
また、深い溝と浅い溝を同時に形成することができる
ので溝内にレジスト等が残ることがなくなり、これによ
って、汚染されることがなくなる。さらに、深い溝と浅
い溝との交差する部分が不必要に深くなることもないの
で、交差部分が充填しきれないということもなくなる。
また、本発明によれば、1度の目合わせ露光で深い溝と
浅い溝とのパターンの位置が決まるため、目合わせマー
ジンが不要になり、高密度化した集積回路を実現するこ
とができる。また、3種類以上の異なる深さの溝を形成
する場合にも、僅かの工数の追加(例えば、露光・現像
とエッチング工程の追加)により容易に形成することが
可能になる。Further, since a deep groove and a shallow groove can be formed at the same time, a resist or the like does not remain in the groove, thereby preventing contamination. Further, since the intersection between the deep groove and the shallow groove does not become unnecessarily deep, the intersection is not filled completely.
Further, according to the present invention, since the position of the pattern of the deep groove and the shallow groove is determined by one alignment exposure, an alignment margin is not required, and a high-density integrated circuit can be realized. Further, even when three or more types of grooves having different depths are formed, the grooves can be easily formed by adding a small number of steps (for example, adding an exposure / development and an etching step).
第1図(a)〜(c)、第2図(a)〜(d)は、それ
ぞれ、本発明の実施例の工程順を示す半導体装置の断面
図、第3図、第4図は、本発明によって製造されるべき
半導体装置の断面図、第5図(a)〜(e)、第6図
(a)〜(d)は、それぞれ、従来例の工程順を示す半
導体装置の断面図、第6図(e)は、第6図(a)〜
(d)の工程によって製造された半導体装置の平面図、
第6図(f)は、第6図(e)のX−X′線断面図であ
る。 1、41……半導体基板、2、42……膜、 3、4、4a、43、43a〜43c……ホトレジスト、5……第
1のパターン、6……第2のパターン、7……第3のパ
ターン、8、8a、8b……第1の溝、9、9a……第2の
溝、 10……第3の溝、11……P型半導体基板、 12……N+型埋込み層、13……N-型エピタキシャル層、14
……コレクタ引出し領域、 15……ベース領域、16……ベース引出し領域、 17……エミッタ領域、18……絶縁膜、 19……Al電極、20……深いトレンチ、 21……浅いトレンチ、31……P型半導体基板、 32……Nウェル、33……Pウェル、 34……MOSFET、44……深い溝、 45……深いトレンチ、46……浅い溝、 47……浅いトレンチ、48……レジスト残り。1 (a) to 1 (c) and 2 (a) to 2 (d) are cross-sectional views of a semiconductor device showing a process sequence of an embodiment of the present invention, and FIGS. FIGS. 5 (a) to 5 (e) and FIGS. 6 (a) to 6 (d) are cross-sectional views of a semiconductor device to be manufactured according to the present invention, showing a process sequence of a conventional example. , FIG. 6 (e) shows FIGS.
A plan view of a semiconductor device manufactured by the step (d);
FIG. 6 (f) is a sectional view taken along the line XX 'of FIG. 6 (e). 1, 41 ... semiconductor substrate, 2, 42 ... film, 3, 4, 4a, 43, 43a to 43c ... photoresist, 5 ... first pattern, 6 ... second pattern, 7 ... Pattern 3, 8, 8a, 8b First groove 9, 9a Second groove 10, Third groove 11, P-type semiconductor substrate 12, N + buried layer , 13 …… N - type epitaxial layer, 14
…… Collector extraction area, 15… Base area, 16 …… Base extraction area, 17 …… Emitter area, 18 …… Insulating film, 19 …… Al electrode, 20 …… Deep trench, 21 …… Shallow trench, 31 ... P-type semiconductor substrate, 32 ... N well, 33 ... P well, 34 ... MOSFET, 44 ... deep trench, 45 ... deep trench, 46 ... shallow trench, 47 ... shallow trench, 48 ... ... resist remaining.
Claims (1)
第1の深さの溝と第2のパターン形状を有する第2の深
さの溝とを形成する半導体装置の製造方法において、前
記半導体基板上に前記半導体基板のエッチング時のマス
クを形成することのできる材料を用いて膜を形成する工
程と、選択的に前記膜をエッチングして前記半導体基板
表面を露出させた第1のパターンと第2のパターンを形
成する工程と、前記第1のパターンおよびその周辺部を
前記第1のパターンに対してマージンをもって露出する
とともに、前記第2のパターンおよびその周辺部を覆う
マスクパターンを形成する工程と、前記マスクパターン
と前記膜をマスクとしてエッチングを行い前記第1のパ
ターン形状に前記半導体基板の表面から所望の深さまで
溝を形成する工程と、前記マスクパターンを除去し前記
膜をマスクとしてエッチングを行い前記半導体基板に前
記第1のパターン形状の第1の深さの溝と前記第2のパ
ターン形状の第2の深さの溝を形成する工程とを具備す
ることを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising: forming a first depth groove having a first pattern shape and a second depth groove having a second pattern shape in a semiconductor substrate. A step of forming a film on a substrate using a material capable of forming a mask at the time of etching the semiconductor substrate; and a first pattern in which the film is selectively etched to expose the semiconductor substrate surface. Forming a second pattern, exposing the first pattern and its peripheral portion with a margin with respect to the first pattern, and forming a mask pattern covering the second pattern and its peripheral portion; Forming a groove in the first pattern shape from the surface of the semiconductor substrate to a desired depth by performing etching using the mask pattern and the film as a mask Removing the mask pattern and performing etching using the film as a mask to form a groove having a first depth of the first pattern shape and a groove having a second depth of the second pattern shape on the semiconductor substrate. And a method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068906A JP2723598B2 (en) | 1989-03-20 | 1989-03-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068906A JP2723598B2 (en) | 1989-03-20 | 1989-03-20 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02246330A JPH02246330A (en) | 1990-10-02 |
JP2723598B2 true JP2723598B2 (en) | 1998-03-09 |
Family
ID=13387164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1068906A Expired - Lifetime JP2723598B2 (en) | 1989-03-20 | 1989-03-20 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2723598B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2910536B2 (en) * | 1993-12-02 | 1999-06-23 | 日本電気株式会社 | Method for manufacturing semiconductor device |
US6444138B1 (en) * | 1999-06-16 | 2002-09-03 | James E. Moon | Method of fabricating microelectromechanical and microfluidic devices |
US6406976B1 (en) * | 2000-09-18 | 2002-06-18 | Motorola, Inc. | Semiconductor device and process for forming the same |
DE10219398B4 (en) * | 2002-04-30 | 2007-06-06 | Infineon Technologies Ag | Manufacturing method for a trench arrangement with trenches of different depths in a semiconductor substrate |
US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
DE102006054334B3 (en) | 2006-11-17 | 2008-07-10 | Austriamicrosystems Ag | Process for producing a semiconductor device with isolation trench and contact trench |
US8610240B2 (en) * | 2009-10-16 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit with multi recessed shallow trench isolation |
JP5736808B2 (en) * | 2011-02-02 | 2015-06-17 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594136A (en) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS60171729A (en) * | 1984-02-17 | 1985-09-05 | Fujitsu Ltd | Manufacturing method of semiconductor device |
-
1989
- 1989-03-20 JP JP1068906A patent/JP2723598B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02246330A (en) | 1990-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3640486B2 (en) | Memory cell and method of manufacturing a memory cell structure | |
GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
US4582565A (en) | Method of manufacturing integrated semiconductor circuit devices | |
JPS6352468B2 (en) | ||
CN101425478A (en) | Method for providing self-alignment contact in semiconductor device set | |
US5943578A (en) | Method of manufacturing a semiconductor device having an element isolating region | |
JP2723598B2 (en) | Method for manufacturing semiconductor device | |
US7879665B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
EP0637838A2 (en) | Integrated circuit with self-aligned isolation | |
KR100237222B1 (en) | Semiconductor Device Separation Method | |
JP2000040737A (en) | Forming method of element isolation region | |
JPH0396249A (en) | Manufacture of semiconductor device | |
KR20070069405A (en) | Manufacturing method of semiconductor device | |
US4700456A (en) | Semiconductor device containing bipolar transistor formed by method including three photolithographic steps | |
JPH0969608A (en) | Manufacturing method for semiconductor device | |
JP2812013B2 (en) | Method for manufacturing semiconductor device | |
JP2005026660A (en) | Method for forming alignment mark of semiconductor element | |
JP3331798B2 (en) | Method for forming isolation region of impurity layer | |
JP2008103501A (en) | Semiconductor device manufacturing method and semiconductor device | |
JPH03177072A (en) | Semiconductor device and its manufacture | |
JPH0834241B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
KR100621451B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100282338B1 (en) | Device Separation Method of Semiconductor Device | |
JP3688860B2 (en) | Manufacturing method of semiconductor integrated circuit |