JP2720741B2 - Demagnetization prevention circuit of output transformer of parallel inverter - Google Patents
Demagnetization prevention circuit of output transformer of parallel inverterInfo
- Publication number
- JP2720741B2 JP2720741B2 JP4353208A JP35320892A JP2720741B2 JP 2720741 B2 JP2720741 B2 JP 2720741B2 JP 4353208 A JP4353208 A JP 4353208A JP 35320892 A JP35320892 A JP 35320892A JP 2720741 B2 JP2720741 B2 JP 2720741B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- signal
- output current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005347 demagnetization Effects 0.000 title claims description 10
- 230000002265 prevention Effects 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 230000028161 membrane depolarization Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 2
Landscapes
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、並列インバータの出力
変圧器の偏磁防止回路に関するもので、さらに詳しく言
えば、複数のインバータユニットの各々の出力側に出力
変圧器を設け、この出力変圧器の二次側を直列に接続し
た端子間から交流出力を得るようにした並列インバータ
の出力変圧器の偏磁防止回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an anti-magnetization circuit for an output transformer of a parallel inverter, and more particularly, to an output transformer provided on each output side of a plurality of inverter units. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an anti-magnetization circuit for an output transformer of a parallel inverter, which obtains an AC output from terminals connected in series on the secondary side of a transformer.
【０００２】[0002]
【従来の技術】直流電力を交流電力に変換するインバー
タには直流入力側と交流出力側との間を絶縁するため、
インバータ出力と交流出力との間に出力変圧器を介在さ
せたものがある。2. Description of the Related Art An inverter for converting DC power into AC power has a function of insulating between a DC input side and an AC output side.
In some cases, an output transformer is interposed between an inverter output and an AC output.
【０００３】上記の如きインバータは、その出力容量を
増加させる場合、複数のインバータユニットを並列に接
続するとともに、各々の出力側に設けられた出力変圧器
の二次側を直列に接続し、この直列に接続した端子間か
ら交流出力を得るようにしている。In order to increase the output capacity of the inverter as described above, a plurality of inverter units are connected in parallel, and the secondary side of an output transformer provided at each output side is connected in series. An AC output is obtained between the terminals connected in series.
【０００４】このような並列インバータの従来例を図４
により説明する。図４において、１は直流電源、２はこ
の直流電源間に接続された直流フィルター、３−１，３
−２は直列接続されたスイッチング素子Ｕ１１，Ｕ１２
およびＶ１１，Ｖ１２と、Ｕ２１，Ｕ２２およびＶ２
１，Ｖ２２とからなる変換部、４−１，４−２は前記各
変換部３−１，３−２のスイッチング素子Ｕ１１，Ｕ１
２，Ｖ１１，Ｖ１２およびＵ２１，Ｕ２２，Ｖ２１，Ｖ
２２の直列接続点間に接続された交流フィルタ、５−
１，５−２は前記交流フィルタ４−１，４−２の出力側
に接続された出力変圧器、６は直列に接続された前記出
力変圧器５−１，５−２の二次側に接続された負荷であ
る。そして前記変換部３−１、交流フィルタ４−１およ
び出力変圧器５−１が第１のインバータユニット１００
を構成し、前記変換部３−２、交流フィルタ４−２およ
び出力変圧器５−２が第２のインバータユニット２００
を構成する。A conventional example of such a parallel inverter is shown in FIG.
This will be described below. In FIG. 4, 1 is a DC power supply, 2 is a DC filter connected between the DC power supplies, 3-1, 3
-2 are switching elements U11 and U12 connected in series
And V11 and V12, and U21, U22 and V2
4-1 and 4-2 are the switching elements U11 and U1 of the conversion units 3-1 and 3-2.
2, V11, V12 and U21, U22, V21, V
An AC filter connected between the 22 series connection points;
1, 5-2 is an output transformer connected to the output side of the AC filters 4-1 and 4-2, and 6 is a secondary side of the output transformers 5-1 and 5-2 connected in series. The connected load. The conversion unit 3-1, the AC filter 4-1 and the output transformer 5-1 are connected to the first inverter unit 100.
And the converter 3-2, the AC filter 4-2, and the output transformer 5-2 are connected to the second inverter unit 200.
Is configured.
【０００５】上記した並列インバータでは、各々のイン
バータユニット１００，２００に設けられた出力変圧器
５−１，５−２の偏磁を防止する偏磁防止回路が設けら
れている。In the above-described parallel inverter, a demagnetization preventing circuit is provided for preventing the output transformers 5-1 and 5-2 provided in each of the inverter units 100 and 200 from demagnetizing.
【０００６】上記した偏磁防止回路は、一つのインバー
タユニット２００の出力電流を検出する出力電流検出器
１６と、この出力電流検出器１６の出力が入力され、前
記出力電流の直流成分を検出する偏磁検出器１４と、こ
の偏磁検出器１４の出力に変調信号発生器７からの変調
信号を加算する加算器１５とからなり、前記偏磁検出器
１４は、前記出力電流検出器１６による出力電流の対応
値を電圧時間積に変換する抵抗Ｒ１とコンデンサＣ１と
からなる積分回路１４Ａと、この積分回路１４Ａの出力
を出力インピーダンスが低い電圧源に変換する抵抗Ｒ２
と演算増幅器ＯＰ１とからなるインピーダンス変換器１
４Ｂとによって構成され、この偏磁検出器１４からの出
力は前記加算器１５によって反転させて変調信号発生器
７からの変調信号ｅs に加算されるように構成されてい
る。The above-described demagnetization prevention circuit has an output current detector 16 for detecting an output current of one inverter unit 200, and an output of the output current detector 16 which is input to detect a DC component of the output current. It comprises a magnetic flux detector 14 and an adder 15 for adding the modulation signal from the modulation signal generator 7 to the output of the magnetic flux detector 14. The magnetic flux detector 14 is controlled by the output current detector 16. An integrating circuit 14A including a resistor R1 for converting a corresponding value of the output current into a voltage-time product and a capacitor C1, and a resistor R2 for converting the output of the integrating circuit 14A to a voltage source having a low output impedance.
Impedance converter 1 comprising an operational amplifier OP1
Is constituted by the 4B, the output from the polarized磁検can 14 is configured to be added to the modulated signal e s from the modulation signal generator 7 by inverting by the adder 15.
【０００７】前記加算された信号は、比較器１０でキャ
リア信号発生器８からのキャリア信号ｅr と比較され、
比較器１１で反転器９によって反転されたキャリア信号
ｅr’と比較される。そして、前記比較器１０からのパ
ルス幅変調信号はスイッチング素子Ｕ１１，Ｕ２１の制
御信号に、前記パルス幅変調信号を反転器１２１で反転
させた信号はスイッチング素子Ｕ１２の制御信号に、前
記パルス幅変調信号を反転器１２２で反転させた信号は
スイッチング素子Ｕ２２の制御信号になり、前記比較器
１１からのパルス幅変調信号はスイッチング素子Ｖ１
１，Ｖ２１の制御信号に、前記パルス幅変調信号を反転
器１３１で反転させた信号はスイッチング素子Ｖ１２の
制御信号に、前記パルス幅変調信号を反転器１３２で反
転させた信号はスイッチング素子Ｖ２２の制御信号にな
る。[0007] The summed signal is compared with the carrier signal e r from the carrier signal generator 8 at comparator 10,
The comparator 11 compares the carrier signal e r ′ inverted by the inverter 9. The pulse width modulation signal from the comparator 10 is used as a control signal for the switching elements U11 and U21. The signal obtained by inverting the pulse width modulation signal by the inverter 121 is used as a control signal for the switching element U12. The signal obtained by inverting the signal by the inverter 122 becomes a control signal for the switching element U22, and the pulse width modulation signal from the comparator 11 is the switching signal V1.
1, the control signal of V21, the signal obtained by inverting the pulse width modulation signal by the inverter 131 is the control signal of the switching element V12, and the signal obtained by inverting the pulse width modulation signal by the inverter 132 is the signal of the switching element V22. It becomes a control signal.
【０００８】こうして得られた制御信号は図５に示した
Ｕ１１，Ｕ２１、Ｕ１２，Ｕ２２、Ｖ１１，Ｖ２１、Ｖ
１２，Ｖ２２であり、このような制御信号によって各ス
イッチング素子をオン、オフさせると、交流フィルタ４
−１，４−２の入力側の電圧波形は図５のＶF のように
なり、その出力側には正弦波交流が得られる。The control signals thus obtained correspond to U11, U21, U12, U22, V11, V21, V11 shown in FIG.
12, V22. When each switching element is turned on and off by such a control signal, the AC filter 4
Input side of the voltage waveform of -1,4-2 becomes as shown in V F of Figure 5, the sine wave AC obtained on the output side.
【０００９】上記した出力電流検出器１６によって検出
されたインバータユニット２００の出力電流の対応値は
キャリア信号ｅr としての三角波の周波数のリップルを
含有した正弦波であり、この正弦波の周期に対して積分
回路１４Ａ内の抵抗Ｒ１、コンデンサＣ１による時定数
を十分大きくし、前記コンデンサＣ１に出力電流の直流
成分に対応した電荷が蓄積されるようにすれば、インピ
ーダンス変換器１４Ｂにはこの直流成分に比例した直流
電圧が入力されることになる。従って、このインピーダ
ンス変換器１４Ｂの出力に変調信号ｅs としての正弦波
を加算すると、前記変調信号ｅs の零電位を変化させる
ことができ、インバータユニットの出力電流の直流成分
を抑圧することができる。[0009] corresponding value of the output current of the inverter unit 200 detected by the output current detector 16 described above is a sinusoidal wave containing a ripple frequency of the triangular wave as a carrier signal e r, with respect to the period of the sine wave If the time constant of the resistor R1 and the capacitor C1 in the integrating circuit 14A is made sufficiently large so that a charge corresponding to the DC component of the output current is accumulated in the capacitor C1, the DC component of the impedance converter 14B is Is input. Therefore, adding a sine wave as a modulation signal e s to the output of the impedance converter 14B, the modulation signal e s for it is possible to change the zero potential, is possible to suppress the DC component of the output current of the inverter unit it can.
【００１０】[0010]
【発明が解決しようとする課題】上記した従来の並列イ
ンバータの出力変圧器の偏磁防止回路では、変調信号ｅ
s の零電位とキャリア信号ｅr の零電位との不一致や前
記零電位の変動に起因する偏磁は防止することができる
が、各々のインバータユニットを構成するスイッチング
素子のオン抵抗やスイッチング速度の差に起因する偏磁
は防止することができないという問題があった。In the above-described conventional demagnetization prevention circuit of the output transformer of the parallel inverter, the modulation signal e
magnetic bias caused by the change of mismatch and the zero potential of the zero potential and zero potential of the carrier signal e r of s can be prevented, but the switching elements constituting each of the inverter unit on resistance and switching speed There has been a problem that the magnetization caused by the difference cannot be prevented.
【００１１】[0011]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、直流電源と、この直流電源からの直流電
力を交流電力に変換する複数のインバータユニットと、
前記各インバータユニットを構成するスイッチング素子
の制御信号を得る制御回路と、前記各インバータユニッ
トの出力側に設けられ、各々の二次側を直列に接続した
出力変圧器とからなり、この直列接続された変圧器の端
子間から交流出力を得るようにした並列インバータの出
力変圧器の偏磁防止回路において、前記各インバータユ
ニットに各々の出力電流を検出する出力電流検出器を設
け、かつ前記出力電流検出器の出力を入力して前記出力
電流の直流成分に対応するディジタル信号を送出する偏
磁検出回路と、このディジタル信号と変調信号としての
正弦波をキャリア信号としての三角波と比較して得たパ
ルス幅変調信号とを入力し、前記ディジタル信号に対応
させた前記パルス幅変調信号のエッジを変化させるダウ
ンカウンターとを設け、このダウンカウンターの出力を
前記スイッチング素子の制御信号とすることを特徴とす
るものである。In order to solve the above problems, the present invention provides a DC power supply, a plurality of inverter units for converting DC power from the DC power supply into AC power,
A control circuit for obtaining a control signal of a switching element constituting each of the inverter units, and an output transformer provided on the output side of each of the inverter units and having respective secondary sides connected in series, are connected in series. A depolarization prevention circuit for an output transformer of a parallel inverter configured to obtain an AC output from between terminals of the transformer, wherein each of the inverter units is provided with an output current detector for detecting each output current; and A demagnetization detection circuit that inputs the output of the detector and sends out a digital signal corresponding to the DC component of the output current, and obtains the digital signal and a sine wave as a modulation signal by comparing with a triangular wave as a carrier signal. A pulse width modulation signal, and a down counter for changing an edge of the pulse width modulation signal corresponding to the digital signal. Only, and is characterized in that the output of the down counter and the control signal of the switching element.
【００１２】[0012]
【作 用】従って、本発明は、各インバータユニットの
出力電流の直流成分に対応するディジタル信号に対応さ
せてパルス幅変調信号のエッジを変化させているので、
各インバータユニットに設けられた出力変圧器の電圧時
間積を各々均等にすることができる。According to the present invention, the edge of the pulse width modulation signal is changed in accordance with the digital signal corresponding to the DC component of the output current of each inverter unit.
The voltage-time products of the output transformers provided in the respective inverter units can be equalized.
【００１３】[0013]
【実施例】図１は、本発明の並列インバータの出力変圧
器の偏磁防止回路の回路図で、図４と同じ機能を有する
部分には同じ符号を付して以下の説明を省略する。FIG. 1 is a circuit diagram of a demagnetization preventing circuit of an output transformer of a parallel inverter according to the present invention. Portions having the same functions as in FIG. 4 are denoted by the same reference numerals, and the following description is omitted.
【００１４】本発明の特徴は、変換部３−１を有する第
１のインバータユニット１００に、その出力電流を検出
する出力電流検出器１６−１を、変換部３−２を有する
第２のインバータユニット２００に、その出力電流を検
出する出力電流検出器１６−２を設け、前記出力電流検
出器１６−１によって検出されたインバータユニット１
００の出力電流の対応値は偏磁検出回路１８−１に入力
され、前記出力電流検出器１６−２によって検出された
インバータユニット２００の出力電流の対応値は偏磁検
出回路１８−２に入力されるようにし、前記偏磁検出回
路１８−１からは前記インバータユニット１００の出力
電流の直流成分に対応するｎビットのディジタル信号が
送出され、前記偏磁検出回路１８−２からは前記インバ
ータユニット２００の出力電流の直流成分に対応するｎ
ビットのディジタル信号が送出されるように構成し、各
ディジタル信号がダウンカウンター１９−１1 ，１９−
２1 と１９−２1 ，１９−２2 とに入力されるように構
成されてなる。The present invention is characterized in that the first inverter unit 100 having the conversion unit 3-1 is provided with an output current detector 16-1 for detecting the output current of the first inverter unit 100 and the second inverter unit having the conversion unit 3-2. The unit 200 is provided with an output current detector 16-2 for detecting the output current, and the inverter unit 1 detected by the output current detector 16-1
The corresponding value of the output current of 00 is input to the bias detection circuit 18-1, and the corresponding value of the output current of the inverter unit 200 detected by the output current detector 16-2 is input to the bias detection circuit 18-2. An n-bit digital signal corresponding to the DC component of the output current of the inverter unit 100 is transmitted from the magnetic flux detection circuit 18-1. N corresponding to the DC component of the output current of 200
Configured as a digital signal bits are transmitted, the digital signal is down counter 19-1 1, 19
2 1 19-2 1, consisting configured to be inputted to the 19-2 2.
【００１５】前記偏磁検出回路１８−１，１８−２は、
図２に示した如く、出力電流の対応値を電圧時間積に変
換する積分回路１８−１Ａ，１８−２Ａと、前記積分回
路１８−１Ａ，１８−２Ａの出力を直接入力してその正
方向出力のみを通過させるフィルタ回路１８−１Ｃ1 ，
１８−２Ｃ1 と、前記積分回路１８−１Ａ，１８−２Ａ
の出力を反転回路１８−１Ｂ，１８−２Ｂを介して入力
してその負方向出力のみを通過させるフィルタ回路１８
−１Ｃ2 ，１８−２Ｃ2 と、前記フィルタ回路１８−１
Ｃ1 ，１８−２Ｃ1 の出力をディジタル変換するＡ／Ｄ
変換器１８−１Ｄ1 ，１８−２Ｄ1 と、前記フィルタ回
路１８−１Ｃ2 ，１８−２Ｃ2 の出力をディジタル変換
するＡ／Ｄ変換器１８−１Ｄ2 ，１８−２Ｄ2 とからな
り、前記Ａ／Ｄ変換器１８−１Ｄ1 ，１８−２Ｄ1 から
は正方向の直流成分に対応するｎビットのディジタル信
号が送出されてダウンカウンター１９−１1 ，１９−２
1に入力され、前記Ａ／Ｄ変換器１８−１Ｄ2 ，１８−
２Ｄ2 からは負方向の直流成分に対応するｎビットのデ
ィジタル信号が送出されてダウンカウンター１９−
１2 ，１９−２2 に入力される。The magnetic deflector detecting circuits 18-1 and 18-2 are:
As shown in FIG. 2, integrating circuits 18-1A and 18-2A for converting the corresponding value of the output current into a voltage-time product, and the outputs of the integrating circuits 18-1A and 18-2A are directly input to the positive direction. A filter circuit 18-1C 1 for passing only the output,
And 18-2c 1, wherein the integrating circuit 18-1a, 18-2a
The filter circuit 18 which inputs the output of the inverter through the inverting circuits 18-1B and 18-2B and passes only the negative output thereof
-1C 2 , 18-2C 2 and the filter circuit 18-1
C 1, A / D to digital conversion of the output of 18-2c 1
Converter 18-1D 1, and 18-2D 1, wherein the filter circuit 18-1C 2, A / D converter 18-1D 2 for digitally converting an output of 18-2c 2, consists 18-2D 2 Prefecture, wherein a / D converter 18-1D 1, n digital signal is sent down counter 19-1 1 bits corresponding to the positive direction of the DC component from 18-2D 1, 19-2
1 and the A / D converters 18-1D 2 , 18-
From 2D 2, an n-bit digital signal corresponding to a negative DC component is sent out, and the down counter 19-2.
1 2, is input to 19-2 2.
【００１６】前記ダウンカウンター１９−１1 ，１９−
２1 には比較器１１から送出されるパルス幅変調信号が
入力され、前記正方向の直流成分に対応するディジタル
信号に相当するだけそのエッジを変化させ、前記ダウン
カウンター１９−１2 ，１９−２2 には比較器１０から
送出されるパルス幅変調信号が入力され、前記負方向の
直流成分に対応するディジタル信号に相当するだけその
エッジを変化させ、前記ダウンカウンター１９−１1 ，
１９−２1 からは正方向の直流成分を打ち消し得るよう
なスイッチング素子Ｖ１１，Ｖ１２、スイッチング素子
Ｖ２１，Ｖ２２の制御信号が送出され、前記ダウンカウ
ンター１９−１2 ，１９−２2 からは負方向の直流成分
を打ち消し得るようなスイッチング素子Ｕ１１，Ｕ１
２、スイッチング素子Ｕ２１，Ｕ２２の制御信号が送出
される。なお、１７は前記ダウンカウンター１９−
１1 ，１９−２1 ，１９−１2 ，１９−２2 にクロック
パルスを送出するクロックパルス発生器である。In one embodiment of the invention, the down counter 19-1 1, 19
2 1 pulse width modulation signal sent from the comparator 11 is input to the only corresponding to a digital signal corresponding to the positive direction of the DC component changes its edge, the down counter 19-1 2, 19 the 2 2 is input pulse width modulated signal sent from the comparator 10, the only corresponding to negative digital signal corresponding to the DC component of changes its edge, the down counter 19-1 1,
19-2 1 switching element V11, V12 as may counteract the positive direction of the DC component, the control signal of the switching element V21, V22 is delivered, the down counter 19-1 2, negative direction from 19-2 2 Switching elements U11, U1 that can cancel the DC component of
2. Control signals for the switching elements U21 and U22 are transmitted. 17 is the down counter 19-
1 1, 19-2 1, 19-1 2, a clock pulse generator for delivering a clock pulse to 19-2 2.
【００１７】図３は、インバータユニット２００の出力
電流の正方向に直流成分が重畳してその出力変圧器５−
２が正方向に偏磁した場合のスイッチング素子Ｕ１２，
Ｕ２２，Ｖ１２，Ｖ２２の制御信号を示す図である。FIG. 3 shows an output transformer 5 in which a DC component is superimposed on the output current of the inverter unit 200 in the positive direction.
2, when the switching element U12 is polarized in the positive direction,
It is a figure which shows the control signal of U22, V12, and V22.
【００１８】すなわち、インバータユニット２００の出
力電流に正方向の直流成分が重畳すると、偏磁検出回路
１８−２中のＡ／Ｄ変換器１８−２Ｄ1 からダウンカウ
ンター１９−２1 に前記直流成分に対応するディジタル
信号が送出され、このディジタル信号に相当するだけス
イッチング素子Ｕ１２，Ｕ２２の制御信号のエッジを変
化させ、前記直流成分が正方向に増大するのを抑制す
る。[0018] That is, the positive direction of the DC component in the output current of the inverter unit 200 is superimposed, the DC from the A / D converter 18-2D 1 in output polarization磁検circuit 18-2 down counter 19-2 1 component Is transmitted, and the edge of the control signal of the switching elements U12 and U22 is changed by an amount corresponding to the digital signal, thereby suppressing the DC component from increasing in the positive direction.
【００１９】同様に、インバータユニット２００の出力
電流の負方向に直流成分が重畳してその出力変圧器５−
２が負方向に偏磁した場合は、偏磁検出回路１８−２中
のＡ／Ｄ変換器１８−２Ｄ2 からダウンカウンター１９
−２2 に前記直流成分に対応するディジタル信号が送出
され、このディジタル信号に相当するだけスイッチング
素子Ｖ１２，Ｖ２２の制御信号のエッジを変化させ、前
記直流成分が負方向に増大するのを抑制する。Similarly, a DC component is superimposed in the negative direction of the output current of inverter unit 200 and its output transformer 5-
2 If you magnetic bias in the negative direction, polarization磁検out down counter 19 from the A / D converter 18-2D 2 in the circuit 18-2
-2 2 digital signal corresponding to the DC component is delivered, this only corresponds to a digital signal by changing the edge of the control signal for the switching element V12, V22, restrain the said DC component is increased in the negative direction .
【００２０】[0020]
【発明の効果】上記したとおりであるから、本発明は、
並列インバータを構成する各インバータユニットに電流
検出器を設けてその出力電流の直流成分を検出し、ディ
ジタル的にこの直流成分を打ち消し得るようなスイッチ
ング素子の制御信号を作成しているので、各インバータ
ユニット間のスイッチング素子のオン抵抗やスイッチン
グ速度の差に起因する偏磁も防止することができる。As described above, the present invention provides:
Each inverter unit constituting the parallel inverter is provided with a current detector to detect the DC component of the output current and digitally create a switching element control signal that can cancel the DC component. Magnetization due to the difference in ON resistance and switching speed of the switching element between units can also be prevented.
【図１】本発明の並列インバータの出力変圧器の偏磁防
止回路の回路図である。FIG. 1 is a circuit diagram of an anti-magnetization circuit of an output transformer of a parallel inverter according to the present invention.
【図２】上記偏磁防止回路のブロック図である。FIG. 2 is a block diagram of the demagnetization prevention circuit.
【図３】上記偏磁防止回路の動作波形図である。FIG. 3 is an operation waveform diagram of the demagnetization prevention circuit.
【図４】従来の並列インバータの出力変圧器の偏磁防止
回路の回路図である。FIG. 4 is a circuit diagram of a conventional anti-magnetization circuit of an output transformer of a parallel inverter.
【図５】上記偏磁防止回路の動作波形図である。FIG. 5 is an operation waveform diagram of the demagnetization prevention circuit.
３−１，３−２ 主変換部 ５−１，５−２ 出力変圧器 ７ 変調信号発生器 ８ キャリア信号発生器 ９ 反転器 １０，１１ 比較器 １６−１，１６−２ 出力電流検出器 １７ クロックパルス発生器 １８−１，１８−２ 偏磁検出回路 １９−１，１９−２ ダウンカウンター 3-1, 3-2 Main converter 5-1, 5-2 Output transformer 7 Modulation signal generator 8 Carrier signal generator 9 Inverter 10, 11 Comparator 16-1, 16-2 Output current detector 17 Clock pulse generator 18-1, 18-2 Deflection detection circuit 19-1, 19-2 Down counter
Claims (1)
力を交流電力に変換する複数のインバータユニットと、
前記各インバータユニットを構成するスイッチング素子
の制御信号を得る制御回路と、前記各インバータユニッ
トの出力側に設けられ、各々の二次側を直列に接続した
出力変圧器とからなり、この直列接続された変圧器の端
子間から交流出力を得るようにした並列インバータの出
力変圧器の偏磁防止回路において、前記各インバータユ
ニットに各々の出力電流を検出する出力電流検出器を設
け、かつ前記出力電流検出器の出力を入力して前記出力
電流の直流成分に対応するディジタル信号を送出する偏
磁検出回路と、このディジタル信号と変調信号としての
正弦波をキャリア信号としての三角波と比較して得たパ
ルス幅変調信号とを入力し、前記ディジタル信号に対応
させて前記パルス幅変調信号のエッジを変化させるダウ
ンカウンターとを設け、このダウンカウンーの出力を前
記スイッチング素子の制御信号とすることを特徴とする
並列インバータの出力変圧器の偏磁防止回路。A DC power supply; a plurality of inverter units for converting DC power from the DC power supply into AC power;
A control circuit for obtaining a control signal of a switching element constituting each of the inverter units, and an output transformer provided on the output side of each of the inverter units and having respective secondary sides connected in series, are connected in series. A depolarization prevention circuit for an output transformer of a parallel inverter configured to obtain an AC output from between terminals of the transformer, wherein each of the inverter units is provided with an output current detector for detecting each output current; and A demagnetization detection circuit that inputs the output of the detector and sends out a digital signal corresponding to the DC component of the output current, and obtains the digital signal and a sine wave as a modulation signal by comparing with a triangular wave as a carrier signal. A pulse width modulation signal, and a down counter that changes an edge of the pulse width modulation signal in accordance with the digital signal. Only, magnetic deviation prevention circuit of the output transformer of the parallel inverter, characterized in that the output of the down counter over the control signal of the switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4353208A JP2720741B2 (en) | 1992-12-11 | 1992-12-11 | Demagnetization prevention circuit of output transformer of parallel inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4353208A JP2720741B2 (en) | 1992-12-11 | 1992-12-11 | Demagnetization prevention circuit of output transformer of parallel inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06189565A JPH06189565A (en) | 1994-07-08 |
| JP2720741B2 true JP2720741B2 (en) | 1998-03-04 |
Family
ID=18429295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4353208A Expired - Fee Related JP2720741B2 (en) | 1992-12-11 | 1992-12-11 | Demagnetization prevention circuit of output transformer of parallel inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720741B2 (en) |
-
1992
- 1992-12-11 JP JP4353208A patent/JP2720741B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06189565A (en) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399499A (en) | Bi-lateral four quadrant power converter | |
| US6385067B2 (en) | Analog/digital PWM control circuit of a winding | |
| EP1142106B1 (en) | Amplifier circuit | |
| EP0897213B1 (en) | Monitoring of current in an inductive load, PWM driven through a bridge stage | |
| US5099203A (en) | Power amplifier having multiple switched stages and method of operating same | |
| KR900004349B1 (en) | Dc component corrector for inverter output voltage | |
| US3913000A (en) | Two-phase solid state power converter | |
| KR19980025038A (en) | Switching audio amplifier | |
| NL8702471A (en) | CIRCUIT FOR DETECTING AN ASYMMETRY IN THE MAGNETIZATION CURRENT OF A MAGNETIC MODULATOR. | |
| WO1987004023A1 (en) | Emi reduction circuit | |
| US5307407A (en) | 20 Hz ring generator using high frequency PWM control | |
| EP0234936A2 (en) | AM radio transmitter | |
| US4240036A (en) | Linearized three-state switching amplifier | |
| US5852557A (en) | Switching converter utilizing dual switch outputs | |
| KR930007051A (en) | Voltage deviation compensation method and apparatus | |
| JP2720741B2 (en) | Demagnetization prevention circuit of output transformer of parallel inverter | |
| US4028633A (en) | Drive control to prevent simultaneous conduction in push-pull switching amplifier | |
| US9444439B2 (en) | Pulse generating circuit for audio-frequency amplifiers and regulated power supplies | |
| JPH09238481A (en) | Power converting equipment | |
| US4924226A (en) | Signal error compensation | |
| JP2632586B2 (en) | Container with lid | |
| JP3211944B2 (en) | Inverter device | |
| JPH0197174A (en) | Power converter | |
| JPH11243689A (en) | Pwm control circuit | |
| JP3074749B2 (en) | Power conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |