JP2718679B2 - Data transfer control device - Google Patents

Data transfer control device

Info

Publication number
JP2718679B2
JP2718679B2 JP62165328A JP16532887A JP2718679B2 JP 2718679 B2 JP2718679 B2 JP 2718679B2 JP 62165328 A JP62165328 A JP 62165328A JP 16532887 A JP16532887 A JP 16532887A JP 2718679 B2 JP2718679 B2 JP 2718679B2
Authority
JP
Japan
Prior art keywords
unit
storage unit
data
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62165328A
Other languages
Japanese (ja)
Other versions
JPS6410358A (en
Inventor
守二 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62165328A priority Critical patent/JP2718679B2/en
Publication of JPS6410358A publication Critical patent/JPS6410358A/en
Application granted granted Critical
Publication of JP2718679B2 publication Critical patent/JP2718679B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送制御技術に関し、特に、汎用電子
計算機システムなどにおける中央処理装置と磁気ディス
ク装置などの外部記憶装置との間のデータ転送に適用し
て効果のある技術に関するものである。 〔従来の技術〕 一般に、汎用電子計算機システムなどにおいては、動
作が高速な中央処理装置と比較的動作の遅い磁気ディス
ク装置との間におけるデータ転送の効率化を図るため、
磁気ディスク装置よりも動作の速い半導体メモリなどか
らなるキャッシュメモリを両者の間に介在させ、中央処
理装置から複数回にわたって出力されるデータなをど一
旦キャッシュメモリに書き込むことで中央処理装置側に
おける待ち時間を短縮するとともに、キャッシュメモリ
に格納されたデータは中央処理装置の動作とは独立に随
時磁気ディスク装置に一括して書き込まれるようにし
た、いわゆるライト・アフタ方式が知られている。 一方、磁気ディスク装置などにおいて長さの不定なデ
ータの格納方法の一つとして、記録単位であるレコード
を、本来のデータ部と、検索などの手掛りとなるキー部
と、該レコードの記憶媒体における格納位置、データ部
およびキー部の長さなどの管理情報が記録されたカウン
ト部とで構成するいわゆるカウント・キー・データ方式
(以下CKD方式と記す)があり、このCKD方式のレコード
に対して前記ライト・アウト方式を適用する場合、キャ
ッシュメモリにはレコードの数に対応する等しい数のカ
ウント部・キー部・データ部を格納する領域を設けるこ
とが一般的である。 なお、磁気ディスク装置におけるデータの更新技術な
どについては、たとえば特開昭60−250447号公報に開示
される技術がある。 〔発明が解決しようとする問題点〕 ところが、上記のように、キャッシュメモリに等しい
数のカウント部・キー部・データ部を格納する領域を設
ける方式では、中央処理装置から磁気ディスク装置側へ
のデータの書き込み動作において、キー部およびデータ
部のみを更新する場合でも、磁気ディスク装置における
書き込み位置およびデータ長などが記録されたカウント
部の情報を得るために、動作速度の遅い磁気ディスク装
置に対して中央処理装置から直接にアクセスする必要が
あり、中央処理装置と磁気ディスク装置との間における
単位時間当たりのデータ転送速度が低下するという問題
がある。 本発明の目的は、中央処理部の外部記憶部に対する直
接的なアクセスの頻度を低減させ、中央処理部と外部記
憶部との間における単位時間当たりのデータ転送速度を
向上させることが可能なデータ転送制御技術を提供する
ことにある。 〔問題点を解決するための手段〕 本発明は、中央処理部と、実データ部及び該実データ
に対する管理情報の組み合わせからなるレコードを複数
格納する外部記憶部と、この外部記憶部と前記中央処理
部との間に介設される中央記憶部と、前記外部記憶部と
前記中央処理部との間における前記レコードの授受を直
接に又は前記中間記憶部を介して行うよう制御すると共
に前記中間記憶部の動作を制御する制御部とを備えたデ
ータ転送制御装置であって、前記中間記憶部は、前記複
数のレコードのうちの一部のレコードの前記管理情報を
格納する第1の記憶領域と、前記複数のレコードのうち
の一部のレコードの前記実データを格納する第2の記憶
領域とを有し、前記制御部は最もアクセス時刻が古いレ
コードが新たなレコードと置換されるように制御すると
共に前記第1の記憶領域に格納される前記管理情報の数
が前記第2の領域に格納される前記実データの数よりも
多くなるように制御するものである。 〔作用〕 上記した手段によれば、中央処理部において操作され
るレコードの管理情報がキャッシュメモリに存在する確
率が大きくなるので、中央処理部の外部記憶部に対する
直接的なアクセスの頻度を低減させることができ、中央
処理部と外部記憶部との間における単位時間当たりのデ
ータ転送速度を向上させることが可能となる。 〔実施例〕 第1図(a)〜(c)および第2図(a)〜(c)は
本発明の一実施例であるデータ転送制御方式の動作を説
明する説明図であり、第3図はこのデータ転送制御方式
が適用される情報処理システムの要部を示すブロック図
である。 本実施例のデータ転送制御方式が適用される情報処理
システムは、たとえば汎用計算機などからなる中央処理
部1と、複数の磁気ディスク装置などからなる外部記憶
部2と、この外部記憶部2と中央処理部1との間に介設
される外部記憶制御部3とを備えている。 中央処理部1と外部記憶制御部3との間には、チャネ
ルインターフェイス4が設けられ、中央処理部1から送
出される指令およびデータなどは外部記憶制御部3に設
けられたチャネルインターフェイス制御部5に受信され
た後、信号路6を介してマイクロプロセッサ7に伝達さ
れるように構成されている。 さらにマイクロプロセッサ7には、信号路8,デバイス
インターフェイス制御部9,デバイスインターフェイス1
0,デバイス制御アダプタ11を介して外部記憶部2が接続
されている。 そして、マイクロプロセッサ7は、内部に設けられた
コントロール・ストアレジ7aに格納されたマイクロプロ
グラムに従って動作が制御されることにより、中央処理
部1からの指令に対する応答および外部記憶部2の制御
などを遂行するものである。 また、外部記憶制御部3においてチャネルインターフ
ェイス制御部5とデバイスインターフェイス制御部9と
の間には、信号路12および信号路13を介してデータ転送
制御部14が設けられ、さらにこのデータ転送制御部14お
よびチャネルインターフェイス制御部5の側の信号路12
には、信号路15および信号路16を介して半導体メモリな
どからなる中間記憶部17が接続されている。 データ転送制御部14および中間記憶部15は、それぞれ
信号路18および信号路19によってマイクロプロセッサ7
に接続されており、該マイクロプロセッサ7によってデ
ータ転送制御部14および中間記憶部17を制御することに
より、中央処理部1と外部記憶部2との間におけるデー
タの授受が、データ転送制御部14を介して直接的に、ま
たは中間記憶部17を介して間接的に行われるように構成
されている。 本実施例においては、外部記憶部2におけるデータの
格納は、前述のCKD方式で行われ、このCKD方式のデータ
を格納する中間記憶部17は、レコードを構成するカウン
ト部20(管理情報)が格納される第1の記憶領域17a
と、キー部21(実データ)およびデータ部22(実デー
タ)が格納される第2の記憶領域17bと、中間記憶部17
におけるこれらの管理情報であるディレクトリエントリ
23が保持されるディレクトリ領域17cとで構成されてい
る。 ここで、中間記憶部17におけるカウント部20,キー部2
1,データ部22は、たとえば外部記憶部2を構成する磁気
ディスクのトラック単位に複数個まとめて管理され、
(以下、このまとめて管理される単位をスロットと記
す)このスロットの各々について管理情報としてのディ
レクトリエントリ23が確保されるものである。 すなわち、第1図(a)に示されるように第1の記憶
領域17aに格納され、CXZで示される複数のカウント部20
において、添字Xは当該カウント部20が属するディレク
トリエントリ23の番号を表し、この添字Xが同一のカウ
ント部20は同一のスロットに属するとともに、添字Zは
同一のスロット内(トラック内)におけるレコード番号
を表している。 同様に第1図(b)に示されるように、第2の記憶領
域17bに格納された複数のキー部21およびデータ部22の
任意のKXZおよびDXZの添字Xは当該キー部21および当該
データ部22が属するディレクトリエントリ23の番号を表
し、添字Zは同一のスロット内(トラック内)における
レコード番号を表している。 また、個々のカウント部20のフィールドは、同図
(c)に示されるように、当該カウント部20によって識
別されるレコードが格納されるシリンダ番号Cおよびヘ
ッド番号H,レコード番号R,当該レコード番号を構成する
キー部21の長さKLおよびデータ部22の長さDL,当該レコ
ードが中間記憶部17において更新されたことを示す書き
込みレコードフラグWRなどで構成されている。 この場合、第1図(a)および(b)に示されてよう
に、中間記憶部17の第1の記憶領域17aにおけるカウン
ト部20のスロットの数は、第2の記憶領域17bにおける
キー部21およびデータ部22のスロットの数よりも多くな
るように制御される。 すなわち、第1の記憶領域17aおよび第2の記憶領域1
7bのスロットは1〜nまでは共通にされ、第1の記憶領
域17aのn+1〜mのスロットに対応する第2の記憶領
域17bのスロットは置換可能な領域として開放される。 また、本実施例では、マイクロプロセッサ7の内部に
設けられ図示しないレジスタなどに、第1の記憶領域17
aにおけるスロットの数と第2の記憶領域17bにおけるス
ロットの数との関係を示すパラメータを格納することに
より、該パラメータを変更するだけで第1記憶領域17a
および第2の記憶領域17bのスロットの数を所望の値に
設定することが可能にされている。 個々のディレクトリエントリ23は、第2図(a)に示
されるように、複数の外部記憶部2の一つを指定するデ
バイスアドレスDA,選択された一つの外部記憶部2にお
けるシリンダ番号C,ヘッド番号H,第1の記憶領域17aに
おける格納アドレスCA1,この格納アドレスCA1における
データが有効であることを示す有効フラグV1,第2の記
憶領域17bにおける格納アドレスCA2,この格納アドレスC
A2におけるデータが有効であることを示す有効フラグV
2,当該ディレクトリエントリ23によって管理される複数
のレコードの一部が、外部記憶部2からロードされた後
に中央処理部1の指令によって更新されたことを示す書
き込みフラグW,中間記憶部17における複数のディレクト
リエントリ23の相互をリスト構造で結ぶためのポインタ
LRUU,ポインタLRULなどで構成されている。 すなわち、本実施例では、中間記憶部17における複数
のスロットのアクセス順位および置換などを制御する方
式として、アクセスされた時刻が最も新しい順にスロッ
トを並べておき、個々のスロットを管理するディレクト
リエントリ23のポインタLRUUには直前の順位のディレク
トリエントリ23のアドレスを格納し、ポインタLRULには
直後の順位のディレクトリエントリ23のアドレスを格納
することにより、複数のディレクトリエントリ23がリス
ト構造をなしている。 そして、順位の最初のディレクトリエントリ23および
最後尾のディレクトリエントリ23のアドレスを上位レジ
スタ24および下位レジスタ25にそれぞれ格納することに
より、最後尾の(アクセスされた時刻が最も古い)スロ
ットが外部記憶部2から新たにロードされるデータと置
換されるように制御する、いわゆるLRU方式(リース・
リスントリ・ユーズド方式)が用いられるものである。 第2図(b)および(c)は、このLRU方式による新
しいディレクトリエントリ23が追加された場合の更新過
程を示したものである。すなわち、新しいディレクトリ
エントリ23がリストにLRUkとして追加されると、該ディ
レクトリエントリ23は最も新しいアクセスであることか
ら、最上位のLRU0と入れ換わり、LRUkが最上位レジスタ
24に格納されるとともに、LRU0以下の順位のディレクト
リエントリ23は順位が一つずつ下位にずれ、最後尾のLR
Umで示されるディレクトリエントリ23は削除される。 なお、第2図(b)および(c)ではLRUmが削除され
るように見られるが、実際には、追加されるLRUkをLRUm
と置換するとともに、LRU0〜LRU(m−1)のディレク
トリエントリ23ではポインタLRUU,ポインタLRULを更新
することで該LRUkの追加処理が遂行される。 また、最上位のLRU0以外のディレクトリエントリ23が
アクセスされる場合には、LRU0〜LRUmの各々に対応する
ディレクトリエントリ23のポインタLRUU,ポインタLRUL
が更新され、アクセスされたディレクトリエントリ23が
最上位に位置される。 以下、本実施例の作用について説明する。 まず、中央処理部1から中間記憶部17に書き込み指令
がなされると、マイクロプロセッサ7は第2図(a)に
示されるディレクトリエントリ23のデバイスアドレスD
A,シリンダ番号C,ヘッド番号Hに基づいてディレクトリ
領域17cを検索する。 この時、検索条件に該当するディレクトリエントリ23
がLRU0〜LRUnの間に存在する場合には、中央処理部1か
らの指令に基づいて第1の記憶領域17aおよび第2の記
憶領域17bの当該レコードに対応するカウント部20,キー
部21,データ部22が更新され、さらに第1図(c)で示
されるカウント部20のフィールドの書き込み更新フラグ
が“1"にセットされる。 さらに、更新されたレコードが属するスロットのディ
レクトリエントリ23は、最も最近にアクセスされたもの
としてリスト構造の最上位に位置されるように、ポイン
タLRUUおよびポインタLRULが更新されるとともに、書き
込みフラグWが“1"にセットされ、さらに最上位レジス
タ24は当該ディレクトリエントリ23を表示するように更
新される。 マイクロプロセッサ7は、随時、ディレクトリ領域17
cを参照し、書き込みフラグWが“1"にセットされたデ
ィレクトリエントリ23を発見すると当該ディレクトリエ
ントリ23が示すスロットに属するレコードを、中央処理
部1とは独立に、中間記憶部17から外部記憶部2に転送
して書き込むライト・アフタ動作を行う。 この時、第1図(c)に示される個々のレコードのカ
ウント部20の書き込みレコードフラグWRを参照し、該書
き込みレコードフラグWRが“1"にセットされているレコ
ードについてのみ外部記憶部2へ書き込みが実行され、
不要なレコードを書き込むことによる書き込み効率の低
下が回避される。 そして、外部記憶部2に対する所定の書き込み動作の
終了後はディレクトリエントリ23の書き込みフラグWお
よびカウント部の書き込みレコードフラグWRが“0"に更
新される。 一方、中央処理部1から書き込みが指令されたレコー
ドが、ディレクトリエントリ23のLRUn+1〜LRUmの範囲
に存在する場合には、マイクロプロセッサ7は第2の記
憶領域17bにキー部21およびデータ部22のためのスロッ
トを確保し、ディレクトリエントリ23のCA2のフィール
ドには第2の記憶領域17bにおけるスロットのアドレス
が格納され、さらに当該スロットが有効であることを示
すフラグV2が“1"にセットされるとともに、LRU方式に
よってリスト構造が更新され、当該ディレクトリエント
リ23が最も最近にアクセスされたものとして最上位レジ
スタ24に登録される。 また、こうして中間記憶部17に格納されたレコードは
上記の場合と同様に、中央処理部1の動作とは独立に、
随時、外部記憶部2に転送される。 さらに、中央処理部1から書き込みを指令されたレコ
ードが中間記憶部17に存在しない場合には、マイクロプ
ロセッサ7による中間記憶部17の検索後に、外部記憶部
2の格納位置を特定するため中央処理部1から外部記憶
部2が直接的にアクセスされるが、磁気ディスク装置な
どで構成される外部記憶部2は、ヘッド移動などの機械
的な動作を伴うためアクセスに要する時間が比較的長く
なる。 ここで、本実施例では、中間記憶部17における第1の
記憶領域17aにおけるカウント部20を格納するスロット
の数が第2の記憶領域17bにおけるキー部21およびデー
タ部22を格納するスロットの数よりもm−n個だけ多く
なるように制御されるため、中央処理部1からのレコー
ドの書き込みが指令される際に、当該レコードのカウン
ト部20が中間記憶部17に存在する確率が大きくなる。こ
のため、該中央処理部1が磁気ディスク装置などからな
り動作速度が比較的遅い外部記憶部2に対して直接的に
アクセスして目的のカウント部20を検索する頻度が低減
されるので、中央処理部1と外部記憶部2との間におけ
る単位時間当たりのデータ転送速度を向上させることが
できる。 なお、上記の説明では中間記憶部17におけるレコード
の管理単位を磁気ディスク装置などの外部記憶部2にお
けるトラック単位としているが、これに限定されるもの
ではなく、個々のレコード単位または数個のレコードを
一つのブロックとしてブロック単位に管理してもよいこ
とは言うまでもない。 [発明の効果] 以上説明したように、本発明によれば、中央処理部
と、管理情報および実データの組み合わせからなる複数
のレコードを格納する外部記憶部と、この外部記憶部と
前記中央処理部との間に介設される中間記憶部とを備
え、外部記憶部と中央処理部との間におけるレコードの
授受を直接にまたは中間記憶部を介して行うデータ転送
制御方式であって、中間記憶部は、レコードの管理情報
を格納する第1の記憶領域と、管理情報に対応する実デ
ータを格納する第2の記憶領域とを有し、第1の記憶領
域に格納される管理情報の数が第2の記憶領域に格納さ
れる実データの数よりも多くなるように制御するので、
中央処理部において操作されるレコードの管理情報がキ
ャッシュメモリに存在する確率が大きくなり、中央処理
部の動作速度の比較的低い外部記憶部に対する直接的な
アクセスの頻度を低減させることができ、中央処理部と
外部記憶部との間における単位時間当たりのデータ転送
速度を向上させることが可能となる。
Description: BACKGROUND OF THE INVENTION The present invention relates to a data transfer control technique, and more particularly to data transfer control between a central processing unit and an external storage device such as a magnetic disk device in a general-purpose computer system. It relates to technology that is effective when applied. [Prior Art] Generally, in general-purpose computer systems and the like, in order to improve the efficiency of data transfer between a central processing unit that operates at high speed and a magnetic disk device that operates relatively slowly,
A cache memory, such as a semiconductor memory, which operates faster than a magnetic disk device, is interposed between them, and data output multiple times from the central processing unit is temporarily written to the cache memory so that the central processing unit waits. A so-called write-after system has been known in which the time stored in the cache memory is shortened and the data stored in the cache memory is collectively written to the magnetic disk device at any time independently of the operation of the central processing unit. On the other hand, as one method of storing data of indefinite length in a magnetic disk device or the like, a record that is a recording unit is stored in an original data portion, a key portion serving as a clue for searching, and the like in a storage medium of the record. There is a so-called count key data system (hereinafter referred to as CKD system) composed of a storage portion, a data portion, and a count portion in which management information such as the length of a key portion is recorded. When the write-out method is applied, the cache memory is generally provided with an area for storing an equal number of count units, key units, and data units corresponding to the number of records. A technique for updating data in a magnetic disk device is disclosed in, for example, Japanese Patent Application Laid-Open No. 60-25047. [Problems to be Solved by the Invention] However, as described above, in the method of providing an equal number of areas for storing the count part, the key part, and the data part in the cache memory, the central processing unit sends the data to the magnetic disk device side. In the data write operation, even when only the key portion and the data portion are updated, in order to obtain information of the count portion in which the write position and the data length in the magnetic disk device are recorded, the magnetic disk device having a slow operation speed is required. Therefore, there is a problem that the data transfer speed per unit time between the central processing unit and the magnetic disk device is reduced. An object of the present invention is to reduce the frequency of direct access to the external storage unit of the central processing unit, and to improve the data transfer rate per unit time between the central processing unit and the external storage unit. An object of the present invention is to provide transfer control technology. [Means for Solving the Problems] The present invention provides a central processing unit, an external storage unit that stores a plurality of records each including a combination of an actual data unit and management information for the actual data, A central storage unit interposed between the external storage unit and the central processing unit; and controlling the transfer of the record between the external storage unit and the central processing unit directly or via the intermediate storage unit. A data transfer control device comprising: a control unit that controls an operation of a storage unit, wherein the intermediate storage unit stores the management information of some records of the plurality of records. And a second storage area for storing the actual data of some of the plurality of records, wherein the control unit replaces the record with the oldest access time with a new record. And the control is performed such that the number of the management information stored in the first storage area is larger than the number of the actual data stored in the second area. [Operation] According to the above-described means, the probability that the management information of the record operated in the central processing unit exists in the cache memory increases, so that the frequency of direct access to the external storage unit of the central processing unit is reduced. It is possible to improve the data transfer speed per unit time between the central processing unit and the external storage unit. Embodiment FIGS. 1A to 1C and FIGS. 2A to 2C are explanatory diagrams for explaining the operation of a data transfer control system according to an embodiment of the present invention. FIG. 1 is a block diagram showing a main part of an information processing system to which the data transfer control method is applied. The information processing system to which the data transfer control method of the present embodiment is applied includes, for example, a central processing unit 1 composed of a general-purpose computer, an external storage unit 2 composed of a plurality of magnetic disk devices, and the like. An external storage control unit 3 is provided between the control unit 1 and the processing unit 1. A channel interface 4 is provided between the central processing unit 1 and the external storage control unit 3, and commands and data transmitted from the central processing unit 1 are transmitted to the channel interface control unit 5 provided in the external storage control unit 3. , And then transmitted to the microprocessor 7 via the signal path 6. Further, the microprocessor 7 includes a signal path 8, a device interface control unit 9, a device interface 1
0, the external storage unit 2 is connected via the device control adapter 11. The operation of the microprocessor 7 is controlled in accordance with the microprogram stored in the control / store register 7a provided therein, so that the microprocessor 7 responds to commands from the central processing unit 1, controls the external storage unit 2, and the like. To accomplish. In the external storage control unit 3, a data transfer control unit 14 is provided between the channel interface control unit 5 and the device interface control unit 9 via a signal path 12 and a signal path 13. 14 and the signal path 12 on the channel interface control unit 5 side
Is connected to an intermediate storage unit 17 such as a semiconductor memory via a signal path 15 and a signal path 16. The data transfer control unit 14 and the intermediate storage unit 15 are connected to the microprocessor 7 by signal paths 18 and 19, respectively.
The microprocessor 7 controls the data transfer control unit 14 and the intermediate storage unit 17 so that the transfer of data between the central processing unit 1 and the external storage unit 2 is controlled by the data transfer control unit 14. Via the intermediate storage unit 17 directly. In the present embodiment, the storage of data in the external storage unit 2 is performed by the above-described CKD method, and the intermediate storage unit 17 that stores the data of the CKD method includes a count unit 20 (management information) that forms a record. First storage area 17a to be stored
A second storage area 17b in which a key section 21 (actual data) and a data section 22 (actual data) are stored;
Directory entry which is the management information of
And a directory area 17c in which 23 is stored. Here, the counting unit 20 and the key unit 2 in the intermediate storage unit 17
1, a plurality of data sections 22 are collectively managed for each track unit of the magnetic disk constituting the external storage section 2, for example.
(Hereinafter, a unit managed collectively is referred to as a slot.) A directory entry 23 as management information is secured for each of the slots. That is, as shown in FIG. 1A, a plurality of counting units 20 stored in the first storage area 17a and indicated by C XZ
, The subscript X represents the number of the directory entry 23 to which the count unit 20 belongs, the count unit 20 having the same subscript X belongs to the same slot, and the subscript Z represents the record number in the same slot (within the track). Is represented. Similarly, as shown in FIG. 1 (b), the subscripts X of arbitrary K XZ and D XZ of the plurality of key portions 21 and data portion 22 stored in the second storage area 17b are The number of the directory entry 23 to which the data section 22 belongs is shown, and the suffix Z represents the record number in the same slot (in the track). Also, as shown in FIG. 3C, the fields of the individual counting units 20 include a cylinder number C and a head number H, a record number R, and a corresponding record number in which the record identified by the counting unit 20 is stored. Are composed of the length KL of the key part 21 and the length DL of the data part 22, and a write record flag WR indicating that the record has been updated in the intermediate storage unit 17. In this case, as shown in FIGS. 1 (a) and 1 (b), the number of slots of the counting section 20 in the first storage area 17a of the intermediate storage section 17 is the same as that of the key section in the second storage area 17b. The number of slots is controlled to be greater than the number of slots of the data section 21 and the data section 22. That is, the first storage area 17a and the second storage area 1
The slot 7b is shared by 1 to n, and the slot of the second storage area 17b corresponding to the slot of n + 1 to m of the first storage area 17a is opened as a replaceable area. In the present embodiment, the first storage area 17 is stored in a register (not shown) provided inside the microprocessor 7.
By storing a parameter indicating the relationship between the number of slots in a and the number of slots in the second storage area 17b, the first storage area 17a can be changed simply by changing the parameter.
The number of slots in the second storage area 17b can be set to a desired value. As shown in FIG. 2A, each directory entry 23 includes a device address DA for specifying one of the plurality of external storage units 2, a cylinder number C in one selected external storage unit 2, Number H, storage address CA in first storage area 17a, valid flag V indicating that data at storage address CA1 is valid, storage address CA2 in second storage area 17b, and storage address C
Valid flag V indicating that the data in A2 is valid
2, a write flag W indicating that a part of the plurality of records managed by the directory entry 23 has been updated by a command from the central processing unit 1 after being loaded from the external storage unit 2, and a plurality of records in the intermediate storage unit 17 Pointer for connecting the directory entries 23 of each other in a list structure
It is composed of LRUU, pointer LRUL, etc. That is, in the present embodiment, as a method of controlling the access order and replacement of a plurality of slots in the intermediate storage unit 17, slots are arranged in the order of the latest access time, and the directory entry 23 for managing each slot is By storing the address of the immediately preceding directory entry 23 in the pointer LRUU and storing the address of the immediately following directory entry 23 in the pointer LRUL, the plurality of directory entries 23 form a list structure. Then, by storing the addresses of the first directory entry 23 and the last directory entry 23 in the order in the upper register 24 and the lower register 25, respectively, the last slot (the oldest accessed time) is stored in the external storage unit. So-called LRU method (lease and
(Listening used system). FIGS. 2B and 2C show an update process when a new directory entry 23 is added according to the LRU method. That is, when a new directory entry 23 is added to the list as an LRUk, since the directory entry 23 is the latest access, it is replaced with the highest LRU0, and the LRUk becomes the highest register.
24, and the directory entries 23 in the order of LRU0 or lower are shifted down by one order, and the last LR
The directory entry 23 indicated by Um is deleted. Although LRUm is seen to be deleted in FIGS. 2B and 2C, the LRUk to be added is actually
In addition, the pointer LRUU and the pointer LRUL are updated in the directory entries 23 of LRU0 to LRU (m-1), whereby the process of adding the LRUk is performed. When a directory entry 23 other than the highest LRU0 is accessed, the pointers LRUU and LRUL of the directory entry 23 corresponding to each of LRU0 to LRUm are accessed.
Is updated, and the accessed directory entry 23 is positioned at the top. Hereinafter, the operation of the present embodiment will be described. First, when a write command is issued from the central processing unit 1 to the intermediate storage unit 17, the microprocessor 7 sets the device address D of the directory entry 23 shown in FIG.
The directory area 17c is searched based on A, cylinder number C, and head number H. At this time, the directory entry 23 corresponding to the search condition
Is present between LRU0 and LRUn, the counting unit 20, the key unit 21, and the key unit 21 corresponding to the record in the first storage area 17a and the second storage area 17b based on the instruction from the central processing unit 1. The data section 22 is updated, and the write update flag of the field of the count section 20 shown in FIG. 1 (c) is set to "1". Further, the pointer LRUU and the pointer LRUL are updated so that the directory entry 23 of the slot to which the updated record belongs is positioned at the top of the list structure as the most recently accessed, and the write flag W is set. It is set to “1”, and the uppermost register 24 is updated to indicate the directory entry 23. The microprocessor 7 has a directory area 17 at any time.
When a directory entry 23 in which the write flag W is set to “1” is found with reference to c, the record belonging to the slot indicated by the directory entry 23 is stored in the external storage from the intermediate storage 17 independently of the central processing unit 1. A write-after operation is performed to transfer the data to the unit 2 and write the data. At this time, the write record flag WR of the count section 20 of each record shown in FIG. 1C is referred to, and only the record for which the write record flag WR is set to "1" is sent to the external storage section 2. Write is executed,
A decrease in write efficiency caused by writing unnecessary records is avoided. Then, after a predetermined write operation to the external storage unit 2 is completed, the write flag W of the directory entry 23 and the write record flag WR of the count unit are updated to “0”. On the other hand, when the record for which the write is instructed by the central processing unit 1 exists in the range of LRUn + 1 to LRUm of the directory entry 23, the microprocessor 7 stores the key unit 21 and the data unit 22 in the second storage area 17b. And the address of the slot in the second storage area 17b is stored in the CA2 field of the directory entry 23, and the flag V2 indicating that the slot is valid is set to "1". At the same time, the list structure is updated by the LRU method, and the directory entry 23 is registered in the highest-order register 24 as the most recently accessed one. The records thus stored in the intermediate storage unit 17 are independent of the operation of the central processing unit 1 as in the above case.
The data is transferred to the external storage unit 2 as needed. Further, when the record instructed to be written by the central processing unit 1 does not exist in the intermediate storage unit 17, after the microprocessor 7 searches the intermediate storage unit 17, the central processing unit specifies the storage position of the external storage unit 2. Although the external storage unit 2 is directly accessed from the unit 1, the external storage unit 2 composed of a magnetic disk device or the like involves a mechanical operation such as head movement, so that the access time is relatively long. . Here, in the present embodiment, the number of slots for storing the count section 20 in the first storage area 17a in the intermediate storage section 17 is the number of slots for storing the key section 21 and the data section 22 in the second storage area 17b. Is controlled so as to be mn more than the number of records, so that when a write of a record is instructed from the central processing unit 1, the probability that the count unit 20 of the record exists in the intermediate storage unit 17 increases. . For this reason, the frequency at which the central processing unit 1 is constituted by a magnetic disk device or the like and directly accesses the external storage unit 2 having a relatively low operation speed to search for the target counting unit 20 is reduced. The data transfer rate per unit time between the processing unit 1 and the external storage unit 2 can be improved. In the above description, the record management unit in the intermediate storage unit 17 is a track unit in the external storage unit 2 such as a magnetic disk device. However, the present invention is not limited to this. May be managed as one block in block units. [Effects of the Invention] As described above, according to the present invention, a central processing unit, an external storage unit that stores a plurality of records including a combination of management information and actual data, an external storage unit, and the central processing unit A data transfer control system comprising an intermediate storage unit interposed between the external storage unit and the central processing unit, wherein the transfer of records between the external storage unit and the central processing unit is performed directly or via the intermediate storage unit. The storage unit has a first storage area for storing management information of a record and a second storage area for storing actual data corresponding to the management information. Since the number is controlled so as to be larger than the number of actual data stored in the second storage area,
The probability that the management information of the record operated in the central processing unit exists in the cache memory increases, and the frequency of direct access to the external storage unit whose operation speed of the central processing unit is relatively low can be reduced. It is possible to improve the data transfer rate per unit time between the processing unit and the external storage unit.

【図面の簡単な説明】 第1図(a)〜(c)は本発明の一実施例であるデータ
転送制御方式の動作を説明する説明図、 第2図(a)〜(c)は同じく本発明の一実施例である
データ転送制御方式の動作を説明する説明図、 第3図は本発明の一実施例であるデータ転送制御方式が
適用される情報処理システムの要部を示すブロック図で
ある。 1……中央処理部、2……外部記憶部、3……外部記憶
制御部、4……チャネルインターフェイス、5……チャ
ネルインターフェイス制御部、6……信号路、7……マ
イクロプロセッサ、7a……コントロール・ストアレジ、
8……信号路、9……デバイスインターフェイス制御
部、10……デバイスインターフェイス、11……デバイス
制御アダプタ、12,13……信号路、14……データ転送制
御部、15,16……信号路、17……中間記憶部、17a……第
1の記憶領域、17b……第2の記憶領域、17c……ディレ
クトリ領域、18,19……信号路、20……カウント部(管
理情報)、21……キー部(実データ)、22……データ部
(実データ)、23……ディレクトリエントリ、24……最
上位レジスタ、25……最下位レジスタ、C……シリンダ
番号、H……ヘッド番号、R……レコード番号、KL……
キー部の長さ、DL……データ部の長さ、WR……書き込み
レコードフラグ、DA……デバイスアドレス、CA1……第
1の記憶領域17aにおける格納アドレス、V1……格納ア
ドレスCA1におけるデータが有効であることを示す有効
フラグ、CA2……第2の記憶領域17bにおける格納アドレ
ス、V2……格納アドレスCA2におけるデータが有効であ
ることを示す有効フラグ、W……書き込みフラグ、LRU
U,LRUL……ポインタ。
BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 (a) to 1 (c) are explanatory diagrams for explaining the operation of a data transfer control system according to an embodiment of the present invention, and FIGS. 2 (a) to 2 (c) are the same. FIG. 3 is an explanatory diagram for explaining the operation of a data transfer control system according to one embodiment of the present invention; FIG. It is. 1 Central processing unit 2, External storage unit 3, External storage control unit 4, Channel interface 5, Channel interface control unit 6, Signal path 7, Microprocessor 7a … Control store cash register,
8 signal path, 9 device interface control unit, 10 device interface, 11 device control adapter, 12, 13 signal path, 14 data transfer control unit, 15, 16 signal path , 17... Intermediate storage section, 17a... First storage area, 17b... Second storage area, 17c... Directory area, 18, 19... Signal path, 20. 21 key part (actual data), 22 data part (actual data), 23 directory entry, 24 top register, 25 bottom register, C cylinder number, H head Number, R …… Record number, KL ……
The length of the key portion, DL ... the length of the data portion, WR ... the write record flag, DA ... the device address, CA1 ... the storage address in the first storage area 17a, V1 ... the data in the storage address CA1 , A valid flag indicating that the data at the storage address CA2 is valid, a valid flag indicating that the data at the storage address CA2 is valid, a write flag, LRU
U, LRUL ... pointer.

Claims (1)

(57)【特許請求の範囲】 1.中央処理部と、実データ及び該実データに対する管
理情報の組み合わせからなるレコードを複数格納する外
部記憶部と、この外部記憶部と前記中央処理部との間に
介設される中間記憶部と、前記外部記憶部と前記中央処
理部との間における前記レコードの授受を直接に又は前
記中間記憶部を介して行うよう制御すると共に前記中間
記憶部の動作を制御する制御部とを備えたデータ転送制
御装置であって、 前記中間記憶部は、前記複数のレコードのうちの一部の
レコードの前記管理情報を格納する第1の記憶領域と、
前記複数のレコードのうちの一部のレコードの前記実デ
ータを格納する第2の記憶領域とを有し、前記制御部
は、最もアクセス時刻が古いレコードが新たなレコード
と置換されるように制御すると共に前記第1の記憶領域
に格納される前記管理情報の数が前記第2の領域に格納
される前記実データの数よりも多くなるように制御する
ことを特徴とするデータ転送制御装置。 2.前記外部記憶部及び前記中間記憶部がそれぞれ磁気
ディスク装置及びキャシュメモリであり、前記管理情報
は、該磁気ディスク装置におけるカウント・キー・デー
タ記録方式のカウント部であることを特徴とする特許請
求の範囲第1項記載のデータ転送制御装置。
(57) [Claims] A central processing unit, an external storage unit that stores a plurality of records each including a combination of real data and management information for the real data, an intermediate storage unit that is provided between the external storage unit and the central processing unit, A data transfer comprising: a control unit that controls transfer of the record between the external storage unit and the central processing unit directly or via the intermediate storage unit and that controls an operation of the intermediate storage unit. The control device, wherein the intermediate storage unit is a first storage area that stores the management information of some of the plurality of records,
A second storage area for storing the actual data of some of the plurality of records, wherein the control unit controls the record having the oldest access time to be replaced with a new record. A data transfer control device for controlling the number of the management information stored in the first storage area to be larger than the number of the actual data stored in the second area. 2. 2. The method according to claim 1, wherein the external storage unit and the intermediate storage unit are a magnetic disk device and a cache memory, respectively, and the management information is a count unit of a count key data recording method in the magnetic disk device. 2. The data transfer control device according to claim 1, wherein:
JP62165328A 1987-07-03 1987-07-03 Data transfer control device Expired - Lifetime JP2718679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62165328A JP2718679B2 (en) 1987-07-03 1987-07-03 Data transfer control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62165328A JP2718679B2 (en) 1987-07-03 1987-07-03 Data transfer control device

Publications (2)

Publication Number Publication Date
JPS6410358A JPS6410358A (en) 1989-01-13
JP2718679B2 true JP2718679B2 (en) 1998-02-25

Family

ID=15810245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62165328A Expired - Lifetime JP2718679B2 (en) 1987-07-03 1987-07-03 Data transfer control device

Country Status (1)

Country Link
JP (1) JP2718679B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841598A (en) * 1994-10-28 1998-11-24 Olympus Optical Co., Ltd. Information recording/reproducing apparatus and data processing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122162A (en) * 1984-07-06 1986-01-30 松下冷機株式会社 Outdoor-side heat exchanger for heat pump type air conditioner
JPS61229141A (en) * 1985-04-04 1986-10-13 Mitsubishi Electric Corp System for controlling disk cache device
JPS6222162A (en) * 1985-07-23 1987-01-30 Alps Electric Co Ltd Disk cash control system

Also Published As

Publication number Publication date
JPS6410358A (en) 1989-01-13

Similar Documents

Publication Publication Date Title
US4575827A (en) Self-archiving data recording
US5530829A (en) Track and record mode caching scheme for a storage system employing a scatter index table with pointer and a track directory
KR20020064357A (en) Buffer management system for managing the transfer of data into and out of a buffer in a disc drive
CN100403279C (en) Data area managing method in information recording medium and information processor employing data area managing method
US6330655B1 (en) Digital data storage subsystem including directory for efficiently providing formatting information for stored records
US5900009A (en) System and method for accessing records in a cache slot which are associated with a current owner storage element or at least one previous owner storage element
JP2001195197A (en) Digital data sub-system including directory to efficiently provide format information about stored record
JP2718679B2 (en) Data transfer control device
US6360296B1 (en) Disk control apparatus
JP2985385B2 (en) Image data retrieval system
JP3335919B2 (en) Disk cache controller
JP2608093B2 (en) Data management device
JP2854668B2 (en) Disk cache control method
JP2580998B2 (en) Storage controller
JPH0991195A (en) Block memory management device
JPH02158986A (en) Disk controller
JPH0612328A (en) Method for storing data in cache memory
JPH03263244A (en) Cache memory data write back system
JPS63280356A (en) Buffer management system for virtual disk device
JPH10232838A (en) Disk storage system
JPH03201045A (en) Data control system
JPH08185272A (en) Magnetic disk device with disk cache
JPS62180567A (en) Method of high speed data transferring to auxiliary memory
JPH08272690A (en) Control method for disk cache
JPH05314008A (en) Information processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 10