JP2715887B2 - Crosstalk analysis method - Google Patents

Crosstalk analysis method

Info

Publication number
JP2715887B2
JP2715887B2 JP5344771A JP34477193A JP2715887B2 JP 2715887 B2 JP2715887 B2 JP 2715887B2 JP 5344771 A JP5344771 A JP 5344771A JP 34477193 A JP34477193 A JP 34477193A JP 2715887 B2 JP2715887 B2 JP 2715887B2
Authority
JP
Japan
Prior art keywords
wiring
crosstalk
calculated
pair
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5344771A
Other languages
Japanese (ja)
Other versions
JPH07182405A (en
Inventor
敏行 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5344771A priority Critical patent/JP2715887B2/en
Publication of JPH07182405A publication Critical patent/JPH07182405A/en
Application granted granted Critical
Publication of JP2715887B2 publication Critical patent/JP2715887B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は回路基板のクロストーク
解析方法に関し、特に高速に演算可能な回路基板のクロ
ストーク解析方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of analyzing crosstalk of a circuit board, and more particularly to a method of analyzing crosstalk of a circuit board which can be operated at high speed.

【0002】[0002]

【従来の技術】近時、プリント基板等の実装回路基板に
おいては、高密度化、高速化に伴い、信号遅延時間、信
号の反射、クロストーク等のノイズの問題が重要になっ
てきた。
2. Description of the Related Art Recently, noises such as signal delay time, signal reflection, crosstalk, etc. have become more important in a mounted circuit board such as a printed circuit board as the density and speed have increased.

【0003】これらのノイズ対応策の一つとして、複数
のチップを用いて一つのモジュールを形成する技術であ
るマルチチップモジュール(MCM)がある。
[0003] As one of these noise countermeasures, there is a multi-chip module (MCM) which is a technique for forming one module using a plurality of chips.

【0004】また、 別の方法として、設計にシミュレ
ーションを活用する方法が有り、伝送線路を有限要素法
(FEM)あるいは境界要素法(BEM)を用いて解析
することにより、特性インピーダンス、クロストーク等
を求め、これらの値により判断して設計を行う方法であ
る。
[0004] As another method, there is a method of utilizing a simulation for design. By analyzing a transmission line using a finite element method (FEM) or a boundary element method (BEM), characteristic impedance, crosstalk, and the like are obtained. Is determined, and a design is made based on these values.

【0005】例えば、文献(松井他「プリント版の電気
特性シミュレータ」NTT R&Dvol.38 n
o.10(1989)pp1211−1220)には、
シミュレーションに基づく設計法の典型的な従来技術の
一例が開示されている。
[0005] For example, in the literature (Matsui et al., “Electric Characteristics Simulator for Printed Plates,” NTT R & D vol. 38n
o. 10 (1989) pp 1211-1220)
A typical prior art example of a simulation-based design method is disclosed.

【0006】上記した従来技術を用いた設計CADで
は、特性インピーダンス、クロストーク等の解析に際し
て、まず有限要素法(FEM)、境界要素法(BEM)
等を用いて配線間容量を求め、次にTEM(横波の電磁
波モード)近似を用いてこれらの値から特性インピーダ
ンス、クロストーク等を求め、設計を行っていた。
In the design CAD using the above-described conventional technology, when analyzing characteristic impedance, crosstalk, etc., first, a finite element method (FEM) and a boundary element method (BEM)
And the like, and then the characteristic impedance, crosstalk, and the like are determined from these values by using TEM (transverse electromagnetic wave mode) approximation to perform the design.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来技術の設計CADソフトウェアを用いて解析を行
なう場合、下記記載の問題点がある。
However, when the analysis is performed using the above-mentioned conventional design CAD software, there are the following problems.

【0008】(1)有限要素法(FEM)での解析で
は、精度10%以下にするためには、少なくとも100
以上の節点数が必要とされる。このためには50MIP
S(Million Instruction Per Second)程度の高速
なEWS(エンジニアリング・ワークステーション)を
用いても、6秒以上の解析時間を要する。また、境界要
素法(BEM)を用いてもほぼ同様の解析時間を要す
る。
(1) In the analysis by the finite element method (FEM), at least 100%
The above number of nodes is required. For this, 50MIP
Even when a high-speed EWS (Engineering Workstation) of about S (Million Instruction Per Second) is used, analysis time of 6 seconds or more is required. Further, even if the boundary element method (BEM) is used, almost the same analysis time is required.

【0009】(2)クロストーク解析の場合、各ネット
対(「ペアネット」という)に対し解析を行う必要があ
り、このためN本のネットではN×(N−1)/2回の
解析が必要とされる。従って、例えば400本のネット
についてクロストーク解析を行う場合、高速処理装置を
用いても約1日以上の計算時間がかかる。
(2) In the case of crosstalk analysis, it is necessary to perform an analysis for each pair of nets (referred to as a “pair net”). Therefore, for N nets, N × (N−1) / 2 analyzes are performed. Is required. Therefore, when performing a crosstalk analysis on, for example, 400 nets, it takes about one day or more of calculation time even if a high-speed processing device is used.

【0010】以上のことから従来技術を用いたクロスト
ーク解析を実際の設計に適用することは実用上不可能で
あった。
From the above, it is practically impossible to apply the crosstalk analysis using the conventional technique to an actual design.

【0011】従って、本発明の目的は、前記問題点を解
消し、有限要素法(FEM)及びTEM近似を用いたク
ロストーク解析において各種配線パラメータに基づき解
析対象のネット対の数を抽出し、高速演算の可能なクロ
ストーク解析方法を提供することにある。
Accordingly, an object of the present invention is to solve the above problems and to extract the number of pairs of nets to be analyzed based on various wiring parameters in crosstalk analysis using a finite element method (FEM) and TEM approximation. An object of the present invention is to provide a crosstalk analysis method capable of high-speed operation.

【0012】[0012]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、回路基板の設計に用いる配線設計CAD
ソフトウェアにおいて、前記回路基板のレイアウト設計
データから第1のペアネット群を抽出し、前記第1のペ
アネット群を構成するペアネットのうち配線間隔の最小
値Sminが予め定められた配線間隔の限界値Sc以下の
第2のペアネット群を抽出し、前記第2のペアネット群
を構成するペアネットの配線に対し第1の分割を行い、
前記第1の分割で得られた各部での配線間隔をS、配線
幅をW、配線長をLとして前記第1の分割に対して各部
の和を求めることにより配線アスペクト比(X=ΣL/
(S+W))を求め、該配線アスペクト比が予め定めら
れた配線アスペクト比の限界値Xcより大きい値の第3
のペアネット群を抽出し、前記第3のペアネット群を構
成するペアネットの配線に対し第2の分割を行い、前記
第2の分割で得られた各部のペアネットの配線について
同一方向及び逆方向電流モードの特性インピーダンスZ
ne,Znoを算出し、該同一方向及び逆方向電流モー
ドの特性インピーダンスを用いて算出されたクロストー
クの近似値Crが予め定められたクロストークの近似値
の限界値Cr0以上である第4のペアネット群を抽出
し、前記第4のペアネット群を構成する各ペアネットに
対して有限要素法(FEM)を用いて容量を計算し、T
EM近似により算出したクロストーク解析値を用いて配
線間のクロストークを判定することを特徴とするクロス
トーク解析方法を提供する。
In order to achieve the above object, the present invention provides a wiring design CAD used for designing a circuit board.
In software, a first pair net group is extracted from the layout design data of the circuit board, and a minimum value Smin of the wiring interval among the pair nets constituting the first pair net group is a predetermined wiring interval limit. A second pair net group having a value Sc or less is extracted, and a first division is performed on the wiring of the pair nets constituting the second pair net group,
The wiring aspect ratio (X = ΣL / L) is obtained by obtaining the sum of each part for the first division, where S is the wiring interval, W is the wiring width, and L is the wiring length in each part obtained in the first division.
(S + W)), and the third wiring aspect ratio having a value larger than a predetermined wiring aspect ratio limit value Xc is determined.
Is extracted, and a second division is performed on the wiring of the paired nets constituting the third paired netting. The wirings of the paired nets of the respective parts obtained by the second division are in the same direction and Reverse current mode characteristic impedance Z
ne, Zno is calculated, and the approximate value Cr of the crosstalk calculated using the characteristic impedance in the same direction and the reverse current mode is equal to or greater than a predetermined limit value Cr0 of the approximate value of the crosstalk. A paired net group is extracted, and the capacity of each paired net constituting the fourth paired net group is calculated using the finite element method (FEM).
A crosstalk analysis method characterized by determining crosstalk between wirings using a crosstalk analysis value calculated by EM approximation.

【0013】[0013]

【発明の概要】本発明に係る配線設計CADソフトウェ
アは、下記に示すクロストーク解析機能を有する。
SUMMARY OF THE INVENTION The wiring design CAD software according to the present invention has the following crosstalk analysis function.

【0014】(ステップ1)レイアウト設計データから
1組のペアネットを抽出し、そのネット対での配線間隔
の最小値Sminを抽出する。次にSminが予め定められた
一定値Sc以上であれば最初に戻り新たなペアネットを
抽出し、SminがSc以下であれば次のステップ2を実
施する。
(Step 1) One pair net is extracted from the layout design data, and the minimum value Smin of the wiring interval in the net pair is extracted. Next, if Smin is equal to or greater than a predetermined constant value Sc, the process returns to the beginning to extract a new pair net, and if Smin is equal to or less than Sc, the next step 2 is performed.

【0015】(ステップ2)次に、ペアネットを構成す
る配線を幾つかの部分に分割し、各部での配線間隔を
S、配線幅をW、配線長をLとした場合に、配線アスペ
クト比Xを次式(5)にて計算する。 X=ΣL/(S+W) …(5)
(Step 2) Next, when the wiring constituting the paired net is divided into several parts, and the wiring spacing at each part is S, the wiring width is W, and the wiring length is L, the wiring aspect ratio X is calculated by the following equation (5). X = ΣL / (S + W) (5)

【0016】ここに、Σは各部分での和である。ペアネ
ットの中で配線アスペクト比Xが一定値Xcより大きい
場合、次のステップ3を実施する。またXがXc以下で
あれば新たなペアネットを抽出し最初から実行する。な
お、配線の分割とは、ネット対を構成する2本の配線が
部分毎に幅又は間隔が異っている場合にそれぞれの領域
毎に分割することをいう。
Here, Σ is the sum of each part. If the wiring aspect ratio X is larger than the fixed value Xc in the pair net, the next step 3 is performed. If X is equal to or smaller than Xc, a new pair net is extracted and executed from the beginning. Note that the division of the wiring means that the two wirings forming the net pair are divided into each area when the width or the interval is different in each part.

【0017】(ステップ3)次に、ペアネットを構成す
る配線の各部での配線幅をw、配線間隔をs、層間膜厚
をh、配線膜厚をt、配線長をl、層間膜の比誘電率を
εreとし、後に説明する式(7)から式(10)を用
いてクロストークの近似値Crを求める。
(Step 3) Next, the wiring width at each part of the wiring constituting the paired net is w, the wiring interval is s, the interlayer film thickness is h, the wiring film thickness is t, the wiring length is 1, the wiring length is 1, The relative permittivity is assumed to be εre, and an approximate value Cr of the crosstalk is obtained from Expressions (7) to (10) described later.

【0018】クロストークの近似値Crが一定値Cr0
以上の場合には次のステップ4を実行する。またCrが
Cr0以下の場合は、新しいペアネットを抽出し、最初
から実行する。
The approximate value Cr of the crosstalk is a constant value Cr0.
In the above case, the next step 4 is executed. If Cr is less than Cr0, a new pair net is extracted and executed from the beginning.

【0019】(ステップ4)次に、各ペアネットに対し
てFEMを用いて容量計算を行う。そして、容量の計算
結果からTEM近似を用いてクロストークを計算する。
(Step 4) Next, capacity calculation is performed for each pair net using FEM. Then, the crosstalk is calculated from the calculation result of the capacitance by using the TEM approximation.

【0020】[0020]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】本発明の実施例であるプリント基板設計方
法について説明する。図1にプリント基板の設計フロー
を示す。
A printed circuit board design method according to an embodiment of the present invention will be described. FIG. 1 shows a design flow of a printed circuit board.

【0022】プリント基板の設計では、図1に示すよう
に、まず回路設計を行い(100)、その結果からネッ
トリストを抽出する(110)。
In designing a printed circuit board, as shown in FIG. 1, first, a circuit is designed (100), and a net list is extracted from the result (110).

【0023】次にネットリストを考慮したプリント基板
上のLSIチップの配置設計をする(120)。
Next, the layout of the LSI chip on the printed circuit board is designed in consideration of the netlist (120).

【0024】次にネットリストに従いプリント基板上の
配線を自動または主動で設計する(130のレイアウト
設計)。
Next, the wiring on the printed circuit board is automatically or manually designed according to the netlist (layout design of 130).

【0025】次にこのようにして設計したレイアウトデ
ータから1組のネット対を抽出する。そして、このネッ
ト対の配線間でのクロストークを解析し(140)、許
容基準以下であれば次のペアネットを抽出し、基準値以
上であれば再設計を行う。
Next, one net pair is extracted from the layout data designed as described above. Then, the crosstalk between the wirings of this net pair is analyzed (140), and the next paired net is extracted if it is below the allowable criterion, and redesigned if it is above the criterion value.

【0026】上述したプリント基板設計に対する本実施
例のクロストーク解析部分を、図2を参照してより詳細
に説明する。図2は、図1のクロストーク解析部分(1
40)の処理手順を詳細に記述したフローチャートであ
る。
The crosstalk analysis portion of this embodiment for the above-described printed circuit board design will be described in more detail with reference to FIG. FIG. 2 is a crosstalk analysis part (1) of FIG.
40 is a flowchart in which the processing procedure of (40) is described in detail;

【0027】図2に示すように、クロストーク解析部分
は4つのステップから構成されている。以下ステップ毎
に説明する。
As shown in FIG. 2, the crosstalk analysis part is composed of four steps. Hereinafter, each step will be described.

【0028】(ステップ1)まずレイアウト設計データ
から1組のペアネットを抽出し、そのペアネットでの配
線間隔の最小値Sminを算出する(210)。
(Step 1) First, one set of pair nets is extracted from the layout design data, and the minimum value Smin of the wiring interval in the pair nets is calculated (210).

【0029】次に最小値Sminが予め定められた一定値
Sc以上であれば最初に戻り、新たなペアネットを抽出
する。最小値SminがSc以下であれば、次のステップ
2を実行する。本実施例ではScの値として100μm
が設定されている。
Next, if the minimum value Smin is equal to or larger than the predetermined constant value Sc, the process returns to the beginning and a new pair net is extracted. If the minimum value Smin is equal to or smaller than Sc, the next step 2 is executed. In this embodiment, the value of Sc is 100 μm
Is set.

【0030】(ステップ2)次に、ネット対を構成する
配線を幾つかの部分に分割し、各部での配線間隔をS、
配線幅をW、配線長をLとした場合に次式により配線ア
スペクト比Xを計算する(220)。 X=ΣL/(S+W) …(6)
(Step 2) Next, the wiring constituting the net pair is divided into several parts, and the wiring intervals at each part are S,
When the wiring width is W and the wiring length is L, the wiring aspect ratio X is calculated by the following equation (220). X = ΣL / (S + W) (6)

【0031】ここに、Σは各部分での和である。その中
でXが予め定められた一定値Xcより大きい場合、次の
ステップ3を実行する。またXがXc以下であれば、新
たなペアネットを抽出し最初から実行する。本実施例で
はXcとして2×103を用いた。
Here, Σ is the sum of each part. If X is larger than the predetermined value Xc, the next step 3 is executed. If X is equal to or smaller than Xc, a new pair net is extracted and executed from the beginning. In this embodiment, 2 × 10 3 is used as Xc.

【0032】(ステップ3)次に、ペアネットを構成す
る配線の各部での配線幅をw、配線間隔をs、層間膜厚
をh、配線膜厚をt、配線長をlとし、層間膜の比誘電
率をεre、入力パルスの立ち上がり時間をtrとし、
次の式(7)から式(10)を用いてクロストークの近
似値Crを求める(230)。
(Step 3) Next, the wiring width at each part of the wiring constituting the paired net is w, the wiring interval is s, the interlayer thickness is h, the wiring thickness is t, and the wiring length is l. Εre, the rise time of the input pulse is tr,
The approximate value Cr of the crosstalk is obtained from the following equation (7) using equation (10) (230).

【0033】なお、式(9)のZneは2本の配線(マ
イクロストリップ線路)に同一方向の電流が流れるモー
ド(「イーブンモード」という)の特性インピーダンス
の近似式であり、式(10)のZnoは2本の配線に互
いに逆方向の電流が流れるモード(「オッドモード」と
いう)の特性インピーダンスの近似式である。
Zne in equation (9) is an approximate expression of the characteristic impedance of a mode in which current flows in the same direction through two wires (microstrip lines) (referred to as “even mode”). Zno is an approximate expression of the characteristic impedance in a mode in which currents in opposite directions flow through two wires (referred to as “odd mode”).

【0034】[0034]

【数2】 (Equation 2)

【0035】クロストーク近似値Crが予め定められた
一定値Cr0以上の場合には、次のステップ4を実行す
る。またクロストーク近似値CrがCr0以下の場合に
は、新しいペアネットを抽出し最初から実行する。本実
施例では、Cr0の値として2.5%とした。
If the crosstalk approximate value Cr is equal to or greater than a predetermined fixed value Cr0, the next step 4 is executed. If the crosstalk approximate value Cr is equal to or less than Cr0, a new pair net is extracted and executed from the beginning. In this embodiment, the value of Cr0 is set to 2.5%.

【0036】(ステップ4)次に、各ペアネットに対し
て有限要素法(FEM)を用いて容量計算を行う(24
0)。
(Step 4) Next, the capacity is calculated for each pair net using the finite element method (FEM) (24).
0).

【0037】図3を参照して容量計算について以下に詳
述する。図3は、ネット対を構成する配線の断面の説明
図を示している。図3に示すように、配線構造は、第1
の配線301、第2の配線302、グランド電極30
3、及び層間絶縁膜304から構成されている。
The calculation of the capacity will be described below in detail with reference to FIG. FIG. 3 is an explanatory diagram of a cross section of a wiring forming a net pair. As shown in FIG.
Wiring 301, second wiring 302, ground electrode 30
3 and an interlayer insulating film 304.

【0038】各配線の間の容量を有限要素法(FEM)
を用いて解析する。まず図3に示す解析領域をいくつか
の要素にメッシュ分割する。次に要素の方程式を連立す
ることによりマトリクス式を組み立て、境界条件として
各配線に電位を与え、電位分布を解析した。解析結果か
ら各電極の電荷分布を求め、配線間の2次元容量Cij
を計算する。
The capacitance between each wiring is determined by the finite element method (FEM).
Analyze using. First, the analysis region shown in FIG. 3 is mesh-divided into several elements. Next, a matrix equation was assembled by simultaneously combining the element equations, a potential was applied to each wiring as a boundary condition, and the potential distribution was analyzed. The charge distribution of each electrode is obtained from the analysis result, and the two-dimensional capacitance Cij between the wirings is obtained.
Is calculated.

【0039】次にTEM近似によりインダクタンス{L
ij}を求め(式(11)参照)、次に式(12)によ
りクロストーク係数Kiを求める。
Next, the inductance {L is obtained by TEM approximation.
ij} (see equation (11)), and then the crosstalk coefficient Ki is calculated by equation (12).

【0040】[0040]

【数3】 (Equation 3)

【0041】これからXcr=ΣKi・l(lは配線
長)を用いてクロストーク解析値Xcrを計算する。こ
こに、Σは各分割領域に関する和を表わす。
From this, the crosstalk analysis value Xcr is calculated using Xcr = ΣKi · l (1 is the wiring length). Here, Σ represents the sum regarding each divided area.

【0042】このようにして求めたクロストーク解析値
Xcrが、2%以下であれば次のペアネットを抽出し、
2%以上であればクロストーク不良と判断され、再設計
が行われる。
If the crosstalk analysis value Xcr thus obtained is 2% or less, the next pair net is extracted,
If it is 2% or more, it is determined that crosstalk is defective, and redesign is performed.

【0043】有限要素法を用いた容量解析では、前述の
通り解析精度10%を得るために必要な節点数は約10
0以上とされる。この場合、メッシュの自動発生及び行
列式の解析に要するCPU時間は、例えば50MIPS
の演算能力のEWSで6sec以上である。
In the capacity analysis using the finite element method, as described above, the number of nodes required to obtain an analysis accuracy of 10% is about 10 nodes.
It is set to 0 or more. In this case, the CPU time required for automatically generating a mesh and analyzing a determinant is, for example, 50 MIPS.
EWS of 6 seconds or more.

【0044】従って、全てのペアネットを有限要素法
(FEM)で解析していた従来技術では、各ペアネット
対について約1分のCPU時間が必要とされ、全てのペ
アネット(ネット数が400の時400×399/2で
約8万の組合わせから成る)に対してクロストーク判定
を行う場合、約1日も要し、全く実用には適さなかっ
た。
Therefore, in the prior art in which all pair nets are analyzed by the finite element method (FEM), about 1 minute of CPU time is required for each pair net pair, and all pair nets (when the number of nets is 400 When the crosstalk determination was made for 400 × 399/2 and about 80,000 combinations), it took about one day and was not suitable for practical use at all.

【0045】これに対し、本発明の設計方法を用いた場
合、配線間隔の最小値が所定の値以下のペアネットを抽
出するステップ1で約50%、配線アスペクト比が所定
の値以上のペアネットを抽出するステップ2で約50
%、クロストーク近似値が所定値以上のペアネットを抽
出するステップ3で約60%のペアネットについて、N
o判定、すなわちクロストークは問題ない(クロストー
ク良品)と判定された。
On the other hand, when the design method of the present invention is used, in Step 1 of extracting a pair net having a minimum value of the wiring interval equal to or less than a predetermined value, about 50%, and a pair having a wiring aspect ratio equal to or more than a predetermined value. About 50 in step 2 to extract the net
%, And about 60% of the pair nets in the step 3 for extracting the pair nets whose crosstalk approximate value is equal to or greater than a predetermined value,
o determination, that is, it was determined that crosstalk was not a problem (good crosstalk).

【0046】上記ステップ1から3における判定は、い
ずれも数式計算のみで行なわれ、これらの計算時間はF
EMの解析時間に比べて無視できる。
Each of the determinations in steps 1 to 3 is made only by mathematical formula calculation, and the calculation time is F
It can be ignored compared to the analysis time of EM.

【0047】そして、本発明の方法では、全体の約10
%のペアネットのみについてFEMで解析すれば良いた
め、全体でのCPU時間は約3時間となり、従来の1/
8と大幅に低減された。また、上記ステップ1から3の
判定でクロストーク良品と判定された場合、さらにクロ
ストーク解析を行って不良品となることはなかった。
In the method of the present invention, about 10
%, Only the paired nets need to be analyzed by FEM, so the total CPU time is about 3 hours, which is 1 /
8 was greatly reduced. Further, when the crosstalk was determined to be non-defective in the determinations in steps 1 to 3, the crosstalk analysis was further performed, and no defective product was found.

【0048】[0048]

【発明の効果】以上説明したように、本発明の方法によ
れば、配線間隔の最小値が所定の値以下のペアネット
(ステップ1)について、配線アスペクト比が所定の値
以上のもの(ステップ2)、更にクロストーク近似値が
所定の値以上のペアネットを抽出し(ステップ3)、該
抽出されたペアネットについてのみ有限要素法(FE
M)を用いて容量を計算し、TEM近似により算出され
たクロストーク解析値を用いて判定することにより、解
析精度を何等減ずることなく、回路基板の各配線のクロ
ストークを一定値以下に設計するための計算時間を特段
に削減するという効果を奏する。
As described above, according to the method of the present invention, for a pair net (step 1) in which the minimum value of the wiring interval is equal to or less than a predetermined value, a pair net having a wiring aspect ratio equal to or more than a predetermined value (step 1). 2) Further, a pair net whose crosstalk approximate value is equal to or greater than a predetermined value is extracted (step 3), and only the extracted pair net is subjected to the finite element method (FE).
By calculating the capacitance using M) and determining using the crosstalk analysis value calculated by TEM approximation, the crosstalk of each wiring of the circuit board can be designed to be a certain value or less without reducing the analysis accuracy at all. This has the effect of significantly reducing the calculation time for performing the calculation.

【0049】特に、本発明によれば、上記ステップ1か
ら3でクロストーク良品とされたペアネットについて
は、これがクロストーク不良と解析されることはなく、
本発明は解析精度を維持しつつ、解析効率を特段に向上
するものであることがわかる。
In particular, according to the present invention, the pair nets determined to be non-defective in the above steps 1 to 3 are not analyzed as crosstalk failures.
It can be seen that the present invention significantly improves the analysis efficiency while maintaining the analysis accuracy.

【0050】本発明の効果を定量的に説明すれば、本発
明の処理ステップに従い、全体のネット対の約10%の
ネット対が抽出され、該抽出された10%のネット対に
ついてのみ有限要素法(FEM)解析が行なわれること
により、計算時間を従来例の約1/8に低減している。
Describing quantitatively the effect of the present invention, according to the processing steps of the present invention, about 10% of net pairs of the entire net pair are extracted, and only the extracted 10% of net pairs are finite elements. By performing the method (FEM) analysis, the calculation time is reduced to about 1/8 of the conventional example.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示すフローチャート
である。
FIG. 1 is a flowchart showing the configuration of an embodiment of the present invention.

【図2】本発明の一実施例のクロストーク解析部の詳細
な処理手順を示すフローチャートである。
FIG. 2 is a flowchart illustrating a detailed processing procedure of a crosstalk analysis unit according to an embodiment of the present invention.

【図3】本発明に従い容量解析を行うペアネットの配線
断面の説明図である。
FIG. 3 is an explanatory diagram of a wiring cross section of a pair net for performing a capacitance analysis according to the present invention.

【符号の説明】[Explanation of symbols]

301 第1の配線 303 第2の配線 303 グランド電極 304 層間絶縁膜 301 first wiring 303 second wiring 303 ground electrode 304 interlayer insulating film

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回路基板の設計に用いる配線設計CADソ
フトウェアにおいて、 前記回路基板のレイアウト設計データから第1のペアネ
ット群を抽出し、 前記第1のペアネット群を構成するペアネットのうち配
線間隔の最小値Sminが予め定められた配線間隔の限界
値Sc以下の第2のペアネット群を抽出し、 前記第2のペアネット群を構成するペアネットの配線に
対し第1の分割を行い、 前記第1の分割で得られた各部での配線間隔をS、配線
幅をW、配線長をLとして前記第1の分割に対して各部
の和を求めることにより配線アスペクト比(X=ΣL/
(S+W))を求め、 該配線アスペクト比が予め定められた配線アスペクト比
の限界値Xcより大きい値の第3のペアネット群を抽出
し、 前記第3のペアネット群を構成するペアネットの配線に
対し第2の分割を行い、前記第2の分割で得られた各部
のペアネットの配線について同一方向及び逆方向電流モ
ードの特性インピーダンスZne,Znoを算出し、該
同一方向及び逆方向電流モードの特性インピーダンスを
用いて算出されたクロストークの近似値Crが予め定め
られたクロストークの近似値の限界値Cr0以上である
第4のペアネット群を抽出し、 前記第4のペアネット群を構成する各ペアネットに対し
て有限要素法(FEM)を用いて容量を計算し、 TEM近似により算出したクロストーク解析値を用いて
配線間のクロストークを判定することを特徴とするクロ
ストーク解析方法。
1. A wiring design CAD software used for designing a circuit board, wherein a first paired net group is extracted from layout design data of the circuit board, and a wiring among the paired nets constituting the first paired net group is extracted. A second pair net group whose minimum interval value Smin is equal to or smaller than a predetermined wiring interval limit value Sc is extracted, and a first division is performed on the wiring of the pair nets constituting the second pair net group. The wiring aspect ratio (X = ΣL) is obtained by calculating the sum of each part for the first division, where S is the wiring interval, W is the wiring width, and L is the wiring length in each part obtained in the first division. /
(S + W)), and a third pair net group having a wiring aspect ratio larger than a predetermined wiring aspect ratio limit value Xc is extracted, and the pair nets constituting the third pair net group are extracted. A second division is performed on the wiring, and the characteristic impedances Zne and Zno of the same direction and the reverse current mode are calculated for the wiring of the pair net of each part obtained by the second division, and the same direction and the reverse current are calculated. Extracting a fourth pair net group in which the approximate value Cr of the crosstalk calculated using the characteristic impedance of the mode is equal to or greater than a predetermined limit value Cr0 of the approximate value of the crosstalk; Is calculated using the finite element method (FEM) for each paired net that composes the crosstalk, and the crosstalk between wires is calculated using the crosstalk analysis value calculated by TEM approximation. A crosstalk analysis method characterized in that a crosstalk is determined.
【請求項2】前記第2の分割で得られた各部の配線につ
いて、配線幅をw、配線間隔をs、層間膜厚をh、配線
膜厚をt、配線長をl、層間膜の比誘電率をεre、入
力パルスの立ち上がり時間をtrとし、前記同一方向及
び逆方向電流モードの特性インピーダンスZne,Zn
oを次式(3)、(4)で算出し、これにより、式
(2)及び式(1)を用いて前記クロストーク近似値C
rを算出することを特徴とする請求項1記載のクロスト
ーク解析方法。 【数1】
2. The wiring of each part obtained by the second division is as follows: wiring width w, wiring interval s, interlayer film thickness h, wiring film thickness t, wiring length l, ratio of interlayer film. The dielectric constant is εre, the rise time of the input pulse is tr, and the characteristic impedances Zne, Zn in the same-direction and reverse-direction current modes are given.
o is calculated by the following equations (3) and (4), whereby the crosstalk approximate value C is calculated using the equations (2) and (1).
The crosstalk analysis method according to claim 1 , wherein r is calculated. (Equation 1)
JP5344771A 1993-12-21 1993-12-21 Crosstalk analysis method Expired - Fee Related JP2715887B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5344771A JP2715887B2 (en) 1993-12-21 1993-12-21 Crosstalk analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5344771A JP2715887B2 (en) 1993-12-21 1993-12-21 Crosstalk analysis method

Publications (2)

Publication Number Publication Date
JPH07182405A JPH07182405A (en) 1995-07-21
JP2715887B2 true JP2715887B2 (en) 1998-02-18

Family

ID=18371856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5344771A Expired - Fee Related JP2715887B2 (en) 1993-12-21 1993-12-21 Crosstalk analysis method

Country Status (1)

Country Link
JP (1) JP2715887B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000029925A (en) 1998-07-15 2000-01-28 Fujitsu Ltd Crosstalk noise calculating method and storage medium
JP3336996B2 (en) 1999-05-17 2002-10-21 日本電気株式会社 Circuit simulation device and recording medium
KR100448715B1 (en) * 2002-06-10 2004-09-13 삼성전자주식회사 aggressor classification method for analyzing crosstalk of circuit
JP2011215681A (en) * 2010-03-31 2011-10-27 Fujitsu Ltd Program and apparatus for verifying wire spacing

Also Published As

Publication number Publication date
JPH07182405A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
EP0597087B1 (en) Computer-aided design method for multilevel interconnect technologies
US5901063A (en) System and method for extracting parasitic impedance from an integrated circuit layout
US6253359B1 (en) Method for analyzing circuit delays caused by capacitive coupling in digital circuits
JP2810341B2 (en) Analysis device and analysis method for power network of VLSI circuit
US7093206B2 (en) Computer aided design method and apparatus for modeling and analyzing on-chip interconnect structures
JP4427115B2 (en) Noise analysis device for semiconductor devices
US20020104063A1 (en) Method and system for extraction of parasitic interconnect impedance including inductance
JPH03242953A (en) Logical cell arrangement of semiconductor integrated circuit
Sanaie et al. A fast method for frequency and time domain simulation of high-speed VLSI interconnects
US6871334B2 (en) Method of deducing equivalent circuit and system for the same
WO2002069207A1 (en) Method and system for designing circuit layout
US7082587B2 (en) Method of estimating path delays in an IC
JP2715887B2 (en) Crosstalk analysis method
US20080215303A1 (en) Method, Apparatus and Program for Creating a Power Pin Model of a Semiconductor Integrated Circuit
US6418401B1 (en) Efficient method for modeling three-dimensional interconnect structures for frequency-dependent crosstalk simulation
US5504423A (en) Method for modeling interactions in multilayered electronic packaging structures
JPH09274623A (en) Transmission line simulation system and transmission line simulation method using the same
Hough et al. New approaches for on-chip power switching noise reduction
Krauter et al. A sparse image method for BEM capacitance extraction
US7669162B2 (en) Integrated power supply system analyzing system, integrated power supply system analyzing method, and multiplayer printed circuit board
Bi et al. Sensitivity computation of interconnect capacitances with respect to geometric parameters
JP4772988B2 (en) Method and apparatus for analyzing potential of integrated circuit board
US20050177325A1 (en) System and method for efficient analysis of transmission lines
Elfadel et al. A CAD methodology and tool for the characterization of wide on-chip buses
Yu et al. Staggered twisted-bundle interconnect for crosstalk and delay reduction

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971007

LAPS Cancellation because of no payment of annual fees