JP2701845B2 - Manufacturing method of silicon thin film - Google Patents

Manufacturing method of silicon thin film

Info

Publication number
JP2701845B2
JP2701845B2 JP62207511A JP20751187A JP2701845B2 JP 2701845 B2 JP2701845 B2 JP 2701845B2 JP 62207511 A JP62207511 A JP 62207511A JP 20751187 A JP20751187 A JP 20751187A JP 2701845 B2 JP2701845 B2 JP 2701845B2
Authority
JP
Japan
Prior art keywords
thin film
silicon
region
silicon dioxide
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62207511A
Other languages
Japanese (ja)
Other versions
JPS6450532A (en
Inventor
光一 神開
仁 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP62207511A priority Critical patent/JP2701845B2/en
Publication of JPS6450532A publication Critical patent/JPS6450532A/en
Application granted granted Critical
Publication of JP2701845B2 publication Critical patent/JP2701845B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はダイアフラムやカンチレバー等の薄膜をシリ
コン基体に一体に形成するためのシリコン薄膜の製造方
法に関する。 (従来の技術) 例えば半導体振動センサーではシリコン基体にカンチ
レバー状の薄膜を一体に形成する必要がある。このため
に従来は、シリコン基体表面に予めシリコンの窒化膜を
形成し、その窒化膜を必要な形状にエッチング加工し、
この後に窒化膜の下側に接しているシリコンをエッチン
グによりえぐり取るように除去してカンチレバーとなす
ようにしていた。 (発明が解決しようとする問題点) しかしながら、上述の製造方法では、シリコン基体に
一体に形成した窒化シリコンの薄膜には拡散により歪ゲ
ージ等を作ることができないので、薄膜上にポリシリコ
ン膜を形成して歪ゲージとしなくてはならず、歪ゲージ
の応答性等の特性を十分に高めることができないという
問題があった。 そこで、本発明の目的は、優れた特性の歪ゲージを薄
膜に形成することができるシリコン薄膜の製造方法を提
供するにある。 [発明の構成] (問題点を解決するための手段) 本発明に係るシリコン薄膜の製造方法は、シリコン基
体表面に選択的にp+領域を拡散により形成すると共に当
該p+領域を覆うように薄膜となるエピタキシャル層を成
長させ、その後、当該エピタキシャル層の前面に酸化層
を形成してから、当該酸化層に開口を形成し、その開口
を通じて上記エピタキシャル層に前記p+領域に連なるp+
領域を拡散により形成してから、それらのp+領域を陽極
処理により多孔質化した後に酸化することにより二酸化
シリコン領域を形成し、この二酸化シリコン領域を前記
開口を通じてエッチングして除去することにより薄膜状
となすところに特徴を有するものである。 また、シリコン基体内に薄膜となるべき部分の下方部
位に選択的に酸素イオンをイオン注入することにより二
酸化シリコン領域を形成し、この二酸化シリコン領域に
到達する開口を形成し、この開口を通じて前記二酸化シ
リコン領域をエッチングすることにより除去して薄膜を
形成するようにしてもよい。 (作用) シリコン基体内の二酸化シリコン領域は例えばp形シ
リコンの陽極処理後の熱酸化或はイオン注入法等により
形成することができる。また、この二酸化シリコン領域
は、二酸化シリコンとシリコンとのエッチングレートの
相違を利用して選択的にエッチングして除去することが
でき、これによりシリコン基体に一体化された薄膜を形
成できる。この薄膜はシリコン製であるから、不純物の
拡散により優れた特性の歪ゲージ等を容易に形成するこ
とが可能である。 (実施例) 以下本発明を半導体振動センサーの製造に適用した第
1実施例につき第1図乃至第3図を参照して説明する。 まず、第1図(A)に示すように、p形のシリコンウ
ェハー1の所定領域にアクセプタ不純物を高濃度で拡散
させて高濃度領域としてのp+領域2を形成し、更に同図
(B)に示すようにn形のエピタキシャル層3を成長さ
せる。これにより、エピタキシャル層3をシリコンウェ
ハー1上に重ねたシリコン基体4が形成されると共に、
p+領域2がエピタキシャル層3の下に埋め込まれた形態
となる。この後、全面に酸化膜5を形成し、そのうちp+
領域2に対応する領域に第2図に示すようにコ字形の開
口5aをエッチングにより形成する(同図(C))。次い
で、上記酸化膜5をマスクとしてアクセプタ不純物を表
面から拡散させることにより、エピタキシャル層3内に
上記p+領域2まで到達する縦形p+領域6を形成する。然
る後、p+領域2,6を陽極処理により多孔質化する。これ
は、例えば特開昭48−102988号公報に詳述されているよ
うに、シリコンウェハー1を弗化水素酸中に電極と共に
浸漬し、p+領域2,6と電極との間に電極を負として直流
低電圧を印加することにより行われ、これによりp+領域
2,6の一部のシリコンをH2SiF6化して溶出させ、もってp
+領域2,6を多孔質化するのである。この場合、斯かる電
解エッチングは、シリコン結晶中の正孔の存在に起因し
て進行するから、p+領域2,6のみが選択的に多孔質シリ
コンとなる。この後、例えば酸素雰囲気下で加熱する酸
化処理工程を実行すれば、多孔質シリコンは容易に酸化
されるため、同図(E)に示すように、カンチレバーと
なるべき部分の周囲及び下側に接して多孔質の二酸化シ
リコン領域7が形成される。そして、シリコンウェハー
1を弗化水素酸又はバッファード弗化水素酸によりエッ
チングすると、弗化水素酸による二酸化シリコンのエッ
チングレートはシリコンに比べて著しく大きいため、二
酸化シリコン領域7は選択的に除去され、これにて第3
図に示すようにシリコン基体4に一体にカンチレバー8
が形成される。 このような本実施例によれば、カンチレバー8はシリ
コンのエピタキシャル層3により構成されるから、ここ
に一般的なプレーナー技術により予め不純物を拡散させ
てなる拡散抵抗を形成し、これにて歪ゲージを構成する
ことは極めて容易である。従って、振動を受けてカンチ
レバー8が振動し、これを歪ゲージにより検出するとい
うこの種の振動センサーにおいて、歪ゲージを特に応答
性に優れた拡散抵抗により構成できるようになるから、
振動センサーとしての高性能化を図ることができる。し
かも、カンチレバー8の厚さ寸法はエピタキシャル層3
の成長量に依存するので、その厚さ寸法の設定の自由度
は極めて高くすることができる。 第4図は本発明の第2実施例を示すもので、これは薄
膜をダイアフラム状とし且つ二酸化シリコン領域をイオ
ン注入法により形成したところが前記第1実施例と異な
る。製造方法の概略を述べるに、まずシリコンウェハー
10にイオン注入装置により酸素イオンを打込みシリコン
ウェハー10内に二酸化シリコン領域11を形成する(同図
(A))。この場合、二酸化シリコン領域11の深さ位置
(ひいてはダイアフラムの厚さ寸法)はイオン注入装置
の加速電圧により任意に設定することができる。この
後、シリコンウェハー10の表面に不純物を拡散させて例
えば4か所に拡散抵抗12を形成し、これらをブリッジ状
に配線して歪ゲージとなすと共にボンディングパッド13
を形成する(同図(B))。そして、シリコンのドライ
エッチング法によりシリコンウェハー10に二酸化シリコ
ン領域11に到達する開口14を形成し(同図(C))、更
にこのシリコンウェハー10を例えばバッファード弗化水
素酸によりエッチングする。すると、弗化水素酸による
二酸化シリコンのエッチングレートはシリコンに比べて
著しく大きいので、二酸化シリコン領域11は選択的にエ
ッチングにより除去されてダイアフラム状の薄膜15が形
成される。この後、例えば真空中にて、プラズマCVD法
にてシリコンウェハー10の全体に窒化シリコンのパッシ
ベーション膜16を形成して開口14を閉じれば、薄膜15の
下側の中央部17が真空状態のまま封止されることにな
る。 この実施例によれば、中空部17は真空状態であるか
ら、外部圧力の絶対値に応じて薄膜15が撓み変形し、そ
れに応じて歪ゲージから信号が得られることになる。そ
して、この場合、薄膜15がシリコン製であって拡散抵抗
13により歪ゲージを構成できるようになっているから、
ポリシリコンにより歪ゲージを構成した従来に比べて高
性能化を図り得ることは前記実施例と同様である。 尚、本発明においては、シリコン基体に一体に形成す
る薄膜は上記したカンチレバーやダイアフラム状とする
に限られず、必要に応じて任意の形状となすことができ
るものである。 [発明の効果] 本発明は以上述べたように、シリコン基体内に形成し
た二酸化シリコン領域の選択的エッチングにより薄膜を
形成するものであるから、薄膜をシリコン製とすること
ができて薄膜に高性能な歪ゲージを構成できるという優
れた効果を奏するものである。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a method for manufacturing a silicon thin film for integrally forming a thin film such as a diaphragm or a cantilever on a silicon substrate. (Prior Art) For example, in a semiconductor vibration sensor, it is necessary to integrally form a cantilever-like thin film on a silicon substrate. For this purpose, conventionally, a silicon nitride film is formed in advance on the surface of a silicon substrate, and the nitride film is etched into a required shape.
Thereafter, the silicon in contact with the lower side of the nitride film is removed by etching so as to form a cantilever. (Problems to be Solved by the Invention) However, in the above-described manufacturing method, since a strain gauge or the like cannot be formed by diffusion in a silicon nitride thin film formed integrally with a silicon substrate, a polysilicon film is formed on the thin film. It must be formed into a strain gauge, and there is a problem that characteristics such as the response of the strain gauge cannot be sufficiently enhanced. Therefore, an object of the present invention is to provide a method of manufacturing a silicon thin film that can form a strain gauge having excellent characteristics on a thin film. [Structure of the Invention] (Means for Solving the Problems) In a method for manufacturing a silicon thin film according to the present invention, a p + region is selectively formed on a surface of a silicon substrate by diffusion and the p + region is covered. an epitaxial layer serving as a thin film is grown, then, after forming an oxide layer on the front surface of the epitaxial layer to form an opening in the oxide layer, connected to the p + region in the epitaxial layer through the opening p +
Regions are formed by diffusion, then the p + regions are made porous by anodizing and then oxidized to form silicon dioxide regions, and the silicon dioxide regions are etched through the openings to remove thin films. It has a characteristic in what it forms. Further, a silicon dioxide region is formed by selectively ion-implanting oxygen ions into a portion below a portion to be formed into a thin film in a silicon substrate, an opening reaching the silicon dioxide region is formed, and the dioxide is formed through the opening. The silicon region may be removed by etching to form a thin film. (Operation) The silicon dioxide region in the silicon substrate can be formed by, for example, thermal oxidation after p-type silicon anodic treatment or ion implantation. The silicon dioxide region can be selectively etched and removed by utilizing the difference in etching rate between silicon dioxide and silicon, thereby forming a thin film integrated with the silicon substrate. Since this thin film is made of silicon, it is possible to easily form a strain gauge or the like having excellent characteristics by diffusion of impurities. (Embodiment) A first embodiment in which the present invention is applied to the manufacture of a semiconductor vibration sensor will be described below with reference to FIGS. First, as shown in FIG. 1 (A), an acceptor impurity is diffused at a high concentration in a predetermined region of a p-type silicon wafer 1 to form a p + region 2 as a high concentration region. 2), an n-type epitaxial layer 3 is grown. Thereby, a silicon substrate 4 in which the epitaxial layer 3 is overlaid on the silicon wafer 1 is formed,
p + region 2 is buried under epitaxial layer 3. Thereafter, an oxide film 5 is formed on the entire surface, and p +
As shown in FIG. 2, a U-shaped opening 5a is formed in a region corresponding to the region 2 by etching (FIG. 2C). Next, by using the oxide film 5 as a mask, acceptor impurities are diffused from the surface to form a vertical p + region 6 reaching the p + region 2 in the epitaxial layer 3. Thereafter, the p + regions 2, 6 are made porous by anodizing. This is because, as described in detail in, for example, JP-A-48-102988, the silicon wafer 1 is immersed in hydrofluoric acid together with the electrodes, and the electrodes are placed between the p + regions 2, 6 and the electrodes. This is done by applying a DC low voltage as negative, which results in the p + region
A part of the silicon in 2,6 is converted to H 2 SiF 6 and eluted,
The + regions 2 and 6 are made porous. In this case, since such electrolytic etching proceeds due to the presence of holes in the silicon crystal, only the p + regions 2, 6 selectively become porous silicon. Thereafter, for example, if an oxidation treatment step of heating in an oxygen atmosphere is performed, the porous silicon is easily oxidized. Therefore, as shown in FIG. In contact therewith, a porous silicon dioxide region 7 is formed. When the silicon wafer 1 is etched with hydrofluoric acid or buffered hydrofluoric acid, the silicon dioxide region 7 is selectively removed because the etching rate of silicon dioxide by hydrofluoric acid is much higher than that of silicon. , This is the third
As shown in the figure, the cantilever 8 is integrated with the silicon substrate 4.
Is formed. According to this embodiment, since the cantilever 8 is constituted by the epitaxial layer 3 of silicon, a diffusion resistor formed by diffusing impurities in advance by a general planar technique is formed, and the strain gauge is thereby formed. Is very easy to construct. Therefore, in this type of vibration sensor in which the cantilever 8 vibrates due to the vibration and is detected by the strain gauge, the strain gauge can be constituted by a diffusion resistor having particularly excellent responsiveness.
High performance as a vibration sensor can be achieved. In addition, the thickness dimension of the cantilever 8 is the same as that of the epitaxial layer 3.
Therefore, the degree of freedom in setting the thickness dimension can be made extremely high. FIG. 4 shows a second embodiment of the present invention, which is different from the first embodiment in that a thin film is formed into a diaphragm and a silicon dioxide region is formed by ion implantation. To outline the manufacturing method, first, silicon wafer
Oxygen ions are implanted into the silicon wafer 10 by ion implantation to form a silicon dioxide region 11 in the silicon wafer 10 (FIG. 1A). In this case, the depth position of the silicon dioxide region 11 (and thus the thickness of the diaphragm) can be arbitrarily set by the accelerating voltage of the ion implantation apparatus. Thereafter, impurities are diffused on the surface of the silicon wafer 10 to form diffusion resistances 12 at, for example, four places, and these are wired in a bridge shape to form a strain gauge and a bonding pad 13.
Is formed (FIG. 2B). Then, an opening 14 reaching the silicon dioxide region 11 is formed in the silicon wafer 10 by a dry etching method of silicon (FIG. 3C), and the silicon wafer 10 is further etched with, for example, buffered hydrofluoric acid. Then, since the etching rate of silicon dioxide by hydrofluoric acid is much higher than that of silicon, the silicon dioxide region 11 is selectively removed by etching, and a diaphragm-like thin film 15 is formed. Thereafter, for example, in a vacuum, a passivation film 16 of silicon nitride is formed on the entire silicon wafer 10 by a plasma CVD method, and the opening 14 is closed, so that the lower central portion 17 of the thin film 15 remains in a vacuum state. It will be sealed. According to this embodiment, since the hollow portion 17 is in a vacuum state, the thin film 15 bends and deforms according to the absolute value of the external pressure, and a signal is obtained from the strain gauge accordingly. In this case, the thin film 15 is made of silicon and has a diffusion resistance.
Because the strain gauge can be configured by 13
As in the previous embodiment, it is possible to improve the performance as compared with the related art in which the strain gauge is constituted by polysilicon. In the present invention, the thin film integrally formed on the silicon substrate is not limited to the above-mentioned cantilever or diaphragm shape, but may be any shape as required. [Effects of the Invention] As described above, the present invention forms a thin film by selective etching of a silicon dioxide region formed in a silicon substrate. This has an excellent effect that a high-performance strain gauge can be formed.

【図面の簡単な説明】 第1図乃至第3図は本発明の第1実施例を示し、第1図
は製造工程を順に示すためのシリコンウェハーの断面
図、第2図はシリコンウェハーの部分平面図、第3図は
完成形態を示す斜視図、第4図は本発明の第2実施例を
示す第1図相当図である。 図面中、4はシリコン基体、8はカンチレバー(薄
膜)、10はシリコンウェハー(シリコン基体)、15は薄
膜である。
BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 to 3 show a first embodiment of the present invention. FIG. 1 is a cross-sectional view of a silicon wafer for sequentially showing manufacturing steps, and FIG. 2 is a portion of the silicon wafer. FIG. 3 is a plan view, FIG. 3 is a perspective view showing a completed form, and FIG. 4 is a diagram corresponding to FIG. 1 showing a second embodiment of the present invention. In the drawing, 4 is a silicon substrate, 8 is a cantilever (thin film), 10 is a silicon wafer (silicon substrate), and 15 is a thin film.

Claims (1)

(57)【特許請求の範囲】 1.シリコン基体に一体に拡散抵抗からなる歪ゲージ形
成用の薄膜を形成するものであって、シリコン基体表面
に選択的にp+領域を拡散により形成すると共に当該p+
域を覆うように薄膜となるエピタキシャル層を成長さ
せ、その後、当該エピタキシャル層の前面に酸化層を形
成してから、当該酸化層に開口を形成し、その開口を通
じて上記エピタキシャル層に前記p+領域に連なるp+領域
を拡散により形成してから、それらのp+領域を陽極処理
により多孔質化した後に酸化することにより二酸化シリ
コン領域を形成し、この二酸化シリコン領域を前記開口
を通じてエッチングすることにより除去してから薄膜を
形成することを特徴とするシリコン薄膜の製造方法。 2.シリコン基体に一体に拡散抵抗からなる歪ゲージ形
成用の薄膜を形成するものであって、シリコン基体内に
薄膜となるべき部分の下方部位に選択的に酸素イオンを
イオン注入することにより二酸化シリコン領域を形成
し、この二酸化シリコン領域に到達する開口を形成し、
この開口を通じて前記二酸化シリコン領域をエッチング
することにより除去して薄膜を形成することを特徴とす
るシリコン薄膜の製造方法。
(57) [Claims] A thin film for forming a strain gauge composed of a diffusion resistor is formed integrally with a silicon substrate, and a p + region is selectively formed on the surface of the silicon substrate by diffusion, and a thin film is formed so as to cover the p + region. An epitaxial layer is grown, and thereafter, an oxide layer is formed on the front surface of the epitaxial layer, an opening is formed in the oxide layer, and the p + region connected to the p + region is diffused in the epitaxial layer through the opening. After formation, these p + regions are made porous by anodizing and then oxidized to form a silicon dioxide region, and the silicon dioxide region is removed by etching through the opening to form a thin film. A method for producing a silicon thin film, comprising: 2. Forming a thin film for forming a strain gauge composed of a diffusion resistor integrally with a silicon substrate, wherein oxygen ions are selectively implanted into a portion of the silicon substrate below a portion to be formed into a thin film, thereby forming a silicon dioxide region. Forming an opening reaching this silicon dioxide region,
A method of manufacturing a silicon thin film, wherein the silicon dioxide region is removed by etching through the opening to form a thin film.
JP62207511A 1987-08-21 1987-08-21 Manufacturing method of silicon thin film Expired - Lifetime JP2701845B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62207511A JP2701845B2 (en) 1987-08-21 1987-08-21 Manufacturing method of silicon thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62207511A JP2701845B2 (en) 1987-08-21 1987-08-21 Manufacturing method of silicon thin film

Publications (2)

Publication Number Publication Date
JPS6450532A JPS6450532A (en) 1989-02-27
JP2701845B2 true JP2701845B2 (en) 1998-01-21

Family

ID=16540932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62207511A Expired - Lifetime JP2701845B2 (en) 1987-08-21 1987-08-21 Manufacturing method of silicon thin film

Country Status (1)

Country Link
JP (1) JP2701845B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0606220B1 (en) * 1991-06-12 1997-03-26 Harris Corporation Method of manufacturing a semiconductor accelerometer
US6140143A (en) * 1992-02-10 2000-10-31 Lucas Novasensor Inc. Method of producing a buried boss diaphragm structure in silicon
CA2176052A1 (en) * 1995-06-07 1996-12-08 James D. Seefeldt Transducer having a resonating silicon beam and method for forming same
JP3218564B2 (en) 1998-01-14 2001-10-15 キヤノン株式会社 Method for removing porous region and method for manufacturing semiconductor substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102988A (en) * 1972-04-07 1973-12-24
JPS6092671A (en) * 1983-10-27 1985-05-24 Toko Inc Manufacture of semiconductor accelerating senser
JPH0682843B2 (en) * 1985-09-20 1994-10-19 日産自動車株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPS6450532A (en) 1989-02-27

Similar Documents

Publication Publication Date Title
US5445991A (en) Method for fabricating a semiconductor device using a porous silicon region
US5002901A (en) Method of making integral transducer structures employing high conductivity surface features
JPH0453267B2 (en)
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JP3451105B2 (en) Method of manufacturing boss diaphragm structure embedded in silicon and micromechanical device
US4202217A (en) Semiconductor transducers employing flat bondable surfaces with buried contact areas
JP2701845B2 (en) Manufacturing method of silicon thin film
JP2001507288A (en) Micromechanical semiconductor device and manufacturing method thereof
JPH09186347A (en) Sensor and manufacture thereof
JP3629185B2 (en) Semiconductor sensor and manufacturing method thereof
JPH01136378A (en) Manufacture of pressure transducer
JP2000133817A (en) Semiconductor pressure sensor and its manufacture
JP4845308B2 (en) Semiconductor sensor and manufacturing method thereof
JPH0471344B2 (en)
JP3197690B2 (en) Method for manufacturing semiconductor device
JPH11135806A (en) Semiconductor pressure sensor and its manufacture
JP2634172B2 (en) pressure sensor
JPS6267880A (en) Manufacture of semiconductor device
JP2726861B2 (en) Manufacturing method of semiconductor pressure sensor
JPH1140820A (en) Manufacture of semiconductor dynamic sensor
JPH04329676A (en) Manufacture of semiconductor acceleration sensor
KR100193120B1 (en) Method of forming mechanical structure part of semiconductor micromachining element
JPH0573276B2 (en)
JPH01136043A (en) Pressure converter
JPH03262973A (en) Semiconductor acceleration sensor