【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記録装置に関し、より具体的には、複数の
入力信号を同時にディジタル記録する記録装置に関す
る。
〔従来の技術〕
ディジタル信号は再生S/Nレベルが或る値以上であれ
ば完全に原ディジタル信号を復元できるので、高品質な
記録／再生用として注目されており、例えば、アナログ
・ビデオ信号をディジタル・パルス変調して得られるデ
ィジタル・ビデオ信号を磁気テープや磁気ディスク、光
ディスクに記録する、ディジタル・ビデオ記録が行われ
ている。磁気テープにビデオ信号をディジタル記録する
ディジタルVTRでは、近年、長時間記録及び多チャンネ
ル同時記録・再生の機能が要求され、標準モード、長時
間モード、多チャンネル・モードなどの各種の動作モー
ドを有するものが提案されている。
サブサンプリングを行うディジタルVTRでは、入力ア
ナログ信号をA/D変換して得たディジタル信号をプレフ
ィルタに通した後にサブサンプルし、フレーム・メモリ
に一時収容する。サブサンプリングがフィールド・オフ
セット・サブサンプリングである場合には、使用される
プレフィルタは１フィールド分の記憶容量のメモリを含
む時空間フィルタであり、フィールド・オフセット・サ
ブサンプルのサンプリング周波数の下側波帯成分が原信
号に重複してしまうこと（折り返し雑音）を防ぐ効果が
あり、画質向上に寄与している。フレーム・メモリはま
た、ディジタルVTRでは、ビデオ信号のレート変換や、
多チャンネル同時記録・再生時の各チャンネルの同期化
などのためのバッファ・メモリとして利用される。
〔発明が解決しようとする問題点〕
近年のディジタル記録／再生及び帯域圧縮の技術の進
歩は目覚ましく、高画質化への要求も高まってきてお
り、更に、IC技術の進歩に伴い聞きの小型化も要求され
ている。
ところで、現在提案されているＮチャンネル同時記録
・再生及び長時間記録・再生の可能なディジタルVTRに
おいてプレフィルタを設ける場合、信号処理系をｎ系統
必要とすることから、当該プレフィルタもＮ個必要にな
り、回路規模が大型化しがちである。当該プレフィルタ
は大容量のメモリで構成するので、特に問題となる。
そこで本発明は、より小さな回路規模で構成でき、且
つＮ系統の全てについて記録を行わない場合にはより高
画質の画像を記録することができる記録装置を提示する
ことを目的とする。
〔問題点を解決するための手段〕
本発明に係る記録装置は、Ｎ（２以上の整数）系統の
映像信号を同時記録又は再生の可能な記録装置であっ
て、各系統の入力処理部にメモリ手段を具備し、不使用
の系統の入力処理部の当該メモリ手段を、使用する系統
の入力処理のためのフィルタ手段用に用いることを特徴
とする。
〔作用〕
上記の如く、不使用系統の入力処理部のメモリ手段
を、信号品質低下防止用に他の系統に流用する構成を採
用するので、特に回路規模が大型化することなく記録を
行う系統の画像信号の高画質化を実現できる。
〔実施例〕
以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明の一実施例である記録系の構成ブロック
図である。
I.標準モード
このモードでは、入力端子10Aにのみ映像信号が入力
され、入力端子10Bには映像信号は入力されない。スイ
ッチ13はｂ接点に接続し、スイッチ22はａ接点に接続
し、スイッチ19は閉成する。入力端子10Aに入力される
アナログ映像信号は、A/D変換機12Aにより4fsc（fscはN
TSC方式の色副搬送波周波数）でサンプリングされ、８
ビットのディジタル信号に変換される。この８ビット信
号は演算回路17で供給され、当該演算回路17と不使用の
系統Ｂのフレーム・メモリ15Bによって構成されるプレ
フィルタを介して出力される。このプレフィルタの出力
は、スイッチ19を介してサブサンプル回路14Aに供給さ
れる。サブサンプル回路14Aは、フィールド・オフセッ
ト・サブサンプリングし、2fscのサンプリング・レート
の信号に圧縮してフレーム・メモリ15Aを介してスイッ
チ22のａ接点に供給する。
分配回路24はスイッチ22からの信号を２系統に分配す
る。分配回路24により２系統に分配された信号はそれぞ
れ、ECC符号化回路26A,26B及び変調回路28A,28Bを介し
てスイッチ30A,30Bに供給される。ECC符号化回路26A,26
Bは誤り検出／訂正符号の付加、インターリーブ等の処
理を行い、変調回路28A,28Bはディジタル記録に適した
直流成分の少ない信号に変換する。
スイッチ30A,30Bは標準モードでは1/120秒の周期で交
互にa,b接点に切り換わる。信号は記録アンプ32〜35で
増幅され、磁気ヘッド36〜39により磁気テープ40に磁気
記録される。磁気ヘッド36〜39の配置を第２図に示す。
第２図で72は回転ヘッド・ドラムを示す。第２図（ａ）
は回転ドラム72を上から見た平面図、同（ｂ）はドラム
72の側面から見たヘッド36〜39の配置図である。ヘッド
36と同37はペア・ヘッドを構成し、ヘッド36は＋アジマ
ス、ヘッド37は−アジマスであり、第２図（ｂ）に示す
ように、その高さが、１トラック・ピッチ（TP）分だけ
異なる。ヘッド38,39もヘッド36,37と同様の関係にあ
り、これら２組のペア・ヘッドは180度間隔で対向して
いる。回転ヘッド・ドラム72は3,600rpmで回転し、磁気
テープ40はその外周に約180゜にわたり巻き付いてい
る。従って、標準モードでは、第３図（ａ）に示すよう
に、フィールド周波数60Hzの映像信号の１フィールド分
が４本のトラックで記録される。
II.長時間モード
長時間モードでは、スイッチ13,22はｂ接点に接続
し、スイッチ19は閉成される。入力端子10Aのアナログ
映像信号は、A/D変換器12A、演算回路17及びフレーム・
メモリ15Bからなるプレフィルタ、サブサンプル回路14A
並びにフレーム・メモリ15Aで標準モード時と同様の処
理を施され、ブロック符号化回路16Aに印加される。ブ
ロック符号化回路16Aはブロック符号化を行う回路であ
り、一般的にはMIN−MAX法が有名である。このMIN−MAX
法は、画像をブロックに分割して、ブロック内の最大値
・最小値間を等分割して量子化する。各画素毎にどの量
子化レベルに属するかのインデックスを伝達し、更にス
ケール成分として最大値・最小値を送ることにより、受
信側で量子化代表値の再現が可能になる。例えば、16
（＝４×４）画素を１ブロックとし、最大値・最小値の
各々８ビットでスケール成分とし、16画素全てに最大値
・最小値間を８分割した３ビットのインデックスを割り
当てることにより、16画素全てを８ビットで量子化した
ときの128ビット／ブロックの情報量が、半分の64（＝
２×８＋16×３）ビット／ブロックで済む。
ブロック符号化回路16Aでデータ量が半分にされた信
号は時間軸変換回路18Aにより時間軸圧縮され、スイッ
チ22のｂ接点を経て分配回路24に印加される。分配回路
24は入力信号を２系統の信号処理系に分配する。ECC符
号化回路26A,26Bは、分配回路24の出力に誤り検出／訂
正符号の付加、インターリーブなどの処理を施し、記録
レートに合わせて間歇的に出力する。変調回路28A,28B
はECC符号化回路26A,26Bの出力に、標準モード時と同様
の変調を行い、スイッチ30A,30Bに印加する。スイッチ3
0A,30Bは、ECC符号化回路26A,26Bの出力タイミングに合
わせて、1/60秒周期でａ接点接続と、無接続とを繰り返
す。スイッチ30A,30Bのａ接点の信号は記録アンプ32,33
を介して磁気ヘッド36,37に印加され、磁気テープ40に
記録される。
この長時間モードのときには、システム・コントロー
ラ（図示せず）からの指示により、キャプスタン・モー
タは標準モードのときの1/2の速度で回転し、磁気テー
プ40上の記録フォーマットは第３図（ｂ）のようにな
る。
III.2系統入力記録モード
２系統の入力信号を同期記録する２系統入力記録モー
ドでは、スイッチ13はａ接点に接続し、スイッチ22はｃ
接点に接続し、スイッチ19は開放される。入力端子10A
に入力される映像信号は、A/D変換器12Aで4fscでサンプ
リングされ８ビットに量子化された後、プレフィルタを
介さずに直接、サブサンプル回路14Aに印加される。サ
ブサンプル回路14Aでフィールド・オフセット・サブサ
ンプルされた信号はフレーム・メモリ15A、S/I符号化回
路16A及び時間軸変換回路18Aで長時間モードと同様の処
理をされ、合成回路20に供給される。他方、入力端子10
Bの映像信号もまた、A/D変換器12B、サブサンプル回路1
4B、フレーム・メモリ15B、S/I符号化回路16B及び時間
軸変換回路18Bにより入力端子10Aの映像信号と同じ処理
を受けた後、合成回路20に供給される。フレーム・メモ
リ15Bはプレフィルタとしては用いずに、通常の信号処
理用フレーム・メモリ、例えばバッファ・メモリとして
動作させる。
合成回路20は時間軸変換回路とスイッチング回路とか
らなり、両入力を合成する。合成された信号は標準モー
ド時と同じデータ・レートであり、スイッチ22を介して
分配回路24に印加され、以後は、標準モード時と同様に
処理される。
なお、ペア・ヘッド36,37には入力端子10Aの映像信号
が供給され、ペア・ヘッド37,38には入力端子10Bの映像
信号が供給されるように、合成回路20は、入力端子10A
の信号が供給されない期間（第４図のT1〜T2,T3〜T4,
…）に入力端子10Bの信号を時間軸圧縮し、第４図
（２）に示す入力端子10Aの信号と第４図（３）に示す
入力端子10Bの信号とを切り換えて、第４図（１）に示
す標準モードのデータ・レートの信号にする。磁気テー
プの記憶フォーマットは第３図（ａ）の如く、標準モー
ドと同じになる。
上記実施例では、２系統の場合を例にとったが、本発
明は、それに限定されず、Ｎ（２以上）系統の信号の記
録再生にも適用できる。
〔発明の効果〕
以上の説明から分かるように、本発明によれば、Ｎ系
統の何れかが不使用である場合に、その連係するメモリ
手段をプレフィルタ用として用いるので、回路規模の増
大を招かずに、画質を向上させることができ、装置の小
型化を図りうる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording apparatus, and more particularly, to a recording apparatus for digitally recording a plurality of input signals simultaneously. [Prior Art] A digital signal can be completely reconstructed as long as the reproduction S / N level is a certain value or more. Therefore, the digital signal is attracting attention for high-quality recording / reproduction. Digital video recording is performed in which a digital video signal obtained by digital pulse modulation of a digital video signal is recorded on a magnetic tape, magnetic disk, or optical disk. In recent years, digital VTRs that digitally record video signals on magnetic tape require long-time recording and multi-channel simultaneous recording / reproduction functions, and have various operation modes such as a standard mode, a long-time mode, and a multi-channel mode. Things have been suggested. In a digital VTR that performs subsampling, a digital signal obtained by A / D conversion of an input analog signal is passed through a prefilter, then subsampled, and temporarily stored in a frame memory. If the sub-sampling is field offset sub-sampling, the pre-filter used is a spatio-temporal filter including a memory of one field storage capacity, and the lower side wave of the sampling frequency of the field offset sub-sample. This has the effect of preventing band components from overlapping the original signal (aliasing noise), and contributes to improving image quality. Frame memory is also used in digital VTRs for video signal rate conversion,
It is used as a buffer memory for synchronizing each channel during simultaneous recording / reproduction of multiple channels. [Problems to be Solved by the Invention] In recent years, the technology of digital recording / playback and band compression has been remarkable, and the demand for higher image quality has been increasing. Is also required. By the way, when a pre-filter is provided in a digital VTR capable of simultaneous recording / reproducing and N-channel simultaneous recording / reproducing, which is currently proposed, n signal processing systems are required. And the circuit scale tends to be large. Since the pre-filter is constituted by a large-capacity memory, it is particularly problematic. Therefore, an object of the present invention is to provide a recording apparatus that can be configured with a smaller circuit scale and that can record a higher quality image when recording is not performed for all N systems. [Means for Solving the Problems] A recording apparatus according to the present invention is a recording apparatus capable of simultaneously recording or reproducing N (two or more integer) video signals, and includes an input processing unit for each system. A memory means is provided, wherein the memory means of the unused input processing unit is used as a filter means for input processing of a used system. [Operation] As described above, since the configuration is adopted in which the memory means of the input processing unit of the unused system is used for another system in order to prevent the signal quality from deteriorating, the system that performs recording without increasing the circuit scale is particularly used. Image quality of the image signal can be improved. Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a recording system according to an embodiment of the present invention. I. Standard Mode In this mode, a video signal is input only to the input terminal 10A, and no video signal is input to the input terminal 10B. Switch 13 connects to contact b, switch 22 connects to contact a, and switch 19 closes. The analog video signal input to the input terminal 10A is converted by the A / D converter 12A into 4f sc (where f sc is N
Sampled at the TSC color subcarrier frequency)
It is converted into a bit digital signal. The 8-bit signal is supplied by the arithmetic circuit 17, and is output through a pre-filter constituted by the arithmetic circuit 17 and the unused frame memory 15B of the system B. The output of the pre-filter is supplied to the sub-sampling circuit 14A via the switch 19. The sub-sampling circuit 14A performs field offset sub-sampling, compresses the signal into a signal having a sampling rate of 2fsc , and supplies the signal to the a contact of the switch 22 via the frame memory 15A. The distribution circuit 24 distributes the signal from the switch 22 to two systems. The signals distributed to the two systems by the distribution circuit 24 are supplied to the switches 30A and 30B via ECC encoding circuits 26A and 26B and modulation circuits 28A and 28B, respectively. ECC encoding circuits 26A, 26
B performs processing such as addition of an error detection / correction code and interleaving, and the modulation circuits 28A and 28B convert the signals into signals having a small DC component suitable for digital recording. In the standard mode, the switches 30A and 30B alternately switch to the a and b contacts at a period of 1/120 second. The signal is amplified by the recording amplifiers 32 to 35 and magnetically recorded on the magnetic tape 40 by the magnetic heads 36 to 39. The arrangement of the magnetic heads 36 to 39 is shown in FIG.
In FIG. 2, reference numeral 72 denotes a rotating head drum. Fig. 2 (a)
Is a plan view of the rotary drum 72 as viewed from above, and FIG.
FIG. 40 is a layout view of heads 36 to 39 as viewed from the side of 72. head
The heads 36 and 37 constitute a pair head. The head 36 has + azimuth and the head 37 has -azimuth. As shown in FIG. 2 (b), the height is one track pitch ( TP ). Different by a minute. The heads 38 and 39 also have the same relationship as the heads 36 and 37, and these two pairs of heads face each other at an interval of 180 degrees. The rotating head drum 72 rotates at 3,600 rpm, and the magnetic tape 40 is wrapped around its outer periphery for about 180 °. Therefore, in the standard mode, as shown in FIG. 3A, one field of a video signal having a field frequency of 60 Hz is recorded on four tracks. II. Long time mode In the long time mode, the switches 13 and 22 are connected to the b contact, and the switch 19 is closed. The analog video signal at the input terminal 10A is supplied to the A / D converter 12A, the arithmetic circuit 17 and the frame
Pre-filter consisting of memory 15B, sub-sampling circuit 14A
In addition, the same processing as in the standard mode is performed in the frame memory 15A, and is applied to the block encoding circuit 16A. The block coding circuit 16A is a circuit for performing block coding, and generally, the MIN-MAX method is famous. This MIN-MAX
The method divides an image into blocks and equally divides between the maximum value and the minimum value in the block to quantize. By transmitting an index indicating which quantization level belongs to each pixel and further transmitting the maximum value / minimum value as a scale component, it is possible to reproduce the quantization representative value on the receiving side. For example, 16
(= 4 × 4) pixels are defined as one block, the maximum value / minimum value is set as a scale component with 8 bits each, and all 16 pixels are assigned a 3-bit index obtained by dividing the maximum value / minimum value into eight. The information amount of 128 bits / block when all the pixels are quantized by 8 bits is reduced by half to 64 (=
Only 2 × 8 + 16 × 3) bits / block is required. The signal whose data amount has been halved by the block encoding circuit 16A is compressed on the time axis by the time axis conversion circuit 18A and applied to the distribution circuit 24 via the contact b of the switch 22. Distribution circuit
24 distributes the input signal to two signal processing systems. The ECC encoding circuits 26A and 26B perform processing such as adding an error detection / correction code and interleaving to the output of the distribution circuit 24, and output the output intermittently according to the recording rate. Modulation circuits 28A, 28B
Performs the same modulation as in the standard mode on the outputs of the ECC encoding circuits 26A and 26B, and applies the same to the switches 30A and 30B. Switch 3
The 0A and 30B repeat the a-contact connection and the non-connection at a 1/60 second cycle in accordance with the output timing of the ECC encoding circuits 26A and 26B. The signals of the contacts a of the switches 30A and 30B are
Are applied to the magnetic heads 36 and 37 via the. In the long time mode, the capstan motor rotates at half the speed of the standard mode according to an instruction from the system controller (not shown), and the recording format on the magnetic tape 40 is as shown in FIG. (B). III. Two-system input recording mode In the two-system input recording mode in which two systems of input signals are synchronously recorded, the switch 13 is connected to the contact a, and the switch 22 is set to c.
Connected to the contacts, switch 19 is opened. Input terminal 10A
The input video signal, after being quantized to 8 bits sampled at 4f sc by an A / D converter 12A, directly without passing through the pre-filter is applied to the sub-sampling circuit 14A to. The signal subjected to field offset sub-sampling by the sub-sampling circuit 14A is subjected to the same processing as in the long-time mode by the frame memory 15A, the S / I encoding circuit 16A, and the time axis conversion circuit 18A, and is supplied to the synthesizing circuit 20. You. On the other hand, input terminal 10
The A / D converter 12B, sub-sampler 1
4B, the frame memory 15B, the S / I encoding circuit 16B, and the time axis conversion circuit 18B undergo the same processing as the video signal of the input terminal 10A, and then are supplied to the synthesis circuit 20. The frame memory 15B is not used as a pre-filter, but is operated as a normal signal processing frame memory, for example, a buffer memory. The synthesizing circuit 20 includes a time axis conversion circuit and a switching circuit, and synthesizes both inputs. The combined signal has the same data rate as in the standard mode, is applied to the distribution circuit 24 via the switch 22, and is thereafter processed in the same manner as in the standard mode. The synthesizing circuit 20 controls the input terminal 10A so that the pair heads 36 and 37 are supplied with the video signal of the input terminal 10A, and the pair heads 37 and 38 are supplied with the video signal of the input terminal 10B.
T 1 ~T 2, T 3 ~T 4 periods (of FIG. 4 the signal is not supplied,
..), The signal of the input terminal 10B is time-axis-compressed, and the signal of the input terminal 10A shown in FIG. 4 (2) and the signal of the input terminal 10B shown in FIG. 4 (3) are switched. A signal of the standard mode data rate shown in 1) is used. The storage format of the magnetic tape is the same as in the standard mode, as shown in FIG. In the above embodiment, the case of two systems is taken as an example, but the present invention is not limited to this, and can be applied to the recording and reproduction of N (two or more) systems of signals. [Effects of the Invention] As can be seen from the above description, according to the present invention, when any of the N systems is not used, the associated memory means is used for the pre-filter, so that the circuit scale is increased. Without inviting, the image quality can be improved and the size of the device can be reduced.
【図面の簡単な説明】
第１図は本発明の一実施例の構成ブロック図、第２図は
再生／記録ヘッドの配置図、第３図は磁気テープの記録
トラック・パターンを示す図、第４図は記録／再生に関
与するヘッドと信号処理タイミングの関係を示す図であ
る。
10A,10B……入力端子、12A,12B……A/D変換器、14A,14B
……サブサンプル回路、15A,15B……フレーム・メモ
リ、16A,16B……ブロック符号化回路、17……演算回
路、18A,18B……時間軸変換回路、26A,26B……誤り検出
／訂正回路、36……ヘッドＡ＋、37……ヘッドＡ−、38
……ヘッドＢ＋、39……ヘッドＢ−BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a structural block diagram of an embodiment of the present invention, FIG. 2 is a layout diagram of a reproducing / recording head, FIG. 3 is a diagram showing a recording track pattern of a magnetic tape, FIG. FIG. 4 is a diagram showing the relationship between heads involved in recording / reproduction and signal processing timing. 10A, 10B …… Input terminal, 12A, 12B …… A / D converter, 14A, 14B
…… Sub-sampling circuit, 15A, 15B …… Frame memory, 16A, 16B …… Block coding circuit, 17 …… Operation circuit, 18A, 18B …… Time axis conversion circuit, 26A, 26B …… Error detection / correction Circuit, 36 Head A +, 37 Head A-, 38
…… Head B +, 39 …… Head B-
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 下郡山 信
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(72)発明者 樫田 素一
神奈川県川崎市高津区下野毛770番地
キヤノン株式会社玉川事業所内
(72)発明者 鹿倉 明祐
神奈川県川崎市高津区下野毛770番地
キヤノン株式会社玉川事業所内
────────────────────────────────────────────────── ───
Continuation of front page
(72) Inventor Shin Shimokoriyama
3-30-2 Shimomaruko, Ota-ku, Tokyo
Inside Canon Inc.
(72) Inventor Soichi Kashida
770 Shimonoge, Takatsu-ku, Kawasaki-shi, Kanagawa
Inside the Tamagawa Office of Canon Inc.
(72) Inventor Meisuke Kakura
770 Shimonoge, Takatsu-ku, Kawasaki-shi, Kanagawa
Inside the Tamagawa Office of Canon Inc.