JP2697618B2 - Feedforward amplifier - Google Patents

Feedforward amplifier

Info

Publication number
JP2697618B2
JP2697618B2 JP6161724A JP16172494A JP2697618B2 JP 2697618 B2 JP2697618 B2 JP 2697618B2 JP 6161724 A JP6161724 A JP 6161724A JP 16172494 A JP16172494 A JP 16172494A JP 2697618 B2 JP2697618 B2 JP 2697618B2
Authority
JP
Japan
Prior art keywords
signal
output
amplifier
combiner
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6161724A
Other languages
Japanese (ja)
Other versions
JPH0832358A (en
Inventor
和彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6161724A priority Critical patent/JP2697618B2/en
Publication of JPH0832358A publication Critical patent/JPH0832358A/en
Application granted granted Critical
Publication of JP2697618B2 publication Critical patent/JP2697618B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はフィードフォワード増幅
器に関し、特に高い飽和出力電力が必要なフィードフォ
ワード増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feedforward amplifier, and more particularly, to a feedforward amplifier requiring a high saturation output power.

【0002】[0002]

【従来の技術】従来のフィードフォワード増幅器は、図
7に示すように入力1から入力された信号を2分配する
分配器2と、分配器2の一方の出力の振幅,位相を調整
するベクトル調整器27と、ベクトル調整器27の出力
を4分配する分配器22と、分配器22の出力をそれぞ
れ増幅する主増幅器6a,6b,6c及び6dと、主増
幅器6a6b,6c及び6dの出力を合成する合成器2
3と、合成器23の出力を2分配する分配器24と、分
配器24の一方の出力信号を遅延させる遅延線路25
と、分配器2の他方の出力信号を遅延させる遅延線路1
3と、遅延線路13により遅延された信号と分配器24
の他方の信号とを合成する合成器14と、合成器14か
ら出力された信号の振幅と位相を調整するベクトル調整
器28と、ベクトル調整器28の出力を増幅する補助増
幅器15と、補助増幅器15の出力と遅延線路25によ
り遅延された信号とを合成する合成器9を有している。
2. Description of the Related Art As shown in FIG. 7, a conventional feedforward amplifier has a divider 2 for dividing a signal inputted from an input 1 into two parts, and a vector adjuster for adjusting the amplitude and phase of one output of the divider 2. Combiner 27, divider 22 for dividing the output of vector adjuster 27 into four, main amplifiers 6a, 6b, 6c and 6d for amplifying the output of divider 22, and outputs of main amplifiers 6a, 6b, 6c and 6d. Combiner 2
3, a divider 24 for dividing the output of the combiner 23 into two, and a delay line 25 for delaying one output signal of the divider 24
And a delay line 1 for delaying the other output signal of the distributor 2
3, the signal delayed by the delay line 13 and the distributor 24
, A vector adjuster 28 for adjusting the amplitude and phase of the signal output from the combiner 14, an auxiliary amplifier 15 for amplifying the output of the vector adjuster 28, and an auxiliary amplifier. 15 is provided with a synthesizer 9 for synthesizing the output of the signal 15 and the signal delayed by the delay line 25.

【0003】図7において、信号経路gと信号経路hは
利得が等しく位相が逆相になるようにベクトル調整器2
7及び遅延線路13により調整されている。また、信号
経路iと信号経路jも利得が等しく位相が逆相になるよ
うにベクトル調整器28及び遅延線路25により調整さ
れている。
In FIG. 7, a signal path g and a signal path h have a vector adjuster 2 so that gains are equal and phases are opposite.
7 and the delay line 13. The signal path i and the signal path j are also adjusted by the vector adjuster 28 and the delay line 25 so that the gains are equal and the phases are opposite.

【0004】入力1から入力された信号は、分配器2に
より信号経路g及び信号経路hに分配され、合成器14
で合成される。
[0004] A signal input from an input 1 is distributed to a signal path g and a signal path h by a distributor 2, and
Synthesized by

【0005】信号経路gと信号経路hは利得が等しく、
位相が逆相になるように調整されているため合成器14
の出力からは信号経路gと信号経路hの差分が出力され
る。ここで、信号経路hについては無歪の遅延線路13
を通るのみであるため、合成器14からは主増幅器6
a,6b,6c及び6dの歪成分のみが出力される。
[0005] The signal path g and the signal path h have the same gain,
Since the phases are adjusted to be opposite phases, the combiner 14
Outputs the difference between the signal path g and the signal path h. Here, the signal path h is the undistorted delay line 13.
Through the main amplifier 6 from the combiner 14.
Only the distortion components a, 6b, 6c and 6d are output.

【0006】従って信号経路gと信号経路iから構成さ
れるループは歪検出ループと呼ばれる。
Accordingly, a loop composed of the signal path g and the signal path i is called a distortion detection loop.

【0007】また、合成器23から出力された歪成分を
含んだ信号は分配器24により信号経路i及び信号経路
jに分配される。信号経路iにおいては無歪の遅延線路
であるため、歪成分を含んだ信号はそのまま合成器9へ
入力される。信号経路jにおいては前述の歪検出ループ
により歪成分のみが取り出された後、ベクトル調整器2
8、補助増幅器15を通り合成器9へ入力される。ここ
で、信号経路iと信号経路jは利得が等しく位相が逆相
になるように調整されているため、合成器9の出力から
は信号経路iと信号経路jの差分、つまり歪を含んだ信
号から歪成分のみが差し引かれ出力10から出力され
る。
The signal containing the distortion component output from the combiner 23 is distributed to a signal path i and a signal path j by a distributor 24. Since the signal path i is a distortion-free delay line, a signal including a distortion component is directly input to the combiner 9. In the signal path j, after only the distortion component is extracted by the above-described distortion detection loop, the vector adjuster 2
8. The signal is input to the synthesizer 9 through the auxiliary amplifier 15. Here, since the signal path i and the signal path j are adjusted so that the gains are equal and the phases are opposite to each other, the difference from the signal path i and the signal path j from the output of the combiner 9, that is, the distortion is included. Only the distortion component is subtracted from the signal and output from the output 10.

【0008】次に飽和出力電力の計算例を示す。Next, a calculation example of the saturation output power will be described.

【0009】図8に図7の主増幅部26を示す。図8に
おいて主増幅器6a,6b,6c及び6dの飽和出力電
力(Psat)を40dBm(10W)、遅延線路25
の損失を−2dB、合成器23と分配器24の損失を無
視できると仮定すると主増幅部26の飽和出力電力は4
4.0dBm(25.1W)、また遅延線路25の通過
電力は最大44.0dBm(25.1W)となる。
FIG. 8 shows the main amplifier 26 of FIG. In FIG. 8, the saturation output power (Psat) of the main amplifiers 6a, 6b, 6c and 6d is 40 dBm (10 W), and the delay line 25
Assuming that the loss of the main amplifier 26 is -2 dB and the loss of the combiner 23 and the distributor 24 can be neglected, the saturation output power of the main amplifier 26 is 4 dB.
4.0 dBm (25.1 W), and the maximum power passing through the delay line 25 is 44.0 dBm (25.1 W).

【0010】参照公報として、特開昭61−16620
6号公報には、エラー検出ループの遅延回路側に監視信
号を阻止する帯域阻止フィルタを挿入し、フィールドフ
ォワード増幅器の出力側にて監視信号のレベルを監視す
ることにより誤差増幅器の障害を検出する誤差増幅器の
障害検出方式が開示されている。
As a reference publication, Japanese Patent Application Laid-Open No. 61-16620
In Japanese Patent Application Publication No. 6-36, a band rejection filter for blocking a monitor signal is inserted on the delay circuit side of an error detection loop, and the level of the monitor signal is monitored on the output side of the field forward amplifier to detect a failure of the error amplifier. A fault detection method for an error amplifier is disclosed.

【0011】また、特開昭61−164307号公報に
は、エラー注入ループの誤差増幅器側に自動利得調整回
路を設け、エラー注入ループの遅延回路の出力側及び誤
差増幅器の出力側から抽出したパイロット信号の差を抑
圧するよう利得を自動調整することにより、歪みの小さ
い信号を得るフィードファワード増幅器が開示されてい
る。
In Japanese Patent Application Laid-Open No. 61-164307, an automatic gain adjustment circuit is provided on the error amplifier side of the error injection loop, and a pilot extracted from the output side of the delay circuit of the error injection loop and the output side of the error amplifier. A feedforward amplifier that obtains a signal with small distortion by automatically adjusting the gain so as to suppress the signal difference is disclosed.

【0012】[0012]

【発明が解決しようとする課題】この従来のフィードフ
ォワード増幅器では、主増幅器6a,6b,6c,の出
力が全て遅延線路25を通って出力されるため遅延線路
25の損失の分だけ、飽和出力電力が主増幅器6a,6
b,6c及び6dの合計よりも低下するという問題があ
る。
In this conventional feedforward amplifier, since the outputs of the main amplifiers 6a, 6b, 6c are all output through the delay line 25, the saturation output is reduced by the loss of the delay line 25. The power is the main amplifier 6a, 6
There is a problem that it is lower than the sum of b, 6c and 6d.

【0013】また、主増幅器6a,6b,6c及び6d
の出力が全て遅延線路25を通るため、遅延線路25に
は大きな電力容量の線路が必要になるという問題があ
る。
The main amplifiers 6a, 6b, 6c and 6d
Are all passed through the delay line 25, so that the delay line 25 needs a line having a large power capacity.

【0014】それ故に本発明の課題は、飽和出力電力を
従来のフィードフォワード増幅器よりも高くでき、遅延
線路の通過電力容量の遅延線路が使用できるフィードフ
ォワード増幅器を提供することにある。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a feedforward amplifier which can make the saturation output power higher than that of a conventional feedforward amplifier and can use a delay line having a passing power capacity of the delay line.

【0015】[0015]

【課題を解決するための手段】本発明によれば、同一特
性の主増幅器を2つ以上有するフィードフォワード増幅
器において、入力信号を2つに分配する第1の分配器
と、該第1の分配器の一方の出力信号の振幅と位相を調
整する第1のベクトル調整器と、該第1のベクトル調整
器により調整された信号を2つに分配する第2の分配器
と、該第2の分配器の一方の出力信号を遅延させる第1
の遅延線路と、該第1の遅延線路により遅延された信号
を増幅する第1の主増幅器と、前記第2の分配器の他方
の出力信号を増幅する第2の主増幅器と、該第2の主増
幅器の出力信号を2つに分配する第3の分配器と、該第
3の分配器の一方の出力信号を遅延させる第2の遅延線
路と、該第2の遅延線路により遅延された信号と前記第
1の主増幅器の出力とを合成する第1の合成器と、前記
第1の分配器の他方の出力信号を遅延させる第3の遅延
線路と、該第3の遅延線路により遅延された信号と前記
第3の分配器の他方の出力信号とを合成する第2の合成
器と、該第2の合成器の出力信号の振幅と位相を調整す
る第2のベクトル調整器と、該第2のベクトル調整器に
より調整された信号を増幅する補助増幅器と、該補助増
幅器の出力と前記第1の合成器の出力とを合成する第3
の合成器とを備えることを特徴とするフィードフォワー
ド増幅器が得られる。
According to the present invention, in a feedforward amplifier having two or more main amplifiers having the same characteristics, a first divider for dividing an input signal into two, and the first divider. A first vector adjuster for adjusting the amplitude and phase of one of the output signals of the device, a second divider for dividing the signal adjusted by the first vector adjuster into two, A first delaying one output signal of the distributor;
, A first main amplifier for amplifying a signal delayed by the first delay line, a second main amplifier for amplifying the other output signal of the second distributor, and a second main amplifier. A third splitter for splitting the output signal of the main amplifier into two, a second delay line for delaying one output signal of the third splitter, and a signal delayed by the second delay line. A first combiner for combining a signal with an output of the first main amplifier, a third delay line for delaying the other output signal of the first distributor, and a delay by the third delay line A second combiner for combining the output signal and the other output signal of the third divider, a second vector adjuster for adjusting the amplitude and phase of the output signal of the second combiner, An auxiliary amplifier for amplifying the signal adjusted by the second vector adjuster; an output of the auxiliary amplifier; Third for combining the output of one of the combiner
And a combiner of (1).

【0016】また、本発明によれば、前記第1の主増幅
器が多数並列に接続されていることを特徴とするフィー
ドフォワード増幅器が得られる。
Further, according to the present invention, there is provided a feedforward amplifier, wherein a large number of the first main amplifiers are connected in parallel.

【0017】また、本発明によれば、同一特性の主増幅
器を2つ以上有するフィードフォワード増幅器におい
て、入力信号を2つに分配する第1の分配器と、該第1
の分配器の一方の出力信号の振幅と位相を調整する第1
のベクトル調整器と、該第1のベクトル調整器により調
整された信号をN分配(Nは自然数)する第2の分配器
と、該第2の分配器のN個の出力の内(N−1)個の出
力信号をそれぞれ遅延させる第1から第N−1の遅延線
路と、第1から第(N−1)の遅延線路により遅延され
た信号をそれぞれ増幅する第1から第(N−1)の主増
幅器と、前記第2の分配器の残り1個の出力信号を増幅
する第Nの主増幅器と、該第Nの主増幅器の出力信号を
2つに分配する第3の分配器と、該第3の分配器の一方
の出力信号を遅延させる第Nの遅延線路と、前記第Nの
遅延線路により遅延された信号と前記第1から第(N−
1)の主増幅器の出力信号とを合成する第1の合成器
と、前記第1の分配器の他方の出力信号を遅延させる第
(N+1)の遅延線と、第(N+1)の遅延線により遅
延された信号と前記第3の分配器の他方の出力信号とを
合成する第2の合成器と、該第2の合成器の出力信号の
振幅と位相を調整する第2のベクトル調整器と、該第2
のベクトル調整器により調整された信号を増幅する補助
増幅器と、該補助増幅器の出力信号と前記第1の合成器
の出力信号とを合成する第3の合成器を備えることを特
徴とするフィードフォワード増幅器が得られる。
Further, according to the present invention, in a feedforward amplifier having two or more main amplifiers having the same characteristics, a first divider for dividing an input signal into two,
Adjusts the amplitude and phase of one output signal of the first divider.
, A second divider that distributes the signal adjusted by the first vector adjuster into N (N is a natural number), and N outputs (N− 1) first to (N-1) th delay lines for respectively delaying the output signals, and first to (N-th) delay lines for amplifying the signals delayed by the first to (N-1) th delay lines, respectively. 1) a main amplifier, an Nth main amplifier for amplifying the remaining one output signal of the second splitter, and a third splitter for splitting the output signal of the Nth main amplifier into two An N-th delay line for delaying one output signal of the third divider; a signal delayed by the N-th delay line;
1) a first combiner for combining the output signal of the main amplifier, a (N + 1) th delay line for delaying the other output signal of the first distributor, and a (N + 1) th delay line A second combiner for combining the delayed signal and the other output signal of the third divider, a second vector adjuster for adjusting the amplitude and phase of the output signal of the second combiner, , The second
And a third combiner for combining an output signal of the auxiliary amplifier with an output signal of the first combiner. An amplifier is obtained.

【0018】[0018]

【作用】第1及び第2の主増幅器は同じ増幅器であり同
じ歪特性を持っている。そこで歪検出用として主増幅器
を使用し、信号経路より構成される歪検出ループにより
歪を検出する。他の主増幅器においては、合成器で合成
する場合に主増幅器により増幅された信号と同相の出力
が得られるように遅延線路により遅延量が調整されてい
る。
The first and second main amplifiers are the same amplifier and have the same distortion characteristics. Therefore, a main amplifier is used for distortion detection, and the distortion is detected by a distortion detection loop composed of a signal path. In other main amplifiers, the amount of delay is adjusted by a delay line so that an output having the same phase as the signal amplified by the main amplifier is obtained when the signals are combined by the combiner.

【0019】従って合成器の出力は主増幅器と同じ歪成
分を持っているため、歪検出ループにより検出された歪
成分により打ち消すことができる。このような構成にす
ることにより主増幅器については遅延線路が出力側に必
要なくなり、遅延線路の損失分だけ飽和出力電力が増加
する。
Therefore, since the output of the combiner has the same distortion component as the main amplifier, it can be canceled by the distortion component detected by the distortion detection loop. With this configuration, the main amplifier does not require a delay line on the output side, and the saturation output power is increased by the loss of the delay line.

【0020】[0020]

【実施例】次に、本発明のフィードフォワード増幅器に
ついて図面を参照して説明する。図1は本発明のフィー
ドフォワード増幅器の第1実施例を示すブロック図であ
る。尚、以下に説明する第1実施例、および後述する第
2実施例では、図7と同じ部分には同じ符号を付して説
明する。
Next, a feedforward amplifier according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of the feedforward amplifier of the present invention. In the first embodiment described below and the second embodiment described later, the same parts as those in FIG. 7 are denoted by the same reference numerals.

【0021】入力1から入力された信号は分配器2で2
分配され一方はベクトル調整器27により振幅,位相を
調整されさらに分配器3で2分配される。他方は遅延線
路13で遅延され合成器14へ入力される。分配器3で
2分配された一方は遅延線路4により遅延され分配器5
で3分配される。分配器5で3分配された信号は主増幅
器6a、6b及び6cで増幅され合成器7で合成され
る。また、分配器3で2分配された他方は主増幅器6d
で増幅され分配器11で2分配される。
The signal input from the input 1 is divided by the splitter 2 into 2
One is adjusted in amplitude and phase by a vector adjuster 27, and is further split into two by a splitter 3. The other is delayed by delay line 13 and input to combiner 14. One of the two divided by the divider 3 is delayed by the delay line 4 and divided by the divider 5.
Is divided into three. The signals divided into three by the divider 5 are amplified by the main amplifiers 6a, 6b and 6c and are combined by the combiner 7. The other of the two divided by the distributor 3 is the main amplifier 6d.
And is divided into two by the distributor 11.

【0022】分配器11で2分配された一方は遅延線路
12により遅延され、合成器7の出力と合成器8で合成
される。分配器11で2分配された他方は、遅延線路1
3で遅延された信号と合成器14で合成されベクトル調
整器28とにより振幅と位相とが調整された後補助増幅
器15で増幅され、合成器8の出力と合成器9で合成さ
れ、出力10より出力される。
One of the two divided by the divider 11 is delayed by the delay line 12 and is combined with the output of the combiner 7 by the combiner 8. The other of the two divided by the distributor 11 is the delay line 1
The signal delayed by 3 is combined with the signal by the combiner 14, the amplitude and the phase are adjusted by the vector adjuster 28, amplified by the auxiliary amplifier 15, combined with the output of the combiner 8 and the combiner 9, and output by the combiner 9. Output.

【0023】ここで、信号経路aと信号経路bは利得が
等しく位相が逆相になるようにベクトル調整器27及び
遅延線路13で調整されている。信号経路cと信号経路
dは位相が逆相になるようにベクトル調整器28、遅延
線路12で調整されている。
Here, the signal path a and the signal path b are adjusted by the vector adjuster 27 and the delay line 13 so that the gains are equal and the phases are opposite. The signal path c and the signal path d are adjusted by the vector adjuster 28 and the delay line 12 so that the phases are opposite.

【0024】また、信号経路eと信号経路fについて
は、同相,同遅延量になるように遅延線路4により調整
されている。
The signal path e and the signal path f are adjusted by the delay line 4 so as to have the same phase and the same delay amount.

【0025】入力1から図5(a)に示す信号が入力さ
れた場合、入力から入った信号は分配器2により信号経
路aと信号経路bに分配される。信号経路aの主増幅器
6dの出力からは図5(b)のような歪成分を含んだ信
号が出力され、分配器11により分配され図5(c)に
示す歪成分を含んだ信号が合成器14へ入力される。信
号経路bについては無歪の遅延線路13を通るのみであ
るため入力信号図5(a)と同じ成分の信号が合成器1
4へ入力される。ここで信号経路aと信号経路bは利得
が等しく逆相になるように調整されているため合成器1
4では入力信号成分は打ち消し合い、出力からは図5
(d)に示すように歪成分のみが出力される。
When the signal shown in FIG. 5A is input from the input 1, the signal input from the input is distributed to the signal path a and the signal path b by the distributor 2. A signal containing a distortion component as shown in FIG. 5B is output from the output of the main amplifier 6d in the signal path a, and a signal containing the distortion component shown in FIG. Input to the device 14. Since the signal path b only passes through the undistorted delay line 13, an input signal having the same component as that of FIG.
4 is input. Here, since the signal path a and the signal path b are adjusted so that the gains are equal and opposite phases, the combiner 1
In FIG. 4, the input signal components cancel each other, and
As shown in (d), only the distortion component is output.

【0026】合成器14の出力はベクトル調整器28に
より振幅,位相が調整され補助増幅器15で増幅され図
5(e)の出力が得られる。
The output of the synthesizer 14 is adjusted in amplitude and phase by a vector adjuster 28 and amplified by the auxiliary amplifier 15 to obtain the output shown in FIG.

【0027】次に、図1の主増幅部16のレベルダイヤ
の一例を図2に示す。図2において主増幅器6a,6
b,6c及び6dは同一特性の利得20dBの増幅器で
ある。また、遅延線路4及び遅延線路12の損失は−2
dBとし、分配器,合成器の損失は無視して考える。
Next, FIG. 2 shows an example of a level diagram of the main amplifying section 16 of FIG. In FIG. 2, the main amplifiers 6a, 6
b, 6c and 6d are amplifiers having the same characteristics and a gain of 20 dB. The loss of the delay lines 4 and 12 is -2.
dB and the loss of the distributor and the combiner is ignored.

【0028】主増幅部16への入力は20dBmとして
いる。分配器3は入力に20dBmが入力された場合、
遅延線路4側に19.2dBm、主増幅器6d側に1
2.4dBmと異なるレベルに分配する分配器である。
分配器3から遅延線路4に19.2dBmが入力される
と、遅延線路4の損失は−2dBであるため出力は1
7.2dBmとなる。これが分配器5で3分配されそれ
ぞれの端子からは12.4dBmが出力される。分配器
5から出力された信号は主増幅器6a,6b及び6cで
増幅されそれぞれ32.4dBmが出力される。出力さ
れた信号を合成器7で3合成することにより37.2d
Bmの出力が得られる。
The input to the main amplifying section 16 is 20 dBm. When 20 dBm is input to the input, the distributor 3
19.2 dBm on the delay line 4 side, 1 on the main amplifier 6d side
This is a distributor that distributes to a level different from 2.4 dBm.
When 19.2 dBm is input from the divider 3 to the delay line 4, the output of the delay line 4 is 1 since the loss of the delay line 4 is -2 dB.
7.2 dBm. This is divided into three signals by the distributor 5, and 12.4 dBm is output from each terminal. The signal output from the distributor 5 is amplified by the main amplifiers 6a, 6b and 6c, and outputs 32.4 dBm. The output signal is synthesized by the synthesizer 7 into 37.2d.
The output of Bm is obtained.

【0029】また分配器3の主増幅器6d側の12.4
dBmは主増幅器6dで増幅されて32.4dBmが出
力される。分配器11の損失は無視するため、遅延線路
12に32.4dBmが入力される遅延線路には−2d
Bの損失があるため、出力は30.4dBmとなる。こ
こで合成器7の出力37.2dBmと遅延線路12の出
力30.4dBmが合成器8で合成され出力に38.0
dBmが得られる。合成器8は異なるレベルを合成する
合成器であり、図4に一例を示す。
The 12.4 on the main amplifier 6d side of the distributor 3
The dBm is amplified by the main amplifier 6d to output 32.4dBm. Since the loss of the distributor 11 is ignored, the delay line to which 32.4 dBm is input is -2d.
The output is 30.4 dBm due to the loss of B. Here, the output 37.2 dBm of the combiner 7 and the output 30.4 dBm of the delay line 12 are combined by the combiner 8 and the output is 38.0.
dBm is obtained. The combiner 8 is a combiner for combining different levels, and an example is shown in FIG.

【0030】図4の場合、伝送線路の特性インピーダン
スに55Ωの伝送線路17と120Ωの伝送線路18に
よるλ/4インピーダンス変換器を使用することにより
37.2dBmと30.4dBmの合成を実現してい
る。
In the case of FIG. 4, the combination of 37.2 dBm and 30.4 dBm is realized by using a λ / 4 impedance converter having a transmission line 17 of 55Ω and a transmission line 18 of 120Ω as the characteristic impedance of the transmission line. I have.

【0031】従って、図1において主増幅器6a、6
b,6c及び6dは全く同レベルで動作するため主増幅
器6a、6b,6c及び6dは同じ歪が発生する(但し
発生タイミングは異なる)。
Therefore, in FIG. 1, the main amplifiers 6a, 6a
Since b, 6c and 6d operate at exactly the same level, the same distortion occurs in the main amplifiers 6a, 6b, 6c and 6d (but at different timings).

【0032】信号経路eと信号経路fは同相,同遅延量
のため、主増幅器6a,6b及び6cで発生した歪と、
6dで発生した歪は合成器8で同相となり合成される。
また、信号経路cと信号経路dは逆相になっているため
補助増幅器15からは主増幅器6dの歪成分と逆相の成
分が出力される。主増幅器6aから6cの歪成分は合成
器8部分で主増幅器6dの歪成分と同相になっているた
め、補助増幅器15の出力は主増幅器6a,6b,6c
及び6dの歪成分に対して逆相になっている。従って、
ベクトル調整器28の振幅を可変と補助増幅器15の出
力を適切に調整することにより主増幅器6a,6b,6
c及び6dの歪成分を打ち消し、図5(f)のような歪
のない出力を得ることができる。
The signal paths e and f have the same phase and the same delay amount, so that the distortion generated in the main amplifiers 6a, 6b and 6c is
The distortion generated in 6d becomes the same phase in the combiner 8 and is combined.
Further, since the signal path c and the signal path d are in opposite phases, the auxiliary amplifier 15 outputs a component having a phase opposite to the distortion component of the main amplifier 6d. Since the distortion components of the main amplifiers 6a to 6c are in phase with the distortion component of the main amplifier 6d in the combiner 8, the output of the auxiliary amplifier 15 is output from the main amplifiers 6a, 6b, 6c
, And 6d. Therefore,
By adjusting the amplitude of the vector adjuster 28 and appropriately adjusting the output of the auxiliary amplifier 15, the main amplifiers 6a, 6b, 6
By canceling the distortion components of c and 6d, an output without distortion as shown in FIG. 5F can be obtained.

【0033】次に、飽和出力電力の計算例を示す。図3
に図1の主増幅部16を示す。図3において主増幅器6
aから6dの飽和出力電力(Psat)を40dBm、
遅延線路12の損失を−2dB、合成器7、分配器8及
び分配器11の損失を無視できると仮定する。遅延線路
4は主増幅器6a,6b及び6cの入力側に入っている
ため飽和出力電力には影響しない。合成器7の出力にお
ける飽和出力電力は44.8dBm(30.0W)とな
り、主増幅器6dは遅延線路12により−2dBの損失
があるため、合成器8の入力では38.0dBm(6.
3W)となる。これを合成器8で合成することにより4
5.6dBm(36.3W)の飽和出力電力が得られ
る。また、遅延線路12の通過電力は最大38.0dB
m(6.3W)となる。
Next, a calculation example of the saturation output power will be described. FIG.
1 shows the main amplifying unit 16 of FIG. In FIG. 3, the main amplifier 6
The saturated output power (Psat) from 6a to 6d is 40 dBm,
It is assumed that the loss of the delay line 12 is -2 dB, and the loss of the combiner 7, the distributor 8, and the distributor 11 can be ignored. Since the delay line 4 is on the input side of the main amplifiers 6a, 6b and 6c, it does not affect the saturation output power. The saturation output power at the output of the combiner 7 is 44.8 dBm (30.0 W), and the main amplifier 6 d has a loss of −2 dB due to the delay line 12.
3W). This is synthesized by the synthesizer 8 to obtain 4
A saturated output power of 5.6 dBm (36.3 W) is obtained. Further, the passing power of the delay line 12 is 38.0 dB at the maximum.
m (6.3 W).

【0034】次に、本発明のフィードフォワード増幅器
の第2実施例について図面を参照して説明する。図6は
本発明の第2実施例を示すブロック図である。
Next, a second embodiment of the feedforward amplifier according to the present invention will be described with reference to the drawings. FIG. 6 is a block diagram showing a second embodiment of the present invention.

【0035】入力1から入力された信号は分配器2で2
分配され一方はベクトル調整器27により振幅,位相を
調整されさらに分配器19で4分配される。他方は遅延
線路13で遅延され合成器14へ入力される。分配器1
9で4分配された内1つの出力は主増幅器6dで増幅さ
れ、分配器11で2分配される。分配器19の残り3つ
の出力は遅延線路20aから20cで遅延され主増幅器
6a,6b及び6cで増幅される。分配器11で2分配
された一方は遅延線路12により遅延され、主増幅器6
a,6b及び6cの出力と合成器21で合成される。他
方は遅延線路13で遅延された信号と合成器14で合成
されベクトル調整器28で振幅と位相が調整された後、
補助増幅器15で増幅され合成器21の出力と合成器9
で合成され出力10より出力される。ここで信号経路k
と信号経路lは利得が等しく、位相が逆相になるように
ベクトル調整器27及び遅延線路13で調整されてい
る。
The signal input from the input 1 is divided by the splitter 2 into 2
One of them is adjusted in amplitude and phase by a vector adjuster 27, and further divided into four by a distributor 19. The other is delayed by delay line 13 and input to combiner 14. Distributor 1
One of the outputs divided into four by 9 is amplified by the main amplifier 6d and is divided into two by the distributor 11. The remaining three outputs of the distributor 19 are delayed by delay lines 20a to 20c and amplified by the main amplifiers 6a, 6b and 6c. One of the two divided by the divider 11 is delayed by the delay line 12, and the main amplifier 6
The outputs of a, 6b and 6c are combined with the combiner 21. The other is synthesized with the signal delayed by the delay line 13 by the synthesizer 14 and the amplitude and the phase are adjusted by the vector adjuster 28.
The output of the combiner 21 amplified by the auxiliary amplifier 15 and the combiner 9
And output from the output 10. Where the signal path k
And the signal path l are adjusted by the vector adjuster 27 and the delay line 13 so that the gains are equal and the phases are opposite.

【0036】信号経路mと信号経路nは位相が逆相にな
るようにベクトル調整器28及び遅延線路12で調整さ
れている。
The signal path m and the signal path n are adjusted by the vector adjuster 28 and the delay line 12 so that the phases are opposite.

【0037】また、分配器19の出力から合成器21の
入力までの4系統は全て同相,同遅延量になるように遅
延線路20aから20cにより調整されている。
The four systems from the output of the distributor 19 to the input of the synthesizer 21 are all adjusted by the delay lines 20a to 20c so that they have the same phase and the same delay amount.

【0038】上述のような構成において図6の動作は第
1実施例と同様であり、ベクトル調整器28の振幅を可
変し、補助増幅器15の出力を適切に調整することによ
り主増幅器6a,6b,6c及び6dの歪成分を打ち消
し、図5(f)のような歪のない出力を得ることができ
る。また、飽和出力電力についても第1実施例と同様に
なる。
In the above configuration, the operation of FIG. 6 is the same as that of the first embodiment, and the main amplifiers 6a and 6b are controlled by varying the amplitude of the vector adjuster 28 and appropriately adjusting the output of the auxiliary amplifier 15. , 6c and 6d can be canceled to obtain an output without distortion as shown in FIG. Also, the saturation output power is the same as in the first embodiment.

【0039】[0039]

【発明の効果】以上説明したように本発明は同一特性の
主増幅器を2つ以上有する場合、2つ以上の主増幅器の
うち、1つだけを歪検出用として使用し、他の主増幅器
は入力側に遅延線路を入れる構成としたので、飽和出力
電力を従来のフィードフォワード増幅器よりも高くでき
るという効果を奏する。
As described above, according to the present invention, when there are two or more main amplifiers having the same characteristic, only one of the two or more main amplifiers is used for detecting distortion, and the other main amplifiers are used for the other main amplifiers. Since the configuration is such that a delay line is provided on the input side, there is an effect that the saturation output power can be made higher than that of a conventional feedforward amplifier.

【0040】また、歪み検出用として使用する主増幅器
に出力側に遅延線路を入れ、他の主増幅器はレベルの低
い入力側に遅延線路を入れるため、遅延線路の通過電力
容量の遅延線路が使用できるという効果を奏する。
Further, a delay line is provided on the output side of the main amplifier used for distortion detection, and a delay line is provided on the input side of the other main amplifiers having a low level. It has the effect of being able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のフィードフォワード増幅器の第1実施
例を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a feedforward amplifier according to the present invention.

【図2】図1の主増幅部のレベルダイヤを示すブロック
図である。
FIG. 2 is a block diagram showing a level diagram of a main amplifier in FIG. 1;

【図3】図1の主増幅部の飽和出力電力を表示したブロ
ック図である。
FIG. 3 is a block diagram showing a saturation output power of a main amplifier of FIG. 1;

【図4】入力レベルが異なる場合の合成器の回路図であ
る。
FIG. 4 is a circuit diagram of a synthesizer when input levels are different.

【図5】図1における各部のスペクトラムを表わしたグ
ラフであり、(a)は入力信号、図(b)は主増幅器出
力、(c)は主増幅器の一部が分配器により取り出され
た図、(d)は歪成分のみ取り出された図、(e)は補
助増幅器出力、(f)は歪成分が打ち消された出力信号
を示す。
5A and 5B are graphs showing the spectrum of each part in FIG. 1, wherein FIG. 5A shows an input signal, FIG. 5B shows a main amplifier output, and FIG. 5C shows a part of the main amplifier extracted by a distributor. , (D) shows a diagram in which only the distortion component is extracted, (e) shows the output of the auxiliary amplifier, and (f) shows an output signal from which the distortion component has been canceled.

【図6】本発明のフィードフォワード増幅器の第2実施
例を示すブロック図である。
FIG. 6 is a block diagram showing a second embodiment of the feedforward amplifier according to the present invention.

【図7】従来のフィードフォワード増幅器の一例を示し
たブロック図である。
FIG. 7 is a block diagram showing an example of a conventional feedforward amplifier.

【図8】図7の主増幅部の飽和出力電力を表示したブロ
ック図である。
FIG. 8 is a block diagram showing the saturation output power of the main amplifier of FIG. 7;

【符号の説明】[Explanation of symbols]

1 入力 2,3,5,11,19、22、24 分配器 4 遅延線路 6a,6b,6c,6d,16,26 主増幅器 7,8,9,14、21、23 合成器 10 出力 12,13,20a,20b,20c、25 遅延線
路 15 補助増幅器 17,18 伝送線路 27,28 ベクトル調整器 a,b,c,d,e,f,g,h,i,j,k,l,
m,n, 信号経路
1 input 2, 3, 5, 11, 19, 22, 24 distributor 4 delay line 6a, 6b, 6c, 6d, 16, 26 main amplifier 7, 8, 9, 14, 21, 23 combiner 10 output 12, 13, 20a, 20b, 20c, 25 Delay line 15 Auxiliary amplifier 17, 18 Transmission line 27, 28 Vector adjuster a, b, c, d, e, f, g, h, i, j, k, l,
m, n, signal path

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 同一特性の主増幅器を2つ以上有するフ
ィードフォワード増幅器において、 入力信号を2つに分配する第1の分配器と、該第1の分
配器の一方の出力信号の振幅と位相を調整する第1のベ
クトル調整器と、該第1のベクトル調整器により調整さ
れた信号を2つに分配する第2の分配器と、該第2の分
配器の一方の出力信号を遅延させる第1の遅延線路と、
該第1の遅延線路により遅延された信号を増幅する第1
の主増幅器と、前記第2の分配器の他方の出力信号を増
幅する第2の主増幅器と、該第2の主増幅器の出力信号
を2つに分配する第3の分配器と、該第3の分配器の一
方の出力信号を遅延させる第2の遅延線路と、該第2の
遅延線路により遅延された信号と前記第1の主増幅器の
出力とを合成する第1の合成器と、前記第1の分配器の
他方の出力信号を遅延させる第3の遅延線路と、該第3
の遅延線路により遅延された信号と前記第3の分配器の
他方の出力信号とを合成する第2の合成器と、該第2の
合成器の出力信号の振幅と位相を調整する第2のベクト
ル調整器と、該第2のベクトル調整器により調整された
信号を増幅する補助増幅器と、該補助増幅器の出力と前
記第1の合成器の出力とを合成する第3の合成器とを備
えることを特徴とするフィードフォワード増幅器。
1. A feedforward amplifier having two or more main amplifiers having the same characteristic, a first divider for dividing an input signal into two, and an amplitude and a phase of one output signal of the first divider. , A second divider that divides the signal adjusted by the first vector adjuster into two, and delays one output signal of the second divider. A first delay line;
A first amplifying signal delayed by the first delay line;
A second main amplifier for amplifying the other output signal of the second divider, a third divider for dividing the output signal of the second main amplifier into two, A second delay line for delaying one output signal of the three dividers, a first combiner for combining the signal delayed by the second delay line and the output of the first main amplifier, A third delay line for delaying the other output signal of the first distributor;
A second combiner for combining the signal delayed by the delay line of the third and the other output signal of the third divider, and a second combiner for adjusting the amplitude and phase of the output signal of the second combiner. A vector adjuster; an auxiliary amplifier for amplifying the signal adjusted by the second vector adjuster; and a third combiner for combining an output of the auxiliary amplifier and an output of the first combiner. A feed-forward amplifier, characterized in that:
【請求項2】 請求項1記載のフィードフォワード増幅
器において、前記第1の主増幅器が多数並列に接続され
ていることを特徴とするフィードフォワード増幅器。
2. The feedforward amplifier according to claim 1, wherein a plurality of said first main amplifiers are connected in parallel.
【請求項3】 同一特性の主増幅器を2つ以上有するフ
ィードフォワード増幅器において、 入力信号を2つに分配する第1の分配器と、該第1の分
配器の一方の出力信号の振幅と位相を調整する第1のベ
クトル調整器と、該第1のベクトル調整器により調整さ
れた信号をN分配(Nは自然数)する第2の分配器と、
該第2の分配器のN個の出力の内(N−1)個の出力信
号をそれぞれ遅延させる第1から第N−1の遅延線路
と、第1から第(N−1)の遅延線路により遅延された
信号をそれぞれ増幅する第1から第(N−1)の主増幅
器と、前記第2の分配器の残り1個の出力信号を増幅す
る第Nの主増幅器と、該第Nの主増幅器の出力信号を2
つに分配する第3の分配器と、該第3の分配器の一方の
出力信号を遅延させる第Nの遅延線路と、前記第Nの遅
延線路により遅延された信号と前記第1から第(N−
1)の主増幅器の出力信号とを合成する第1の合成器
と、前記第1の分配器の他方の出力信号を遅延させる第
(N+1)の遅延線と、第(N+1)の遅延線により遅
延された信号と前記第3の分配器の他方の出力信号とを
合成する第2の合成器と、該第2の合成器の出力信号の
振幅と位相を調整する第2のベクトル調整器と、該第2
のベクトル調整器により調整された信号を増幅する補助
増幅器と、該補助増幅器の出力信号と前記第1の合成器
の出力信号とを合成する第3の合成器を備えることを特
徴とするフィードフォワード増幅器。
3. A feedforward amplifier having two or more main amplifiers having the same characteristics, a first divider for dividing an input signal into two, and an amplitude and a phase of one output signal of the first divider. And a second divider that distributes the signal adjusted by the first vector adjuster to N (N is a natural number),
First to (N-1) th delay lines for delaying (N-1) output signals of the N outputs of the second distributor, and first to (N-1) th delay lines A first to (N-1) -th main amplifier for amplifying the signal delayed by the second splitter, an N-th main amplifier for amplifying the remaining one output signal of the second distributor, and the N-th main amplifier. Output signal of main amplifier is 2
A third divider, an N-th delay line for delaying one output signal of the third divider, a signal delayed by the N-th delay line, and the first to ( N-
1) a first combiner for combining the output signal of the main amplifier, a (N + 1) th delay line for delaying the other output signal of the first distributor, and a (N + 1) th delay line A second combiner for combining the delayed signal and the other output signal of the third divider, a second vector adjuster for adjusting the amplitude and phase of the output signal of the second combiner, , The second
And a third combiner for combining an output signal of the auxiliary amplifier with an output signal of the first combiner. amplifier.
JP6161724A 1994-07-14 1994-07-14 Feedforward amplifier Expired - Fee Related JP2697618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6161724A JP2697618B2 (en) 1994-07-14 1994-07-14 Feedforward amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6161724A JP2697618B2 (en) 1994-07-14 1994-07-14 Feedforward amplifier

Publications (2)

Publication Number Publication Date
JPH0832358A JPH0832358A (en) 1996-02-02
JP2697618B2 true JP2697618B2 (en) 1998-01-14

Family

ID=15740682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6161724A Expired - Fee Related JP2697618B2 (en) 1994-07-14 1994-07-14 Feedforward amplifier

Country Status (1)

Country Link
JP (1) JP2697618B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11234051A (en) * 1998-02-09 1999-08-27 Matsushita Electric Ind Co Ltd Feedforward amplifier
US11146223B2 (en) * 2019-07-01 2021-10-12 Raytheon Company High power radio frequency (RF) amplifiers

Also Published As

Publication number Publication date
JPH0832358A (en) 1996-02-02

Similar Documents

Publication Publication Date Title
US5691668A (en) Feedforward amplifier
JPH0440703A (en) Automatic distortion compensator
US5396189A (en) Adaptive feedback system
EP0930699A1 (en) Feed forward amplifier improvement
KR100425385B1 (en) A Method of reducing distortion and a distortion reduction system
US6037837A (en) Feed forward amplifier
JP2697618B2 (en) Feedforward amplifier
JP2001339251A (en) Feedforward amplifier
GB1574778A (en) Distortion compensation circuits
JP2000091852A (en) Improvement of feed forward amplifier incorporated with automatic gain and phase controller
US6198346B1 (en) Adaptive linear amplifier without output power loss
KR100340376B1 (en) Control system and pilot signal detection method
JPH08139527A (en) Distortion compensating circuit
JP2001358541A (en) Improved signal amplifier system with low distortion and method
KR20010087936A (en) Linear amplifier
KR100349411B1 (en) Apparatus for adaptive controlling of feed forward linear device
JP2705638B2 (en) Feedforward amplifier
JPH06224650A (en) Distortion compensated amplifier
JP3037538B2 (en) Multi-frequency common amplifier
JP2002237727A (en) Feedforward amplifier, communication apparatus, feed forward amplification method, program and medium
JPS5817712A (en) Automatic tracking type nonlinear compensation system
JPH06204765A (en) Power synthesis device
EP0980137A1 (en) Synchronous pilot detection technique for a control system that reduces distortion produced by electrical circuits
JPS60171831A (en) Cross modulation compensating device
US6424213B1 (en) Loss reduction using multiple amplifiers identically divided

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees