JP2685720B2 - Semiconductor laser and manufacturing method thereof - Google Patents

Semiconductor laser and manufacturing method thereof

Info

Publication number
JP2685720B2
JP2685720B2 JP26687694A JP26687694A JP2685720B2 JP 2685720 B2 JP2685720 B2 JP 2685720B2 JP 26687694 A JP26687694 A JP 26687694A JP 26687694 A JP26687694 A JP 26687694A JP 2685720 B2 JP2685720 B2 JP 2685720B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
multilayer structure
stripe
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26687694A
Other languages
Japanese (ja)
Other versions
JPH0851255A (en
Inventor
信之 大塚
雅弘 鬼頭
正人 石野
康 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP26687694A priority Critical patent/JP2685720B2/en
Publication of JPH0851255A publication Critical patent/JPH0851255A/en
Application granted granted Critical
Publication of JP2685720B2 publication Critical patent/JP2685720B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体レーザ及びその製
造方法に関し、特に、光ファイバー通信等に適した半導
体レーザ及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser and its manufacturing method, and more particularly to a semiconductor laser suitable for optical fiber communication and its manufacturing method.

【0002】[0002]

【従来の技術】半導体レーザの製造歩留まりを向上させ
るために、MOVPE(有機金属気相エピタキシャル成
長)法を用いて、活性層のみならず電流ブロック部をも
基板上に成長させる研究がおこなわれている。半導体レ
ーザに必要な全ての半導体層をMOVPE法を用いてI
nP結晶基板上に成長させた半導体レーザが報告されて
いる。[journal of Crystal Growth 93 (1988) 792
A.W.Nelson etc, シ゛ャーナルオフ゛クリスタルク゛ロース 93 (1988) 792
ネルソン他] 図18を参照しながら、上記従来の半導体レーザを説明
する。図18において、50はInP基板、52は活性
層、53はp−InP第1電流ブロック層、54はn−
InP第2電流ブロック層、55はp−InP第3電流
ブロック部、57はp側電極、58はn側電極である。
この半導体レーザ装置では、p側電極58から注入され
た電流は第2電流ブロック層54により狭搾された後、
活性層52に注入される。
2. Description of the Related Art In order to improve the manufacturing yield of semiconductor lasers, studies have been conducted to grow not only an active layer but also a current block portion on a substrate by using a MOVPE (Metal Organic Vapor Phase Epitaxial Growth) method. . All the semiconductor layers required for the semiconductor laser are I
A semiconductor laser grown on an nP crystal substrate has been reported. [Journal of Crystal Growth 93 (1988) 792
AWNelson etc, Journal of Crystal Growth 93 (1988) 792
Nelson et al.] The conventional semiconductor laser will be described with reference to FIG. In FIG. 18, 50 is an InP substrate, 52 is an active layer, 53 is a p-InP first current blocking layer, and 54 is an n-.
InP second current block layer, 55 is a p-InP third current block portion, 57 is a p-side electrode, and 58 is an n-side electrode.
In this semiconductor laser device, the current injected from the p-side electrode 58 is narrowed by the second current block layer 54,
It is injected into the active layer 52.

【0003】半導体レーザの性能を向上させるために、
単一量子井戸(SQW)構造や多重量子井戸(MQW)
構造を有する半導体レーザの研究開発が活発に行われて
いる。量子井戸型活性層を有する半導体レーザは、活性
層の量子サイズ効果によって、バルク型活性層を有する
半導体レーザよりも優れた特性を発揮することができ
る。例えば、微分ゲインの増大及びTM発光の低減等に
より、低い閾値で発振し、高い効率で大きな光出力を得
ることができる。また、緩和振動周波数の増大及び線幅
増大係数の減少により、応答速度が早くなり、チャーピ
ングが低下する。微分係数を更に増大するために、バリ
ア層の一部にp型不純物をドープした「変調ドープ構
造」が提案されている。特に、歪量子井戸型活性層が変
調ドープ構造を持つと、大きな特性の向上が得られると
期待されている。
In order to improve the performance of semiconductor lasers,
Single quantum well (SQW) structure and multiple quantum well (MQW)
Research and development of semiconductor lasers having a structure have been actively conducted. A semiconductor laser having a quantum well active layer can exhibit superior characteristics to a semiconductor laser having a bulk active layer due to the quantum size effect of the active layer. For example, by increasing the differential gain and reducing TM light emission, it is possible to oscillate at a low threshold and obtain a high optical output with high efficiency. In addition, the increase in the relaxation oscillation frequency and the decrease in the line width increase coefficient increase the response speed and reduce the chirping. In order to further increase the differential coefficient, a “modulation doped structure” has been proposed in which a part of the barrier layer is doped with p-type impurities. In particular, if the strained quantum well active layer has a modulation doping structure, it is expected that a large improvement in characteristics will be obtained.

【0004】図19は、従来の変調ドープ構造を持つ量
子井戸型活性層を備えた半導体レーザを示している(K.
Uomi, T.Mishima, N.Chinione, Jpn. J. Appl. Phys.,
51(1990)88)。図19の半導体レーザでは、GaAs基
板61上に、n型GaAsバッファ層62、n型InA
lAsクラッド層63、ノンドープGRIN−GaAl
As層64に挟まれた変調ドープ量子井戸層68、p型
GaAlAsクラッド層69、n型GaAs電流ブロッ
ク部70、酸化膜71及びp側電極73が、この順序で
積層されている。酸化膜71にはストライプ状の開口部
が設けられており、その開口部を介して、p側電極73
がn型GaAs電流ブロック部70の一部に接触してい
る。その接触部には、p型GaAlAsクラッド層69
にのびるZn拡散領域72が設けられている。基板61
の裏面にはn側電極74が設けられている。
FIG. 19 shows a semiconductor laser provided with a quantum well active layer having a conventional modulation doping structure (K.
Uomi, T.Mishima, N.Chinione, Jpn. J. Appl. Phys.,
51 (1990) 88). In the semiconductor laser of FIG. 19, an n-type GaAs buffer layer 62 and an n-type InA are formed on a GaAs substrate 61.
lAs clad layer 63, non-doped GRIN-GaAl
A modulation-doped quantum well layer 68, a p-type GaAlAs cladding layer 69, an n-type GaAs current block portion 70, an oxide film 71, and a p-side electrode 73 sandwiched between the As layers 64 are laminated in this order. The oxide film 71 is provided with a stripe-shaped opening, and the p-side electrode 73 is provided through the opening.
Is in contact with part of the n-type GaAs current block portion 70. A p-type GaAlAs cladding layer 69 is formed on the contact portion.
A Zn diffusion region 72 extending therethrough is provided. Board 61
An n-side electrode 74 is provided on the back surface of the.

【0005】[0005]

【発明が解決しようとする課題】上記従来の半導体レー
ザ(図18)において、一定の光出力を得るために必要
な駆動電流が変動せずに安定していることが、長期高温
加速試験(図20)により確認されている。しかし、試
験の初期には、レーザ発振の閾値上昇に起因する駆動電
流の上昇が観測されている。半導体レーザを実用化する
うえでは、動作の初期であっても、駆動電流の上昇は避
ける必要がある。
In the above-mentioned conventional semiconductor laser (FIG. 18), it is a long-term high temperature acceleration test (see FIG. 18) that the drive current required for obtaining a constant light output is stable without fluctuation. 20). However, in the early stage of the test, an increase in drive current due to an increase in the laser oscillation threshold value is observed. In order to put the semiconductor laser into practical use, it is necessary to avoid an increase in drive current even in the initial stage of operation.

【0006】LPE(液相エピタキシャル成長)法を用
いて電流ブロック部を形成する場合においては、閾値上
昇を抑制する方法が確立されてきている。しかし、前述
したようにMOVPE法に於いては閾値電流が上昇する
という問題点を依然有している。
In the case of forming the current block portion by using the LPE (liquid phase epitaxial growth) method, a method for suppressing the threshold rise has been established. However, as described above, the MOVPE method still has a problem that the threshold current increases.

【0007】また、変調ドープ構造を持つ量子井戸型活
性層を有する従来の半導体レーザ(図19)は、変調ド
ープを持たない場合に比較して、現実には、性能の向上
をほとんど示さないという問題がある。これは、変調ド
ープ構造を形成する工程の後に行う結晶成長時に、上方
に成長する半導体層からドーパントが活性層にまで拡散
してくるため、変調ドープ構造が消滅してしまうためと
考えられる。
Further, the conventional semiconductor laser having a quantum well type active layer having a modulation-doped structure (FIG. 19) practically shows almost no improvement in performance as compared with the case where it has no modulation-doping. There's a problem. It is considered that this is because, during crystal growth performed after the step of forming the modulation dope structure, the dopant is diffused from the semiconductor layer growing upward to the active layer, so that the modulation dope structure disappears.

【0008】本発明は、上記問題点を解決するためにな
されたものであり、その目的とするところは、信頼性が
高く、リーク電流の低減された半導体レーザおよびその
製造方法を提供する。
The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor laser having high reliability and reduced leakage current, and a method for manufacturing the same.

【0009】本発明の他の目的は、リーク電流が低減さ
れる一方で、製造工程中に変調ドープ構造が消滅しない
半導体レーザ及びその製造方法を提供することにある。
Another object of the present invention is to provide a semiconductor laser and a method of manufacturing the same in which the leakage current is reduced and the modulation dope structure does not disappear during the manufacturing process.

【0010】[0010]

【課題を解決するための手段】本発明の半導体レーザ
は、第1導電型の半導体基板と、該半導体基板上に形成
され、活性層を含むストライプ状多層構造と、該ストラ
イプ状多層構造の両側の該半導体基板上に形成された電
流ブロック部と、を備えた半導体レーザであって、該電
流ブロック部は、第2導電型の第1電流ブロック層と、
該第1電流ブロック層上に形成された第1導電型の第2
電流ブロック層と、を有しており、該第1電流ブロック
層は、第2導電型の不純物の濃度が相対的に低い低濃度
領域と、該不純物の濃度が該低濃度領域より高い高濃度
領域とを含み、しかも、該低濃度領域は、該高濃度領域
の位置よりも該ストライプ状多層構造に近い位置に設け
られており、そのことにより上記目的が達成される。
A semiconductor laser of the present invention comprises a semiconductor substrate of a first conductivity type, a stripe-shaped multilayer structure formed on the semiconductor substrate and including an active layer, and both sides of the stripe-shaped multilayer structure. And a current block portion formed on the semiconductor substrate, wherein the current block portion is a second current type first current block layer,
A second of a first conductivity type formed on the first current blocking layer;
A current blocking layer, wherein the first current blocking layer has a low-concentration region having a relatively low second-conductivity-type impurity concentration, and a high-concentration region having a higher impurity concentration than the low-concentration region. And the low-concentration region is provided closer to the striped multilayer structure than the high-concentration region, thereby achieving the above object.

【0011】ある実施例では、前記第1及び第2電流ブ
ロック層は、有機金属気相成長法により堆積された層で
ある。
In one embodiment, the first and second current blocking layers are layers deposited by metal organic chemical vapor deposition.

【0012】ある実施例では、前記第1電流ブロック層
の前記低濃度領域の厚さは、前記ストライプ状多層構造
に近いほど薄い。
In one embodiment, the thickness of the low-concentration region of the first current blocking layer is smaller as it is closer to the striped multilayer structure.

【0013】前記第1電流ブロック層の前記高濃度領域
の前記不純物濃度は、2×1018cm-3以下であり、前
記第2電流ブロック層の前記第1導電型の不純物の濃度
は、1×1018cm-3以上であることが好ましい。
The impurity concentration of the high concentration region of the first current blocking layer is 2 × 10 18 cm −3 or less, and the concentration of the first conductivity type impurity of the second current blocking layer is 1 It is preferably × 10 18 cm −3 or more.

【0014】ある実施例では、前記ストライプ状多層構
造の側面は、{111}P面を含む結晶面から形成され
ている。
In one embodiment, the side surface of the stripe-shaped multilayer structure is formed of a crystal plane including a {111} P plane.

【0015】前記半導体基板の表面及び前記ストライプ
状多層構造の側面と前記電流ブロック部との間に設けら
れたアンドープ半導体層を更に備えていることが好まし
い。ある実施例では、前記活性層は、多重量子井戸構造
を有している。
It is preferable to further include an undoped semiconductor layer provided between the surface of the semiconductor substrate and the side surface of the stripe-shaped multilayer structure and the current block portion. In one embodiment, the active layer has a multiple quantum well structure.

【0016】前記ストライプ状多層構造及び前記電流ブ
ロック部の両方を覆い、該電流ブロック部のバンドギャ
ップとは異なるバンドギャップを有する第2導電型の半
導体層を更に備えていてもよい。
A second conductive type semiconductor layer which covers both the stripe-shaped multilayer structure and the current block portion and has a band gap different from the band gap of the current block portion may be further provided.

【0017】本発明の他の半導体レーザは、第1導電型
の半導体基板と、該半導体基板上に形成され、活性層を
含むストライプ状多層構造と、該ストライプ状多層構造
の両側の該半導体基板上に形成された電流ブロック部
と、を備えた半導体レーザであって、該電流ブロック部
は、第2導電型の第1電流ブロック層と、該第1電流ブ
ロック層上に形成された該第1導電型の第2電流ブロッ
ク層と、を有しており、該第2電流ブロック層の両端部
のうち、該ストライプ状多層構造に近い方の端部は、6
0度以上の頂角を有しており、そのことにより上記目的
が達成される。
Another semiconductor laser of the present invention is a semiconductor substrate of the first conductivity type, a stripe-shaped multilayer structure formed on the semiconductor substrate and including an active layer, and the semiconductor substrates on both sides of the stripe-shaped multilayer structure. A semiconductor laser comprising a current blocking portion formed on the first current blocking layer, the current blocking portion including a first current blocking layer of a second conductivity type and a first current blocking layer formed on the first current blocking layer. A second current blocking layer of one conductivity type, and one of the two ends of the second current blocking layer which is closer to the striped multilayer structure is 6
It has an apex angle of 0 degrees or more, which achieves the above object.

【0018】前記第1電流ブロック層の前記第2導電型
の不純物の濃度は、1×1018cm-3以下であり、前記
第2電流ブロック層の前記第1導電型の不純物の濃度
は、1×1018cm-3以上であることが好ましい。
The concentration of the second conductivity type impurity in the first current blocking layer is 1 × 10 18 cm −3 or less, and the concentration of the first conductivity type impurity in the second current blocking layer is It is preferably 1 × 10 18 cm −3 or more.

【0019】ある実施例では、前記ストライプ状多層構
造の側面は、{111}InP面を含む結晶面から形成
されている。
In one embodiment, the side surface of the stripe-shaped multilayer structure is formed of a crystal plane including a {111} InP plane.

【0020】前記半導体基板の表面及び前記ストライプ
状多層構造の側面と前記電流ブロック部との間に設けら
れたアンドープ半導体層を更に備えていることが好まし
い。ある実施例では、前記第2電流ブロック層の両端部
のうち、前記ストライプ状多層構造に近い方の端部は、
80度以上の頂角を有している。
It is preferable that the semiconductor device further comprises an undoped semiconductor layer provided between the surface of the semiconductor substrate and the side surface of the stripe-shaped multilayer structure and the current block portion. In one embodiment, one of the two ends of the second current blocking layer, which is closer to the striped multilayer structure, is
It has an apex angle of 80 degrees or more.

【0021】ある実施例では、前記活性層は、多重量子
井戸構造を有している。
In one embodiment, the active layer has a multiple quantum well structure.

【0022】前記ストライプ状多層構造及び前記電流ブ
ロック部の両方を覆い、該電流ブロック部のバンドギャ
ップとは異なるバンドギャップを有する第2導電型の半
導体層を更に備えていてもよい。
A second conductivity type semiconductor layer which covers both the stripe-shaped multilayer structure and the current block portion and has a bandgap different from the bandgap of the current block portion may be further provided.

【0023】本発明の半導体レーザの製造方法は、第1
導電型の半導体基板と、該半導体基板上に形成され、活
性層を含むストライプ状多層構造と、該ストライプ状多
層構造の両側の該半導体基板上に形成された電流ブロッ
ク部と、を備えた半導体レーザの製造方法であって、該
活性層を含む複数の半導体層を該半導体基板上に堆積す
る工程と、該半導体層のエッチング特性とは異なるエッ
チング特性を有するキャップ層を、該半導体層上に形成
する工程と、ストライプ状マスク層を該キャップ層上に
形成する工程と、該マスク層を実質的にエッチングせ
ず、しかも、該半導体層よりも優先的に該キャップ層を
エッチングするエッチャントを用いて、該キャップ層及
び該半導体層を選択的にエッチングすることにより、該
キャップ層の幅より狭い幅を持つ該ストライプ状多層構
造を形成するエッチング工程と、該電流ブロック部を形
成する工程とを包含しており、そのことにより上記目的
が達成される。
The method of manufacturing a semiconductor laser according to the present invention is the first
A semiconductor including a conductive type semiconductor substrate, a stripe-shaped multilayer structure formed on the semiconductor substrate and including an active layer, and a current block portion formed on the semiconductor substrate on both sides of the stripe-shaped multilayer structure. A method for manufacturing a laser, comprising a step of depositing a plurality of semiconductor layers including the active layer on the semiconductor substrate, and a cap layer having etching characteristics different from the etching characteristics of the semiconductor layers on the semiconductor layers. Forming step, forming a striped mask layer on the cap layer, and using an etchant that does not substantially etch the mask layer and preferentially etches the cap layer over the semiconductor layer And selectively etching the cap layer and the semiconductor layer to form the striped multilayer structure having a width narrower than that of the cap layer. And grayed step, which includes a step of forming a current blocking section, the object can be achieved.

【0024】前記ストライプ状マスク層の幅は、前記ス
トライプ状多層構造の前記幅の2倍以上であることが好
ましい。
The width of the striped mask layer is preferably at least twice the width of the striped multilayer structure.

【0025】前記エッチング工程において、前記エッチ
ャントの一部を前記ストライプ状マスク層と前記キャッ
プ層との間に侵入させることが好ましい。
In the etching step, it is preferable that a part of the etchant is inserted between the stripe-shaped mask layer and the cap layer.

【0026】前記キャップ層を形成する工程は、InG
aAsP結晶から該キャップ層を形成する工程を含み、
前記エッチング工程は、酢酸系エッチャントを用いて行
う第1エッチング工程と、塩酸系エッチャントを用いて
行う第2エッチング工程とを含んでいてもよい。
The step of forming the cap layer is performed using InG.
forming a cap layer from an aAsP crystal,
The etching process may include a first etching process using an acetic acid etchant and a second etching process using a hydrochloric acid etchant.

【0027】前記電流ブロック部を形成する前記工程
は、有機金属気相成長法を用いて、600℃以上の成長
温度で該電流ブロック部をエピタキシャル成長させる工
程を含んでいることが好ましい。
It is preferable that the step of forming the current block portion includes a step of epitaxially growing the current block portion at a growth temperature of 600 ° C. or higher using a metal organic chemical vapor deposition method.

【0028】前記電流ブロック部を形成する前記工程
は、前記活性層の5族元素を含む雰囲気中にて、前記基
板を前記成長温度まで昇温する工程を含んでいることが
好ましい。
The step of forming the current block portion preferably includes the step of raising the temperature of the substrate to the growth temperature in an atmosphere containing a Group 5 element of the active layer.

【0029】本発明の他の半導体レーザの製造方法は、
第1導電型の半導体基板と、該半導体基板上に形成さ
れ、活性層を含むストライプ状多層構造と、該ストライ
プ状多層構造の両側の該半導体基板上に形成された電流
ブロック部と、を備えた半導体レーザの製造方法であっ
て、該活性層を含む複数の半導体層を該半導体基板上に
堆積する工程と、ストライプ状マスク層を該半導体層上
に形成する工程と、該マスク層を実質的にエッチングし
ないエッチャントを用いて、該半導体層を選択的にエッ
チングすることにより、該ストライプ状多層構造を形成
する工程と、第2導電型の第1電流ブロック層を該半導
体基板上に成長させる工程と、該ストライプ状多層構造
に近い方の端部が60度以上の頂角を有している第1導
電型の第2電流ブロック層を該第1電流ブロック層上に
成長させる工程と、を包含しており、そのことにより上
記目的が達成される。
Another method of manufacturing a semiconductor laser according to the present invention is
A semiconductor substrate of a first conductivity type; a stripe-shaped multilayer structure formed on the semiconductor substrate and including an active layer; and a current block unit formed on the semiconductor substrate on both sides of the stripe-shaped multilayer structure. And a step of depositing a plurality of semiconductor layers including the active layer on the semiconductor substrate, a step of forming a stripe-shaped mask layer on the semiconductor layer, and the step of forming the mask layer substantially. Selectively etching the semiconductor layer using an etchant that does not etch selectively, and forming a stripe-shaped multilayer structure, and growing a second current type first current blocking layer on the semiconductor substrate. And a step of growing, on the first current blocking layer, a second current blocking layer of the first conductivity type having an apex angle of 60 degrees or more at an end closer to the striped multilayer structure, And includes, above objects can be achieved.

【0030】前記第1及び第2電流ブロック層は、有機
金属気相成長法を用いて、600℃以上の成長温度でエ
ピタキシャル成長することが好ましい。
It is preferable that the first and second current blocking layers are epitaxially grown at a growth temperature of 600 ° C. or higher by using a metal organic chemical vapor deposition method.

【0031】前記第1電流ブロック層を形成する前に、
アンドープ半導体層をエピタキシャル成長させる工程を
更に包含していることが好ましい。
Before forming the first current blocking layer,
It is preferable that the method further includes a step of epitaxially growing the undoped semiconductor layer.

【0032】本発明の更に他の半導体レーザは、第1導
電型の半導体基板と、該半導体基板上に形成され、変調
ドープ構造を持つ量子井戸型活性層を含むストライプ状
多層構造と、該ストライプ状多層構造の両側に形成さ
れ、電流を該ストライプ状多層構造に狭搾するための電
流ブロック部と、該ストライプ状多層構造及び該電流ブ
ロック部の上方に形成された第2導電型半導体層と、を
備えた半導体レーザであって、該ストライプ状多層構造
及び該電流ブロック部の両方を覆い、該第2導電型半導
体層に含まれる不純物が該活性層に拡散するのを抑制す
る拡散抑制層であって、該電流ブロック部のバンドギャ
ップよりも小さいバンドギャップを有する拡散抑制層を
更に備えており、そのことにより上記目的が達成され
る。
Still another semiconductor laser of the present invention is a semiconductor substrate of the first conductivity type, a stripe-shaped multilayer structure including a quantum well active layer having a modulation doping structure, which is formed on the semiconductor substrate, and the stripe. Block portions formed on both sides of the striped multilayer structure for narrowing current to the striped multilayer structure, and the second conductive type semiconductor layer formed above the striped multilayer structure and the current block portion. And a diffusion suppressing layer that covers both the stripe-shaped multilayer structure and the current block portion and suppresses diffusion of impurities contained in the second conductivity type semiconductor layer into the active layer. The present invention further includes a diffusion suppressing layer having a bandgap smaller than the bandgap of the current block portion, thereby achieving the above object.

【0033】前記拡散抑制層は、前記第2導電型半導体
層中にドープされている不純物に関して、該第2導電型
半導体層よりも大きな固溶度を有していることが好まし
い。ある実施例では、前記電流ブロック部はInPから
形成されており、前記第2導電型半導体層はZnがドー
プされたInPから形成されており、前記拡散抑制層は
InGaAsPから形成されている。
It is preferable that the diffusion suppressing layer has a higher solid solubility with respect to impurities doped in the second conductivity type semiconductor layer than that of the second conductivity type semiconductor layer. In one embodiment, the current block portion is formed of InP, the second conductivity type semiconductor layer is formed of Zn-doped InP, and the diffusion suppressing layer is formed of InGaAsP.

【0034】前記ストライプ状多層構造は、前記第2導
電型半導体層中にドープされている不純物に関して、該
第2導電型半導体層の固溶度よりも大きな固溶度を有し
ている導波路層を、前記活性層と前記拡散抑制層との間
において、含んでいることが好ましい。
The stripe-shaped multi-layer structure has a solid solubility with respect to impurities doped in the second-conductivity-type semiconductor layer that is higher than that of the second-conductivity-type semiconductor layer. It is preferable to include a layer between the active layer and the diffusion suppressing layer.

【0035】本発明の半導体レーザの製造方法は、第1
導電型の半導体基板上に、変調ドープ構造を持つ量子井
戸型活性層を含む多層構造を成長する工程と、該多層構
造をストライプ状多層構造に加工するエッチング工程
と、該ストライプ状多層構造の両側に、電流を該ストラ
イプ状多層構造に狭搾するための電流ブロック部を成長
する工程と、該ストライプ状多層構造及び電流ブロック
部の上に、該電流ブロック部のバンドギャップよりも小
さいバンドギャップを有する拡散抑制層を形成する工程
と、該拡散抑制層上に第2導電型半導体層を成長する工
程と、を包含しており、そのことにより上記目的が達成
される。
The method of manufacturing a semiconductor laser according to the present invention is the first
A step of growing a multilayer structure including a quantum well active layer having a modulation-doped structure on a conductive semiconductor substrate, an etching step of processing the multilayer structure into a stripe-shaped multilayer structure, and both sides of the stripe-shaped multilayer structure. A step of growing a current block portion for narrowing an electric current into the stripe-shaped multilayer structure, and forming a band gap smaller than the band gap of the current block portion on the stripe-shaped multilayer structure and the current block portion. The method includes the step of forming the diffusion suppressing layer, and the step of growing the second conductivity type semiconductor layer on the diffusion suppressing layer, thereby achieving the above object.

【0036】[0036]

【作用】本発明の第1電流ブロック層は、活性層を含む
ストライプ状多層膜に近い領域で、相対的に不純物濃度
が低くなっている。このような構造は、オーバハングす
るマスクを用いて第1電流ブロック層のエピタキシャル
成長を行うことにより得られる。オーバハングしたマス
クの下方において、成長する膜が不純物元素が取り込み
にくい点を利用するものである。活性層近傍で不純物濃
度が低い結果、不純物が活性層に悪影響を与えない。そ
のため、半導体レーザの信頼性が向上する。また、活性
層から離れた領域で高い濃度の不純物を第1電流ブロッ
ク層中に導入できるので、サイリスタ動作の生じにくい
電流ブロック部が得られる。その結果、リーク電流が低
減する。
The first current blocking layer of the present invention has a relatively low impurity concentration in a region near the stripe-shaped multilayer film including the active layer. Such a structure is obtained by epitaxially growing the first current blocking layer using the overhanging mask. This utilizes the fact that it is difficult for the growing film to take in the impurity element below the overhanging mask. As a result of the low impurity concentration near the active layer, the impurities do not adversely affect the active layer. Therefore, the reliability of the semiconductor laser is improved. Further, since a high concentration of impurities can be introduced into the first current block layer in a region away from the active layer, a current block portion in which thyristor operation is unlikely to occur can be obtained. As a result, the leak current is reduced.

【0037】また、本発明の他の態様では、第2電流ブ
ロック層の端部が内部でパンチスルーを起こしにくい形
状を有している。このような構造は、オーバハングしな
いマスクを用いて第1及び第2の電流ブロック部をエピ
タキシャル成長を行うことにより容易に得られる。マス
ク表面に到来した膜構成元素がマスクの両端部に集まる
結果、第2電流ブロック層の活性層に近い領域に隆起し
た構造が得られる。
Further, according to another aspect of the present invention, the end portion of the second current block layer has a shape in which punch through does not easily occur therein. Such a structure can be easily obtained by epitaxially growing the first and second current block portions using a mask that does not overhang. As a result of the film constituent elements coming to the mask surface gathering at both ends of the mask, a raised structure is obtained in the region of the second current blocking layer close to the active layer.

【0038】本発明の更に他の態様では、ストライプ状
多層構造及び電流ブロック部の全面を覆うように、電流
ブロック部のバンドギャップとは異なるバンドギップを
有する第2導電型の半導体層が設けられる。この半導体
層は、電流ブロック部のバンドギャップと異なるバンド
ギャップを有しているため、電流ブロック部との間にエ
ネルギ障壁を生じる。その結果、電流ブロック部に流れ
込む無効電流が低減され、ストライプ状多層構造内に効
率的に電流が狭窄されることになる。
In yet another aspect of the present invention, a second conductive type semiconductor layer having a band gap different from the band gap of the current block portion is provided so as to cover the entire surface of the stripe-shaped multilayer structure and the current block portion. Since this semiconductor layer has a bandgap different from the bandgap of the current block part, an energy barrier is generated between the semiconductor layer and the current block part. As a result, the reactive current flowing into the current block portion is reduced, and the current is efficiently confined in the stripe-shaped multilayer structure.

【0039】本発明の更に他の態様では、変調ドープ構
造を持つ量子井戸型活性層と、ストライプ状多層構造及
び電流ブロック部の上方に形成された第2導電型半導体
層との間において、拡散抑制層が設けられる。この拡散
抑制層は、ストライプ状多層構造及び電流ブロック部の
両方を覆い、第2導電型半導体層に含まれる不純物が活
性層に拡散するのを抑制する働きをする。この拡散抑制
層は、電流ブロック部のバンドギャップよりも小さいバ
ンドギャップを有しているため、拡散抑制層と電流ブロ
ック部との間にエネルギ障壁を生じる。その結果、第2
導電型半導体層から電流ブロック部に流れ込む無効電流
が低減され、ストライプ状多層構造内に効率的に電流が
狭窄されることになる。
According to still another aspect of the present invention, diffusion is performed between the quantum well type active layer having a modulation doping structure and the second conductivity type semiconductor layer formed above the stripe-shaped multilayer structure and the current block portion. A suppression layer is provided. The diffusion suppressing layer covers both the stripe-shaped multilayer structure and the current block portion, and has a function of suppressing diffusion of impurities contained in the second conductivity type semiconductor layer into the active layer. Since this diffusion suppressing layer has a band gap smaller than the band gap of the current blocking portion, an energy barrier is generated between the diffusion suppressing layer and the current blocking portion. As a result, the second
The reactive current flowing from the conductive type semiconductor layer to the current block portion is reduced, and the current is efficiently confined in the stripe-shaped multilayer structure.

【0040】拡散を抑制するために、拡散抑制層は、第
2導電型半導体層中にドープされている不純物に関し
て、第2導電型半導体層よりも大きな固溶度を有してい
ることが好ましい。そうすれば、第2導電型半導体層か
ら拡散してきた不純物を十分に溶し、活性層への拡散ス
トッパとして機能する。例えば、電流ブロック部がIn
Pから形成されている場合、拡散抑制層の材料としてI
nGaAsPを選べば、上記条件が満足される。
In order to suppress the diffusion, the diffusion suppressing layer preferably has a higher solid solubility with respect to the impurities doped in the second conductivity type semiconductor layer than the second conductivity type semiconductor layer. . By doing so, the impurities diffused from the second conductivity type semiconductor layer are sufficiently dissolved, and it functions as a diffusion stopper to the active layer. For example, if the current block unit is In
When it is formed of P, I is used as the material of the diffusion suppressing layer.
If nGaAsP is selected, the above condition is satisfied.

【0041】ストライプ状多層構造が、第2導電型半導
体層中にドープされている不純物に関して、第2導電型
半導体層の固溶度よりも大きな固溶度を有している導波
路層を、活性層と拡散抑制層との間において含んでいる
と、拡散抑制の効果が更に向上する。
The waveguide layer, in which the stripe-shaped multilayer structure has a solid solubility higher than that of the second conductivity type semiconductor layer with respect to impurities doped in the second conductivity type semiconductor layer, When it is included between the active layer and the diffusion suppressing layer, the diffusion suppressing effect is further improved.

【0042】[0042]

【実施例】【Example】

(実施例1)以下、本発明による半導体レーザの実施例
を、図1(a)及び(b)を参照しながら説明する。
(Embodiment 1) An embodiment of a semiconductor laser according to the present invention will be described below with reference to FIGS. 1 (a) and 1 (b).

【0043】まず、図1(a)を参照する。本実施例の
半導体レーザは、ストライプ状リッジが上面に形成され
たSnドープn−InP基板1を使用している。n−I
nP基板1のリッジ上には、ストライプ状多層構造が形
成されている。ストライプ状多層構造の両側のn−In
P基板1上には、ストライプ状グルーブが設けられた電
流ブロック部が形成されている。このグルーブは、寄生
容量を低減し、半導体レーザの高周波特性を向上する。
First, reference will be made to FIG. The semiconductor laser of this embodiment uses an Sn-doped n-InP substrate 1 having a striped ridge formed on its upper surface. n-I
A striped multilayer structure is formed on the ridge of the nP substrate 1. N-In on both sides of the striped multilayer structure
On the P substrate 1, a current block portion provided with a stripe-shaped groove is formed. This groove reduces the parasitic capacitance and improves the high frequency characteristics of the semiconductor laser.

【0044】ストライプ状多層構造は、厚み150nm
のn−InGaAsP導波路層2、活性層20、及びn
−InGaAsPクラッド層(導波路層)13を、基板
1からこの順序で含んでいる。活性層20は、図1
(b)に示されるように、厚み4nmのInGaAsP
井戸層3、及び厚み10nmのInGaAsP(λg=
1.15μm)バリア層4からなる多重量子井戸構造を
有している。量子井戸層の数は7個であり、共振器長3
00μmである。
The stripe-shaped multilayer structure has a thickness of 150 nm.
N-InGaAsP waveguide layer 2, active layer 20, and n
-InGaAsP clad layer (waveguide layer) 13 is included from substrate 1 in this order. The active layer 20 is shown in FIG.
As shown in (b), 4 nm thick InGaAsP
Well layer 3 and InGaAsP having a thickness of 10 nm (λg =
1.15 μm) It has a multiple quantum well structure composed of the barrier layer 4. The number of quantum well layers is 7, and the cavity length is 3
00 μm.

【0045】電流ブロック部は、Znがドープされたp
−InP第1電流ブロック層(厚さ:約1μm)6と、
Siがドープされたn−InP第2電流ブロック層(厚
さ:約1μm)7を、基板1からこの順序で含んでい
る。p−InP第1電流ブロック層6と基板1との間に
は、厚み10nmのアンドープInP層5が挟まれてい
る。n−InP第2電流ブロック層7上には、Znがド
ープされたp−InP第3電流ブロック部(厚さ:約4
μm)8が形成されおり、このp−InP第3電流ブロ
ック部8は、ストライプ状多層構造の上面をも覆ってい
る。比較的に厚いp−InP第3電流ブロック部8は、
2層構造を有していても良い。特に、Zn濃度が相対的
に低い下層(例えば、Zn濃度:1×1018cm-3
下)と、Zn濃度が相対的に高い上層(例えば、Zn濃
度:1×1018cm-3以上)とから構成されてることが
好ましい。
The current block portion is made of p-doped Zn.
-InP first current blocking layer (thickness: about 1 μm) 6,
A Si-doped n-InP second current blocking layer (thickness: about 1 μm) 7 is included in this order from the substrate 1. An undoped InP layer 5 having a thickness of 10 nm is sandwiched between the p-InP first current blocking layer 6 and the substrate 1. On the n-InP second current blocking layer 7, Zn-doped p-InP third current blocking portion (thickness: about 4
μm) 8 is formed, and the p-InP third current block portion 8 also covers the upper surface of the stripe-shaped multilayer structure. The relatively thick p-InP third current block unit 8 has
It may have a two-layer structure. In particular, a lower layer having a relatively low Zn concentration (eg, Zn concentration: 1 × 10 18 cm −3 or less) and an upper layer having a relatively high Zn concentration (eg, Zn concentration: 1 × 10 18 cm −3 or more). It is preferably composed of

【0046】p−InP第3電流ブロック部8上には、
ショットキー障壁を抑制するためのp−InGaAsP
障壁緩和層9、オーミックコンタクトを形成するための
p−GaInAsコンタクト層10、及びAu/Znよ
りなるp側電極12が形成されている。基板1の裏面に
は、Au/Snよりなるn側電極11が形成されてい
る。
On the p-InP third current block unit 8,
P-InGaAsP for suppressing the Schottky barrier
A barrier relaxation layer 9, a p-GaInAs contact layer 10 for forming an ohmic contact, and a p-side electrode 12 made of Au / Zn are formed. An n-side electrode 11 made of Au / Sn is formed on the back surface of the substrate 1.

【0047】図2(a)は、本実施例の半導体レーザの
n−InP第2電流ブロック層7の形状やストライプ状
多層構造の形状をより詳細に示している。ストライプ状
多層構造の側面は、{111}In面より安定で結晶成
長の容易な{111}P側面である。{111}P面を
側面に持つストライプ状多層構造を形成するには、例え
ば、キャップ層14の材料としてInGaAsP結晶を
用い、酢酸系エッチャントを用いたエッチングを行う。
その後、塩酸系エッチャントを用いてエッチングしてス
トライプ高さを調整すれば良い。なお、ストライプ状多
層構造の側面は、{111}In面であってもよい。特
に、p−InP第1電流ブロック層6のZn濃度を低下
させるなどして、活性層側面に発生するダメージを抑制
すれば、{111}In面の場合でも、良好な特性を得
ることができる。
FIG. 2A shows in more detail the shape of the n-InP second current blocking layer 7 and the shape of the stripe-shaped multilayer structure of the semiconductor laser of this embodiment. The side surface of the stripe-shaped multilayer structure is a {111} P side surface which is more stable than the {111} In surface and is easy for crystal growth. In order to form a stripe-shaped multi-layer structure having a {111} P plane on its side surface, for example, InGaAsP crystal is used as the material of the cap layer 14 and etching is performed using an acetic acid etchant.
Then, the stripe height may be adjusted by etching using a hydrochloric acid-based etchant. The side surface of the striped multilayer structure may be a {111} In surface. In particular, if the Zn concentration of the p-InP first current blocking layer 6 is reduced to suppress the damage generated on the side surface of the active layer, good characteristics can be obtained even in the case of the {111} In surface. .

【0048】p−InP第1電流ブロック層6は、スト
ライプ状多層構造の近傍において薄膜化している。p−
InP第1電流ブロック層6のうちの薄膜化した部分の
上面は、(114)面である。p−InP第1電流ブロ
ック層6は、p導電型の不純物であるZnの濃度が相対
的に低い低濃度領域と、Znの濃度が低濃度領域より高
い高濃度領域とを含んでいる。低濃度領域は、高濃度領
域の位置よりもストライプ状多層構造に近い位置(薄膜
化した部分)にある。言い替えると、p−InP第1電
流ブロック層6のZn濃度は、活性層20の近傍(活性
層20から数μm程度しか離れていない領域)において
相対的に低くなっている。通常の結晶成長方法を用いて
p−InP第1電流ブロック層6を成長させると、活性
層20の近傍(活性層20から数μm程度しか離れてい
ない領域)のZn濃度は、平坦部のZn濃度に比較し
て、むしろ高くなる傾向にある。言い替えれば、本実施
例のZn濃度分布を持つp−InP第1電流ブロック層
6は、従来の製造方法によっては得ることができない。
The p-InP first current blocking layer 6 is thinned in the vicinity of the stripe-shaped multilayer structure. p-
The upper surface of the thinned portion of the InP first current blocking layer 6 is the (114) plane. The p-InP first current blocking layer 6 includes a low-concentration region in which the concentration of Zn, which is an impurity of p-conductivity type, is relatively low, and a high-concentration region in which the concentration of Zn is higher than the low-concentration region. The low-concentration region is located closer to the stripe-shaped multilayer structure (the thinned portion) than the high-concentration region. In other words, the Zn concentration of the p-InP first current blocking layer 6 is relatively low in the vicinity of the active layer 20 (a region separated from the active layer 20 by only a few μm). When the p-InP first current blocking layer 6 is grown using a normal crystal growth method, the Zn concentration in the vicinity of the active layer 20 (a region separated from the active layer 20 by only a few μm) has a Zn concentration in the flat portion. It tends to be higher than the concentration. In other words, the p-InP first current blocking layer 6 having the Zn concentration distribution of this example cannot be obtained by the conventional manufacturing method.

【0049】低いZn濃度は、活性層20へのZnの影
響を低減する。ここで、「活性層のZnの影響」とは、
Znが活性層中、あるいは活性層と第1電流ブロック層
との界面において、非発光中心となる欠陥を形成するこ
とをいう。活性層へZnが及ぼす影響の低減は、光出力
の増大や閾値の低減のみならず、高い信頼性を生む。な
お、活性層が変調ドープ構造を有する場合、Znの拡散
が変調ドープ構造を破壊することも、「活性層のZnの
影響」に含まれる。この点については、第3の実施例に
関して後述する。
The low Zn concentration reduces the influence of Zn on the active layer 20. Here, “the effect of Zn in the active layer” means
It means that Zn forms a defect serving as a non-emission center in the active layer or at the interface between the active layer and the first current blocking layer. Reduction of the influence of Zn on the active layer not only increases the optical output and the threshold value, but also produces high reliability. When the active layer has a modulation-doped structure, the diffusion of Zn destroys the modulation-doped structure is also included in the "effect of Zn in the active layer". This point will be described later with reference to the third embodiment.

【0050】本実施例においては、活性層20の近傍で
のZnの濃度は相対的に低下しているが、活性層20か
ら離れた平坦部(高濃度領域)のZnの濃度は相対的に
大きい。こうして、活性層20から離れた平坦部(高濃
度領域)のZnの濃度を通常より大きくしても、Znに
よる活性層への影響が少なくなる。p−InP第1電流
ブロック層6の平坦部(高濃度領域)のZn濃度を大き
くすることにより、サイリスタ電流を大きくすることが
できて、高出力の半導体レーザが実現される。p−In
P第1電流ブロック層6上に位置するn−InP第2電
流ブロック層7は、実質的に平坦な上面を有している。
リーク電流を抑制するためには、n−InP第2電流ブ
ロック層7は厚いほうが好ましい。しかし、本実施例の
n−InP第2電流ブロック層7は、ストライプ状多層
構造の近傍において薄膜化し、その端部の角度は鋭角
(例えば40度)である。
In this embodiment, the concentration of Zn in the vicinity of the active layer 20 is relatively low, but the concentration of Zn in the flat portion (high concentration region) away from the active layer 20 is relatively low. large. Thus, even if the Zn concentration in the flat portion (high-concentration region) away from the active layer 20 is higher than usual, the influence of Zn on the active layer is reduced. By increasing the Zn concentration in the flat portion (high-concentration region) of the p-InP first current blocking layer 6, the thyristor current can be increased and a high-power semiconductor laser can be realized. p-In
The n-InP second current blocking layer 7 located on the P first current blocking layer 6 has a substantially flat upper surface.
In order to suppress the leak current, it is preferable that the n-InP second current block layer 7 be thick. However, the n-InP second current blocking layer 7 of the present embodiment is thinned in the vicinity of the stripe-shaped multilayer structure, and the angle of the end is an acute angle (for example, 40 degrees).

【0051】以下に、図1(a)を参照して、半導体レ
ーザの動作を説明する。
The operation of the semiconductor laser will be described below with reference to FIG.

【0052】レーザ発振を達成するには、p側電極12
とn側電極11との間に所定値(閾値)以上の駆動電流
を流すことにより、活性層20におけるキャリアの分布
を十分に反転させる必要がある。低い閾値で高い光出力
を得るために、本実施例では、p側電極12とn側電極
11との間を流れる電流を、電流ブロック部によって、
ストライプ状多層構造内に狭窄している。
To achieve laser oscillation, the p-side electrode 12
It is necessary to sufficiently invert the carrier distribution in the active layer 20 by passing a drive current of a predetermined value (threshold value) or more between the n-side electrode 11 and the n-side electrode 11. In order to obtain a high light output with a low threshold value, in this embodiment, the current flowing between the p-side electrode 12 and the n-side electrode 11 is changed by the current block unit.
It is confined within the striped multilayer structure.

【0053】本実施例の半導体レーザを評価した結果、
図1(a)の半導体レーザによれば、20mAの駆動電
流で安定にレーザ発振することがわかった(発振閾値:
20mA)。この発振閾値は、LPE法で埋め込み層を
成長させた半導体レーザの発振閾値にほぼ同じである。
また、加速試験(70℃、150mA、100hr)に
よる信頼性評価の結果、閾値の変動はほぼ0%であるこ
とがわかった。
As a result of evaluating the semiconductor laser of this example,
According to the semiconductor laser of FIG. 1A, it was found that laser oscillation was stably performed with a drive current of 20 mA (oscillation threshold:
20 mA). This oscillation threshold is almost the same as the oscillation threshold of the semiconductor laser in which the buried layer is grown by the LPE method.
Further, as a result of reliability evaluation by an acceleration test (70 ° C., 150 mA, 100 hr), it was found that the threshold variation was almost 0%.

【0054】これらの評価結果は、本実施例の半導体レ
ーザにおいて、活性層へのZnの拡散が抑制されたこと
を示している。活性層へのZnの拡散が抑制されたの
は、p−InP第1電流ブロック層6のうち活性層20
の近傍においてZnの濃度が相対的に低いためである。
活性層へのZnの拡散を抑制する目的で、もし、p−I
nP第1電流ブロック層6の全体にわたってZnの濃度
を低くすると、半導体レーザの動作時において、p−I
nP第1電流ブロック層6、n−InP第2電流ブロッ
ク層7、及びp−InP第3電流ブロック部8によりサ
イリスタ動作が生じ、レーザ光の出力が低下してしま
う。
These evaluation results show that in the semiconductor laser of this example, diffusion of Zn into the active layer was suppressed. The diffusion of Zn into the active layer is suppressed because the active layer 20 of the p-InP first current block layer 6 is suppressed.
This is because the Zn concentration is relatively low in the vicinity of.
In order to suppress the diffusion of Zn into the active layer, if p-I
When the concentration of Zn is reduced over the entire nP first current blocking layer 6, p-I is generated during operation of the semiconductor laser.
The nP first current blocking layer 6, the n-InP second current blocking layer 7, and the p-InP third current blocking unit 8 cause a thyristor operation, and the output of laser light is reduced.

【0055】図5は、図1の半導体レーザについて、p
−InP第1電流ブロック層6及びn−InP第2電流
ブロック層7の各々のドーパント濃度と、サイリスタ動
作の発生の有無との関係を示している。図5において、
領域aは、信頼性が高い領域を示している。領域cは、
サイリスタ動作を起こさない領域である、領域dは、サ
イリスタ動作を起こし得る領域である。p−InP第1
電流ブロック層6及びn−InP第2電流ブロック層7
の各々のドーパント濃度は、領域c内に設定されること
が好ましい。本実施例の場合、図示されている範囲内で
広く、高い信頼性が得られるのは、活性層20の近傍で
Zn濃度が低下しているためである。この点で、後述す
る実施例と異なる(図10参照)。
FIG. 5 shows p for the semiconductor laser of FIG.
The relationship between the dopant concentration of each of the -InP first current blocking layer 6 and the n-InP second current blocking layer 7 and the presence or absence of the thyristor operation is shown. In FIG.
Area a indicates a highly reliable area. Region c is
A region d, which is a region where the thyristor operation does not occur, is a region where the thyristor operation can occur. p-InP 1st
Current blocking layer 6 and n-InP second current blocking layer 7
It is preferable that the dopant concentration of each of the above is set within the region c. In the case of the present embodiment, the reason why it is wide within the range shown and high in reliability is that the Zn concentration is low near the active layer 20. This point is different from the embodiment described later (see FIG. 10).

【0056】次に、図3(a)から(c)を参照しなが
ら、図1(a)の半導体レーザの製造方法を説明する。
まず、SnドープトInP基板1上に、MOVPE法を
用いて、膜厚150nmのn−InGaAsP(λg=
1.15μm)導波路層2を成長する。次に、膜厚4n
mのGa0.1In0.9As0.50.5井戸層3、厚み10n
mのGaInAsP(λg=1.37μm)バリア層4
を1ペアとして、井戸層3とバリア層4を7層繰り返し
成長し、ペア数7の多重量子井戸活性層を得る。その
後、厚み400nmのp−InPクラッド層13および
厚み100nmのp−InGaAsP(λg=1.3μ
m)キャップ層14を成長する。p−InPクラッド層
13とp−InGaAsPキャップ層14とは、少なく
とも一種類のエッチャントに対して、相互に異なるエッ
チング特性を有している。
Next, a method of manufacturing the semiconductor laser of FIG. 1A will be described with reference to FIGS.
First, on a Sn-doped InP substrate 1, a 150 nm-thick n-InGaAsP (λg =
1.15 μm) Growing the waveguide layer 2. Next, film thickness 4n
Ga 0.1 In 0.9 As 0.5 P 0.5 well layer 3, thickness 10 n
GaInAsP (λg = 1.37 μm) barrier layer 4 of m
7 layers of the well layer 3 and the barrier layer 4 are repeatedly grown to form a multiple quantum well active layer having 7 pairs. Then, a p-InP clad layer 13 having a thickness of 400 nm and p-InGaAsP having a thickness of 100 nm (λg = 1.3 μm) are formed.
m) grow the cap layer 14. The p-InP clad layer 13 and the p-InGaAsP cap layer 14 have different etching characteristics with respect to at least one type of etchant.

【0057】次に、窒化珪素膜(厚さ:50から300
nm)をp−InGaAsPキャップ層14上に堆積し
た後、窒化珪素膜をストライプ状にドライエッチング
し、ストライプ状窒化珪素膜(幅:約3から6μm)1
5を得る。その後、ストライプ状窒化珪素膜15を実質
的にエッチングせず、しかも、p−InPクラッド層1
3よりもp−InGaAsPキャップ層14を優先的に
エッチングするエッチャントを用いて、p−InGaA
sPキャップ層14から基板1までをエッチングする。
そのようなエッチャントとしては、酢酸系エッチャント
が使用される。
Next, a silicon nitride film (thickness: 50 to 300)
nm) on the p-InGaAsP cap layer 14, and then the silicon nitride film is dry-etched in a stripe shape to form a stripe silicon nitride film (width: about 3 to 6 μm) 1
Get 5. After that, the stripe-shaped silicon nitride film 15 is not substantially etched, and the p-InP cladding layer 1 is
Using an etchant that preferentially etches the p-InGaAsP cap layer 14 over p.
The sP cap layer 14 to the substrate 1 are etched.
An acetic acid-based etchant is used as such an etchant.

【0058】p−InGaAsPキャップ層14とスト
ライプ状窒化珪素膜15との間の密着性を比較的に悪い
状態にしておくと、横方向へのエッチングが速やかに進
行し、ストライプ状窒化珪素膜15の真下に位置する半
導体層もエッチングされる。その結果、図3(b)に示
されるように、ストライプ状窒化珪素膜15はオーバハ
ングする。この後、塩酸系エッチャントで、基板1の上
面所定領域をエッチングし、基板1の上面に形成するス
トライプ状リッジの高さを調整するストライプの高さ
は、全体で、ほぼ2μmとする。ストライプ状リッジの
幅は、1から1.5μmの範囲内になるようにエッチン
グ条件が調整される。
If the adhesion between the p-InGaAsP cap layer 14 and the stripe-shaped silicon nitride film 15 is set to a relatively poor state, lateral etching proceeds rapidly, and the stripe-shaped silicon nitride film 15 is formed. The semiconductor layer located directly below the substrate is also etched. As a result, as shown in FIG. 3B, the stripe-shaped silicon nitride film 15 overhangs. After that, a predetermined area on the upper surface of the substrate 1 is etched with a hydrochloric acid-based etchant to adjust the height of the stripe-shaped ridge formed on the upper surface of the substrate 1, and the total stripe height is set to about 2 μm. The etching conditions are adjusted so that the width of the striped ridge falls within the range of 1 to 1.5 μm.

【0059】次に、MOVPE法により、アンドープI
nP層5、p−InP第1電流ブロック層6、及びn−
InP第2電流ブロック層7を連続的にエピタキシャル
成長する。その後、ストライプ状窒化珪素膜15とキャ
ップ層14を除去し、p−InP第3電流ブロック部8
とp−GaInAsP障壁緩和層9とp−GaInAs
コンタクト層10をMOVPE法により成長する。この
後、n側電極11とp側電極12を蒸着し、図3(c)
に示す構造を得る。
Next, by the MOVPE method, undoped I
nP layer 5, p-InP first current blocking layer 6, and n-
The InP second current blocking layer 7 is continuously epitaxially grown. Then, the striped silicon nitride film 15 and the cap layer 14 are removed, and the p-InP third current block portion 8 is removed.
And p-GaInAsP barrier relaxation layer 9 and p-GaInAsP
The contact layer 10 is grown by the MOVPE method. After that, the n-side electrode 11 and the p-side electrode 12 are vapor-deposited, and then, as shown in FIG.
The structure shown in FIG.

【0060】図13は、p−InP第1電流ブロック層
6、n−InP第2電流ブロック層7及びp−InP第
3電流ブロック部8の成長過程を模式的に示す断面図で
ある。本実施例では、基板に設けられたリッジの側面は
{111}P面を含む面から構成されている。リッジ側
面と基板の上面、すなわち(001)面とがつくる角度
は、90度を越えている。リッジ近傍では、p−InP
第1電流ブロック層6の成長面は、(112)面から
(114)面で構成されている。成長面が(114)面
である場合、成長面が{111}面である場合に比較し
て、成長層中にダングリングボンドが形成されにくく、
不純物元素の取り込みも少ない。
FIG. 13 is a sectional view schematically showing the growth process of the p-InP first current block layer 6, the n-InP second current block layer 7 and the p-InP third current block portion 8. In this embodiment, the side surface of the ridge provided on the substrate is composed of a plane including the {111} P plane. The angle formed by the side surface of the ridge and the upper surface of the substrate, that is, the (001) plane, exceeds 90 degrees. P-InP near the ridge
The growth surface of the first current blocking layer 6 is composed of the (112) surface to the (114) surface. When the growth surface is the (114) plane, dangling bonds are less likely to be formed in the growth layer as compared with the case where the growth surface is the {111} plane,
Incorporation of impurity elements is also small.

【0061】以下、図4を参照して、p−InP第1電
流ブロック層6等の形成工程を詳細に述べる。図4は、
p−InP第1電流ブロック層6の成長条件を示すグラ
フである。グラフの縦軸は、MOVPE装置内で基板1
を加熱するヒータの温度(摂氏)を表し、横軸は、ヒー
タの加熱開始から測定した時間(分)である。図4の例
では、ヒータ温度は加熱開始後、約5分経過すると60
0℃に達し、その後、600℃に維持される。基板1の
現実の温度は、加熱開始後5分では600℃に達しな
い。基板1の現実の温度は、ヒータ温度の定常化に数分
程度遅れて定常化する。
Hereinafter, the step of forming the p-InP first current block layer 6 and the like will be described in detail with reference to FIG. FIG.
7 is a graph showing growth conditions for the p-InP first current blocking layer 6. The vertical axis of the graph represents the substrate 1 in the MOVPE device.
Represents the temperature (Celsius) of the heater for heating, and the horizontal axis represents the time (minutes) measured from the start of heating the heater. In the example of FIG. 4, the heater temperature is 60 when about 5 minutes have passed after the start of heating.
A temperature of 0 ° C is reached and then maintained at 600 ° C. The actual temperature of the substrate 1 does not reach 600 ° C. 5 minutes after the start of heating. The actual temperature of the substrate 1 becomes steady after a few minutes after the heater temperature becomes steady.

【0062】本実施例では、5分間の昇温中、基板1を
MOVPE装置のチャンバ内においてPH3及びAsH
3の混合雰囲気にさらしておく。加熱開始後5分経過す
ると、直ちにアンドープInP層5の成長を開始し、引
き続いてp−InP層6を成長させる。通常、本実施例
のようにアンドープInP層5の成長後連続してp−I
nP層6を成長すると、次のように問題が生じるおそれ
がある。すなわち、アンドープInP層5の成長が行わ
れている時には、まだ、基板1の温度が十分に昇温して
おらず、そのため、アンドープInP層5の成長が不完
全のまま、p−InP層6の成長が開始されるという問
題である。アンドープInP層5の成長が不完全である
と、活性層の側面がアンドープInP層5によって十分
にカバーされない。そのような場合において、p−In
P層6中にドーパント(Zn)が高濃度に含まれている
と、過剰なドーパントがアンドープInP層5を透過し
て活性層に到達してしまう。これは、活性層の側面にダ
メージを発生させる。本実施例のp−InP第1電流ブ
ロック層6のうち活性層20の近傍においてはZnの濃
度が相対的に低いため、過剰なドーパントがアンドープ
InP層5を透過して活性層に到達してしまうおそれは
非常に小さい。本実施例では、アンドープInP層5の
成長後連続してp−InP層6を成長することができる
ので、成長工程の所要時間が短縮される。
In the present embodiment, the substrate 1 was heated to PH3 and AsH in the chamber of the MOVPE device while the temperature was raised for 5 minutes.
Expose to 3 mixed atmosphere. When 5 minutes have passed after the start of heating, the growth of the undoped InP layer 5 is immediately started, and then the p-InP layer 6 is grown. Usually, as in the present embodiment, after the growth of the undoped InP layer 5, the p-I is continuously formed.
The growth of the nP layer 6 may cause the following problems. That is, when the undoped InP layer 5 is being grown, the temperature of the substrate 1 has not yet risen sufficiently, so that the growth of the undoped InP layer 5 remains incomplete and the p-InP layer 6 is not yet grown. The problem is that the growth of If the growth of the undoped InP layer 5 is incomplete, the side surface of the active layer is not sufficiently covered by the undoped InP layer 5. In such a case, p-In
If the dopant (Zn) is contained in the P layer 6 at a high concentration, the excess dopant will pass through the undoped InP layer 5 and reach the active layer. This causes damage to the sides of the active layer. Since the concentration of Zn is relatively low in the vicinity of the active layer 20 in the p-InP first current blocking layer 6 of the present embodiment, excess dopant passes through the undoped InP layer 5 and reaches the active layer. There is a very small risk that it will happen. In this embodiment, since the p-InP layer 6 can be continuously grown after the growth of the undoped InP layer 5, the time required for the growth process is shortened.

【0063】このように、InP成長前の昇温時の雰囲
気ガス流量を活性層成長時の5族元素と同様にして、活
性層20からの5族元素の脱離を抑制するとともに、第
1電流ブロック層の成長前にアンドープ層を成長すれ
ば、第1電流ブロック層中のドーパントが活性層20と
の界面に凝集しないようにすることができる。
As described above, the atmospheric gas flow rate during the temperature rise before InP growth is set to be the same as that of the Group 5 element during the growth of the active layer, and the desorption of the Group 5 element from the active layer 20 is suppressed and the first If the undoped layer is grown before growing the current blocking layer, the dopant in the first current blocking layer can be prevented from aggregating at the interface with the active layer 20.

【0064】一般に、結晶成長時に窒化珪素膜15上に
到達した3族元素およびドーパントは、窒化珪素膜15
上を横方向に拡散し、窒化珪素膜15の周囲の結晶成長
に寄与する。このため、通常は、ストライプ状リッジの
側面付近において、p−InP層6の結晶成長レートが
上昇すると共に、ドーパンド濃度も上昇する。しかしな
がら、本実施例の場合、オーバハングした窒化珪素膜1
5が、そのマスク効果によって、ストライプ状リッジ側
面への3族元素およびドーパントの供給を抑制する。そ
の結果、p−InP層6は、オーバハングした窒化珪素
膜15の下方において、相対的に薄くなり、かつ、低い
ドーパント濃度を持つことになる。p−InP層6の薄
膜化及びドーパント濃度の低下は、オーバハングした窒
化珪素膜15の下方においてストライプ状リッジの側面
に近づくほど、顕著である。このため、サイリスタ電流
を抑制するために平坦部に位置するp−InP層6のド
ーパント濃度を高くしても、活性層付近ではドーパント
濃度が低くなり、不純物の固溶限を越えることはない。
従って、平坦部のドーパント濃度を十分に高くすること
が可能となる。
Generally, the Group 3 element and the dopant that have reached the silicon nitride film 15 during crystal growth are the silicon nitride film 15
It diffuses upward in the lateral direction and contributes to the crystal growth around the silicon nitride film 15. For this reason, normally, the crystal growth rate of the p-InP layer 6 increases and the dopant concentration also increases near the side surface of the striped ridge. However, in the case of this embodiment, the overhanging silicon nitride film 1 is
5 suppresses the supply of the Group 3 element and the dopant to the side surface of the striped ridge due to the mask effect. As a result, the p-InP layer 6 becomes relatively thin under the overhanging silicon nitride film 15 and has a low dopant concentration. The thinning of the p-InP layer 6 and the decrease in the dopant concentration become more remarkable as the side surface of the striped ridge is approached below the overhanging silicon nitride film 15. Therefore, even if the dopant concentration of the p-InP layer 6 located in the flat portion is increased in order to suppress the thyristor current, the dopant concentration becomes low in the vicinity of the active layer, and the solid solubility limit of impurities is not exceeded.
Therefore, the dopant concentration in the flat portion can be sufficiently increased.

【0065】p−InP層6の結晶成長は、図4に示さ
れるように、600度で行った。これ以下の温度に於い
ては、n−InP層7のマスク周辺の結晶が異常成長を
起こすおそれがある。成長温度が560度以下の場合、
成長の選択性(面方位依存性)が劣化するおそれがあ
る。また、温度が560度以下の場合、Zn濃度の温度
依存性が大きくなるため、成長した半導体層中のドーパ
ント濃度が安定しない。従って、成長温度は600度以
上であることが好ましい。
Crystal growth of the p-InP layer 6 was performed at 600 degrees as shown in FIG. At temperatures below this, crystals around the mask of the n-InP layer 7 may grow abnormally. If the growth temperature is below 560 degrees,
There is a possibility that the growth selectivity (face orientation dependency) may deteriorate. Further, when the temperature is 560 ° C. or lower, the temperature dependence of the Zn concentration becomes large, so that the dopant concentration in the grown semiconductor layer is not stable. Therefore, the growth temperature is preferably 600 degrees or higher.

【0066】PH3とAsH3の各流量は、導波路層2
を成長する場合に供給した流量と同一にした。PH3の
み供給するとともにアンドープInP層を挿入しなかっ
た場合には、閾値電流が2倍に上昇した。
The flow rates of PH3 and AsH3 are determined by the waveguide layer 2
Was the same as the flow rate supplied when growing the. When only PH3 was supplied and the undoped InP layer was not inserted, the threshold current was doubled.

【0067】(実施例2)以下、図6(a)及び(b)
を参照しながら、本発明による半導体レーザの他の実施
例を説明する。
Example 2 Hereinafter, FIGS. 6A and 6B are shown.
Another embodiment of the semiconductor laser according to the present invention will be described with reference to FIG.

【0068】まず、図6(a)を参照する。本実施例の
半導体レーザは、ストライプ状リッジが上面に形成され
たSnドープトInP基板1を使用している。Snドー
プトInP基板1のリッジ上には、ストライプ状多層構
造が形成されている。ストライプ状多層構造の両側のS
nドープトInP基板1上には、図1(a)の実施例と
同様に、ストライプ状グルーブが設けられた電流ブロッ
ク部が形成されている。
First, FIG. 6A will be referred to. The semiconductor laser of this embodiment uses an Sn-doped InP substrate 1 having a striped ridge formed on the upper surface. A stripe-shaped multilayer structure is formed on the ridge of the Sn-doped InP substrate 1. S on both sides of the striped multilayer structure
On the n-doped InP substrate 1, as in the embodiment shown in FIG. 1A, a current block portion having stripe-shaped grooves is formed.

【0069】ストライプ状多層構造は、厚み150nm
のn−InGaAsP導波路層2、活性層20、及びク
ラッド層13を、基板1からこの順序で含んでいる。活
性層20は、図6(b)に示されるように、厚み4nm
のInGaAsP井戸層3、及び厚み10nmのInG
aAsP(λg=1.15μm)バリア層4からなる多
重量子井戸構造を有している。量子井戸層の数は7個で
あり、共振器長300μmである。
The striped multilayer structure has a thickness of 150 nm.
The n-InGaAsP waveguide layer 2, the active layer 20, and the cladding layer 13 are included in this order from the substrate 1. The active layer 20 has a thickness of 4 nm as shown in FIG.
InGaAsP well layer 3 and InG having a thickness of 10 nm
It has a multiple quantum well structure composed of an aAsP (λg = 1.15 μm) barrier layer 4. The number of quantum well layers is 7, and the cavity length is 300 μm.

【0070】電流ブロック部は、Znがドープされたp
−InP第1電流ブロック層(厚さ:約1μm)6と、
Siがドープされたn−InP第2電流ブロック層(厚
さ:約1μm)7を、基板1からこの順序で含んでい
る。p−InP第1電流ブロック層6と基板1との間に
は、厚み10nmのアンドープInP層5が挟まれてい
る。n−InP第2電流ブロック層7上には、Znがド
ープされたp−InP第3電流ブロック部(厚さ:約4
μm)8が形成されており、このp−InP第3電流ブ
ロック部8は、ストライプ状多層構造の上面をも覆って
いる。比較的に厚いp−InP第3電流ブロック部8
は、2層構造を有していても良い。特に、Zn濃度が相
対的に低い下層(例えば、Zn濃度:1×1018cm-3
より低い)と、Zn濃度が相対的に高い上層(例えば、
Zn濃度:1×1018cm-3より高い)とから構成され
てることが好ましい。
The current block portion is a Zn-doped p-type.
-InP first current blocking layer (thickness: about 1 μm) 6,
A Si-doped n-InP second current blocking layer (thickness: about 1 μm) 7 is included in this order from the substrate 1. An undoped InP layer 5 having a thickness of 10 nm is sandwiched between the p-InP first current blocking layer 6 and the substrate 1. On the n-InP second current blocking layer 7, Zn-doped p-InP third current blocking portion (thickness: about 4
μm) 8 is formed, and the p-InP third current block portion 8 also covers the upper surface of the stripe-shaped multilayer structure. Relatively thick p-InP third current blocking unit 8
May have a two-layer structure. In particular, a lower layer having a relatively low Zn concentration (for example, Zn concentration: 1 × 10 18 cm −3
Lower) and a relatively high Zn concentration in the upper layer (eg,
Zn concentration: higher than 1 × 10 18 cm −3 ) is preferable.

【0071】p−InP第3電流ブロック部8上には、
ショットキー障壁を抑制するためのp−InGaAsP
障壁緩和層9、オーミックコンタクトをとるためのp−
GaInAsコンタクト層10、及びAu/Znよりな
るp側電極12が形成されている。基板1の裏面には、
Au/Snよりなるn側電極11が形成されている。図
2(b)は、本実施例の半導体レーザのn−InP第2
電流ブロック層7の形状やストライプ状多層構造の形状
をより詳細に示している。ストライプ状多層構造の側面
は、{111}In面である。
On the p-InP third current block unit 8,
P-InGaAsP for suppressing the Schottky barrier
Barrier relaxation layer 9, p- for making ohmic contact
A GaInAs contact layer 10 and a p-side electrode 12 made of Au / Zn are formed. On the back side of substrate 1,
An n-side electrode 11 made of Au / Sn is formed. FIG. 2B shows the n-InP second semiconductor laser of the present embodiment.
The shape of the current blocking layer 7 and the shape of the stripe-shaped multilayer structure are shown in more detail. The side surface of the striped multilayer structure is a {111} In surface.

【0072】n−InP第2電流ブロック層7は実質的
に一様な膜厚を有しているが、ストライプ状多層膜の近
傍で上方に屈曲している。これは、n−InP第2電流
ブロック層7を結晶成長させるとき、結晶成長レートが
ストライプ状多層膜の近傍で相対的に大きくなるためで
ある。その結果、図2(b)に示されるように、ストラ
イプ状多層膜の近傍におけるn−InP第2電流ブロッ
ク層7の厚さは、他の位置での膜厚の約2倍となる。
The n-InP second current blocking layer 7 has a substantially uniform film thickness, but is bent upward in the vicinity of the stripe-shaped multilayer film. This is because, when the n-InP second current block layer 7 is crystal-grown, the crystal growth rate becomes relatively large in the vicinity of the stripe-shaped multilayer film. As a result, as shown in FIG. 2B, the thickness of the n-InP second current block layer 7 in the vicinity of the stripe-shaped multilayer film is about twice the film thickness at other positions.

【0073】本実施例のn−InP第2電流ブロック層
7の端部の角度は、80度以上である。n−InP第2
電流ブロック層7の端部の形状とリーク電流との関係
を、図7(a)から(d)を参照しながら、説明する。
The angle of the end portion of the n-InP second current block layer 7 of this embodiment is 80 degrees or more. n-InP second
The relationship between the shape of the end of the current blocking layer 7 and the leakage current will be described with reference to FIGS. 7A to 7D.

【0074】図7(a)及び(b)は、活性層に近い端
部の角度が45度以下である第2電流ブロック層を示し
ている。半導体レーザの動作時においては、第2電流ブ
ロック層内に空乏層が形成される。空乏層は、第2電流
ブロック層と、第2電流ブロック層に接する他の導電型
の半導体層との間に形成されるPN接合から延びる。空
乏層は、第2電流ブロック層の端部の角度が小さいほ
ど、端部において水平方向に広がりやすい。端部におい
て水平方向に広がった空乏層は、駆動電流の一部をリー
クさせる。
FIGS. 7A and 7B show the second current blocking layer in which the angle of the end portion close to the active layer is 45 degrees or less. During operation of the semiconductor laser, a depletion layer is formed in the second current block layer. The depletion layer extends from a PN junction formed between the second current blocking layer and a semiconductor layer of another conductivity type that is in contact with the second current blocking layer. The depletion layer is more likely to spread horizontally at the end as the angle of the end of the second current blocking layer is smaller. The depletion layer spreading in the horizontal direction at the end portion leaks a part of the drive current.

【0075】図7(c)及び(d)は、活性層に近い端
部の角度が90度程度である第2電流ブロック層を示し
ている。このような第2電流ブロック層内においては、
端部においても、空乏層は水平方向に広がりにくい。そ
のため、駆動電流は比較的第2電流ブロック層の端部を
リークしにくい。
FIGS. 7C and 7D show the second current blocking layer in which the angle of the end portion near the active layer is about 90 degrees. In such a second current blocking layer,
Even at the edges, the depletion layer does not easily spread in the horizontal direction. Therefore, the drive current is relatively unlikely to leak at the end portion of the second current block layer.

【0076】図6(a)の実施例によれば、上述のよう
な空乏層同士の接触によって発生するリーク電流が低減
する。リーク電流が低減すると、比較的に小さな駆動電
流で大きな光出力を得ることができる。また、光出力と
駆動電流の直線関係が良好となるために、レーザの変調
歪が低下する。
According to the embodiment of FIG. 6A, the leak current generated by the contact between the depletion layers as described above is reduced. When the leak current is reduced, a large light output can be obtained with a relatively small drive current. Further, since the linear relationship between the optical output and the drive current is improved, the modulation distortion of the laser is reduced.

【0077】本実施例の半導体レーザを評価した結果、
20mAの駆動電流で安定にレーザ発振することがわか
った(発振閾値:20mA)。この発振閾値は、LPE
法で埋め込み層を成長させた半導体レーザの発振閾値に
ほぼ同じである。光出力は、従来例に比較して1.5倍
に増加した。また、加速試験(70℃、150mA、1
00hr)による信頼性評価の結果、閾値の変動は、ほ
ぼ0%であることがわかった。
As a result of evaluating the semiconductor laser of this example,
It was found that laser oscillation was stably performed with a drive current of 20 mA (oscillation threshold: 20 mA). This oscillation threshold is LPE
It is almost the same as the oscillation threshold of the semiconductor laser in which the buried layer is grown by the method. The optical output increased 1.5 times as compared with the conventional example. In addition, accelerated test (70 ℃, 150mA, 1
As a result of reliability evaluation based on 00 hr), it was found that the threshold variation was almost 0%.

【0078】図8は、閾値電流の変動率とp−InP第
1電流ブロック層6のZn濃度との関係を示している。
図8から、p−InP第1電流ブロック層6のZn濃度
が1.0x1018cm-3以上になると、閾値変動率が大
きくなることがわかる。p−InP層6のZn濃度が上
記値を越えると、活性層の側面の近傍ではZn濃度が固
溶限を越え、それによって、閾値変動が生じるものと考
えられる。閾値変動率を0%とするには、p−InP第
1電流ブロック層6のZn濃度を0.7x1018cm-3
以下にすることが好ましい。
FIG. 8 shows the relationship between the variation rate of the threshold current and the Zn concentration of the p-InP first current blocking layer 6.
It can be seen from FIG. 8 that the threshold fluctuation rate increases when the Zn concentration of the p-InP first current blocking layer 6 is 1.0 × 10 18 cm −3 or more. It is considered that when the Zn concentration of the p-InP layer 6 exceeds the above value, the Zn concentration exceeds the solid solubility limit in the vicinity of the side surface of the active layer, which causes threshold variation. In order to set the threshold fluctuation rate to 0%, the Zn concentration of the p-InP first current blocking layer 6 is 0.7 × 10 18 cm −3.
It is preferable to set the following.

【0079】図9は、サイリスタ電流(無効電流を構成
する)と、p−InP第1電流ブロック層6のZn濃度
及びn−InP層7のSi濃度との関係を示している。
図9から、サイリスタ電流を低減するには、n−InP
層7のSi濃度を1x1018cm-3以上とすることが好
ましいことがわかる。この範囲に不純物濃度を設定する
ことにより、サイリスタ電流は駆動電流が300mA以
下では発生せず、実用化に適した特性が得られた。図1
0は、図6の半導体レーザについて、p−InP第1電
流ブロック層6及びn−InP第2電流ブロック層7の
各々のドーパント濃度と、サイリスタ動作の発生の有無
との関係を示している。図10において、領域aは、信
頼性が高い領域を示し、領域bは、信頼性の良くない領
域を示している。領域c及びeは、サイリスタ動作を起
こさない領域である、領域dは、サイリスタ動作を起こ
し得る領域である。p−InP第1電流ブロック層6及
びn−InP第2電流ブロック層7の各々のドーパント
濃度は、領域c内に設定されることが好ましい。
FIG. 9 shows the relationship between the thyristor current (which constitutes a reactive current) and the Zn concentration of the p-InP first current block layer 6 and the Si concentration of the n-InP layer 7.
From FIG. 9, in order to reduce the thyristor current, n-InP
It is understood that it is preferable that the Si concentration of the layer 7 is 1 × 10 18 cm −3 or more. By setting the impurity concentration in this range, the thyristor current was not generated when the driving current was 300 mA or less, and the characteristics suitable for practical use were obtained. FIG.
0 shows the relationship between the dopant concentration of each of the p-InP first current blocking layer 6 and the n-InP second current blocking layer 7 and the presence or absence of the thyristor operation in the semiconductor laser of FIG. In FIG. 10, a region a indicates a highly reliable region, and a region b indicates a poorly reliable region. Areas c and e are areas where thyristor operation does not occur, and area d is an area where thyristor operation can occur. The dopant concentration of each of the p-InP first current blocking layer 6 and the n-InP second current blocking layer 7 is preferably set within the region c.

【0080】図11は、Zn濃度とホール濃度との関係
を示している。InPの場合、ホール濃度は1×1018
cm-3で飽和しているのに対して、InGaAsPの場
合、約5×1018cm-3で飽和する。ホール濃度が飽和
しているとき、Znが増加しても、Znは格子位置に入
らず、格子間に存在する。過剰なZn、すなわち格子間
に位置するZnを減少させることが、半導体レーザの信
頼性を高めるために必要である。そのためには、Zn濃
度をホール濃度が飽和しない範囲に設定することが好ま
しい。InPの場合、Zn濃度は飽和濃度の半分以下と
なる7×1017cm-3以下であることが好ましく、In
GaAsPの場合、Zn濃度は飽和濃度の半分以下とな
る3×1018cm-3以下であることが好ましい。
FIG. 11 shows the relationship between Zn concentration and hole concentration. In the case of InP, the hole concentration is 1 × 10 18.
While saturated at cm −3 , InGaAsP saturates at about 5 × 10 18 cm −3 . When the hole concentration is saturated, even if Zn increases, Zn does not enter the lattice position but exists in the lattice. It is necessary to reduce the excess Zn, that is, the Zn located between the lattices, in order to improve the reliability of the semiconductor laser. For that purpose, it is preferable to set the Zn concentration in a range where the hole concentration is not saturated. In the case of InP, the Zn concentration is preferably 7 × 10 17 cm −3 or less, which is half the saturation concentration or less.
In the case of GaAsP, the Zn concentration is preferably 3 × 10 18 cm −3 or less, which is half the saturation concentration or less.

【0081】図12(a)から(c)を参照しながら、
図6(a)の半導体レーザの製造方法を説明する。ま
ず、SnドープトInP基板1上に、MOVPE法を用
いて、膜厚150nmのn−InGaAsP(λg=
1.15μm)導波路層2を成長する。次に、膜厚4n
mのGa0.1In0.9As0.50.5(λg=1.37μ
m)井戸層3、厚み10nmのGaInAsP(λg=
1.15μm)バリア層4を1ペアとして、井戸層3と
バリア層4を7層繰り返し成長し、ペア数7の多重量子
井戸活性層を得る。その後、厚み400nmのp−In
Pクラッド層13を成長する。
Referring to FIGS. 12 (a) to 12 (c),
A method of manufacturing the semiconductor laser of FIG. 6A will be described. First, on a Sn-doped InP substrate 1, a 150 nm-thick n-InGaAsP (λg =
1.15 μm) Growing the waveguide layer 2. Next, film thickness 4n
Ga 0.1 In 0.9 As 0.5 P 0.5 (λg = 1.37μ
m) Well layer 3, GaInAsP having a thickness of 10 nm (λg =
1.15 μm) With the barrier layer 4 as one pair, seven layers of the well layer 3 and the barrier layer 4 are repeatedly grown to obtain a multiple quantum well active layer having 7 pairs. Then, p-In with a thickness of 400 nm
The P clad layer 13 is grown.

【0082】次に、窒化珪素膜を堆積した後、窒化珪素
膜をストライプ状にドライエッチングし、ストライプ状
窒化珪素膜(幅:1.5μmから3μm)15を得る。
その後、窒化珪素膜15を実質的にエッチングせず、し
かも、p−InPクラッド層13をエッチングする塩酸
系エッチャントを用いて、p−InPクラッド層13を
エッチングする。次に、酢酸系エッチャントを用いて、
活性層から基板1の上面までをエッチングする。その結
果、図12(b)に示されるように、逆メサ形状のスト
ライプ状多層構造が得られる。本実施例の窒化珪素膜1
5は、図3(b)の窒化珪素膜15に比較して、あまり
オーバハングしない。
Next, after depositing the silicon nitride film, the silicon nitride film is dry-etched into a stripe shape to obtain a stripe-shaped silicon nitride film (width: 1.5 μm to 3 μm) 15.
Then, the p-InP clad layer 13 is etched using a hydrochloric acid-based etchant that does not substantially etch the silicon nitride film 15 and etches the p-InP clad layer 13. Next, using an acetic acid-based etchant,
Etching is performed from the active layer to the upper surface of the substrate 1. As a result, as shown in FIG. 12B, an inverted mesa-shaped striped multilayer structure is obtained. Silicon nitride film 1 of this embodiment
5 does not overhang as much as the silicon nitride film 15 of FIG.

【0083】次に、MOVPE法により、アンドープI
nP層5、p−InP層6、及びn−InP層7をエピ
タキシャル成長する。その後、窒化珪素膜15を除去
し、p−InP電流ブロック部8とp−GaInAsP
障壁緩和層9とp−GaInAsコンタクト層10をM
OVPE法により埋め込み成長する。この後、n側電極
11とp側電極12を蒸着し、図12(c)に示す構造
を得る。
Next, by the MOVPE method, undoped I
The nP layer 5, the p-InP layer 6, and the n-InP layer 7 are epitaxially grown. After that, the silicon nitride film 15 is removed, and the p-InP current block portion 8 and the p-GaInAsP are formed.
The barrier relaxation layer 9 and the p-GaInAs contact layer 10 are M
Embedding is grown by the OVPE method. Then, the n-side electrode 11 and the p-side electrode 12 are vapor-deposited to obtain the structure shown in FIG.

【0084】図14は、p−InP第1電流ブロック層
6、n−InP第2電流ブロック層7及びp−InP第
3電流ブロック部8の成長過程を模式的に示す断面図で
ある。本実施例では、基板に設けられたリッジの側面は
{111}In面を含む面で構成される。リッジ側面と
基板の上面、すなわち(001)面とがつくる角度は、
90度未満である。リッジ近傍では、p−InP第1電
流ブロック層6の成長面は、(112)面である。成長
面が(112)面である場合、成長面が(114)面で
ある場合に比較して、ダングリングボンドが多く、不純
物の取り込みも多い。活性層20の上方では、(00
1)面が得られる。
FIG. 14 is a sectional view schematically showing the growth process of the p-InP first current blocking layer 6, the n-InP second current blocking layer 7, and the p-InP third current blocking portion 8. In this embodiment, the side surface of the ridge provided on the substrate is composed of a surface including the {111} In surface. The angle formed by the side surface of the ridge and the upper surface of the substrate, that is, the (001) surface is
It is less than 90 degrees. In the vicinity of the ridge, the growth surface of the p-InP first current block layer 6 is the (112) plane. When the growth surface is the (112) plane, the number of dangling bonds is larger and the amount of impurities taken in is larger than when the growth surface is the (114) plane. Above the active layer 20, (00
1) The surface is obtained.

【0085】以下、図4を再び参照して、p−InP第
1電流ブロック層6等の形成方法を詳細に述べる。本実
施例でも、5分間の昇温中、基板1をMOVPE装置の
チャンバ内においてPH3及びAsH3の混合雰囲気に
さらしておく。加熱開始後5分経過すると、直ちにアン
ドープInP層5の成長を開始する。ただし、アンドー
プInP層5の形成後、10分間の成長中断期間を置い
て、その後p−InP層6を成長させる。これは、p−
InP層6の成長前に、基板1の温度を十分に昇温させ
るためである。この結果、活性層の近傍におけるp−I
nP層6のドーパント(Zn)が増加することが防止さ
れる。なお、本実施例でも、結晶成長温度は600度と
した。電流ブロック層6の形成方法は上記の方法がより
好ましいが、実施例1及び2の何れにおいても、図4の
何れの方法を採用してもよい。
Hereinafter, the method of forming the p-InP first current block layer 6 and the like will be described in detail with reference to FIG. 4 again. Also in this embodiment, the substrate 1 is exposed to the mixed atmosphere of PH3 and AsH3 in the chamber of the MOVPE apparatus during the temperature rise for 5 minutes. When 5 minutes have passed after the start of heating, the growth of the undoped InP layer 5 is immediately started. However, after forming the undoped InP layer 5, a growth interruption period of 10 minutes is set, and then the p-InP layer 6 is grown. This is p-
This is to sufficiently raise the temperature of the substrate 1 before the growth of the InP layer 6. As a result, p-I near the active layer
The increase of the dopant (Zn) in the nP layer 6 is prevented. In this example also, the crystal growth temperature was set to 600 degrees. The above method is more preferable as the method of forming the current blocking layer 6, but any of the methods shown in FIG. 4 may be adopted in both Examples 1 and 2.

【0086】リーク電流を抑制するためには第2電流ブ
ロック層の膜厚は大きいほうがよい。このために、本実
施例では、クラッド層上に密着性の良い絶縁膜ストライ
プを形成し、キャップ層幅とマスク幅をほぼ同一とす
る。その結果、マスクによるシャドー効果が無いととも
にマスク上の元素が拡散により供給されるために、成長
レートが上昇する。その結果、図7(c)及び(d)に
示したように、ストライプ付近の膜厚が厚くなり、第2
電流ブロック層内部で発生する空乏層の接触すなわちパ
ンチスルーによるリーク電流が抑制され、活性層に電流
を集中させることで、発光電流の増大を得ることができ
る。ここで、成長温度を良好な結晶が得られる下限の成
長温度である600度としており、マスクから供給され
た過剰な元素が結晶上を拡散により散逸することを抑制
している。また、キャップ層幅とマスク幅が同一である
ために、ストライプ側面は{111}In面で構成され
るステップを有する。この面の角度は90度以下である
ために、図2(b)に示したように、ストライプ付近の
結晶の表面は(112)面に近く成長レートは更に促進
される。また、図2(b)に示したように{111}P
面の場合は(114)面を呈して成長するために、成長
レートは(112)面の70%程度となる。このストラ
イプ形状はクラッド層を塩酸系エッチャントを用いてエ
ッチングした後、酢酸系エッチャントを用いてエッチン
グすることによって得られる。
In order to suppress the leakage current, the film thickness of the second current block layer should be large. Therefore, in this embodiment, an insulating film stripe having good adhesion is formed on the clad layer so that the cap layer width and the mask width are substantially the same. As a result, there is no shadow effect due to the mask and the elements on the mask are supplied by diffusion, so the growth rate increases. As a result, as shown in FIGS. 7C and 7D, the film thickness in the vicinity of the stripe becomes large,
Leakage current due to contact of the depletion layer, that is, punch-through, generated inside the current block layer is suppressed, and the current is concentrated in the active layer, whereby the light emission current can be increased. Here, the growth temperature is set to 600 degrees, which is the lower limit growth temperature at which a good crystal can be obtained, and an excessive element supplied from the mask is suppressed from being diffused on the crystal. Further, since the cap layer width and the mask width are the same, the side surface of the stripe has a step constituted by a {111} In surface. Since the angle of this plane is 90 degrees or less, as shown in FIG. 2B, the crystal surface near the stripe is close to the (112) plane, and the growth rate is further promoted. In addition, as shown in FIG. 2B, {111} P
In the case of a plane, the growth rate is about 70% of that of the (112) plane because the (114) plane is grown. This stripe shape can be obtained by etching the clad layer with a hydrochloric acid-based etchant and then with an acetic acid-based etchant.

【0087】実施例1及び2では、p型電流ブロック部
6及び8の材料として、InPを使用した。しかし、I
nPの代わりに、InGaAsPからInGaAsまで
の材料を使用してもよい。InGaAsPからInGa
Asまでの材料は、InPよりもZn固溶度が高いた
め、活性層20へのZn拡散の影響をより低減できる。
第1及び第2電流ブロック層6及び7の材料として、I
nPよりもバンドギャップの大きな材料、例えば、In
GaAsPからInGaPまでの材料を使用すれば、サ
イリスタ動作の発生を抑制しやすい。逆に、第3電流ブ
ロック部8の材料として、InPよりもバンドギャップ
の小さな材料、例えば、InGaAsPからInGaP
までの材料を使用すれば、サイリスタ動作の発生を抑制
しやすく、また、リーク電流をより低減できる。
In Examples 1 and 2, InP was used as the material for the p-type current block portions 6 and 8. But I
InGaAsP to InGaAs materials may be used instead of nP. InGaAsP to InGa
Since the materials up to As have higher Zn solid solubility than InP, the influence of Zn diffusion into the active layer 20 can be further reduced.
As a material for the first and second current blocking layers 6 and 7, I
A material having a bandgap larger than nP, for example, In
If a material from GaAsP to InGaP is used, it is easy to suppress the occurrence of thyristor operation. On the contrary, as the material of the third current block portion 8, a material having a bandgap smaller than InP, for example, InGaAsP to InGaP is used.
If materials up to are used, the occurrence of thyristor operation can be easily suppressed, and the leak current can be further reduced.

【0088】実施例1及び2においては、InP系化合
物半導体の結晶を用いたが、その他の結晶、例えばGa
As系、ZnSeS系、InA1As系、A1GaAs
系、GaInA1AsP系等の半導体材料の結晶を用い
ても良い。
In Examples 1 and 2, crystals of InP compound semiconductor were used, but other crystals such as Ga are used.
As series, ZnSeS series, InA1As series, A1GaAs
You may use the crystal | crystallization of semiconductor materials, such as a GaInA1AsP type | system | group.

【0089】更に、本発明は、DHレーザ以外のDFB
レーザやDBRレーザなど付加価値の高いレーザへも適
用可能である。また、埋め込み層の構造をPBHタイプ
としたが、その他の構造でもよい。
Further, the present invention is a DFB other than the DH laser.
It can also be applied to high value-added lasers such as lasers and DBR lasers. Although the structure of the buried layer is the PBH type, other structures may be used.

【0090】さらに、実施例1及び2では、活性層20
に量子井戸構造を採用したが、歪量子井戸構造を採用し
ても良い。
Furthermore, in Examples 1 and 2, the active layer 20 was used.
Although the quantum well structure is adopted for the above, a strained quantum well structure may be adopted.

【0091】導波路層を単純なInGaAsP層から形
成したが、グレーティッドな組成を持つInGaAsP
層から形成しても良い。結晶成長方法は、MOVPE法
に限定されず、ガスソースMBE、MOMBE法、ハイ
ドライドVPE法など他の成長方法を用いてもよい。
Although the waveguide layer is formed of a simple InGaAsP layer, InGaAsP having a graded composition is used.
You may form from a layer. The crystal growth method is not limited to the MOVPE method, and other growth methods such as a gas source MBE method, a MONBE method, and a hydride VPE method may be used.

【0092】ドーパントは、ZnとSi以外のドーパン
トであってもよい。絶縁膜を窒化珪素膜としたが、酸化
膜等の選択性の良い材料ならばよい。さらに、基板とし
てn型基板を使用したが、p型基板でもよい。
The dopant may be a dopant other than Zn and Si. The insulating film is a silicon nitride film, but any material having good selectivity such as an oxide film may be used. Furthermore, although an n-type substrate is used as the substrate, a p-type substrate may be used.

【0093】(実施例3)図15は、本発明による更に
他の半導体レーザの断面を示している。この半導体レー
ザは、Snがドープされたn型InP基板31と、In
P基板31上に形成され、変調ドープ構造を持つ歪量子
井戸型活性層35を含むストライプ状多層構造とを備え
ている。活性層35は、1%の圧縮歪を有する歪井戸層
(6nm)3と、バンドギャップ波長が1.31μmの
InGaAsPバリア層(厚さ15nm)34とから構
成されている。井戸数は5個である。バリア層34は、
アンドープのInGaAsP層34aと、Znドープの
InGaAsP層(Zn濃度:5×1018cm-3)34
bと、アンドープのInGaAsP層34cとから構成
されている。
(Embodiment 3) FIG. 15 shows a cross section of still another semiconductor laser according to the present invention. This semiconductor laser includes an n-type InP substrate 31 doped with Sn, an In
And a stripe-shaped multilayer structure including a strained quantum well active layer 35 having a modulation doping structure and formed on a P substrate 31. The active layer 35 is composed of a strain well layer (6 nm) 3 having a compressive strain of 1% and an InGaAsP barrier layer (thickness 15 nm) 34 having a bandgap wavelength of 1.31 μm. The number of wells is 5. The barrier layer 34 is
Undoped InGaAsP layer 34a and Zn-doped InGaAsP layer (Zn concentration: 5 × 10 18 cm −3 ) 34
b and an undoped InGaAsP layer 34c.

【0094】ストライプ状多層構造内において、歪変調
ドープ量子井戸型活性層35は、n型のInGaAsP
導波路層(厚さ:30nm)32及びp型のInGaA
sP導波路層(厚さ:100nm)36に挟まれてい
る。p型InGaAsP導波路層36には、5×1017
cm-3のZnがドープされている。
In the stripe-shaped multilayer structure, the strain modulation doped quantum well active layer 35 is an n-type InGaAsP.
Waveguide layer (thickness: 30 nm) 32 and p-type InGaA
It is sandwiched between sP waveguide layers (thickness: 100 nm) 36. The p-type InGaAsP waveguide layer 36 has 5 × 10 17
cm −3 of Zn is doped.

【0095】ストライプ状多層構造の両側には、電流を
ストライプ状多層構造に狭搾するための電流ブロック部
が設けられている。電流ブロック部は、p型InP層3
7a及びn型InP層37bを含み、PN接合を内部に
形成している。半導体レーザの駆動時において、このP
N接合には逆バイアスが印加される。
On both sides of the striped multilayer structure, current block portions for narrowing the current into the striped multilayer structure are provided. The current block portion is the p-type InP layer 3
7a and the n-type InP layer 37b, and the PN junction is formed inside. When driving the semiconductor laser, this P
Reverse bias is applied to the N-junction.

【0096】ストライプ状多層構造及び電流ブロック部
の両方を覆うように、拡散抑制層(厚さ:200nm、
Zn濃度:5×1017cm-3)38が設けられている。
拡散抑制層38上には、p型InPクラッド層(厚さ:
4μm、Zn濃度:5×1017cm-3)39、p型In
GaAsキャップ層(厚さ:200nm、Zn濃度:5
×1018cm-3)40及びp側電極41が、この順番で
積層されている。基板31の裏面には、n側電極42が
設けられている。
A diffusion suppressing layer (thickness: 200 nm, so as to cover both the stripe-shaped multilayer structure and the current block portion).
Zn concentration: 5 × 10 17 cm −3 ) 38 is provided.
A p-type InP clad layer (thickness:
4 μm, Zn concentration: 5 × 10 17 cm −3 ) 39, p-type In
GaAs cap layer (thickness: 200 nm, Zn concentration: 5)
× 10 18 cm −3 ) 40 and the p-side electrode 41 are laminated in this order. An n-side electrode 42 is provided on the back surface of the substrate 31.

【0097】p型InPクラッド層39が格子間にドー
パントを含んでいる場合、p型InPクラッド層39
は、ドーパントの供給源となる。本実施例では、p型ド
ーパントとしてZnを用いているので、以下、Znの拡
散について本発明の説明を行うが、他のドーパント、例
えば、Be、Mg、Cd、Se、S、TeまたはC等を
用いた場合でも、同様の議論が成り立つ。
When the p-type InP clad layer 39 contains a dopant between the lattices, the p-type InP clad layer 39
Is a source of dopant. Since Zn is used as the p-type dopant in this example, the present invention will be described below with respect to the diffusion of Zn. However, other dopants such as Be, Mg, Cd, Se, S, Te or C are used. Similar arguments hold when using.

【0098】InP層のZn固溶度は、InP層成長条
件(温度及びガスの総流量等)に依存して変化するが、
およそ1×1018cm-3程度である。p型InPクラッ
ド層39のZn濃度を5×1017cm-3以下にすると、
クラッド層39の格子間に存在するZnの濃度は無視で
きるくらいに小さくなる、そのため、p型InPクラッ
ド層39から活性層35へのZn拡散は相当程度抑制さ
れる。
The Zn solid solubility of the InP layer changes depending on the InP layer growth conditions (temperature, total gas flow rate, etc.),
It is about 1 × 10 18 cm −3 . When the Zn concentration of the p-type InP cladding layer 39 is set to 5 × 10 17 cm −3 or less,
The concentration of Zn existing between the lattices of the clad layer 39 is negligibly small, so that Zn diffusion from the p-type InP clad layer 39 to the active layer 35 is considerably suppressed.

【0099】本実施例では、p型InPクラッド層39
のZn濃度を低下させるだけではなく、更に、p型In
Pクラッド層39と活性層35との間に、2種類のIn
GaAsP層、すなわち、p型InGaAsP導波路層
36とp型InGaAsP拡散抑制層38とを設けてい
る。InGaAsPは、InPよりも固溶度が高いた
め、上方のp型InPクラッド層39の格子間に位置す
るZnが拡散してきてても、そのZnを十分に固溶し、
下方へは実質的に拡散させないように機能する。従っ
て、変調ドープ量子井戸活性層35の変調ドープ構造は
最終的に破壊されることなく保存される。
In this embodiment, the p-type InP clad layer 39 is used.
Not only lowers the Zn concentration, but also p-type In
Between the P clad layer 39 and the active layer 35, two kinds of In
A GaAsP layer, that is, a p-type InGaAsP waveguide layer 36 and a p-type InGaAsP diffusion suppressing layer 38 are provided. Since InGaAsP has a higher solid solubility than InP, even if Zn located between the lattices of the p-type InP clad layer 39 above diffuses, it sufficiently dissolves Zn.
It functions so as not to substantially diffuse downward. Therefore, the modulation-doped structure of the modulation-doped quantum well active layer 35 is preserved without being finally destroyed.

【0100】低抵抗化のため、p型InGaAsP導波
路層36とp型InGaAsP拡散抑制層38には、5
×1017cm-3のZnがドープされている、しかし、I
nGaAsPの固溶度は、1×1018cm-3よりも十分
に高いため、ドープされたZnは格子中に存在し、拡散
には実質的に寄与しない。
In order to reduce the resistance, the p-type InGaAsP waveguide layer 36 and the p-type InGaAsP diffusion suppressing layer 38 have 5
× 10 17 cm -3 Zn is doped, but I
Since the solid solubility of nGaAsP is sufficiently higher than 1 × 10 18 cm −3 , the doped Zn exists in the lattice and does not substantially contribute to diffusion.

【0101】もし仮に、p型InPクラッド層39と活
性層35との間に、p型InGaAsP拡散抑制層38
を設けずに、p型InGaAsP導波路層36だけを設
けた場合、p型InGaAsP導波路層36の厚さを十
分に大きくする必要がある。しかし、p型InGaAs
P導波路層36の厚さを大きくすればするほど、p型I
nPクラッド層39から、p型InGaAsP導波路層
36の側部を介して、p型InP層37aにリーク電流
が流れやすくなる。しかし、本発明の構成によれば、p
型InGaAsP導波路層36の厚さをリーク電流が顕
著に増加しない厚さに維持したまま、p型InPクラッ
ド層39と活性層35との間に必要な厚さのInGaA
sP層を設けられるので、上述の問題は生じない。
If, for example, a p-type InGaAsP diffusion suppressing layer 38 is provided between the p-type InP clad layer 39 and the active layer 35.
When only the p-type InGaAsP waveguide layer 36 is provided without providing the above, it is necessary to sufficiently increase the thickness of the p-type InGaAsP waveguide layer 36. However, p-type InGaAs
As the thickness of the P waveguide layer 36 is increased, the p-type I
A leak current easily flows from the nP cladding layer 39 to the p-type InP layer 37a via the side portion of the p-type InGaAsP waveguide layer 36. However, according to the configuration of the present invention, p
While maintaining the thickness of the InGaAsP waveguide layer 36 at a thickness at which the leak current does not increase remarkably, the InGaA having the required thickness between the p-type InP cladding layer 39 and the active layer 35 is formed.
Since the sP layer is provided, the above problem does not occur.

【0102】半導体レーザの光分布を均一にするために
は、p型InPクラッド層39を十分に厚くする(例え
ば、4μm以上にする)ことが好ましい。p型InPク
ラッド層39を厚くするには、その成長温度で長時間の
結晶成長を行う必要がある。もし拡散抑制層38が無け
れば、p型InPクラッド層39を厚く成長しようとす
ると、その成長工程中p型InPクラッド層39から活
性層35へのドーパント拡散の問題が生じることにな
る。しかし、本発明によれば、拡散抑制層38の存在に
より、その問題は生じないため、p型InPクラッド層
39を必要な厚さに成長することができ、光分布に優れ
た半導体レーザが得られる。
In order to make the light distribution of the semiconductor laser uniform, it is preferable to make the p-type InP cladding layer 39 sufficiently thick (for example, 4 μm or more). In order to thicken the p-type InP clad layer 39, it is necessary to perform crystal growth for a long time at the growth temperature. If there is no diffusion suppressing layer 38, if the p-type InP clad layer 39 is grown thick, a problem of dopant diffusion from the p-type InP clad layer 39 to the active layer 35 will occur during the growth process. However, according to the present invention, since the problem does not occur due to the presence of the diffusion suppressing layer 38, the p-type InP clad layer 39 can be grown to a required thickness, and a semiconductor laser excellent in light distribution can be obtained. To be

【0103】また、本実施例に用いる拡散抑制層(In
GaAsP)38のバンドギャップは、InPのバンド
ギャップよりも小さいため、電流ブロック部を構成する
p型InP層37aへ注入電流(ホール電流)が流れ込
みにくくなり、発光に寄与しないリーク電流が減少する
という効果が得られる。このため、光出力−注入電流特
性の直線性が向上するので、アナログ変調に対して変調
歪が低減される。
Further, the diffusion suppressing layer (In
Since the band gap of GaAsP) 38 is smaller than the band gap of InP, it becomes difficult for an injection current (hole current) to flow into the p-type InP layer 37a forming the current block portion, and a leak current that does not contribute to light emission is reduced. The effect is obtained. Therefore, the linearity of the optical output-injection current characteristic is improved, and the modulation distortion is reduced as compared with the analog modulation.

【0104】以下、図16(a)から(d)を参照しな
がら、拡散抑制層38によるリーク電流の低減について
説明を行う。
The reduction of the leak current by the diffusion suppressing layer 38 will be described below with reference to FIGS. 16 (a) to 16 (d).

【0105】図16(d)は、図15の断面図に対応す
る模式断面図であり、3種類の電流のパスA、B及びC
を示している。電流バスCは、レーザ発振に寄与する有
効電流のパスを示し、電流バスA及びBは、レーザ発振
に寄与しない無効電流のパスを示している。なお、a1
からa5、b1からb5、及びc1からc5は、各電流
パス毎に、電流の流れる半導体の領域を示している。
FIG. 16D is a schematic cross-sectional view corresponding to the cross-sectional view of FIG. 15, showing three types of current paths A, B and C.
Is shown. The current bus C shows a path of an active current contributing to laser oscillation, and the current buses A and B show a path of a reactive current not contributing to laser oscillation. Note that a1
To a5, b1 to b5, and c1 to c5 indicate the regions of the semiconductor through which the current flows for each current path.

【0106】図16(a)に示されるように、拡散抑制
層38のバンドギャップがn型InP層37bよりも小
さいため、領域a4と領域a3との間にはエネルギギャ
ップが存在する。このため、領域a4から領域a3に電
流が流れ込めず、サイリスタ状態になるまで電流Aは生
じない。領域a5から領域a4に注入されたホールは、
領域c3に注入されることになる。
As shown in FIG. 16A, since the band gap of the diffusion suppressing layer 38 is smaller than that of the n-type InP layer 37b, there is an energy gap between the regions a4 and a3. Therefore, no current can flow from the region a4 to the region a3, and the current A does not occur until the thyristor state is established. The holes injected from the region a5 to the region a4 are
It will be injected into the region c3.

【0107】図16(b)に示されるように、拡散抑制
層38のバンドギャップがp型InP層37aよりも小
さいため、領域b4と領域b2との間にはエネルギギャ
ップが存在する。このため、領域b4から領域b2に電
流が流れ込みにくく電流Bはきわめて小さくなる。
As shown in FIG. 16B, since the band gap of the diffusion suppressing layer 38 is smaller than that of the p-type InP layer 37a, there is an energy gap between the region b4 and the region b2. Therefore, it is difficult for the current to flow from the region b4 to the region b2, and the current B is extremely small.

【0108】図16(c)に示されるように、領域a5
及びb5から、それぞれ、領域a4及びb4へ注入され
たホールは、領域c3に流れ込む。
As shown in FIG. 16C, the area a5
The holes injected into the regions a4 and b4 from the regions a and b5 respectively flow into the region c3.

【0109】以上説明したように、本実施例によれば、
p側電極41から導入された電流は、電流ブロック部3
7及び拡散抑制層38の働きにより、ストライブ状多層
構造内に効率よく狭搾される。ストライブ状多層構造内
に狭搾された電流は、活性層35に注入され、レーザ発
振に寄与する。1.31μmの波長を有する光を得るた
めに、活性層35の歪井戸層33の厚さは、歪井戸層3
3に用いる半導体材料の組成に応じて、必要な値に設定
される。本実施例では、Ga0.1In0.9As0.
5P0.5から井戸層33を形成し、その厚さを6nm
に設定している。Ga0.1In0.9As0.5P
0.5のバルク状半導体材料からは、計算上、1.41
μmの波長光が得られるが、本実施例(共振器長300
μm)の場合、1.30μmの波長光が得られることを
確認した。このエネルギーシフト(70meV)は、量
子サイズ効果によるものである。なお、発振閾値は15
mA、緩和振動周波数は2.2GHz/mA1/2、伝送
歪IM2は−65dBc未満が得られた(変調度20
%)。これは、リーク電流が低減されたためと、歪量子
井戸型活性層35の変調ドープ構造が保存されたためで
ある。
As described above, according to this embodiment,
The current introduced from the p-side electrode 41 is applied to the current block unit 3
7 and the diffusion suppressing layer 38 serve to efficiently squeeze the striated multilayer structure. The current squeezed in the stripe-shaped multilayer structure is injected into the active layer 35 and contributes to laser oscillation. In order to obtain light having a wavelength of 1.31 μm, the thickness of the strain well layer 33 of the active layer 35 is set to the strain well layer 3
It is set to a required value according to the composition of the semiconductor material used in No. 3. In this example, Ga0.1In0.9As0.
The well layer 33 is formed from 5P0.5 and its thickness is 6 nm.
Is set to Ga0.1In0.9As0.5P
From the bulk semiconductor material of 0.5, the calculated value is 1.41.
Although the wavelength light of μm can be obtained, this embodiment (resonator length 300
In the case of (μm), it was confirmed that light having a wavelength of 1.30 μm was obtained. This energy shift (70 meV) is due to the quantum size effect. The oscillation threshold is 15
mA, relaxation oscillation frequency was 2.2 GHz / mA 1/2 , and transmission distortion IM2 was less than -65 dBc (modulation degree 20
%). This is because the leak current is reduced and the modulation-doped structure of the strained quantum well active layer 35 is preserved.

【0110】本実施例の拡散抑制層38は1層構造を有
しているが、2層以上の構造を有していて良い。その場
合、エネルギバンドギャップが電流ブロック部よりも低
いという性質と、不純物固溶度がp型クラッド層よりも
大きいという性質が、別々の層により実現されていても
良い。
Although the diffusion suppressing layer 38 of this embodiment has a one-layer structure, it may have a structure of two or more layers. In that case, the properties that the energy band gap is lower than that of the current block portion and the property that the impurity solid solubility is higher than that of the p-type cladding layer may be realized by separate layers.

【0111】次に、図17(a)から(d)を参照しな
がら、図15に示す半導体レーザの製造方法を説明す
る。
Next, with reference to FIGS. 17A to 17D, a method of manufacturing the semiconductor laser shown in FIG. 15 will be described.

【0112】まず、Snがドープされたn型InP基板
31上に、MOVPE法を用いて、n型InGaAsP
導波路層(λg=1.31μm)32を成長する。次
に、1%の圧縮歪を有するGa0.3In0.7As0.50.5
歪井戸層33及びInGaAsPバリア層(λg=1.
31μm)34を、交互に5回繰り返して成長し、5個
の量子井戸層を含む変調ドープ量子井戸型活性層35を
形成する。この後、更に、p型InGaAsP導波路層
(λg=1.31μm)36を成長する。こうして、図
17(a)に示される構造を得る。
First, on the n-type InP substrate 31 doped with Sn, the n-type InGaAsP is formed by the MOVPE method.
A waveguide layer (λg = 1.31 μm) 32 is grown. Next, Ga 0.3 In 0.7 As 0.5 P 0.5 having a compression strain of 1%
The strain well layer 33 and the InGaAsP barrier layer (λg = 1.
31 μm) 34 is alternately and repeatedly grown five times to form a modulation-doped quantum well type active layer 35 including five quantum well layers. Thereafter, a p-type InGaAsP waveguide layer (λg = 1.31 μm) 36 is further grown. Thus, the structure shown in FIG. 17A is obtained.

【0113】次に、ストライプ状にパターニングされた
窒化珪素膜をエッチングマスクとして使用し、p型In
GaAsP導波路層36、変調ドープ量子井戸型活性層
35及びn型InGaAsP導波路層32を選択的にメ
サエッチングする。こうして、図17(b)に示される
ように、活性層35を含むストライプ状多層構造が得ら
れる。
Next, using the silicon nitride film patterned in stripes as an etching mask, p-type In
The GaAsP waveguide layer 36, the modulation-doped quantum well active layer 35, and the n-type InGaAsP waveguide layer 32 are selectively mesa-etched. Thus, as shown in FIG. 17B, a stripe-shaped multilayer structure including the active layer 35 is obtained.

【0114】次に、電流ブロック部を構成するp型In
P層37a及びn型InP層37bを、MOVPE法を
用いて、ストライプ状多層構造の両側に選択的に成長す
る。窒化珪素膜を除去した後、拡散抑制層38、p型I
nPクラッド層39、及びp型InGaAsキャップ層
40を、MOVPE法を用いて成長する。こうして、図
17(c)に示される構造を得る。
Next, p-type In forming the current block section
The P layer 37a and the n-type InP layer 37b are selectively grown on both sides of the stripe-shaped multilayer structure by using the MOVPE method. After removing the silicon nitride film, the diffusion suppressing layer 38, p-type I
The nP clad layer 39 and the p-type InGaAs cap layer 40 are grown using the MOVPE method. Thus, the structure shown in FIG. 17C is obtained.

【0115】最後に、蒸着により、p側電極41及びn
側電極42を形成する。
Finally, by evaporation, the p-side electrode 41 and n
The side electrode 42 is formed.

【0116】MOVPE法による結晶成長工程時に、成
長チャンバ内に流したガスの全流量は、5L/minで
あり、成長温度は640℃であった。
During the crystal growth step by the MOVPE method, the total flow rate of the gas flowing in the growth chamber was 5 L / min, and the growth temperature was 640 ° C.

【0117】電流ブロック部上の拡散抑制層38の成長
は、640℃で成長チャンバ内にAsH3及びPH3を
供給することにより達成される。640℃に昇温するま
での間、拡散抑制層38の成長時に流すAsH3及びP
H3を成長チャンバ内に供給することにより、導波路層
36と拡散抑制層38との間の界面の欠陥が減少する。
The growth of the diffusion suppressing layer 38 on the current block portion is achieved by supplying AsH3 and PH3 into the growth chamber at 640 ° C. AsH3 and P which are flown during the growth of the diffusion suppressing layer 38 until the temperature is raised to 640 ° C.
By supplying H3 into the growth chamber, defects at the interface between the waveguide layer 36 and the diffusion suppression layer 38 are reduced.

【0118】井戸層として、1%の圧縮歪を有する歪井
戸層としたが、変調ドープ効果は、歪量に依存しないた
め、歪量は他の値(例えば、「引っ張り」となる値)に
設定されてもよい。また、半導体レーザの構成として、
DH構造以外の、DFBやDBR構造を採用してもよ
い。更に、電流ブロック部にPBH以外の構成を採用し
てもよい。
As the well layer, a strained well layer having a compressive strain of 1% was used. However, since the modulation doping effect does not depend on the strain amount, the strain amount has another value (for example, a value that causes "tensile"). It may be set. In addition, as the configuration of the semiconductor laser,
A DFB or DBR structure other than the DH structure may be adopted. Furthermore, a configuration other than PBH may be adopted for the current block unit.

【0119】なお、本発明は、変調量子井戸構造を有す
る素子であれば、半導体レーザだけではなく、他の電子
デバイス(HEMT、HFET、及びHBT)や、導波
路素子及び受光素子等にも適用可能である。特に、図1
(a)及び6(a)に示す半導体レーザに適用すれば、
よりいっそう信頼性が向上し、リーク電流が低減され
る。
The present invention is applicable not only to semiconductor lasers but also to other electronic devices (HEMTs, HFETs, and HBTs), waveguide elements, light-receiving elements, and the like, as long as the elements have a modulation quantum well structure. It is possible. In particular, FIG.
When applied to the semiconductor lasers shown in (a) and 6 (a),
The reliability is further improved and the leak current is reduced.

【0120】[0120]

【発明の効果】本発明によれば、活性層を含むストライ
プ状多層膜に近い領域で、第1電流ブロック層がの不純
物濃度が相対的に低くなっている。そのため、不純物が
活性層に悪影響を与えず、半導体レーザの信頼性が向上
する。また、活性層から離れた領域で高い濃度の不純物
を第1電流ブロック層中に導入できるので、サイリスタ
動作の生じにくい電流ブロック部が得られる。その結
果、リーク電流が低減する。また、第2電流ブロック層
の端部の角度を大きくすることにより、端部の内部でパ
ンチスルーを起こしにくくなり、リーク電流が低減す
る。
According to the present invention, the impurity concentration of the first current block layer is relatively low in the region near the stripe-shaped multilayer film including the active layer. Therefore, the impurities do not adversely affect the active layer, and the reliability of the semiconductor laser is improved. Further, since a high concentration of impurities can be introduced into the first current block layer in a region away from the active layer, a current block portion in which thyristor operation is unlikely to occur can be obtained. As a result, the leak current is reduced. Further, by increasing the angle of the end portion of the second current block layer, punch-through is less likely to occur inside the end portion, and the leak current is reduced.

【0121】また本発明の他の態様によれば、拡散抑制
層の働きにより、量子井戸型活性層の変調ドープ構造が
製造工程中に消滅せずに、その本来の特性を発揮する。
拡散抑制層がストライプ状多層構造及び電流ブロック部
の両方を覆い、しかも、電流ブロック部のバンドギャッ
プよりも小さいバンドギャップを有するため、電流ブロ
ック部へ流れ込む無効電流が低減される。ストライプ状
多層構造中においても、拡散抑制層と同様の性質を持つ
材料から形成された導波路層を設けることにより、変調
ドープ構造は、より安定に保存される。こうして、変調
ドープ構造の利点を現実に発揮させながら、併せて、狭
窄の効率が向上させ、無効電流が低減できる。その結
果、注入電流に対する光出力の直線性が向上し、低伝送
歪特性を持つ半導体レーザが提供される。
According to another aspect of the present invention, due to the function of the diffusion suppressing layer, the modulation doping structure of the quantum well type active layer does not disappear during the manufacturing process and exhibits its original characteristics.
Since the diffusion suppressing layer covers both the striped multilayer structure and the current block portion and has a band gap smaller than the band gap of the current block portion, the reactive current flowing into the current block portion is reduced. Even in the striped multilayer structure, the modulation-doped structure is more stably preserved by providing the waveguide layer formed of the material having the same property as that of the diffusion suppressing layer. Thus, the efficiency of constriction can be improved and the reactive current can be reduced while the advantages of the modulation dope structure are actually exhibited. As a result, the linearity of the optical output with respect to the injection current is improved, and a semiconductor laser having low transmission distortion characteristics is provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明による半導体レーザの断面
図、(b)はその半導体レーザの活性層を示すエネルギ
ダイヤグラムである。
1A is a sectional view of a semiconductor laser according to the present invention, and FIG. 1B is an energy diagram showing an active layer of the semiconductor laser.

【図2】(a)は図1の半導体レーザの主要部断面図、
(b)は、本発明による他の半導体レーザ主要部断面図
である。
2A is a cross-sectional view of the main part of the semiconductor laser shown in FIG.
FIG. 3B is a sectional view of the main part of another semiconductor laser according to the present invention.

【図3】(a)から(c)は、図1(a)の半導体レー
ザの製造工程を示す工程断面図である。
3A to 3C are process cross-sectional views showing a manufacturing process of the semiconductor laser of FIG.

【図4】電流ブロック部の成長工程前の処理を説明する
ためのグラフである。
FIG. 4 is a graph for explaining a process before a growth process of a current block part.

【図5】図1(a)の半導体レーザについて、電流ブロ
ック部のキャリア濃度とサイリスタ動作との関係を示す
グラフである。
5 is a graph showing the relationship between the carrier concentration in the current block section and the thyristor operation in the semiconductor laser of FIG. 1 (a).

【図6】(a)は、本発明による半導体レーザの断面
図、(b)はその半導体レーザの活性層を示すエネルギ
ダイヤグラムである。
6A is a sectional view of a semiconductor laser according to the present invention, and FIG. 6B is an energy diagram showing an active layer of the semiconductor laser.

【図7】(a)から(d)は、電流ブロック部の活性層
近傍における形状とリーク電流との関係を模式的に示す
図である。
FIG. 7A to FIG. 7D are diagrams schematically showing the relationship between the shape of the current block portion near the active layer and the leak current.

【図8】第1電流ブロック層のZn濃度と閾値電流の変
動の関係を示す図である
FIG. 8 is a diagram showing the relationship between the Zn concentration of the first current blocking layer and the fluctuation of the threshold current.

【図9】サイリスタ電流の第1電流ブロック層のZn濃
度と第2電流ブロック層のSi濃度依存性を示す図
FIG. 9 is a diagram showing the dependence of the thyristor current on the Zn concentration of the first current blocking layer and the Si concentration of the second current blocking layer.

【図10】図6(a)の半導体レーザについて、電流ブ
ロック部のキャリア濃度とサイリスタ動作との関係を示
すグラフである。
FIG. 10 is a graph showing the relationship between the carrier concentration of the current block section and the thyristor operation in the semiconductor laser of FIG. 6 (a).

【図11】Zn濃度とホール濃度との関係を示すグラフ
である。
FIG. 11 is a graph showing the relationship between Zn concentration and hole concentration.

【図12】(a)から(c)は、図6(a)の半導体レ
ーザの製造工程を示す工程断面図である。
12A to 12C are process cross-sectional views showing the manufacturing process of the semiconductor laser of FIG. 6A.

【図13】図1(a)の半導体レーザの電流ブロック部
の成長過程を示す断面図である。
FIG. 13 is a cross-sectional view showing the growth process of the current block portion of the semiconductor laser of FIG.

【図14】図6(a)の半導体レーザの電流ブロック部
の成長過程を示す断面図である。
FIG. 14 is a cross-sectional view showing the growth process of the current block portion of the semiconductor laser of FIG. 6 (a).

【図15】本発明による更に他の半導体レーザを示す断
面図である。
FIG. 15 is a sectional view showing still another semiconductor laser according to the present invention.

【図16】(a)は電流パスAに沿ったバンドダイヤグ
ラム、(b)は電流パスBに沿ったバンドダイヤグラ
ム、(c)は電流パスCに沿ったバンドダイヤグラム、
(d)は、図1の断面図に対応した断面模式図である。
16A is a band diagram along a current path A, FIG. 16B is a band diagram along a current path B, and FIG. 16C is a band diagram along a current path C.
(D) is a schematic cross-sectional view corresponding to the cross-sectional view of FIG. 1.

【図17】(a)から(d)は、図15の半導体レーザ
の製造工程を示す工程断面図である。
17A to 17D are process cross-sectional views showing the manufacturing process of the semiconductor laser of FIG.

【図18】従来の半導体レーザを示す断面図である。FIG. 18 is a cross-sectional view showing a conventional semiconductor laser.

【図19】従来の他の半導体レーザを示す断面図であ
る。
FIG. 19 is a sectional view showing another conventional semiconductor laser.

【図20】従来の半導体レーザに関する長期高温加速試
験の結果を示すグラフである。
FIG. 20 is a graph showing the results of a long-term high temperature acceleration test on a conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

1 SnドープトInP基板 2 InGaAsP導波路層 3 InGaAsP井戸層 4 InGaAsPバリア層 5 アンドープInP層 6 p−InP第1電流ブロック層 7 n−InP第2電流ブロック層 8 p−InP第3電流ブロック部 9 p−InGaAsP障壁緩和層 10 p−InGaAsPコンタクト層 11 Au/Snよりなるn側電極 12 Au/Znよりなるp側電極 13 p−InPクラッド層 14 p−InGaAsPキャップ層 15 窒化珪素膜 31 Snがドープされたn型InP基板 32 n型のInGaAsP導波路層 33 歪井戸層3 34a アンドープのInGaAsPバリア層 34b ZnドープのInGaAsPバリア層 34c アンドープのInGaAsPバリア層 35 変調ドープ構造を持つ歪量子井戸型活性層 36 p型のInGaAsP導波路層 37a p型InP層 37b n型InP層 38 拡散抑制層 39 p型InPクラッド層) 40 p型InGaAsキャップ層 41 p側電極 42 n側電極 1 Sn-doped InP substrate 2 InGaAsP waveguide layer 3 InGaAsP well layer 4 InGaAsP barrier layer 5 Undoped InP layer 6 p-InP first current block layer 7 n-InP second current block layer 8 p-InP third current block portion 9 p-InGaAsP barrier relaxation layer 10 p-InGaAsP contact layer 11 n-side electrode made of Au / Sn 12 p-side electrode made of Au / Zn 13 p-InP clad layer 14 p-InGaAsP cap layer 15 silicon nitride film 31 Sn doped N-type InP substrate 32 n-type InGaAsP waveguide layer 33 strained well layer 3 34a undoped InGaAsP barrier layer 34b Zn-doped InGaAsP barrier layer 34c undoped InGaAsP barrier layer 35 strained quantum well active layer having a modulation-doped structure Layer 36 p-type InGaAsP waveguide layer 37a p-type InP layer 37b n-type InP layer 38 diffusion suppression layer 39 p-type InP clad layer) 40 p-type InGaAs cap layer 41 p-side electrode 42 n-side electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 康 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平5−218585(JP,A) 特開 平6−97592(JP,A) 特開 平5−299764(JP,A) 特開 平5−198894(JP,A) 特開 平7−22691(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasushi Matsui 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) Reference JP-A-5-218585 (JP, A) JP-A-6- 97592 (JP, A) JP-A-5-299764 (JP, A) JP-A-5-198894 (JP, A) JP-A-7-22691 (JP, A)

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、 該基板上に形成され、活性層を含むストライプ状多層構
造と、 該ストライプ状多層構造の両側の該基板上に形成された
電流ブロック部と、を備えた半導体レーザであって、 該電流ブロック部は、第1導電型の第1電流ブロック層
と、該第1電流ブロック層上に形成された第2導電型の
第2電流ブロック層と、を有しており、 該第2電流ブロック層は、該ストライプ状多層構造側で
上方に屈曲しており、 該第2電流ブロック層の該ストライプ状多層構造に最近
接している端部の角度は、80度以上である、半導体レ
ーザ。
1. A semiconductor laser comprising: a substrate; a stripe-shaped multilayer structure formed on the substrate and including an active layer; and a current block section formed on the substrate on both sides of the stripe-shaped multilayer structure. The current blocking portion has a first conductivity type first current block layer and a second conductivity type second current block layer formed on the first current block layer. The second current block layer is bent upward on the stripe-shaped multilayer structure side, and the angle of the end portion of the second current block layer closest to the stripe-shaped multilayer structure is 80 degrees or more. Is a semiconductor laser.
【請求項2】 前記第2電流ブロック層の前記ストライ
プ状多層構造に最近接している前記端部は、該ストライ
プ状多層構造より上部に位置している、請求項1に記載
の半導体レーザ。
2. The strike of the second current blocking layer.
The edge closest to the strip-shaped multilayer structure is
The semiconductor laser according to claim 1, wherein the semiconductor laser is located above the multilayer structure .
【請求項3】 前記第1電流ブロック層の前記第1導電
型の不純物の濃度は1×1018cm-3以下であり、前記
第2電流ブロック層の前記第2導電型の不純物の濃度
×1018cm-3以上である、請求項1に記載の半導体
レーザ。
3. The concentration of the impurities of the first conductivity type in the first current blocking layer is 1 × 10 18 cm −3 or less, and the concentration of the impurities of the second conductivity type in the second current blocking layer is
The semiconductor laser according to claim 1, having a size of 1 × 10 18 cm −3 or more.
【請求項4】 前記ストライプ状多層構造の側面は、
{111}P面を含む結晶面から形成されている、請求
項1に記載の半導体レーザ。
4. The side surface of the stripe-shaped multilayer structure is
The semiconductor laser according to claim 1, which is formed of a crystal plane including a {111} P plane .
【請求項5】 前記基板の表面及び前記ストライプ状多
層構造の側面と前記電流ブロック部との間に設けられた
アンドープ半導体層をさらに備えている、請求項1に記
載の半導体レーザ。
5. The surface of the substrate and the stripe-shaped poly
Provided between the side surface of the layer structure and the current block portion
The semiconductor laser according to claim 1 , further comprising an undoped semiconductor layer .
【請求項6】 前記第2電流ブロック層の前記ストライ
プ状多層構造に最近接している前記端部の前記角度は
0度である、請求項1に記載の半導体レーザ。
6. The angle of the end portion of the second current blocking layer closest to the stripe-shaped multilayer structure is :
The semiconductor laser according to claim 1, wherein the semiconductor laser is 90 degrees.
【請求項7】 前記活性層は、多重量子井戸構造を有し
ている請求項1に記載の半導体レーザ。
Wherein said active layer has a multiple quantum well structure, a semiconductor laser according to claim 1.
【請求項8】 前記活性層の側面は、不純物濃度が相対
的に低い層によって覆われている、請求項1に記載の半
導体レーザ。
8. The side surface of the active layer has a relative impurity concentration.
2. The semiconductor laser according to claim 1, which is covered by a lower layer .
【請求項9】 基板と、該基板上に形成されて活性層を
含むストライプ状多層構造と、該ストライプ状多層構造
の両側の該基板上に形成された第1導電型の第1電流ブ
ロック層及び第2導電型の第2電流ブロック層を含む電
流ブロック部と、を備えた半導体レーザの製造方法であ
って、該方法は、 該基板上に、該活性層を含む半導体積層構造を形成する
工程と、 ストライプ状のマスク層を該半導体積層構造の上に形成
する工程と、 該マスク層を実質的にエッチングしないエッチャントを
用いて該半導体積層構造を選択的にエッチングして、該
ストライプ状多層構造を形成する工程と、 該第1電流ブロック層を該基板上に形成する工程と、 該第2電流ブロック層を、ストライプ状多層構造側で上
方に屈曲し且つ該ストライプ状多層構造に最近接してい
る端部の角度が80度以上であるように、該第1電流ブ
ロック層の上に形成する工程と、を包含している、半導
体レーザの製造方法。
9. A substrate, a stripe-shaped multilayer structure formed on the substrate and including an active layer, and a first conductivity type first current blocking layer formed on the substrate on both sides of the stripe-shaped multilayer structure. And a current blocking portion including a second current blocking layer of a second conductivity type, the method comprising: forming a semiconductor laminated structure including the active layer on the substrate. And a step of forming a stripe-shaped mask layer on the semiconductor laminated structure, and the semiconductor laminated structure is selectively etched using an etchant that does not substantially etch the mask layer to form the stripe-shaped multilayer structure. Forming a structure, forming the first current blocking layer on the substrate, and bending the second current blocking layer upward on the side of the striped multilayer structure and forming the striped multilayer structure into the latest structure. To have as the angle of the end portion is 8 0 degrees or more, encompasses forming on the first current blocking layer, the manufacturing method of the semiconductor laser.
【請求項10】 前記第2電流ブロック層の前記ストラ
イプ状多層構造に最近接している前記端部は、該ストラ
イプ状多層構造より上部に位置している、請求項9に記
載の半導体レーザの製造方法。
10. The strut of the second current blocking layer
The edge closest to the ip-shaped multilayer structure is
The method according to claim 9, which is located above the ip-shaped multilayer structure.
Method for manufacturing semiconductor lasers described above.
【請求項11】 前記第2電流ブロック層の前記ストラ
イプ状多層構造に最近接している前記端部の前記角度
、90度である、請求項9に記載の半導体レーザの製
造方法。
11. The method of manufacturing a semiconductor laser according to claim 9 , wherein the angle of the edge portion of the second current blocking layer which is closest to the stripe-shaped multilayer structure is 90 degrees.
【請求項12】 前記第1及び第2の電流ブロック層
を、有機金属気相成長法を用いて600℃以上の成長温
度でエピタキシャル成長させる、請求項9に記載の半導
体レーザの製造方法。
12. The method of manufacturing a semiconductor laser according to claim 9, wherein the first and second current blocking layers are epitaxially grown at a growth temperature of 600 ° C. or higher using a metal organic chemical vapor deposition method.
【請求項13】 前記第1電流ブロック層の形成に先立
ってアンドープ半導体層をエピタキシャル成長させる工
程をさらに包含する、請求項9に記載の半導体レーザの
製造方法。
13. Prior to forming the first current blocking layer.
To grow an undoped semiconductor layer epitaxially.
10. The semiconductor laser of claim 9, further comprising:
Production method.
JP26687694A 1993-11-01 1994-10-31 Semiconductor laser and manufacturing method thereof Expired - Fee Related JP2685720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26687694A JP2685720B2 (en) 1993-11-01 1994-10-31 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP27344193 1993-11-01
JP5-273441 1994-05-30
JP6-116616 1994-05-30
JP11661694 1994-05-30
JP26687694A JP2685720B2 (en) 1993-11-01 1994-10-31 Semiconductor laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0851255A JPH0851255A (en) 1996-02-20
JP2685720B2 true JP2685720B2 (en) 1997-12-03

Family

ID=27313185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26687694A Expired - Fee Related JP2685720B2 (en) 1993-11-01 1994-10-31 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2685720B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613679B2 (en) 1999-12-22 2003-09-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device
JP3994928B2 (en) * 2003-06-11 2007-10-24 住友電気工業株式会社 Manufacturing method of semiconductor laser
JP5287369B2 (en) * 2009-03-05 2013-09-11 富士通株式会社 Semiconductor light emitting device and manufacturing method thereof
JP2014225533A (en) * 2013-05-15 2014-12-04 三菱電機株式会社 Semiconductor laser, and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482587A (en) * 1987-09-25 1989-03-28 Sumitomo Electric Industries Quantum well type semiconductor laser
JP2827326B2 (en) * 1989-09-27 1998-11-25 住友電気工業株式会社 Manufacturing method of semiconductor laser
JPH05129727A (en) * 1991-07-24 1993-05-25 Fujitsu Ltd Semiconductor light emitting device
JP2616532B2 (en) * 1991-10-08 1997-06-04 松下電器産業株式会社 Semiconductor laser and method of manufacturing the same
JPH05218585A (en) * 1992-02-04 1993-08-27 Fujitsu Ltd Semiconductor light emitting device
JP2804197B2 (en) * 1992-03-25 1998-09-24 沖電気工業株式会社 Manufacturing method of semiconductor laser
JPH05299764A (en) * 1992-04-23 1993-11-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor laser
JPH0697592A (en) * 1992-09-14 1994-04-08 Toshiba Corp Semiconductor laser and manufacture thereof

Also Published As

Publication number Publication date
JPH0851255A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
US5568501A (en) Semiconductor laser and method for producing the same
JP2001352131A (en) DOPANT DIFFUSION BLOCKING FOR OPTOELECTRONIC DEVICE USING InAlAs OR InGaAlAs
JP2003060310A (en) Semiconductor optical element and manufacturing method therefor
US20090203161A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
US6982469B2 (en) Semiconductor optical device and the fabrication method
US6990131B2 (en) Semiconductor optical device and method of manufacturing the same
US20110002352A1 (en) Optical waveguide integrated semiconductor optical device and manufacturing method therefor
JP4057802B2 (en) Semiconductor optical device
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2006253212A (en) Semiconductor laser
JP2685720B2 (en) Semiconductor laser and manufacturing method thereof
US8213477B2 (en) Semiconductor laser and method of manufacturing the same
US6470038B2 (en) Compound semiconductor light emitting device and process for producing the same
JP2616532B2 (en) Semiconductor laser and method of manufacturing the same
JPH07193321A (en) Manufacture of semiconductor laser
JPH0233990A (en) Semiconductor light emitting element
JP4030692B2 (en) Semiconductor device and semiconductor light emitting device
JPH07131116A (en) Semiconductor laser element
JP2956255B2 (en) Method for manufacturing ridge waveguide semiconductor laser
JP2550718B2 (en) High-resistance embedded semiconductor laser and manufacturing method thereof
JPH09283846A (en) Semiconductor laser manufacturing method
JP2716717B2 (en) Semiconductor laser device
JPH1140897A (en) Semiconductor laser element and its manufacture
JPH08222809A (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees