JP2676555B2 - Analog delay circuit - Google Patents

Analog delay circuit

Info

Publication number
JP2676555B2
JP2676555B2 JP18158789A JP18158789A JP2676555B2 JP 2676555 B2 JP2676555 B2 JP 2676555B2 JP 18158789 A JP18158789 A JP 18158789A JP 18158789 A JP18158789 A JP 18158789A JP 2676555 B2 JP2676555 B2 JP 2676555B2
Authority
JP
Japan
Prior art keywords
signal
circuit
supplied
control signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18158789A
Other languages
Japanese (ja)
Other versions
JPH0345099A (en
Inventor
恒雄 生駒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toa Corp
Original Assignee
Toa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toa Corp filed Critical Toa Corp
Priority to JP18158789A priority Critical patent/JP2676555B2/en
Publication of JPH0345099A publication Critical patent/JPH0345099A/en
Application granted granted Critical
Publication of JP2676555B2 publication Critical patent/JP2676555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アナログ遅延回路に関し、特にスピーカシ
ステムにおける各ユニットの取付け位置による時間差を
補正するのに用いるのに適したものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog delay circuit, and more particularly to an analog delay circuit suitable for correcting a time difference due to a mounting position of each unit in a speaker system.

[従来の技術] 第5図に示すようなスリーウエイのスピーカシステム
では、スコーカ2、ツィータ4、ウーハ6のバッフル面
は同じであるため、それぞれの振動板の位置は、同図に
示すように異なっており、スコーカ2とウーハ6との間
にtaという時間的な差があり、同様にスコーカ2とツィ
ータ4との間にはtbという時間差が生じる。また、スコ
ーカ2に中音域の音声信号を供給するために、第6図に
示すようにハイパスフィルタ8及びローパスフィルタ10
を通した音声信号をスコーカ2に供給しているが、この
フィルタ8、10により第5図に示すtcという遅延が生じ
る。このような時間差及びフィルタによる遅延によって
生じる時間軸のずれを合わせるために、即ちスコーカ
2、ツィータ4及びウーハ6から同時同相に音声信号が
拡声されるように、従来、第5図に示すようにウーハ6
に供給する低音域の音声信号を抽出するローパスフィル
タ11の後段、ツィータ4に供給する高音域の音声信号を
抽出するハイパスフィルタ12の後段に、それぞれディジ
タル遅延回路14、14を挿入することが行なわれていた。
なお、16、16、16は、スコーカ2、ツィータ4、ウーハ
6にそれぞれ供給する音声信号を増幅する増幅器であ
る。
[Prior Art] In the three-way speaker system as shown in FIG. 5, since the baffle surfaces of the squawker 2, the tweeter 4, and the woofer 6 are the same, the positions of the respective diaphragms are as shown in FIG. They are different, and there is a time difference of ta between the squawker 2 and the woofer 6, and similarly, a time difference of tb occurs between the squawker 2 and the tweeter 4. Further, in order to supply the midrange sound signal to the squawker 2, as shown in FIG. 6, a high pass filter 8 and a low pass filter 10 are provided.
Although the audio signal passed through is supplied to the squawker 2, the filters 8 and 10 cause a delay of tc shown in FIG. Conventionally, as shown in FIG. 5, in order to match the time axis shift caused by the time difference and the delay due to the filter, that is, the voice signals are amplified in-phase from the squawker 2, tweeter 4 and woofer 6 simultaneously. Woofer 6
The digital delay circuits 14 and 14 are inserted after the low-pass filter 11 for extracting the low-frequency audio signal supplied to the tweeter and for the high-pass filter 12 for extracting the high-frequency audio signal supplied to the tweeter 4, respectively. It was
Reference numerals 16, 16 and 16 are amplifiers for amplifying audio signals supplied to the squawker 2, the tweeter 4, and the woofer 6, respectively.

[発明が解決しようとする課題] しかし、ディジタル遅延回路14、14は、現在では16ビ
ット構成のものが主流であり、構成部品の数も多く、構
成が複雑である上に、理論上のS/N比が98dB程度しかな
いという問題点があった。
[Problems to be Solved by the Invention] However, the digital delay circuits 14, 14 currently have a 16-bit configuration, the number of components is large, the configuration is complicated, and the theoretical S There was a problem that the / N ratio was only about 98 dB.

また、ディジタル遅延の場合、音声信号帯域とサンプ
リング周波数帯域とを分離するために、A/D変換時及びD
/A変換時に急峻にカットするフィルタが必要である。こ
のフィルタには高次(多段)のフィルタが使用されてい
る。高次フィルタになればなるほど、位相の回転や遅延
信号の暴れが発生しやすくなり、音質が劣化するという
問題点もあった。
Also, in the case of digital delay, in order to separate the audio signal band from the sampling frequency band, D / A conversion and D
A filter that sharply cuts during A / A conversion is required. A high-order (multistage) filter is used for this filter. There is also a problem that the higher the order of the filter, the more easily the phase rotation and the ramp up of the delay signal occur, and the sound quality deteriorates.

本発明は上記の各問題点を解決したアナログ遅延回路
を提供することを目的とする。
It is an object of the present invention to provide an analog delay circuit that solves the above problems.

[課題を解決するための手段] 上記の目的を達成するために、本発明は、制御信号が
供給されている期間にわたって入力された入力信号を遮
断または減衰させるアッテネータと、上記入力信号の先
頭エッジを検出し検出信号を生成するエッジ検出手段
と、上記検出信号に応動して所定期間にわたって上記制
御信号を発生する制御信号発生手段とを、具備するもの
である。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides an attenuator for blocking or attenuating an input signal input over a period in which a control signal is supplied, and a leading edge of the input signal. And edge detection means for generating a detection signal and control signal generation means for generating the control signal in response to the detection signal for a predetermined period.

[作用] 本発明によれば、入力信号が供給されると、エッジ検
出手段によって先頭エッジが検出され、検出信号が発生
され、これに応動して制御信号発生手段が制御信号を所
定の期間にわたって発生し、アッテネータが入力信号を
減衰または遮断する。即ち、入力信号の先頭部分から所
定期間にわたって入力信号が遮断または減衰され、入力
信号を所定期間遅延したのと同等の効果が得られる。
[Operation] According to the present invention, when the input signal is supplied, the leading edge is detected by the edge detection means, the detection signal is generated, and in response to this, the control signal generation means outputs the control signal for a predetermined period. Occurs and the attenuator attenuates or blocks the input signal. That is, the input signal is blocked or attenuated for a predetermined period from the beginning of the input signal, and an effect equivalent to that of delaying the input signal for the predetermined period is obtained.

[実施例] 第1図は、スピーカシステムのツィータ4に供給する
高音域の音声信号を遅延させるために、この発明による
遅延回路18を実施したもので、この遅延回路18は、高音
域の音声信号を抽出するためのアナログハイパスフィル
タ12と、この高音域の音声信号を増幅する増幅器16との
間に、設けられている。
[Embodiment] FIG. 1 shows a delay circuit 18 according to the present invention for delaying a high frequency sound signal supplied to a tweeter 4 of a speaker system. It is provided between an analog high-pass filter 12 for extracting a signal and an amplifier 16 for amplifying the audio signal in the high frequency range.

この遅延回路18は、第2図(a)に示すようなアナロ
グハイパスフィルタ12の出力を入力して、同図(b)に
示すようにその先頭エッジを検出した信号を発生するエ
ッジ検出回路20を有している。このエッジ検出信号は、
制御信号発生回路22に供給され、制御信号発生回路22は
第2図(c)に示すように制御信号を所定期間発生す
る。この制御信号はアッテネータ24に供給され、このア
ッテネータ24は、アナログハイパスフィルタ12からアナ
ログ遅延回路23を介して供給された高音域の音声信号を
制御信号が供給されている期間中、第2図(d)に示す
ように遮断または減衰させる。なお、アナログ遅延回路
23を設けているのは、エッジ検出回路20及び制御信号発
生回路22によって制御信号を発生させた際に生じた遅延
を補償して、制御信号の発生時期に高音域の音声信号を
先頭部分がアッテネータ24に供給されるようにするため
である。
The delay circuit 18 receives the output of the analog high-pass filter 12 as shown in FIG. 2 (a), and as shown in FIG. 2 (b), an edge detection circuit 20 for generating a signal whose leading edge is detected. have. This edge detection signal is
It is supplied to the control signal generation circuit 22, and the control signal generation circuit 22 generates a control signal for a predetermined period as shown in FIG. 2 (c). This control signal is supplied to the attenuator 24, and the attenuator 24 supplies the treble sound signal supplied from the analog high-pass filter 12 through the analog delay circuit 23 during the period in which the control signal is supplied as shown in FIG. Block or dampen as shown in d). An analog delay circuit
23 is provided by compensating for the delay caused when the control signal is generated by the edge detection circuit 20 and the control signal generation circuit 22, and the head part of the high frequency sound signal is set at the time of generation of the control signal. This is so that it is supplied to the attenuator 24.

例えば、高音域の音声信号の先頭部分を遮断または減
衰させる時間は0.7m秒とすることができる。通常、音楽
信号の場合、短くても数十m秒の継続時間があるので、
遮断または減衰させているのは、短い音楽信号を精々1/
100程度であるので、聴感上は識別不能であり、影響は
なく、実用上音質劣化等の問題も生じず、高音域の音声
信号を0.7m秒遅延させたのと等価となる。
For example, the time for cutting off or attenuating the head portion of the audio signal in the high frequency range can be set to 0.7 msec. Usually, in the case of a music signal, it has a duration of at least tens of milliseconds, so
Blocking or attenuating short music signals at best 1 /
Since it is about 100, it is inaudibly indistinguishable, has no influence, does not cause problems such as sound quality deterioration in practical use, and is equivalent to delaying a high-frequency audio signal by 0.7 msec.

第3図はエッジ検出回路20と制御信号発生回路22の詳
細なブロック図で、エッジ検出回路20は、アナログフィ
ルタ12からの高音域の音声信号を電圧制御増幅器25で増
幅し、その増幅出力を整流回路26にて整流する。この整
流出力は、時定数回路28によって平滑化され、コントロ
ール回路30に供給される。このコントロール回路30は、
電圧制御増幅器25の利得を時定数回路28からの平滑化信
号に基づいて制御して、電圧制御増幅器25から常に一定
レベルの高音域信号が整流回路26に供給されるようにす
る。このように高音域信号を自動利得制御しているの
は、エッジ検出レベルの範囲を広げるためである。
FIG. 3 is a detailed block diagram of the edge detection circuit 20 and the control signal generation circuit 22. The edge detection circuit 20 amplifies the high frequency sound signal from the analog filter 12 by the voltage control amplifier 25 and outputs the amplified output. Rectify by the rectifier circuit 26. The rectified output is smoothed by the time constant circuit 28 and supplied to the control circuit 30. This control circuit 30
The gain of the voltage controlled amplifier 25 is controlled based on the smoothed signal from the time constant circuit 28 so that the voltage controlled amplifier 25 always supplies a high-range signal of a constant level to the rectifier circuit 26. The reason why the treble range signal is automatically controlled in this way is to widen the range of the edge detection level.

この整流回路26の整流出力は、時定数回路32に供給さ
れて平滑化され、比較回路34に供給される。この比較回
路34には、整流回路26の整流出力も直接に供給されてい
る。一般に、高音域信号、特に音楽信号は、その立上り
時間が非常に短いので、例えば0.2乃至0.3m秒であるの
で、時定数回路32の出力は、高音域信号が立上っても、
即ち、先頭エッジ部分が立上っても、それに速やかに追
従することができず、高音域信号のレベルが時定数回路
32の出力よりも大きくなり、第4図(a)に示すよう
に、比較回路34が出力(エッジ検出信号)を発生する。
やがて、時定数回路32の出力も上昇し、高音域信号と時
定数回路32の出力とが等しくなり、比較回路34の出力は
消失する。従って、高音域信号の先頭エッジを検出する
ことができる。
The rectified output of the rectifier circuit 26 is supplied to the time constant circuit 32, smoothed, and then supplied to the comparison circuit 34. The rectified output of the rectifier circuit 26 is also directly supplied to the comparison circuit 34. Generally, a high-frequency range signal, especially a music signal, has a very short rise time, and is, for example, 0.2 to 0.3 msec.
That is, even if the leading edge portion rises, it cannot follow it quickly, and the level of the treble range signal is constant in the time constant circuit.
It becomes larger than the output of 32, and the comparison circuit 34 generates an output (edge detection signal) as shown in FIG.
Eventually, the output of the time constant circuit 32 also rises, the treble range signal and the output of the time constant circuit 32 become equal, and the output of the comparison circuit 34 disappears. Therefore, the leading edge of the treble range signal can be detected.

エッジ検出回路20の比較回路34が発生したエッジ検出
信号は、制御信号発生回路22の平滑回路36によって第4
図(b)に示すように平滑化され、波形整形回路38に供
給される。この波形整形回路38は第4図(b)に示す閾
値レベルTH以上に平滑化信号がなったとき同図(c)に
示すように立上り、閾値レベルTH以下に平滑化信号がな
ったときに立下るパルス信号を発生する。
The edge detection signal generated by the comparison circuit 34 of the edge detection circuit 20 is output to the fourth by the smoothing circuit 36 of the control signal generation circuit 22.
The waveform is smoothed as shown in FIG. The waveform shaping circuit 38 rises as shown in FIG. 4C when the smoothed signal becomes equal to or higher than the threshold level TH shown in FIG. 4B, and when the smoothed signal becomes equal to or lower than the threshold level TH, as shown in FIG. Generate a falling pulse signal.

このパルス信号は、例えばワンショットマルチバイブ
レータで構成されたパルス発生回路40に供給される。こ
のパルス発生回路40は、波形整形回路38からのパルス信
号の立上りに応動して、例えば100m秒の期間にわたって
第4図(d)に示すようにパルス信号を発生する。この
パルス信号は、例えばワンショットマルチバイブレータ
で構成されたパルス発生回路42に供給される。このパル
ス発生回路42は、パルス発生回路40からのパルス信号の
立上りに応動して例えば0.7m秒の期間にわたってパルス
信号を発生する。このパルス信号がアッテネータ24に制
御信号として供給される。従って、パルス発生回路42の
パルス発生期間を調整することによって遅延時間を調整
することができる。なお、パルス発生回路40を設けてい
るのは、短い間隔で繰返し高音域信号が供給される場合
には、一番最初だけ遅延させ、それ以後には遅延させな
いためである。即ち、パルス発生回路40がパルス信号を
発生している期間に比較回路34がエッジ検出信号を発生
して、波形整形回路38がパルス信号を発生しても、パル
ス発生回路40は既にパルス信号を発生しているので、新
たにパルス信号が立上ることはないので、パルス発生回
路42はパルス信号を発生せず、アッテネータ24は高音域
信号を減衰または遮断せずに、通過させる。
This pulse signal is supplied to the pulse generation circuit 40 configured by, for example, a one-shot multivibrator. The pulse generation circuit 40 responds to the rise of the pulse signal from the waveform shaping circuit 38 and generates a pulse signal as shown in FIG. 4 (d) for a period of, for example, 100 msec. This pulse signal is supplied to the pulse generation circuit 42 formed of, for example, a one-shot multivibrator. The pulse generation circuit 42 responds to the rising edge of the pulse signal from the pulse generation circuit 40 and generates a pulse signal for a period of, for example, 0.7 msec. This pulse signal is supplied to the attenuator 24 as a control signal. Therefore, the delay time can be adjusted by adjusting the pulse generation period of the pulse generation circuit 42. The pulse generating circuit 40 is provided so that when the high-frequency range signal is repeatedly supplied at short intervals, the high-frequency range signal is delayed only at the very beginning and is not delayed thereafter. That is, even if the comparison circuit 34 generates the edge detection signal and the waveform shaping circuit 38 generates the pulse signal while the pulse generation circuit 40 is generating the pulse signal, the pulse generation circuit 40 already outputs the pulse signal. Since the pulse signal is generated, the pulse signal does not rise newly, so the pulse generation circuit 42 does not generate the pulse signal, and the attenuator 24 passes the treble signal without attenuating or blocking it.

上記の実施例では、ツイータに供給する高音域信号を
遅延させる場合について説明したが、ウーハに供給する
低音域信号を遅延させる場合にも、この遅延回路を使用
することができる。また、上記の実施例では、パルス発
生回路40がパルス信号を発生する期間を100m秒とした
が、この期間の長さは状況に応じて任意に変更すること
ができる。
In the above embodiment, the case where the high range signal supplied to the tweeter is delayed has been described, but this delay circuit can also be used when delaying the low range signal supplied to the woofer. Further, in the above-described embodiment, the period in which the pulse generation circuit 40 generates the pulse signal is set to 100 msec, but the length of this period can be arbitrarily changed according to the situation.

[発明の効果] 以上のように、本発明によれば、音声信号の先頭エッ
ジを検出し、これに応動して先頭部から音声信号の先頭
から所定時間にわたって音声信号を遮断または減衰させ
ているので、音声信号を先頭から所定時間にわたって遅
延させたのと等価となる。しかも、このような遅延をさ
せる際し、全てアナログ素子のみで構成しているので、
S/N比が劣化することはなく、時間補正をすることがで
きる。ちなみに、上記の実施例では110dB余りのS/N比が
得られた。また、従来のディジタル遅延回路のような高
次フィルタによる位相の回転や遅延の暴れ現象が生じな
いので、再生音質が劣化することもない。しかも、回路
構成が簡単であり、安価に製造することができる。
EFFECTS OF THE INVENTION As described above, according to the present invention, the leading edge of the audio signal is detected, and in response to this, the audio signal is cut off or attenuated for a predetermined time from the beginning of the audio signal from the beginning. Therefore, it is equivalent to delaying the audio signal for a predetermined time from the beginning. Moreover, when making such a delay, since it is composed entirely of analog elements,
The S / N ratio does not deteriorate and time correction can be performed. By the way, in the above example, an S / N ratio of about 110 dB was obtained. Further, since the phase rotation and the rampage phenomenon of the delay due to the high-order filter as in the conventional digital delay circuit do not occur, the reproduced sound quality is not deteriorated. Moreover, the circuit configuration is simple and can be manufactured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による遅延回路の一実施例のブロック
図、第2図は第1図の回路の各部の波形図、第3図は第
1図の遅延回路の要部の詳細なブロック図、第4図は第
3図の回路の各部の波形図、第5図はスピーカシステム
の配置図、第6図は従来のスピーカシステムのブロック
図である。 20……エッジ検出回路、22……制御信号発生回路、24…
…アッテネータ。
FIG. 1 is a block diagram of an embodiment of a delay circuit according to the present invention, FIG. 2 is a waveform diagram of each part of the circuit of FIG. 1, and FIG. 3 is a detailed block diagram of a main part of the delay circuit of FIG. 4, FIG. 4 is a waveform diagram of each part of the circuit of FIG. 3, FIG. 5 is a layout diagram of a speaker system, and FIG. 6 is a block diagram of a conventional speaker system. 20 ... Edge detection circuit, 22 ... Control signal generation circuit, 24 ...
… Attenuator.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】制御信号が供給されている期間にわたって
入力された入力信号を遮断または減衰させるアッテネー
タと、上記入力信号の先頭エッジを検出し検出信号を生
成するエッジ検出手段と、上記検出信号に応動して所定
期間にわたって上記制御信号を発生する制御信号発生手
段とを、具備するアナログ遅延回路。
1. An attenuator for blocking or attenuating an input signal input over a period in which a control signal is supplied, an edge detecting means for detecting a leading edge of the input signal and generating a detection signal, and the detection signal. An analog delay circuit comprising: a control signal generating means that responds to generate a control signal for a predetermined period.
JP18158789A 1989-07-12 1989-07-12 Analog delay circuit Expired - Fee Related JP2676555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18158789A JP2676555B2 (en) 1989-07-12 1989-07-12 Analog delay circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18158789A JP2676555B2 (en) 1989-07-12 1989-07-12 Analog delay circuit

Publications (2)

Publication Number Publication Date
JPH0345099A JPH0345099A (en) 1991-02-26
JP2676555B2 true JP2676555B2 (en) 1997-11-17

Family

ID=16103418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18158789A Expired - Fee Related JP2676555B2 (en) 1989-07-12 1989-07-12 Analog delay circuit

Country Status (1)

Country Link
JP (1) JP2676555B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899271B2 (en) * 2001-08-10 2012-03-21 富士通セミコンダクター株式会社 Analog control method, analog control device, AGC, and AGC control method

Also Published As

Publication number Publication date
JPH0345099A (en) 1991-02-26

Similar Documents

Publication Publication Date Title
JP4257079B2 (en) Frequency characteristic adjusting device and frequency characteristic adjusting method
JP5488389B2 (en) Acoustic signal processing device
US5420929A (en) Signal processor for sound image enhancement
US8130126B2 (en) Analog to digital conversion system
RU2545383C2 (en) Excitement of multichannel loudspeakers
EP1707027B1 (en) Audio signal enhancement
EP3122074B1 (en) Audio-signal processing device, and audio-signal processing method
EP1202607B1 (en) Sound field measuring apparatus and method
JPH077350A (en) Acoustic reproduction system
JP2773656B2 (en) Howling prevention device
US20090274307A1 (en) Audio system
US3949325A (en) Audio equalizers for large rooms
JP3148060B2 (en) Listening position automatic correction device
JP2676555B2 (en) Analog delay circuit
JP2946884B2 (en) Low frequency response correction circuit
JP4803193B2 (en) Audio signal gain control apparatus and gain control method
US11423872B1 (en) Dynamic range enhancement (DRE) control in adaptive noise cancellation (ANC) applications
JPH01248798A (en) Frequency characteristic equalizer for loudspeaker system
JP2574283B2 (en) Howling prevention device
JP2709855B2 (en) Speaker drive circuit
JP2720083B2 (en) Time axis correction device for speaker device
JPH07168586A (en) Voice detecting device
JPS6141360Y2 (en)
JPH0541626A (en) Sound volume adjustment device
JP3329090B2 (en) Variable gain device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees