JP2672691B2 - DA converter - Google Patents

DA converter

Info

Publication number
JP2672691B2
JP2672691B2 JP2152289A JP15228990A JP2672691B2 JP 2672691 B2 JP2672691 B2 JP 2672691B2 JP 2152289 A JP2152289 A JP 2152289A JP 15228990 A JP15228990 A JP 15228990A JP 2672691 B2 JP2672691 B2 JP 2672691B2
Authority
JP
Japan
Prior art keywords
digital data
interpolation function
function
sampling time
interest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2152289A
Other languages
Japanese (ja)
Other versions
JPH0444425A (en
Inventor
洋一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2152289A priority Critical patent/JP2672691B2/en
Publication of JPH0444425A publication Critical patent/JPH0444425A/en
Application granted granted Critical
Publication of JP2672691B2 publication Critical patent/JP2672691B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明はDAコンバータに係わり、特に離散的なデジタ
ルデータ間を滑らかに補間するアナログ信号を発生する
DAコンバータに関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DA converter, and in particular, generates an analog signal for smoothly interpolating between discrete digital data.
About DA converter.

<従来技術> 従来のデジタルフィルタを用いたDAコンバータの変換
理論は、サンプリング時間ΔT間隔の離散的なデジタル
データをそれぞれ所定の関数に置き換え、各デジタルデ
ータの関数値を時間軸上で加え合わせて補間するもので
ある。尚、デジタル値nに応じた関数は、単位データ
(=1)に対する関数(単位補間関数という)を定めて
おき、該単位補間関数とnとの積として得られる。又、
実際には、フルスケール(FS)を1としてデータ値より
圧縮し、しかる後時間軸上の関数値を加え合わせて各デ
ジタルデータ間が補間される。
<Prior Art> In the conversion theory of a DA converter using a conventional digital filter, discrete digital data with sampling time ΔT intervals are replaced with predetermined functions, and the function values of the respective digital data are added on the time axis. It is to interpolate. The function corresponding to the digital value n is obtained as a product of the unit interpolation function and n by defining a function for the unit data (= 1) (referred to as a unit interpolation function). or,
Actually, the full scale (FS) is set to 1 and compressed from the data value, and then the function values on the time axis are added together to interpolate between the respective digital data.

第11図乃至第13図は単位データに対する単位補間関数
の例であり、第11図は補間関数を2次関数で表現した
例、第12図は補間関数を3次関数で表現した例、第13図
は補間関数をsin(π・fs・t)/π・fs・tで表現し
た例である。尚、第12図の3次関数Fは次式 F(t)=0 −1.5≦t≦−1 F(t)=−2(t+1)+3(t+1) −1≦
t<0 F(t)=2t3−3t2+1 0≦t<1 F(t)=0 1≦t≦1.5 で表現される。
11 to 13 are examples of the unit interpolation function for unit data. FIG. 11 shows an example in which the interpolation function is expressed by a quadratic function, and FIG. 12 shows an example in which the interpolation function is expressed by a cubic function. FIG. 13 is an example in which the interpolation function is expressed by sin (π · fs · t) / π · fs · t. The cubic function F in FIG. 12 is expressed by the following equation F (t) = 0 −1.5 ≦ t ≦ −1 F (t) = − 2 (t + 1) 3 +3 (t + 1) 2 −1 ≦
t <0 F (t) = 2t 3 −3t 2 +1 0 ≦ t <1 F (t) = 0 1 ≦ t ≦ 1.5.

第14図は、単位補間関数を第11図の2次関数波形とし
た時のデジタルデータD(1),D(0),D(−1),D
(−2)の関数IF(1),IF(0),IF(−1),IF(−
2)と、各関数値を時間軸上で加算して得られるアナロ
グ信号ASの関係図である。
FIG. 14 shows digital data D (1), D (0), D (-1), D when the unit interpolation function is the quadratic function waveform of FIG.
Functions of (-2) IF (1), IF (0), IF (-1), IF (-
FIG. 2 is a relationship diagram between 2) and an analog signal AS obtained by adding each function value on a time axis.

<発明が解決しようとする課題> 2次関数の和は2次関数、3次関数の和は3次関数、
正弦波の和は正弦波であることから、従来方式で作り出
される補間出力(アナログ信号)は、使用した補間関数
の固有の性質を受け継ぎ、単一で固有の再生空間を作り
出す。しかし、これは、色々の空間で記録されたデータ
を単一の固有な空間に変調してしまうことであり、音楽
のように芸術的で色々の個性を持つ音場空間で録音され
たデータから原音音場の再生ができないことを意味して
いる。
<Problems to be Solved by the Invention> The sum of quadratic functions is a quadratic function, the sum of cubic functions is a cubic function,
Since the sum of the sine waves is a sine wave, the interpolation output (analog signal) created by the conventional method inherits the unique property of the interpolation function used and creates a single unique playback space. However, this means that data recorded in various spaces is modulated into a single unique space, and data recorded in a sound field space that is artistic and has various personalities like music. This means that the original sound field cannot be reproduced.

又、20KHzの正弦波を44.1KHzでサンプリングして得ら
れたデジタルデータを、従来方式(単位補間関数を第12
図の3次関数とする)でアナログ信号に変換すると、第
15図において○印Cで示すように、データ群からみて不
自然な波形を発生する。これは、全てのデジタルデータ
間を3次関数だけで補間しているから生じるのであり、
補間関数の持つ固有の性質が表面化したものである。
In addition, the digital data obtained by sampling a 20 KHz sine wave at 44.1 KHz is converted to the conventional method (the unit interpolation function is
Is converted to an analog signal by the cubic function shown in FIG.
As shown by the mark C in FIG. 15, an unnatural waveform is generated when viewed from the data group. This is because all digital data is interpolated with only a cubic function.
The intrinsic properties of the interpolation function have surfaced.

更に、値が直線的に変化するデジタルデータ群も従来
方式(単位補間関数を第12図の3次関数とする)でアナ
ログ信号に変換すると、第16図に示すような直線で結ば
れるところがサンプリング時間Ts毎に3次関数でうねっ
てしまい、正確なアナログ信号が得られない。
Furthermore, if a digital data group whose values change linearly is converted into an analog signal by the conventional method (the unit interpolation function is the cubic function in FIG. 12), the points connected by a straight line as shown in FIG. 16 are sampled. An accurate analog signal cannot be obtained because it is undulated with a cubic function at each time Ts.

尚、これら第15図、第16図の問題点は単位補間関数を
第11図の2次関数としても同様に生じる。
The problems in FIGS. 15 and 16 also occur when the unit interpolation function is the quadratic function in FIG.

一方、単位補間関数を第13図の正弦波形とすると、デ
ータが連続正弦波的に変化する場合には正確に原アナロ
グ信号を再現することができる。しかし、データがイン
パルス的に変化する場合には不要振動が生じる。このた
め、例えばデータ値が途中で折り返すように直線的に変
化するデジタルデータ群を、従来方式(単位補間関数を
第13図の正弦波とする)でアナログ信号に変換すると、
第17図に示すように、直線で結ばれるところがサンプリ
ング時間Ts毎に正弦波でうねってしまい、正確なアナロ
グ信号が得られない。
On the other hand, if the unit interpolation function is the sine waveform of FIG. 13, the original analog signal can be accurately reproduced when the data changes like a continuous sine wave. However, when data changes impulsely, unnecessary vibration occurs. Therefore, for example, if a digital data group that changes linearly so that the data value folds in the middle is converted into an analog signal by the conventional method (the unit interpolation function is the sine wave of FIG. 13),
As shown in FIG. 17, a portion connected by a straight line undulates with a sine wave at each sampling time Ts, and an accurate analog signal cannot be obtained.

以上から本発明の目的は、各デジタルデータ間を滑ら
かに補間でき、しかも不要振動を生じないDAコンバータ
を提供することである。
From the above, an object of the present invention is to provide a DA converter that can smoothly interpolate between digital data and does not generate unnecessary vibration.

本発明の別の目的は、デジタルデータの変化に応じて
補間関数を変更し、これによりデータの変化に対応した
再生空間を作り出すことができるDAコンバータを提供す
ることである。
Another object of the present invention is to provide a DA converter capable of changing an interpolation function according to a change in digital data and thereby creating a reproduction space corresponding to the change in data.

<課題を解決するための手段> 上記課題は本発明においては、着目しているデジタル
データおよびその前後の幾つかのデジタルデータを出力
するデジタルデータ出力部と、着目データと1サンプリ
ング時間前のデジタルデータ間を補間する補間関数の傾
きを演算する演算部と、着目データとその前後のデジタ
ルデータと前記傾きを考慮し、着目データと1サンプリ
ング時間後のデジタルデータ間を補間する補間関を数決
定する補間関数決定部とにより達成される。
<Means for Solving the Problem> In the present invention, the above-mentioned problem is achieved by a digital data output unit that outputs the digital data of interest and some digital data before and after the digital data of interest, and the digital data of interest and one sampling time before. A calculation unit that calculates the slope of an interpolation function that interpolates between data, and determines the number of interpolation functions that interpolate between the data of interest and the digital data after one sampling time in consideration of the data of interest, the digital data before and after it, and the slope. And an interpolating function determining unit.

<作用> 着目しているデジタルデータと1サンプリング時間前
のデジタルデータ間を補間する補間関数の、着目データ
位置における傾きを演算し、該傾きと着目データとその
前後のデジタルデータとを考慮して、着目データと1サ
ンプリング時間後のデジタルデータ間を補間する補間関
数を決定し、各デジタルデータ間の補間関数を接続して
アナログ信号を発生する。この結果、データの変化に応
じてデータ間の補間関数を変更でき、データの変化に対
応した再生空間を作り出すことができる。又、各デジタ
ルデータ間を滑らかに、しかも不要振動を生じないよう
に補間できる。
<Operation> The inclination of the interpolation function for interpolating between the digital data of interest and the digital data of one sampling time before is calculated, and the inclination, the data of interest, and the digital data before and after that are taken into consideration. , An interpolation function for interpolating between the focused data and the digital data after one sampling time is determined, and the interpolation function between the respective digital data is connected to generate an analog signal. As a result, the interpolation function between the data can be changed according to the data change, and a reproduction space corresponding to the data change can be created. Further, interpolation can be performed smoothly between the digital data so as not to generate unnecessary vibration.

<実施例> 本発明のDAコンバータの全体的構成 第1図は本発明に係わるDAコンバータの構成図であ
る。図中、11はサンプリング時刻Ts毎の離散的なデータ
D(N+1),D(N),・・D(0)・・D(1−
M),D(−M)を発生するデジタルデータ出力部、12は
着目しているデジタルデータD(0)と1サンプリング
時間前のデジタルデータD(−1)間を補間する補間関
数の着目データ位置における傾きG0を演算する傾き演算
部、13は着目しているデジタルデータD(0)及びその
前後のデジタルデータ並びに前記傾きG0を考慮してデジ
タルデータD(0)と1サンプリング時間後のデジタル
データD(1)間を補間する補間関数F01(t)を決定
する補間関数発生部である。
<Embodiment> Overall Configuration of DA Converter of the Present Invention FIG. 1 is a configuration diagram of a DA converter according to the present invention. In the figure, 11 indicates discrete data D (N + 1), D (N), ... D (0) ... D (1-
M), D (-M) generating digital data output unit, 12 is the data of interest of an interpolation function for interpolating between the digital data D (0) of interest and the digital data D (-1) one sampling time before A tilt calculator for calculating the tilt G0 at the position, 13 is the digital data D (0) of interest, the digital data before and after it, and the digital data D (0) and the digital after one sampling time in consideration of the tilt G0. This is an interpolation function generation unit that determines an interpolation function F01 (t) that interpolates between the data D (1).

デジタルデータ出力部11は、デジタルデータを1サン
プリング時間(Ts)遅延させる多数の遅延回路Z(N+
1),Z(N),・・Z(0)・・Z(1−M),Z(−
M)を有し、これらを直列に接続して構成されている。
各遅延回路は、入力データがパラレルデータの場合には
LCK1を1サンプリング毎のラッチクロックとするラッチ
回路で構成され、シリアルデータの場合にはWBCKをデー
タ送り出し用のビットクロックとするシフトレジスタで
構成される。遅延回路Z(N+1)には図示しないデジ
タルデータ発生部から、サンプリング時間Ts毎にデジタ
ルデータが順次入力され、また各遅延回路に記憶された
データは1サンプリング時間毎に右方向にシフトとす
る。したがって、着目するデジタルデータをD(0)と
すれば、該デジタルデータより前に発生した幾つかのデ
ジタルデータD(−)〜D(−M)と、デジタルデータ
D(0)より後に発生する幾つかのデジタルデータD
(1)〜D(N+1)が各遅延回路から出力される。
The digital data output unit 11 includes a number of delay circuits Z (N +) for delaying digital data by one sampling time (Ts).
1), Z (N),... Z (0)... Z (1-M), Z (−
M), and these are connected in series.
When the input data is parallel data, each delay circuit
It is composed of a latch circuit that uses LCK1 as a latch clock for each sampling, and in the case of serial data, a shift register that uses WBCK as a bit clock for data transmission. Digital data is sequentially input to the delay circuit Z (N + 1) from a digital data generator (not shown) for each sampling time Ts, and the data stored in each delay circuit is shifted to the right every sampling time. Therefore, if the focused digital data is D (0), some digital data D (-) to D (-M) generated before the digital data and the digital data D (0) generated after the digital data are generated. Some digital data D
(1) to D (N + 1) are output from each delay circuit.

補間関数発生部13は、着目しているデジタルデータD
(0)とその前後のデジタルデータと傾きG0を考慮し
て、デジタルデータD(0)と1サンプリング時間後の
デジタルデータD(1)間を補間する補間関数を決定す
る関数決定部13aと、決定される関数毎に設けられ、各
次数の係数を決定する係数演算部13b−1〜13b−5と、
演算された係数を用いて前記決定された補間関数を発生
する関数発生部13cを有している。尚、1サンプリング
時間毎に現着目デジタルデータの次のデジタルデータが
新たな着目デジタルデータとなり、補間関数発生部13か
ら1サンプリング時間毎に新たな補間関数が発生し、こ
れら補間関数を接続してなるアナログ信号が出力され
る。
The interpolation function generator 13 outputs the digital data D of interest.
(0), the digital data before and after it, and the gradient G0 are taken into consideration, and a function determination unit 13a that determines an interpolation function that interpolates between the digital data D (0) and the digital data D (1) one sampling time later, Coefficient calculators 13b-1 to 13b-5 which are provided for each function to be determined and which determine the coefficient of each order,
It has a function generator 13c that generates the determined interpolation function using the calculated coefficient. Note that the digital data following the current digital data of interest becomes new digital data of interest at every sampling time, and a new interpolation function is generated at every sampling time from the interpolation function generator 13, and these interpolation functions are connected. Is output.

以下、関数決定部13a、係数演算部13b−i(i=1,2,
・・)、関数発生部13c、傾き演算部12の構成について
説明する。
Hereinafter, the function determination unit 13a and the coefficient calculation unit 13b-i (i = 1, 2,
..), the configuration of the function generator 13c, and the slope calculator 12 will be described.

(a)関数決定部 (a−1)関数決定法 デジタルデータD(N+1)〜D(−M)を用いて、
着目している現デジタルデータD(0)と1サンプリン
グ時間後のデジタルデータD(1)間を補間する補間関
数F01(t)を以下の選定基準1)〜12)に従って決定
する。
(A) Function determination unit (a-1) Function determination method Using digital data D (N + 1) to D (-M),
An interpolation function F01 (t) for interpolating between the current digital data D (0) of interest and the digital data D (1) after one sampling time is determined according to the following selection criteria 1) to 12).

1)D(1)=D(0)=D(−1)の場合(第2図
(a)参照)、 F01(t)=D(0) (0≦t≦1) …(1) 2)D(1)≠D(0)=D(−1)=D(−2),D
(4)=D(3)=D(2)の場合(第2図(b)参
照) F01(t)は3次多項式とし、又t=0,t=1での傾き
は0とする。
1) When D (1) = D (0) = D (−1) (see FIG. 2 (a)), F01 (t) = D (0) (0 ≦ t ≦ 1) (1) 2 ) D (1) ≠ D (0) = D (-1) = D (-2), D
When (4) = D (3) = D (2) (see FIG. 2 (b)) F01 (t) is a cubic polynomial, and the slope at t = 0, t = 1 is 0.

F01(t)=2{D(0)−D(1)}t3+3{D
(1)−D(0)}t2+D(0) (0≦t<1) …(2) 3)D(0)≠D(1)=D(3)=D(2)=D(−
1)=D(−2)の場合(第2図(c)参照) F01(t)は3次多項式とし、又t=0,t=1での傾き
は0とする。
F01 (t) = 2 {D (0) -D (1)} t 3 +3 {D
(1) -D (0)} t 2 + D (0) (0 ≦ t <1) ... (2) 3) D (0) ≠ D (1) = D (3) = D (2) = D ( −
1) = D (−2) (see FIG. 2 (c)) F01 (t) is a third-order polynomial, and the slope is 0 at t = 0 and t = 1.

F01(t)=2{D(0)−D(1)}t3+3{D
(1)−D(0)}t2+D(0) (0≦t<1) …(2) 4)D(3)=D(2)=D(1)≠D(0)=D(−
1)=D(−2)の場合(第2図(d)参照) F01(t)は3次多項式とし、又t=0,t=1での傾き
は0とする。
F01 (t) = 2 {D (0) -D (1)} t 3 +3 {D
(1) -D (0)} t 2 + D (0) (0 ≦ t <1) (2) 4) D (3) = D (2) = D (1) ≠ D (0) = D ( −
1) = D (−2) (see FIG. 2 (d)) F01 (t) is a third-order polynomial, and the slope is 0 at t = 0 and t = 1.

F01(t)=2{D(0)−D(1)}t3+3{D
(1)−D(0)}t2+D(0) (0≦t<1) …(2) 5){D(2)−D(1)}={D(1)−D
(0)},D(0)=D(−1)=D(−2)の場合(第
2図(e)参照) F01(t)は1次多項式とし、 F01(t)={D(0)−D(1)}t+D(0)
(0≦t<1) …(3) 6)D(3)=D(2)=D(1),{D(1)−D
(0)}=G0の場合 (第2図(f)参照)。ただし、G0は現時刻から1サン
プリング時間前のデータと現データ間を補間する関数F
−10(t)の着目データ位置での傾きである。尚、1サ
ンプリング時間前では、F−10(t)はF01(t)であ
り、従って傾きG0はF−10(t)のt=1での傾きであ
る。
F01 (t) = 2 {D (0) -D (1)} t 3 +3 {D
(1) -D (0)} t 2 + D (0) (0 ≦ t <1) (2) 5) {D (2) -D (1)} = {D (1) -D
(0)}, D (0) = D (-1) = D (-2) (see FIG. 2 (e)) F01 (t) is a first-order polynomial, and F01 (t) = {D ( 0) -D (1)} t + D (0)
(0 ≦ t <1) (3) 6) D (3) = D (2) = D (1), {D (1) −D
When (0)} = G0 (see FIG. 2 (f)). However, G0 is a function F that interpolates between the data one sampling time before the current time and the current data.
It is the inclination at the target data position of −10 (t). It should be noted that one sampling time before, F-10 (t) is F01 (t), and therefore the gradient G0 is the gradient of F-10 (t) at t = 1.

F01(t)は1次多項式とし、 F01(t)={D(1)−D(0)}t+D(0)
(0≦t<1) …(3) 7)1サンプリング時間Ts前の関数F−01(t)が選定
され、t=1での傾きG0(=F′−01(1)が決定さ
れ、D(3)=D(2)=D(1)の場合(第2図
(g)参照) F01(t)は3次多項式とし、t=1での傾きは0と
する。
F01 (t) is a first-order polynomial, and F01 (t) = {D (1) -D (0)} t + D (0)
(0 ≦ t <1) (3) 7) The function F-01 (t) before one sampling time Ts is selected, and the gradient G0 (= F'-01 (1) at t = 1 is determined, When D (3) = D (2) = D (1) (see FIG. 2 (g)) F01 (t) is a cubic polynomial, and the slope at t = 1 is 0.

F01(t)=K3・t3+K2・t2+G0・t+D(0)(0≦
t<1) …(4) 但し、 K3=2{D(0)−D(1)}+G0 K2=3{D(1)−D(0)}−2G0 8)G0が決定され、D(1)=±FS(フルスケール)の
場合(第2図(h)参照) F01(t)は3次多項式とし、t=1での傾きは0と
する。
F01 (t) = K3 · t 3 + K2 · t 2 + G0 · t + D (0) (0 ≦
t <1) (4) where K3 = 2 {D (0) -D (1)} + G0 K2 = 3 {D (1) -D (0)}-2G0 8) G0 is determined and D ( 1) = ± FS (full scale) (see FIG. 2 (h)) F01 (t) is a cubic polynomial, and the slope at t = 1 is 0.

F01(t)=K3・t3+K2・t2+G0・t+D(0)(0≦
t<1) …(4) 但し、 K3=2{D(0)−D(1)}+G0 K2=3{D(1)−D(0)}−2G0 9)D(0)=±FS(フルスケール)の場合 G0とする。
F01 (t) = K3 · t 3 + K2 · t 2 + G0 · t + D (0) (0 ≦
t <1) (4) where K3 = 2 {D (0) -D (1)} + G0 K2 = 3 {D (1) -D (0)}-2G0 9) D (0) = ± FS In case of (full scale), it is G0.

10)G0が決定され、D(N)=±FSでD(N−1)〜D
(1)が±FSでない場合(第2図(i)参照) F01(t)は(N+2)次多項式とし、t=Nでの傾
きは0とする。N=2の場合のF01(t)を求めると F01(t)=K4・t4+K3・t3+K2・t2+G0・t+D
(0)(0≦t<1) …(5) 但し、 K4={−2・D(2)+4・D(1)−2・D(0)−
G0}/4 K3={7・D(2)−16・D(1)+9・D(0)+5
・G0}/4 K2={−5・D(2)+16・D(1)−11・D(0)−
8・G0}/4 となる。また、1サンプリング時間Ts後の関数F12
(t)、換言すれば1サンプリング時間経過した後の関
数F01(t)(第2図(j)参照)は、8)の条件によ
り定められ、 F01(t)=K3・t3+K2・t2+G0・t+D(0)(0≦
t<1) …(4) 但し、 K3=2{D(0)−D(1)}+G0 K2=3{D(1)−D(0)}+2G0 となる。
10) G0 is determined, and D (N) = ± FS and D (N-1) to D
When (1) is not ± FS (see FIG. 2 (i)), F01 (t) is a (N + 2) degree polynomial, and the slope at t = N is 0. When F01 (t) when N = 2 is calculated, F01 (t) = K4 · t 4 + K3 · t 3 + K2 · t 2 + G0 · t + D
(0) (0 ≦ t <1) (5) where K4 = {− 2 · D (2) + 4 · D (1) −2 · D (0) −
G0} / 4 K3 = {7 ・ D (2) -16 ・ D (1) +9 ・ D (0) +5
・ G0} / 4 K2 = {-5 ・ D (2) +16 ・ D (1) -11 ・ D (0)-
8.G0} / 4. In addition, the function F12 after one sampling time Ts
(T), in other words one sampling time elapsed function after F01 (t) (see FIG. 2 (j)) is defined by the condition 8), F01 (t) = K3 · t 3 + K2 · t 2 + G0t + D (0) (0≤
t <1) (4) However, K3 = 2 {D (0) -D (1)} + G0 K2 = 3 {D (1) -D (0)} + 2G0.

尚、N=3の場合には、F01(t)は5次の多項式と
なり、次式 F01(t)=K5・t5+K4・t4+K3・t3・K2・t2+G0・t
+D(0) (0≦t<1) …(6) となる。但し、 K5={−13・D(3)+27・D(2)−27・D(1)+
13・D(0)+6・G0}/108 K4={28・D(3)−63・D(2)+72・D(1)−37
・D(0)−18・G0}/36 K3={−161・D(3)+405・D(2)−567・D
(1)+323・D(0)+174・G0}/108 K2={10・D(3)−27・D(2)+54・D(1)−37
・D(0)−26・G0}/12 11)G0が決定され、D(N)〜D(1)が±FSでない場
合(第2図(k)参照) F01(t)は(N+1)次多項式とし、N=3の場合
には F01(t)=K4・t4+K3・t3+K2・t2+G0+t+D
(0) (0≦t<1) …(7) となる。但し、 K4={2・D(3)−9・D(2)+18・D(1)−11
・D(0)−6・G0}/36 K3={−D(3)+6・D(2)−15・D(1)+10・
D(0)+6・G0}/6 K2={4・D(3)−27・D(2)+108・D(1)−8
5・D(0)−66・G0}/36 12)以上の関数F01(t)の場合、入力データ群によっ
ては、{F01(t)}maxの絶対値がフルスケールを越
え、オバーフローを生じる場合がある。かかるオーバー
フローを防止するためには、入力データ、もしくは求め
られた係数全てに安全係数A≦FS{F01(t)}maxを掛
けるとよい。
In the case of N = 3 is, F01 (t) becomes a fifth order polynomial, the following equation F01 (t) = K5 · t 5 + K4 · t 4 + K3 · t 3 · K2 · t 2 + G0 · t
+ D (0) (0 ≦ t <1) (6) However, K5 = {-13D (3) + 27D (2) -27D (1) +
13 ・ D (0) +6 ・ G0} / 108 K4 = {28 ・ D (3) -63 ・ D (2) +72 ・ D (1) -37
・ D (0) -18 ・ G0} / 36 K3 = {-161 ・ D (3) +405 ・ D (2) -567 ・ D
(1) +323 ・ D (0) +174 ・ G0} / 108 K2 = {10 ・ D (3) -27 ・ D (2) +54 ・ D (1) -37
・ D (0) -26 ・ G0} / 12 11) When G0 is determined and D (N) to D (1) are not ± FS (see FIG. 2 (k)) F01 (t) is (N + 1) Suppose the following polynomial, N = 3 in the case of F01 (t) = K4 · t 4 + K3 · t 3 + K2 · t 2 + G0 + t + D
(0) (0 ≦ t <1) (7) However, K4 = {2D (3) -9D (2) + 18D (1) -11
・ D (0) -6 ・ G0} / 36 K3 = {-D (3) +6 ・ D (2) -15 ・ D (1) +10 ・
D (0) +6 ・ G0} / 6 K2 = {4 ・ D (3) -27 ・ D (2) +108 ・ D (1) -8
In the case of function F01 (t) of 5 · D (0) −66 · G0} / 36 12) or more, the absolute value of {F01 (t)} max exceeds the full scale depending on the input data group, and overflow occurs. There are cases. In order to prevent such overflow, it is advisable to multiply the input data or all the obtained coefficients by the safety coefficient A ≦ FS {F01 (t)} max.

(a−2)関数決定部の構成 第3図は関数決定部13aの構成図であり、SBCは減算
器、LGは減算結果が0(零)の時、ハイレベル(“1")
の信号を、その他の場合にはローレベル(“0")の信号
を出力する論理回路、AGはアンドゲート、ORGオアゲー
トである。図中 出力aがハイレベルの時は、1)の条件を満足し、
(1)式に示す補間関数(F01(t)=D(0))を選
定する、 出力bがハイレベルの時は、5)または6)の条件を
満足し、(3)式に示す1次の補間関数 F01(t)={D(1)−D(0)}t+D(0) を選定する、 出力cがハイレベルの時は、2),3),4),7),8)の
いずれかの条件を満足し、(2)式に示す3次の補間関
数を選定する、 出力dがハイレベルの時は、10)の条件(但し、N=
2)を満足し、(5)式に示す4次の補間関数を選定す
る、 出力eがハイレベルの時は、10)の条件(但し、N=
3)を満足し、(6)式に示す5次の補間関数を選定
し、 出力a,b,c,d,eが全てローレベルの時は、11)の条件
が満足し(7)式に示す4次の関数を選定する。
(A-2) Configuration of function determining unit FIG. 3 is a configuration diagram of the function determining unit 13a. SBC is a subtractor, LG is a high level (“1”) when the subtraction result is 0 (zero).
Is a logic circuit that outputs a low-level (“0”) signal in other cases, and AG is an AND gate and an ORG OR gate. In the figure, when the output a is at a high level, the condition 1) is satisfied,
The interpolation function (F01 (t) = D (0)) shown in equation (1) is selected. When the output b is at high level, the condition of 5) or 6) is satisfied, and 1 shown in equation (3) is satisfied. Select the next interpolation function F01 (t) = {D (1) -D (0)} t + D (0). When output c is high level, 2), 3), 4), 7), 8 ) Is satisfied, and the cubic interpolation function shown in equation (2) is selected. When the output d is high level, the condition of 10) (however, N =
If the output e is at a high level, the condition (10) is satisfied (where N =
If the condition (3) is satisfied and the fifth-order interpolation function shown in the expression (6) is selected, and the outputs a, b, c, d, and e are all at low level, the condition of 11) is satisfied and the expression (7) is satisfied. Is selected.

(b)係数演算部 第4図乃至第8図は、関数決定部で決定された関数の
各次数における係数を決定する係数演算部の構成図であ
る。
(B) Coefficient Calculation Unit FIGS. 4 to 8 are block diagrams of the coefficient calculation unit that determines the coefficient in each order of the function determined by the function determination unit.

(b−1)1次関数((3)式)の係数演算部 1次関数の係数演算部13b−1は第4図に示すよう
に、±1乗算器MLPと、各乗算器出力を加算して1次係
数K11(={D(1)−D(0)})を出力する加算器A
DDと、aがローレベルで、bがハイレベルの時演算され
た1次係数K11を出力するゲート回路GTCで構成される。
(B-1) Coefficient calculation unit of linear function (equation (3)) The coefficient calculation unit 13b-1 of the linear function adds ± 1 multiplier MLP and each multiplier output as shown in FIG. And outputs a first-order coefficient K11 (= {D (1) -D (0)})
It is composed of DD and a gate circuit GTC which outputs the calculated primary coefficient K11 when a is low level and b is high level.

(b−2)3次関数((2)又は(4)式)の係数演算
部 3次関数の係数演算部13b−1は第5図に示すよう
に、1,±2,±3を入力信号に乗算する5個の乗算器MLP
と、乗算器出力を加算して3次係数K32(=2{D
(0)−D(1)}+D0)を出力する加算器ADD1と、乗
算器出力を加算して2次係数K22(=3{D(1)−D
(0)}−2G0)を出力する加算器ADD2と、a,bがローレ
ベルで、cがハイレベルの時演算された3次及び2次の
係数K32,K22を出力するゲート回路GTC1,GTC2で構成され
る。
(B-2) Coefficient calculation unit of cubic function (equation (2) or (4)) The coefficient calculation unit 13b-1 of cubic function inputs 1, ± 2, ± 3 as shown in FIG. 5 multipliers MLP for multiplying signals
And the output of the multiplier are added, and the third-order coefficient K32 (= 2 {D
Adder ADD1 that outputs (0) -D (1)} + D0 and the output of the multiplier are added to each other to obtain a quadratic coefficient K22 (= 3 {D (1) -D).
(0)} − 2G0) output adder ADD2, and gate circuits GTC1 and GTC2 that output the calculated third and second order coefficients K32 and K22 when a and b are at low level and c is at high level. Composed of.

(b−3)4次関数((5)式)の係数演算部 4次関数((5)式)の係数演算部13b−1は第6図
に示すように、入力信号に所定値を乗算する12個の乗算
器MLPと、乗算器出力を加算して4次係数 K43={−2・D(2)+4・D(1)−2・D(0)
−G0}/4 を出力する加算器ADD1と、乗算器出力を加算して3次係
数 K33={7・D(2)−16・D(1)+9・D(0)+
5・G0}/4 を出力する加算器ADD2と、乗算器出力を加算して2次係
数 K23={−5・D(2)+16・D(1)−11・D(0)
−8・G0}/4 を出力する加算器ADD3と、a,b,cがローレベルで、dが
ハイレベルの時演算された4次,3次及び2次の係数K43,
K33,K23をそれぞれ出力するゲート回路GTC1,GTC2,GTC3
で構成される。
(B-3) Coefficient operation unit of quartic function (Equation (5)) The coefficient operation unit 13b-1 of quartic function (Equation (5)) multiplies an input signal by a predetermined value as shown in FIG. Twelve multipliers MLP to be added and the multiplier output are added to obtain a fourth-order coefficient K43 = {-2 · D (2) + 4 · D (1) -2 · D (0)
Adder ADD1 that outputs −G0} / 4 and the output of the multiplier are added to add a cubic coefficient K33 = {7 · D (2) −16 · D (1) + 9 · D (0) +
Adder ADD2 that outputs 5 · G0} / 4 and the multiplier output are added to obtain a quadratic coefficient K23 = {− 5 · D (2) + 16 · D (1) −11 · D (0)
Adder ADD3 that outputs −8 · G0} / 4, and the fourth-, third-, and second-order coefficients K43, calculated when a, b, and c are low level and d is high level
Gate circuits GTC1, GTC2, GTC3 that output K33 and K23 respectively
It consists of.

(b−4)4次関数((7)式)の係数演算部 4次関数((7)式)の係数演算部13b−4は第7図
に示すように、入力信号に所定値を乗算する15個の乗算
器MLPと、乗算器出力を加算して4次係数 K44={2・D(3)−9・D(2)+18・D(1)−1
1・D(0)−6・G0}/36 を出力する加算器ADD1と、乗算器出力を加算して3次係
数 K34={−D(3)+6・D(2)−15・D(1)+10
・D(0)+6・G0}/6 を出力する加算器ADD2と、乗算器出力を加算して2次係
数 K24={4・D(3)−27・D(2)+108・D(1)−
85・D(0)−66・G0}/36 を出力する加算器ADD3と、a,b,c,d,eが全てローレベル
の時、演算された4次、3次及び2次の係数K44,K34,K2
4をそれぞれ出力するゲート回路GTC1,GTC2,GTC3で構成
される。
(B-4) Coefficient operation unit of quartic function (Equation (7)) The coefficient operation unit 13b-4 of quartic function (Equation (7)) multiplies the input signal by a predetermined value, as shown in FIG. Fifteen multipliers MLP are added to the multiplier output, and the fourth order coefficient K44 = {2D (3) -9D (2) + 18D (1) -1
Adder ADD1 that outputs 1 · D (0) −6 · G0} / 36 and the output of the multiplier are added to add a cubic coefficient K34 = {− D (3) + 6 · D (2) −15 · D ( 1) +10
・ Adder ADD2 that outputs D (0) +6 ・ G0} / 6 and the multiplier output are added to obtain a quadratic coefficient K24 = {4 ・ D (3) -27 ・ D (2) +108 ・ D (1 ) −
85 ・ D (0) −66 ・ G0} / 36 adder ADD3 and a, b, c, d, e are all low level, calculated 4th, 3rd and 2nd order coefficient K44, K34, K2
It is composed of gate circuits GTC1, GTC2, and GTC3 that output 4 respectively.

(b−5)5次関数((6)式)の係数演算部 5次関数((6)式)の係数演算部13b−5は第8図
に示すように、入力信号に所定値を乗算する20個の乗算
器MLPと、乗算器出力を加算して5次係数 K55={−13・D(0)+27・D(2)−27・D(1)
+13・D(0)+6・G0}/108 を出力する加算器ADD1と、乗算器出力を加算して4次係
数 K45={28・D(3)−63・D(2)+72・D(1)−3
7・D(0)−18・G0}/36 を出力する加算器ADD2と、乗算器出力を加算して3次係
数 K35={−161・D(3)+405・D(2)−567・D
(1)+323・D(0)+174・G0}/108 を出力する加算器ADD3と、乗算器出力を加算して2次係
数 K25={10・D(3)−27・D(2)+54・D(1)−3
7・D(0)−26・G0}/12 を出力する加算器ADD4と、a,b,c,dがローレベルで、e
がハイレベルの時、演算された5次,4次,3次及び2次の
係数K55〜K25をそれぞれ出力するゲート回路GTC1,GTC2,
GTC3,GTC4で構成される。
(B-5) Coefficient operation unit of quintic function (Equation (6)) The coefficient operation unit 13b-5 of quintic function (Equation (6)) multiplies the input signal by a predetermined value as shown in FIG. 20 multipliers MLP and the output of the multiplier are added, and the fifth-order coefficient K55 = {− 13 · D (0) + 27 · D (2) −27 · D (1)
Adder ADD1 that outputs + 13 · D (0) + 6 · G0} / 108 and the output of the multiplier are added, and a fourth-order coefficient K45 = {28 · D (3) −63 · D (2) + 72 · D ( 1) -3
Adder ADD2 that outputs 7 · D (0) -18 · G0} / 36 and the multiplier output are added to add a third-order coefficient K35 = {− 161 · D (3) + 405 · D (2) −567 · D
(1) + 323 · D (0) + 174 · G0} / 108 output adder ADD3 and multiplier output are added to obtain a quadratic coefficient K25 = {10 · D (3) −27 · D (2) +54・ D (1) -3
7 · D (0) −26 · G0} / 12 output adder ADD4 and a, b, c, d are at low level, and e
Are high level, gate circuits GTC1, GTC2, which output the calculated fifth-order, fourth-order, third-order, and second-order coefficients K55 to K25, respectively.
It is composed of GTC3 and GTC4.

(c)関数発生部 第9図は関数発生部13c及び傾き演算部12の構成図で
ある。関数発生部13cにおいて21〜25はそれぞれ、a〜
eの論理値に基づいて関数決定部13aで決定した補間関
数の1次、2次、3次、4次、5次係数を選択・出力す
る係数選択部、30〜35はラッチクロックLCK2により各次
数の係数K1,K2,K3,K4,K5を1サンプリング時間ラッチす
るラッチ回路、40〜45はそれぞれ5個の乗算器で構成さ
れt0,t1,t2,t3,t4,t5を定数K0、1次、2次、3次、4
次、5次係数K1〜K5に乗算して出力する時間乗算部、51
は各乗算部出力を加算する加算器、61はラッチクロック
LCK3により加算器51の出力をラッチするラッチ回路であ
り、データを安定させるものである。尚、ラッチクロッ
クするLCK2は、データ遅延のラッチクロックLCK1(第1
図参照)に同期しており、ラッチクロックLCK1に対して
Tdだけ遅れて発生する。今、関数決定と係数演算及び選
択にTpの時間を必要とすると、TdはTp<Td<Tsを満足し
なければならない。
(C) Function Generator FIG. 9 is a block diagram of the function generator 13c and the slope calculator 12. In the function generator 13c, 21 to 25 are respectively a to
A coefficient selecting section for selecting and outputting first-order, second-order, third-order, fourth-order, and fifth-order coefficients of the interpolation function determined by the function determining section 13a based on the logical value of e A latch circuit for latching the order coefficients K1, K2, K3, K4, K5 for one sampling time, and 40 to 45 are composed of five multipliers, respectively, t 0 , t 1 , t 2 , t 3 , t 4 , t 5 is a constant K0, primary, secondary, tertiary, 4
A time multiplication unit for multiplying and outputting the 5th and 5th order coefficients K1 to K5, 51
Is an adder that adds the outputs of the multipliers, 61 is the latch clock
A latch circuit that latches the output of the adder 51 by LCK3 and stabilizes the data. The latch clock LCK2 is the data delay latch clock LCK1 (first
(See the figure) and the latch clock LCK1
It is delayed by Td. Now, if it takes Tp time for function determination, coefficient calculation and selection, Td must satisfy Tp <Td <Ts.

各時間乗算部40〜45は係数K0〜K5に掛け合わせる時間
t(0<t≦1または0<t≦1の期間)をSステップ
に分割し、1/S→2/S→・・→(S−1)/S→S/S又は、0
/S→1/S→・→・→(S−2)/S(S−1)/Sと変化さ
せて対応する係数に乗算し、加算器51は各乗算部から出
力される信号を加算し、ラッチ回路61は加算器出力を一
旦LCK3によりラッチして出力する。尚LCK3は、Ts/S毎に
発生するラッチパルスでLCK2よりTfだけ遅れて発生す
る。5Tm<Tf(Tmは乗算器の演算時間) 従って、ラッチ回路61の出力信号は、関数決定部13a
で決定された補間関数を1サンプリング時間当りSステ
ップで折線近似した信号波形となり、例えばフィルタ回
路を通すことにより滑かな補間関数となる。
Each of the time multiplication units 40 to 45 divides a time t (a period of 0 <t ≦ 1 or 0 <t ≦ 1) to be multiplied by the coefficients K0 to K5 into S steps, and 1 / S → 2 / S → ・ ・ → (S-1) / S → S / S or 0
/ S → 1 / S → ・ → ・ → (S-2) / S (S-1) / S is changed to multiply the corresponding coefficient, and the adder 51 adds the signals output from the respective multiplication units. Then, the latch circuit 61 temporarily latches the adder output by the LCK3 and outputs it. LCK3 is a latch pulse generated at every Ts / S and is delayed by Tf from LCK2. 5Tm <Tf (Tm is the calculation time of the multiplier) Therefore, the output signal of the latch circuit 61 is the function determination unit 13a.
The interpolating function determined in step S1 becomes a signal waveform that is approximated by a polygonal line in S steps per sampling time, and becomes a smooth interpolating function by passing through a filter circuit, for example.

(d)傾き演算部 傾き発生部12は、着目しているデジタルデータD
(0)と1サンプリング時間前のデジタルデータD(−
1)間を補間する補間関数F−10(t)の着目データ位
置における傾きG0を演算する。傾きG0は、補間関数F−
10(t)の微分関数において、t=1とした時の値であ
る。従って、傾き発生部12は、5次係数を5倍、4次係
数を4倍、3次係数を3倍、2次係数を2倍、1次係数
を1倍する乗算器MLPと各乗算結果を加算する加算器ADD
で構成される。
(D) Inclination calculation unit The inclination generation unit 12 determines the digital data D of interest.
(0) and digital data D (-
1) The gradient G0 at the target data position of the interpolation function F-10 (t) for interpolating between the two is calculated. The slope G0 is the interpolation function F−
It is a value when t = 1 in the differential function of 10 (t). Therefore, the slope generating unit 12 multiplies the fifth-order coefficient by 5 times, the fourth-order coefficient by four times, the third-order coefficient by three times, the second-order coefficient by two times, and the first-order coefficient by one, and each multiplication result. ADD for adding
It consists of.

本発明によるDA変換例 第10図は20KHzの正弦波を44.1KHzでサンプリングした
デジタルデータを、本発明によりアナログ信号に変換し
た例であり、滑かな正弦波形が至る所で得られ、従来例
のように不自然な波形が発生することはない。
DA conversion example according to the present invention FIG. 10 is an example in which digital data obtained by sampling a 20 KHz sine wave at 44.1 KHz is converted into an analog signal according to the present invention, and a smooth sine waveform is obtained everywhere. Therefore, an unnatural waveform does not occur.

<発明の効果> 以上本発明によれば、従来方式のように各離散データ
を補間関数に置き換え、それぞれの補間関数を時間軸上
で重ねあわせてアナログ信号を得るものではなく、離接
したサンプリング点をデータ変化に応じた補間関数で直
接補間するものであるため、従来方式のように不要振動
は生じない。
<Effects of the Invention> As described above, according to the present invention, each discrete data is replaced with an interpolation function as in the conventional method, and the respective interpolation functions are not superposed on the time axis to obtain an analog signal. Since the points are directly interpolated by the interpolation function according to the data change, unnecessary vibration does not occur unlike the conventional method.

又、本発明によれば、離散データの変化毎に確率的に
最も適した関数を選択し、最も適した係数決定を行って
直接補間するので、単一で固有な空間では無く、データ
の変化に応じた再生空間を作り出すことができる。
Further, according to the present invention, the most suitable function is selected stochastically for each change of discrete data, the most suitable coefficient is determined, and the interpolation is directly performed. It is possible to create a playback space according to.

更に、本発明によれば、1つ前のデータ群により生じ
た関数の傾きを受け継ぎ、新データ群により新補間関数
を決定するから、サンプリング点を必ず通り、滑かに補
間することができる。
Further, according to the present invention, since the slope of the function generated by the immediately preceding data group is inherited and the new interpolation function is determined by the new data group, it is possible to surely pass the sampling point and smoothly interpolate.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係わるDAコンバータの構成図、 第2図(a)〜(k)は補間関数決定法の説明図、 第3図は関数決定部の構成図、 第4図乃至第8図は係数演算部の構成図、 第9図は関数発生部と傾き演算部の構成図、 第10図は本発明によるアナログ信号変換例、 第11図乃至第13図は従来方式における補間関数を示す波
形図、 第14図は従来方式説明用の波形図、 第15図乃至第17図は従来方式の欠点説明図である。 11……デジタルデータ出力部 12……傾き演算部 13……補間関数発生部 13a……関数決定部 13b−i(i=1,2,・・)……係数演算部 13c……関数発生部
FIG. 1 is a configuration diagram of a DA converter according to the present invention, FIGS. 2 (a) to (k) are explanatory diagrams of an interpolation function determination method, FIG. 3 is a configuration diagram of a function determination unit, and FIGS. FIG. 9 is a block diagram of a coefficient calculation unit, FIG. 9 is a block diagram of a function generation unit and a slope calculation unit, FIG. 10 is an analog signal conversion example according to the present invention, and FIGS. 11 to 13 are interpolation functions in the conventional method. FIG. 14 is a waveform diagram for explaining the conventional method, and FIGS. 15 to 17 are explanatory diagrams of defects of the conventional method. 11: Digital data output section 12: Inclination calculation section 13: Interpolation function generation section 13a: Function determination section 13b-i (i = 1,2, ...): Coefficient calculation section 13c: Function generation section

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定のサンプリング時間間隔で発生するデ
ジタルデータ間を補間関数で補間してデジタルデータを
アナログ信号に変換するDAコンバータにおいて、 所定のサンプリング時間間隔で発生するデジタルデータ
を順次記憶すると共に、1つのデジタルデータを着目デ
ジタルデータとし、該着目デジタルデータ、着目デジタ
ルデータより前に発生した幾つかのデジタルデータ、着
目デジタルデータより後に発生した幾つかのデジタルデ
ータを出力するデジタルデータ出力部と、 前記デジタルデータ出力部に記憶されている着目デジタ
ルデータと1サンプリング時間後のデジタルデータ間を
補間する補間関数を決定する補間関数決定部と、 1サンプリング時間毎に着目デジタルデータの次のデジ
タルデータを新たな着目デジタルデータとして前記補間
関数決定部において決定される各補間関数を接続してア
ナログ信号を出力する補間関数発生部と、 補間関数の着目デジタルデータ位置における傾きを演算
する傾き演算部とを備え、 前記傾き演算部は、1サンプリング時間前に前記補間関
数決定部で決定された補間関数の現着目デジタルデータ
位置における傾きを演算し、前記補間関数決定部は現着
目デジタルデータとその前後のデジタルデータと前記演
算された傾きとに基づいて、現着目デジタルデータと1
サンプリング時間後のデジタルデータ間を補間する補間
関数を決定し、以後、1サンプリング時間毎に現着目デ
ジタルデータの次のデジタルデータを新たな着目デジタ
ルデータとして、傾き演算部は傾きを演算すると共に補
間関数決定部は補間関数を決定し、補間関数発生部は決
定された補間関数を接続してアナログ信号を出力するこ
とを特徴とするDAコンバータ。
1. A DA converter for converting digital data into an analog signal by interpolating between digital data generated at a predetermined sampling time interval by an interpolation function, and sequentially storing digital data generated at a predetermined sampling time interval. A digital data output unit that outputs one digital data as the focused digital data, outputs the focused digital data, some digital data generated before the focused digital data, and some digital data generated after the focused digital data An interpolation function determining unit that determines an interpolation function that interpolates between the digital data of interest stored in the digital data output unit and digital data after one sampling time, and digital data next to the digital data of interest for each sampling time As new digital data of interest An interpolation function generator that outputs analog signals by connecting the respective interpolation functions determined by the interpolation function determiner, and a slope calculator that calculates the slope of the interpolation function at the digital data position of interest. The section calculates the slope at the current digital data position of the interpolation function determined by the interpolation function determination section one sampling time before, and the interpolation function determination section calculates the current digital data and the digital data before and after the current digital data. Based on the generated tilt, the current digital data of interest and 1
The interpolation function for interpolating between the digital data after the sampling time is determined, and thereafter, the slope calculating unit calculates the slope and interpolates the digital data next to the current digital data of interest as new digital data of interest at every sampling time. A DA converter characterized in that the function determination unit determines an interpolation function, and the interpolation function generation unit connects the determined interpolation function and outputs an analog signal.
JP2152289A 1990-06-11 1990-06-11 DA converter Expired - Fee Related JP2672691B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2152289A JP2672691B2 (en) 1990-06-11 1990-06-11 DA converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2152289A JP2672691B2 (en) 1990-06-11 1990-06-11 DA converter

Publications (2)

Publication Number Publication Date
JPH0444425A JPH0444425A (en) 1992-02-14
JP2672691B2 true JP2672691B2 (en) 1997-11-05

Family

ID=15537272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2152289A Expired - Fee Related JP2672691B2 (en) 1990-06-11 1990-06-11 DA converter

Country Status (1)

Country Link
JP (1) JP2672691B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659608B2 (en) * 1990-06-29 1997-09-30 アルパイン株式会社 DA converter
JP2004164579A (en) 2002-09-24 2004-06-10 Sharp Corp Data bus width conversion apparatus and data processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239716A (en) * 1988-07-29 1990-02-08 Victor Co Of Japan Ltd Prediction device
JPH0243807A (en) * 1988-08-04 1990-02-14 Victor Co Of Japan Ltd Prediction equipment

Also Published As

Publication number Publication date
JPH0444425A (en) 1992-02-14

Similar Documents

Publication Publication Date Title
US4715257A (en) Waveform generating device for electronic musical instruments
Rajamani et al. An efficient algorithm for sample rate conversion from CD to DAT
JPH0340972B2 (en)
JPH0631990B2 (en) Waveform interpolator
JP2762080B2 (en) Square root estimator
JP2659608B2 (en) DA converter
JPH1050001A (en) Reproducing device and its method
JPH0435930B2 (en)
JP2672691B2 (en) DA converter
US4897654A (en) Digital-analog converting method, and apparatus therefor
US6515608B1 (en) Digital-analog converter and method, and data interpolation device and method
JP2000252795A (en) Moving average filter
US6486813B1 (en) Oversampling circuit digital/analog converter
US6894966B1 (en) Interpolation circuit
WO2002101925A1 (en) Data interpolating device and method, sampling function generating device, data interpolating program, and recorded medium
JPH0660562A (en) Audio data interpolation circuit
US6489910B1 (en) Oversampling circuit and digital/analog converter
US6003055A (en) Digital filter interpolation circuit
JP4640321B2 (en) Waveform generation circuit
JP3362796B2 (en) Music generator
US6486815B1 (en) Oversampling circuit and digital/analog converter
US6868127B2 (en) Signal receiving circuit and signal receiving method
JP5014312B2 (en) Apparatus and method for real-time interpolation of discrete signals
KR0120040Y1 (en) Serial digital audio mixer different sampling frequency
KR100548362B1 (en) High order sampling wave shaping filter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees