JP2661224B2 - Memory expansion method - Google Patents

Memory expansion method

Info

Publication number
JP2661224B2
JP2661224B2 JP63323529A JP32352988A JP2661224B2 JP 2661224 B2 JP2661224 B2 JP 2661224B2 JP 63323529 A JP63323529 A JP 63323529A JP 32352988 A JP32352988 A JP 32352988A JP 2661224 B2 JP2661224 B2 JP 2661224B2
Authority
JP
Japan
Prior art keywords
memory
address
page
printer
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63323529A
Other languages
Japanese (ja)
Other versions
JPH02170767A (en
Inventor
正博 伊藤
温 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP63323529A priority Critical patent/JP2661224B2/en
Publication of JPH02170767A publication Critical patent/JPH02170767A/en
Application granted granted Critical
Publication of JP2661224B2 publication Critical patent/JP2661224B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル画像処理装置のメモリ増設方法
に関し、特にレーザプリンタ等の出力機器の制御装置に
好適な画像メモリの増設方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for expanding a memory of a digital image processing apparatus, and more particularly to a method of expanding an image memory suitable for a control device of an output device such as a laser printer.

〔従来の技術〕[Conventional technology]

従来、イメージデータ格納用のページメモリを2ペー
ジ以上確保して、データの展開と出力を同時に行い、そ
れぞれ別個のページ内容を利用して高速にプリントする
方法がある(例えば、特開昭62−2314号公報参照)。す
なわち、上記方法においては、1つの画像メモリの画像
情報の印刷中に他の画像メモリに受信データを格納し、
データ受信中にもプリント動作を行うことにより、待ち
時間をなくして、単位時間当りのプリント枚数を増大さ
せている。
2. Description of the Related Art Conventionally, there is a method of securing two or more page memories for storing image data, simultaneously developing and outputting data, and printing at high speed by using separate page contents. No. 2314). That is, in the above method, while printing the image information of one image memory, the received data is stored in another image memory,
By performing a printing operation even during data reception, the waiting time is eliminated, and the number of prints per unit time is increased.

第4図は、従来の2ページ分を備えたページメモリの
使用方法を示す図である。
FIG. 4 is a diagram showing a conventional method of using a page memory having two pages.

前述のように、2ページのうちの1ページ目に受信し
たイメージデータを格納すると同時に、2ページ目に格
納されていたイメージデータをプリンタに出力する方法
を用い、この動作を交互に行えば、高速プリント動作が
可能である。
As described above, by using the method of storing the image data received on the first page of the second page and simultaneously outputting the image data stored on the second page to the printer, and performing this operation alternately, High-speed printing operation is possible.

その場合に、1つのメモリを分割して、例えば2ペー
ジ分として使用する際には、第4図に示すように、0000
0H番地から80000H番地を2分割し、1ページ目を00000H
番地から使用し、2ページ目を40000H番地から使用す
る。ここで、例えばA3の大きさで400dpiの高解像度プリ
ンタの場合には1ページが3.2Mバイト必要であり、また
A3で240dpiの低解像度プリンタの場合には1ページが1M
バイト必要である。従って、第4図のメモリはフルに実
装されておらず、解像度の異なる2つのプリンタに対し
て、解像度の低い方のプリンタのみが実装されており、
解像度の高い方のプリンタは未実装である。このメモリ
は未実装領域が残っているので、高解像度プリンタに使
用する場合には増設が可能である。
In this case, when one memory is divided and used, for example, for two pages, as shown in FIG.
Divide address 80000H from address 0H into two and divide page 1 into 00000H
Use from address and use the second page from address 40000H. Here, for example, in the case of a high-resolution printer of A3 size and 400 dpi, one page requires 3.2 Mbytes, and
1 page is 1M for 240 dpi low resolution printer with A3
Requires bytes. Therefore, the memory of FIG. 4 is not fully implemented, and only the lower resolution printer is implemented for two printers having different resolutions.
The printer with the higher resolution is not implemented. Since this memory has an unmounted area, it can be expanded when used for a high-resolution printer.

解像度の低いプリンタのページメモリを2ページ分確
保するときには、通常、第4図に示すように、00000H番
地から1Mバイトと、40000H番地から1Mバイトを実装す
る。
When securing two pages of page memory of a low-resolution printer, 1 Mbyte from address 00000H and 1 Mbyte from address 40000H are usually mounted as shown in FIG.

ところで、第4図のような実装メモリを、このままの
状態で高解像度プリンタに対応させるためには、さらに
3Mバイトずつ増設する必要があるので、00000H番地から
3FFFFH番地までの4Mバイトと、40000H番地から7FFFFH番
地までの4Mバイトを実装することになる。
By the way, in order for the mounting memory as shown in FIG. 4 to be compatible with a high-resolution printer as it is, furthermore,
Since it is necessary to add 3 MB each, from address 00000H
4M bytes from address 3FFFFH and 4M bytes from address 40000H to address 7FFFFH will be implemented.

この場合、1つのメモリを利用して2ページ分として
いるため、同時に2つの記憶制御はできず、従って一方
で展開処理を行いながら、他方で出力処理を行う等の同
時処理は勿論不可能である。また、実装領域が40000H番
地を境界として不連続となっているため、展開時および
出力時には非常に複雑な制御が必要となる。すなわち、
展開時には、実装境界(0FFFFH番地から40000H番地)付
近で頻繁に高アドレス側と低アドレス側にメモリ制御を
移動しなければならない。また、出力時には、通常、DM
A転送でデータをレーザプリンタに送出するが、転送開
始アドレスをセットする際にアドレス判定条件が必要と
なる。このような条件式は、通常は必要ではない。
In this case, since one memory is used and two pages are used, two storage controls cannot be performed at the same time. Therefore, simultaneous processing such as performing output processing on one side and output processing on the other side is of course impossible. is there. Further, since the mounting area is discontinuous at the address of 40,000H, very complicated control is required at the time of development and output. That is,
At the time of development, the memory control must be frequently moved to the high address side and the low address side near the mounting boundary (addresses 0FFFFH to 40000H). Also, when outputting, usually DM
Data is sent to the laser printer by A transfer, but an address determination condition is required when setting a transfer start address. Such a conditional expression is not usually necessary.

一方、ミニコンピュータのメモリ増設方法として別の
方法も提案されている(例えば、特公昭56−52347号公
報参照)。この方法では、ミニコンピュータが小容量メ
モリを内蔵するが、複数個のプラグイン接続により任意
の容量を持つメモリモジュールと結合することができ、
これによるメモリ拡張ができるようになっている。
On the other hand, another method for adding memory to a minicomputer has been proposed (for example, see Japanese Patent Publication No. 56-52347). In this method, the minicomputer incorporates a small-capacity memory, but can be connected to a memory module having an arbitrary capacity by connecting a plurality of plug-ins.
This allows memory expansion.

第5図は、従来のプラグイン接続によるメモリ拡張方
法の説明図である。
FIG. 5 is an explanatory diagram of a conventional memory expansion method by plug-in connection.

ミニコンピュータでメモリの増設を行う場合、例え
ば、第5図(a)に示すように、それぞれ容量の異なる
メモリモジュール53,54および55をプラグイン接続で内
蔵メモリと結合する際には、先ず第1のメモリモジュー
ル53に対するスタートアドレスを設定し、次に各メモリ
モジュール53,54,55中のメモリセルの数、および各メモ
リモジュール53,54,55のエンドアドレスと、系列中の次
のメモリモジュール54,55のスタートアドレスとを設定
することにより、連続したアドレス付けを行う。このよ
うにして、増設するメモリモジュールのメモリ容量に関
係なく、コンピュータ側で自動的に連続してアドレス割
付けを行うことができる。そして、CPU51が初期設定し
た後、第5図(b)に示すように、メモリモジュール5
3,54,55の順序で連続アドレスにアサインする。
When a memory is added by a minicomputer, for example, as shown in FIG. 5 (a), when connecting memory modules 53, 54 and 55 having different capacities to the built-in memory by plug-in connection, first, A start address for one memory module 53 is set, and then the number of memory cells in each memory module 53, 54, 55, the end address of each memory module 53, 54, 55, and the next memory module in the series By setting 54 and 55 start addresses, continuous addressing is performed. In this way, the computer can automatically and continuously assign addresses irrespective of the memory capacity of the added memory module. After the CPU 51 performs the initial setting, as shown in FIG.
Assign consecutive addresses in the order of 3,54,55.

この方法によれば、ミニコンピュータでメモリ増設を
行う場合、増設するボードのメモリ容量によらずに、コ
ンピュータ側で自動的に連続してアサインすることがで
きる。しかし、この方法では、ページメモリの1ページ
分として使用するときのみ有効であり、2ページ分とし
て分割して使用するときまでは考えられていない。
According to this method, when memory expansion is performed by the minicomputer, the computer can automatically and continuously assign the memory regardless of the memory capacity of the board to be expanded. However, this method is effective only when it is used as one page of the page memory, and is not considered until it is used as divided into two pages.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

このように、従来、制御装置で、レーザプリンタに出
力するイメージデータをページメモリに格納する場合、
ページメモリとして割当てられたアドレス領域全体にRA
Mが実装されていないとき、1つのメモリ内で2ページ
分確保して、データの展開とプリンタへの出力とを行っ
ていた。また、高解像度プリンタのページメモリとして
使用する場合には、それぞれのページメモリを増設する
必要があった。しかしながら、ページメモリを2ページ
に分割して使用するときにも、また1ページ分として使
用するときにも、さらに実装メモリを増設するときに
も、メモリのアドレスが不連続となるため、境界付近で
アドレスを大きく移動させなければならず、展開時およ
び出力時に複雑な制御が必要となっていた。
As described above, conventionally, when the controller stores image data to be output to the laser printer in the page memory,
RA over the entire address area allocated as page memory
When M is not mounted, two pages are secured in one memory, and data development and output to a printer are performed. When used as a page memory of a high-resolution printer, it is necessary to add each page memory. However, when the page memory is used by dividing it into two pages, when it is used for one page, and when the mounted memory is further expanded, the addresses of the memory become discontinuous. The address had to be largely moved, and complicated control was required at the time of development and output.

本発明の目的は、このような従来の課題を解決し、ペ
ージメモリを2ページに分割しても、1ページ分とし使
用しても、また実装メモリを増設するときにも、メモリ
のアドレスが連続となって、イメージデータ展開処理に
有効であり、メモリの増設や変更が簡単なメモリ増設方
法を提供することにある。
An object of the present invention is to solve such a conventional problem. Even when the page memory is divided into two pages, used as one page, or when the mounted memory is added, the address of the memory is increased. It is an object of the present invention to provide a memory expansion method which is effective in image data expansion processing and can be easily added or changed.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するため、本発明のメモリ増設方法
は、レーザビームプリンタを含むディジタル出力機器に
接続され、該ディジタル出力機器を制御するために、ペ
ージメモリを内蔵した制御装置において、上記ページメ
モリの最大アドレスをMとしたとき、該Mより小さく、
最小アドレス0より大きい予め定めたメモリアドレスを
基準にして、該メモリアドレスの上下両側に1組のメモ
リブロックを実装しておき、該実装メモリを増設する際
には、上記1組のメモリブロックよりアドレスが小さく
なる方向およびアドレスが大きくなる方向に1組ずつ、
順次メモリブロックを追加していき、増設完了時の実装
メモリの全体的なアドレスが連続しているようにしたこ
とに特徴がある。
To achieve the above object, a memory expansion method of the present invention is connected to a digital output device including a laser beam printer, and controls the digital output device. When the maximum address is M, it is smaller than M,
On the basis of a predetermined memory address larger than the minimum address 0, a set of memory blocks is mounted on both upper and lower sides of the memory address. One set each for the direction in which the address becomes smaller and the direction in which the address becomes larger,
It is characterized in that memory blocks are sequentially added so that the overall addresses of the mounted memory at the time of completion of addition are continuous.

〔作用〕[Action]

本発明においては、レーザビームプリンタ等にイメー
ジデータを出力する制御装置で、イメージデータを格納
するページメモリに実装されているメモリを増設拡張す
る場合、あるいはページメモリを2ページとして使用す
る場合、先頭アドレスから最終アドレスの途中の任意ア
ドレスを基準にして、そこからアドレスが小さくなる方
向に、およびアドレスが大きくなる方向に、順次実装メ
モリを増設し、またアドレスが小さくなる方向と大きく
なる方向とで、2ページ分として使用する。
In the present invention, when a control device that outputs image data to a laser beam printer or the like is used to expand and expand a memory mounted on a page memory for storing image data, or when a page memory is used as two pages, Based on an arbitrary address in the middle of the final address from the address, the mounting memory is sequentially increased in the direction in which the address becomes smaller and in the direction in which the address becomes larger, and in the direction in which the address becomes smaller and the direction in which the address becomes larger. Used for 2 pages.

これにより、ページメモリとして割当てられたアドレ
ス領域全体にメモリが実装されていない場合、このペー
ジメモリを2ページに分割して使用しても、あるいは1
ページ分として使用しても、実装メモリが連続となるよ
うにアドレス配置される。また、実装メモリを増設する
場合にも、メモリのアドレスが連続になるように配列し
た増設メモリを追加することができる。
Thereby, when the memory is not mounted in the entire address area allocated as the page memory, this page memory can be divided into two pages and used, or
Even when used as pages, the addresses are arranged so that the mounted memory is continuous. In addition, even when an additional memory is added, an additional memory arranged so that addresses of the memory are continuous can be added.

〔実施例〕〔Example〕

以下、本発明の実施例を、図面により詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第3図は、本発明におけるページメモリのアドレス配
置、および増設方法を示す図であり、第6図は、本発明
におけるメモリ使用方法の説明図である。
FIG. 3 is a diagram showing an address arrangement of a page memory and a method of adding a page memory according to the present invention, and FIG. 6 is an explanatory diagram of a memory use method according to the present invention.

第3図においては、ページメモリ領域が全体で8Mバイ
トの場合を示している。これは、A3の大きさで400bpiの
解像度では約3.2Mバイトのメモリ容量を必要とするの
で、1ページ分を4Mバイトとして2ページ分に相当する
メモリ容量が必要となるためである。
FIG. 3 shows a case where the page memory area is 8 Mbytes in total. This is because a memory capacity of about 3.2 Mbytes is required at a resolution of 400 bpi with the size of A3, so that a memory capacity equivalent to two pages is required with one page being 4 Mbytes.

このページメモリを備えた制御装置を、3種類の異な
る解像度のプリンタ(240,300,400dpi)に対応させる場
合を説明する。先ず、第3図(a)では、A3で240dpiの
解像度のプリンタに対するイメージメモリを2ページ分
だけ実装した場合を示している。00000H番地から3FFFFH
番地までの4Mバイトが第1ページ、40000H番地から7FFF
FH番地までの4Mバイトが第2ページであるとする。い
ま、A3で240dpiの解像度のプリンタのイメージメモリの
容量は、1ページが1Mバイトで足りるために、第3図
(a)では、第1ページ、第2ページともに1Mバイトず
つのメモリを実装している。その場合、第1ページは30
000H番地から3FFFFH番地までの1Mバイト、第2ページは
40000H番地から4FFFFH番地までの1Mバイトのメモリ領域
に、それぞれ実装する。このようにすることにより、第
1ページと第2ページの実装メモリ間に不連続がなくな
るため、30000H番地から4FFFFH番地までの2Mバイトの実
装メモリを連続的に利用できる。例えば、第3図(a)
に示すメモリ実装状態で、この装置を300dpiの解像度の
プリンタに接続した場合には、2Mバイトの実装メモリで
A3、1ページ分のページメモリを確保することができ
る。このときにも、そのままの状態でメモリの不連続が
ないため、イメージ展開制御を30000H番地を先頭番地と
して連続したページメモリ領域内で行うことが可能であ
る。
A case will be described in which a control device having this page memory is compatible with three types of printers (240, 300, and 400 dpi) having different resolutions. First, FIG. 3A shows a case where two pages of image memory are mounted for a printer of A3 and a resolution of 240 dpi. 3FFFFH from address 00000H
4M bytes to address 1st page, 70000 from address 40000H
It is assumed that 4 MB up to the address FH is the second page. Now, since the capacity of the image memory of a printer with a resolution of 240 dpi in A3 is sufficient for one page of 1 Mbyte, in FIG. 3A, the memory of 1 Mbyte is mounted on each of the first page and the second page. ing. In that case, the first page is 30
1M bytes from address 000H to address 3FFFFH, 2nd page
Each is implemented in a 1Mbyte memory area from address 40000H to address 4FFFFH. By doing so, there is no discontinuity between the mounted memories of the first page and the second page, so that 2 Mbytes of mounted memory from addresses 30000H to 4FFFFH can be used continuously. For example, FIG.
When this device is connected to a printer with a resolution of 300 dpi in the memory mounting state shown in
A3, a page memory for one page can be secured. Also at this time, since there is no discontinuity in the memory as it is, the image development control can be performed in a continuous page memory area starting from the address 30000H.

第6図(a)(b)では、上述のメモリ使用方法を示
している。(a)はメモリを2バンクとして分割し、片
方のバンクにCPUからの画像データを格納する間に、他
方のバンクから画像データを読み出してプリンタに出力
する場合を示している。現在はメモリBを印字し、メモ
リAに画像データを格納している。(b)は(a)の状
態のまま、メモリを1バンクとして扱い、連続的に読み
出してレーザビームプリンタ(LBP)に出力する場合を
示している。
FIGS. 6 (a) and 6 (b) show the above-mentioned method of using the memory. (A) shows a case where the memory is divided into two banks, and while image data from the CPU is stored in one bank, image data is read from the other bank and output to the printer. At present, the memory B is printed, and the image data is stored in the memory A. (B) shows a case where the memory is treated as one bank in the state of (a), and the memory is continuously read and output to a laser beam printer (LBP).

このように、レーザビームプリンタ(LBP)に印字す
るためのメモリを2バンク持つ場合、各々のバンクの境
界が連続的になっていると、1バンクとして扱うことも
可能である。
As described above, in the case where the memory for printing on the laser beam printer (LBP) has two banks, if the boundaries of each bank are continuous, it can be treated as one bank.

次に、メモリ増設の場合を考える。ここでは、8Mバイ
トのメモリを2分割して、それぞれにA3,240dpiの1ペ
ージずつ、合計2ページを実装している状態から、それ
ぞれ増設して、A3,300dpiの2ページ分に増設する場合
を述べる。
Next, consider the case of memory expansion. In this example, when the 8-Mbyte memory is divided into two, and one page of A3, 240 dpi is mounted on each, and a total of two pages are mounted, and then each is expanded and expanded to two pages of A3, 300 dpi State.

第3図(a)の実装メモリに対して、第1および第2
ページともに、さらに1Mバイトずつのメモリを増設する
と、両ページとも2Mバイトずつとなって、A3,300dpiで
2ページ分のメモリ領域を確保することができる。本実
施例では、この場合に、第3図(b)に示すように、元
の実装状態の両側に増設する方法をとる。すなわち、第
1ページの増設は、20000H番地から2FFFFH番地の1バイ
トであり、第2ページの増設は、50000H番地から5FFFFH
番地の1Mバイトである。この増設によって、第1ページ
では、20000H番地を先頭としてA3,300dpiに相当するメ
モリ領域を確保することができ、また第2ページでは40
000H番地を先頭として同じ版型と密度のメモリ領域を確
保することができる。
For the memory mounted in FIG.
If the memory of each page is further increased by 1 Mbyte, both pages become 2 Mbytes, and a memory area for two pages can be secured at A3,300 dpi. In this embodiment, in this case, as shown in FIG. 3 (b), a method of extending the original mounting state on both sides is adopted. That is, the extension of the first page is 1 byte from the address 20,000H to 2FFFFH, and the extension of the second page is 5FFFFH from the address 50,000H.
The address is 1 MB. By this addition, on the first page, a memory area corresponding to A3,300 dpi can be secured starting from the address 20000H.
Starting from address 000H, a memory area of the same plate type and density can be secured.

メモリボートを増設する場合を、第6図(c)(d)
に示す。第6図(c)に示すように、増設メモリボード
C,Dを、元のメモリA,Bに追加することにより、メモリ増
設を行う場合には、第6図(d)に示すように、メモリ
Bよりアドレスの大きい方向に増設メモリDを追加し、
メモリAよりアドレスの小さい方向に増設メモリCを追
加する。これによって、増設メモリC,Dのアドレスが、
それぞれメモリA,Bと連続になる。その結果、第6図
(b)のように、メモリボードC,A,B,Dを連続して印字
する場合にも、各々の境界が連続しているため、動作を
中止せずに連続動作が可能であり、極めて都合がよい。
6 (c) and (d) when adding a memory boat
Shown in As shown in FIG. 6 (c), an additional memory board
In the case where memory expansion is performed by adding C and D to the original memories A and B, as shown in FIG. 6 (d), the additional memory D is added in the direction of a larger address than the memory B. ,
The additional memory C is added in the direction where the address is smaller than the memory A. As a result, the addresses of the additional memories C and D are
It becomes continuous with memories A and B, respectively. As a result, even when the memory boards C, A, B and D are continuously printed as shown in FIG. 6 (b), since the boundaries are continuous, the operation is continuously performed without stopping. Is very convenient.

すなわち、第3図(b)の実装メモリ状態のまま、装
置を400dpiのプリンタに接続すると、4Mバイトの実装メ
モリでA3,1ページ分のページメモリを確保することがで
きる。このとき、メモリの不連続はないため、イメージ
展開制御が20000H番地を先頭にして連続したページメモ
リ領域内で行うことができる。
That is, if the apparatus is connected to a printer of 400 dpi in the state of the mounting memory shown in FIG. 3B, a page memory of A3, 1 page can be secured with a mounting memory of 4 Mbytes. At this time, since there is no discontinuity in the memory, the image development control can be performed in a continuous page memory area starting from the address 20000H.

第1図は、本発明の一実施例を示すメモリ増設用アド
レスデコーダとメモリブロックとの接続図である。
FIG. 1 is a connection diagram of a memory expansion address decoder and a memory block according to an embodiment of the present invention.

第1図において、21はアドレスデコーダ、22はメモリ
ブロック群、A,A′は基本メモリブロック、B,B′,C,
C′,D,D′はそれぞれ増設用メモリブロック、A20,A21,A
22はメモリブロックデコード用アドレス線、SELECTはメ
モリ選択信号である。
In FIG. 1, 21 is an address decoder, 22 is a memory block group, A and A 'are basic memory blocks, B, B', C,
C ', D, D' are additional memory blocks, A20, A21, A
22 is a memory block decoding address line, and SELECT is a memory selection signal.

A,A′を基本メモリブロックとして、2分割されたメ
モリの境界を挟んで実装し、これに増設する場合には、
各々、B,B′,C,C′,D,D′の組で順次増設していく。こ
の場合、基本メモリブロックは、メモリの大きさが8Mバ
イトの場合には、その中間部分である40000H番地を中心
にして30000H〜4FFFFH番地をA,A′に割当てる。そし
て、最初の増設では、20000H〜2FFFFH番地と50000H〜5F
FFFH番地をB,B′に割当てる。次の増設では、10000H〜1
FFFFH番地と60000H〜6FFFFH番地をC,C′に割当てる。最
後の増設では、0000H〜0FFFFH番地と70000H〜7FFFFH番
地を、D,D′に割当てる。そして、A,A′の基本ブロック
を中心にして、アドレスが大きくなる方向とアドレスが
小さくなる方向に対して順次、一組ずつ上下両側に実装
メモリブロックを増設していくのである。これにより、
実装メモリのアドレスに不連続が生じることがない。
When A and A 'are used as basic memory blocks and mounted on the boundary of the divided memory,
Each of them is sequentially added in groups of B, B ', C, C', D, D '. In this case, when the size of the memory is 8 Mbytes, the basic memory block allocates addresses 30000H to 4FFFFH to A and A 'centering on address 40000H which is an intermediate portion. And, in the first expansion, addresses 20,000H-2FFFFH and 50,000H-5F
Address FFFH is assigned to B and B '. For the next expansion, 10000H ~ 1
Addresses FFFFH and 60000H to 6FFFFH are assigned to C and C '. In the last extension, addresses 0000H to 0FFFFH and 70000H to 7FFFFH are assigned to D and D '. Then, with the basic blocks A and A 'at the center, the mounting memory blocks are sequentially added to the upper and lower sides on a set-by-set basis in the direction in which the address increases and in the direction in which the address decreases. This allows
There is no discontinuity in the addresses of the mounted memory.

基本メモリブロックのみの実装時には、3本のアドレ
ス線A20,A21,A22により8ビットのブロック先頭アドレ
スを入力し、デコーダ21によりデコードすることにより
A,A′を割当て、メモリ選択信号SELECTを入力してメモ
リブロックA,A′を有効にする。増設時には、同じよう
にアドレス線A20,A21,A22により増設ブロックB,B′の各
先頭アドレスを入力し、デコーダ21でデコードすると同
時に、メモリ選択信号SELECTを入力してメモリブロック
B,B′を有効にする。このようにして、順次、アドレス
の大きい方向と小さい方向の両側にブロックを追加し
て、増設を行う。
When only the basic memory block is mounted, an 8-bit block head address is input through three address lines A20, A21, and A22, and the data is decoded by the decoder 21.
A and A 'are assigned, and a memory selection signal SELECT is input to make the memory blocks A and A' valid. At the time of expansion, similarly, input the respective top addresses of the expansion blocks B and B 'via the address lines A20, A21 and A22, decode the data at the decoder 21, and simultaneously input the memory selection signal SELECT to the memory block.
Enable B and B '. In this way, blocks are sequentially added on both sides in the direction of larger addresses and in the direction of smaller addresses, and expansion is performed.

第2図は、本発明のメモリ増設方法を用いたプリンタ
制御装置のブロック図である。
FIG. 2 is a block diagram of a printer control device using the memory expansion method of the present invention.

第2図において、1はプリンタ制御装置のページメモ
リ内にイメージデータを展開処理するCPU、4はCPU1が
実行するプログラムを格納するROM、5はCPU1が実行す
る命令の動作対象となるデータや実行結果のデータを格
納するRAM、2はレーザビームプリンタに対して印字コ
ードを送出するホストマシン、3はホストマシン2とCP
U1との間のホストインタフェース、6はプリンタ制御装
置専用に設けられ、ページメモリ内にイメージデータを
展開するディスプレイプロセッサユニット(DPU)であ
る。7〜10がプリンタ制御装置であって、7は第1図に
示すアドレスデコーダ21を内蔵し、かつメモリのリード
/ライト制御を行う制御部、8は第1ページメモリ、9
は第2ページメモリ、10はレーザビームプリンタとの間
のインタフェース、11はレーザビームプリンタ(LBP)
である。
In FIG. 2, reference numeral 1 denotes a CPU for developing image data in a page memory of a printer control device; 4, a ROM for storing a program to be executed by the CPU 1; RAM for storing the result data, 2 is a host machine that sends print codes to the laser beam printer, 3 is a host machine and CP
A host interface 6 with U1 is a display processor unit (DPU) provided exclusively for the printer control device and for developing image data in a page memory. 7 to 10 are printer control devices, 7 is a control unit which incorporates the address decoder 21 shown in FIG. 1 and performs read / write control of a memory, 8 is a first page memory, 9
Is the second page memory, 10 is the interface with the laser beam printer, 11 is the laser beam printer (LBP)
It is.

CPU1からの入出力命令により、プリンタ11を起動する
場合には、ホストマシン2から送られた印字コードをメ
モリリード/ライト制御部7を介して第1ページメモリ
8および第2ページメモリに交互に格納する。そして、
ページメモリ8,または9に格納されたコードデータをCP
U1またはDPU6が展開処理し、その間に他方のページメモ
リ9または8からデータを読み出してプリンタ11に転送
することにより、印字処理を行う。
When the printer 11 is activated by an input / output command from the CPU 1, the print code sent from the host machine 2 is alternately stored in the first page memory 8 and the second page memory via the memory read / write controller 7. Store. And
Code data stored in page memory 8 or 9 is stored in CP
The U1 or the DPU 6 performs the developing process, and during that time, reads out the data from the other page memory 9 or 8 and transfers it to the printer 11, thereby performing the printing process.

第1ページメモリ8と第2ページメモリ9は、本発明
により2ページ分のデータが連続したアドレスで格納さ
れて、交互に格納展開動作と印刷動作が繰り返される。
ページメモリ8,9を使用する際に、全ての格納データが
連続しているため、分割使用が簡単であり、ソフトウェ
ア制御も容易であるため、イメージデータの展開処理が
複雑にならずにすむ。メモリ8,9の増設を行う場合に
も、ページメモリの先頭アドレスを移すだけで、直ちに
対応することができる。
In the first page memory 8 and the second page memory 9, two pages of data are stored at continuous addresses according to the present invention, and the storage and development operation and the printing operation are alternately repeated.
When the page memories 8 and 9 are used, since all the stored data are continuous, the division use is easy and the software control is easy, so that the processing of developing the image data does not become complicated. Even when the memories 8 and 9 are added, it is possible to respond immediately by simply moving the top address of the page memory.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、メモリの格納
に際して、実装メモリのアドレスに不連続がないように
するため、ページメモリとして使用する場合には、全体
使用と分割使用が簡単に行え、イメージデータ展開処理
を有効に行うことができる。また、メモリの増設に際し
ては、ページメモリの先頭アドレスを移すだけでよく、
直ちに対応が可能であり、またアドレス線の変更も簡単
であるため、利用上の効果が大きい。
As described above, according to the present invention, when memory is stored, in order to prevent discontinuity in the address of the mounted memory, when used as a page memory, the entire use and the divided use can be easily performed. Image data expansion processing can be performed effectively. Also, when expanding the memory, it is only necessary to move the top address of the page memory.
Immediate response is possible, and the change of the address line is easy, so that the effect on utilization is great.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示すメモリ増設時のアドレ
スデコーダとメモリブロックとの接続図、第2図は本発
明のメモリ増設方法を利用したプリンタ制御装置のブロ
ック図、第3図は本発明によるメモリ増設方法の説明
図、第4図は従来のメモリ増設方法の説明図、第5図は
従来のメモリ増設方法の一例を示す図、第6図は本発明
のメモリ増設方式の使用方法を示す図である。 1:CPU、2:ホストマシン、3:ホストインタフェース、4:R
OM、5:RAM、6:DPU(ディスプレイプロセッサユニッ
ト)、7:メモリリード/ライト制御部、8:第1ページメ
モリ、9:第2ページメモリ、10:LBPインタフェース、1
1:LBP(レーザビームプリンタ)、21:メモリセレクタ、
22:メモリブロック群。
FIG. 1 is a connection diagram of an address decoder and a memory block when a memory is added, showing one embodiment of the present invention, FIG. 2 is a block diagram of a printer control device using the memory adding method of the present invention, and FIG. FIG. 4 is an explanatory diagram of a memory expansion method according to the present invention, FIG. 4 is an explanatory diagram of a conventional memory expansion method, FIG. 5 is a diagram showing an example of a conventional memory expansion method, and FIG. It is a figure showing a method. 1: CPU, 2: Host machine, 3: Host interface, 4: R
OM, 5: RAM, 6: DPU (display processor unit), 7: memory read / write controller, 8: first page memory, 9: second page memory, 10: LBP interface, 1
1: LBP (laser beam printer), 21: memory selector,
22: Memory block group.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】レーザビームプリンタを含むディジタル出
力機器に接続され、該ディジタル出力機器を制御するた
めに、ページメモリを内蔵した制御装置のメモリ増設方
法において、上記ページメモリの最大アドレスをMとし
たとき、該Mより小さく、最小アドレス0より大きい予
め定めたメモリアドレスを基準にして、該メモリアドレ
スの上下両側に1組のメモリブロックを実装しておき、
該実装メモリを増設する際には、上記1組のメモリブロ
ックよりアドレスが小さくなる方向およびアドレスが大
きくなる方向に1組ずつ、順次メモリブロックを追加し
ていき、増設完了時の実装メモリの全体的なアドレスが
連続しているようにしたことを特徴とするメモリ増設方
法。
1. A method for expanding a memory of a control device which is connected to a digital output device including a laser beam printer and has a built-in page memory for controlling the digital output device, wherein a maximum address of the page memory is set to M. At this time, a set of memory blocks is mounted on both upper and lower sides of the memory address with reference to a predetermined memory address smaller than the M and larger than the minimum address 0,
When the mounting memory is added, memory blocks are sequentially added one by one in the direction in which the address becomes smaller and in the direction in which the address becomes larger than the one set of memory blocks, and the entire mounting memory at the time of completion of the addition is added. Memory expansion method characterized in that general addresses are consecutive.
JP63323529A 1988-12-23 1988-12-23 Memory expansion method Expired - Lifetime JP2661224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63323529A JP2661224B2 (en) 1988-12-23 1988-12-23 Memory expansion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63323529A JP2661224B2 (en) 1988-12-23 1988-12-23 Memory expansion method

Publications (2)

Publication Number Publication Date
JPH02170767A JPH02170767A (en) 1990-07-02
JP2661224B2 true JP2661224B2 (en) 1997-10-08

Family

ID=18155715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323529A Expired - Lifetime JP2661224B2 (en) 1988-12-23 1988-12-23 Memory expansion method

Country Status (1)

Country Link
JP (1) JP2661224B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2834831B2 (en) * 1990-03-05 1998-12-14 キヤノン株式会社 Information processing device
JP2745349B2 (en) * 1991-11-19 1998-04-28 株式会社沖フアームウエア・システムズ Printing device
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
JP5697588B2 (en) * 2011-12-28 2015-04-08 京セラドキュメントソリューションズ株式会社 Image reading device
JP5705104B2 (en) * 2011-12-28 2015-04-22 京セラドキュメントソリューションズ株式会社 Image reading device
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
WO2015089488A1 (en) 2013-12-12 2015-06-18 Memory Technologies Llc Channel optimized storage modules

Also Published As

Publication number Publication date
JPH02170767A (en) 1990-07-02

Similar Documents

Publication Publication Date Title
JP2661224B2 (en) Memory expansion method
US5408539A (en) Tessellating and quadding pels during image transfer
EP0458612B1 (en) Printing apparatus
US5323488A (en) Memory access method and circuit in which access timing to a memory is divided into N periods to be accessed from N access request sources
JPS58117036A (en) Print controller
JP3079956B2 (en) Printer
JPH05197796A (en) Image memory device
JPS6349437A (en) Printing data control system
JPH0563959A (en) Method and device for processing picture
JP2008282135A (en) Image processing apparatus, image reading apparatus, image forming apparatus, and image processing method
JPH0713849A (en) Image processor
JP2696371B2 (en) Image data generation circuit
JP2650416B2 (en) Raster scan type duplex printer
JPS6183048A (en) Image data rotary apparatus
JPH0439434B2 (en)
JP2872144B2 (en) Printing equipment
KR100219474B1 (en) Printer
JPH09186836A (en) Digital copying machine
JP2745349B2 (en) Printing device
JPS6349824A (en) Printer control system
JPH10293667A (en) Band dividing method in banding, and double-sided printing method
JPH05303474A (en) Control device for page printer
JPH05199399A (en) Apparatus for obtaining mosaic and quad of picture element in transmitting image
JPH03163621A (en) Page printer
JP2003237146A (en) Image processor and image processing method