JP2655125B2 - Device simulation method - Google Patents

Device simulation method

Info

Publication number
JP2655125B2
JP2655125B2 JP7492295A JP7492295A JP2655125B2 JP 2655125 B2 JP2655125 B2 JP 2655125B2 JP 7492295 A JP7492295 A JP 7492295A JP 7492295 A JP7492295 A JP 7492295A JP 2655125 B2 JP2655125 B2 JP 2655125B2
Authority
JP
Japan
Prior art keywords
potential
analysis
initial value
time
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7492295A
Other languages
Japanese (ja)
Other versions
JPH08130311A (en
Inventor
郁宏 横田
成孝 熊代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7492295A priority Critical patent/JP2655125B2/en
Publication of JPH08130311A publication Critical patent/JPH08130311A/en
Application granted granted Critical
Publication of JP2655125B2 publication Critical patent/JP2655125B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体デバイスの数値解
析に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a numerical analysis of a semiconductor device.

【0002】[0002]

【従来の技術】 一般的なデバイス解析手法の概要 半導体デバイスの数値解析においては、キャリア(電
子、正孔)を、流体と見做して近似したドリフト−拡散
モデルが広く用いられている。より高次の近似をしたエ
ネルギー輸送モデルが用いられることもある。本明細書
で述べる本発明の手法も、従来手法も、ドリフト−拡散
モデル、エネルギー輸送モデルのどちらにおいても適用
可能である。定常状態でのドリフト−拡散モデルのデバ
イスシミュレーションにおいては、基本方程式として、
以下に示される様な、電荷保存式、電子電流連続式、正
孔電流連続式が設定される[壇良編著“プロセス・デバ
イス・シミュレーション技術”、産業図書、1990
年]。
2. Description of the Related Art An outline of a general device analysis method In a numerical analysis of a semiconductor device, a drift-diffusion model in which carriers (electrons and holes) are approximated by regarding them as a fluid is widely used. A higher order approximation of the energy transport model may be used. Both the technique of the present invention described in this specification and the conventional technique can be applied to both the drift-diffusion model and the energy transport model. In the device simulation of the drift-diffusion model in the steady state, the basic equations are as follows:
A charge storage type, an electron current continuous type, and a hole current continuous type are set as shown below [Process process device simulation technology, edited by Tadashi Ryo, Sangyo Tosho, 1990.
Year].

【0003】 [0003]

【0004】D :電束密度 ρ :電荷密度 Ε :電界 ε :誘電率 q :素電荷 p :正孔密度 n :電子密度 ND :ドナー密度 NA :アクセプタ密度[0004] D: electric flux density [rho: charge density E: electric field epsilon: dielectric constant q: elementary charge p: hole density n: electron density N D: donor concentration N A: acceptor density

【0005】 [0005]

【0006】Jn :電子電流 Jp :正孔電流 R :キャリア再結合項 G :キャリア生成項J n : electron current J p : hole current R: carrier recombination term G: carrier generation term

【0007】 [0007]

【0008】μn :電子移動度 μp :正孔移動度 Dn :電子拡散係数 Dp :正孔拡散係数Μ n : electron mobility μ p : hole mobility D n : electron diffusion coefficient D p : hole diffusion coefficient

【0009】 [0009]

【0010】kB :ポルツマン定数 Τ :温度 上述の式で、解かれるべき変数はポテンシャルψ、電子
密度n、正孔密度pである。一般に、指定された複数の
印加バイアスを境界条件として、順次バイアスを更新し
て、これらの電荷保存式、電子電流連続式、正孔電流連
続式が計算される。
K B : Portzman's constant :: temperature In the above equation, variables to be solved are potential ψ, electron density n, and hole density p. In general, the bias is sequentially updated with a plurality of specified applied biases as boundary conditions, and the charge conservation formula, the electron current continuous formula, and the hole current continuous formula are calculated.

【0011】これら電荷保存式、電子電流連続式、正孔
電流連続式は非線形な方程式であるため、一般に、ニュ
ートン法と呼ばれる反復計算を行って、解を求める。ニ
ュートン法とは、以下のような手法である。
The charge conservation formula, the electron current continuation formula, and the hole current continuation formula are non-linear equations. Therefore, in general, an iterative calculation called Newton's method is performed to obtain a solution. The Newton method is the following method.

【0012】変数xについて方程式Equation for variable x

【0013】 [0013]

【0014】が与えられているとする。ある初期値x0
を与えた時、ある変動量δx0 をx0に加えた値が解を
与えるならば
Is given. Some initial value x 0
, If the value obtained by adding a certain amount of variation δx 0 to x 0 gives a solution

【0015】 [0015]

【0016】である。そして、F(x)の微係数をF′
(x0 )として、F(x0 +δx0 )をδx0 について
一次のテイラー展開を行うと、
## EQU1 ## Then, the derivative of F (x) is given by F '
By performing a first-order Taylor expansion of F (x 0 + δx 0 ) with respect to δx 0 as (x 0 ),

【0017】 [0017]

【0018】となる。そこで今度は、## EQU1 ## So this time,

【0019】 [0019]

【0020】とおいて、x1 について同様の計算を行
う。これを順次繰り返してi回目の計算でのδxi が、
適当な微小量εよりも小さくなったならば(これを“収
束した”と言い、この判定を“収束判定”、微小量εを
“収束条件”と言う)、その時のxi が方程式(22)
の解である。処理の流れは図12の手順となる。また、
図13はこの手順を模式的に表したものである。一次元
の場合では、図13のように、接線とx軸との交点を次
回のxの値としながら、解へ近付いて行く。与えられた
初期値が解に近ければ近いほど、解を得るのに必要な反
復回数が少なくて済み、解を得るまでの計算時間が短
い。すなわち、解により近い初期値ほど、より良い初期
値である。以上がニュートン法の手法である。
Then, the same calculation is performed for x 1 . This is sequentially repeated δx i at the i-th calculation is,
If it becomes smaller than the appropriate minute amount ε (this is called “converged”, this judgment is called “convergence judgment”, and the minute amount ε is called “convergence condition”), x i at that time is expressed by the equation (22) )
Is the solution. The processing flow is the procedure shown in FIG. Also,
FIG. 13 schematically shows this procedure. In the one-dimensional case, as shown in FIG. 13, the solution approaches the solution while setting the intersection of the tangent and the x-axis as the next value of x. The closer the given initial value is to the solution, the less the number of iterations required to obtain the solution, and the shorter the computation time required to obtain the solution. That is, an initial value closer to the solution is a better initial value. The above is the Newton method.

【0021】前述のニュートン法の説明においては、1
個の変数の方程式の場合であったが、デバイスシミュレ
ーションにおいては、図14のように、解析領域全体に
メッシュを生成し、メッシュ点上の変数について方程式
を設定する。すなわち、ポテンシャル、電子密度、正孔
密度がメッシュ点数Nの数だけ変数として表れるため、
3N個の連立方程式を解くことになる。前述の電荷保存
式、電子電流連続式、正孔電流連続式を、右辺の項を移
行した形で、次式のように表す。
In the above description of the Newton method, 1
In the device simulation, a mesh is generated in the entire analysis region, and an equation is set for variables on mesh points, as shown in FIG. That is, since the potential, the electron density, and the hole density are expressed as variables by the number of mesh points N,
3N simultaneous equations will be solved. The above-described charge conservation equation, electron current continuation equation, and hole current continuation equation are expressed as the following equations, with the terms on the right-hand side shifted.

【0022】 [0022]

【0023】上式のψ,n,pはそれぞれポテンシャ
ル、電子密度、正孔密度を表し、また、それぞれN個の
変数を表す。この場合、電荷保存式、電子電流保存式、
正孔電流保存式を同時に解くカップル法(結合法)と、
電荷保存式、電子電流保存式、正孔電流保存式を別々に
解くガンメル法(非結合法、または、デカップル法)と
がある。カップル法の手順を図15に、ガンメル法の手
順を図16に示す。図15では、xによって、ψ,n,
p全てを表している。カップル法は少ない反復回数で解
を得ることが可能であるが、良い初期値を与えて計算し
ないと収束しないことがある。ガンメル法は、初期値依
存性は強くないが、反復回数を多く必要とする。一回の
反復にかかる計算時間はガンメル法の方がカップル法よ
りも短いが、反復回数はカップル法の方がガンメル法よ
りも少なくて済むため、解を得るまでにかかる全体の計
算時間は、カップル法の方が短い。そのため、良い初期
値さえ与えることが出来れば、カップル法によって、短
い計算時間で半導体デバイスの解析を行うことができ
る。すなわち、より良い初期値を設定することが重要と
なる。 Edwards et al.の方法 初期値設定の従来技術として、Edwards et
al.の手法がある(S.P.Edwards,A.
M.Howland and P.J.Mole,NA
SECODE IV,p.272,1985.)。この
手法では、今回解析するバイアス条件を電子と正孔の擬
フェルミポテンシャルの境界条件として、前回バイアス
条件で得られた擬フェルミポテンシャル、電子密度、正
孔密度を用いた電子電流、正孔電流の発散の式の値が保
存するように、擬フェルミポテンシャルの変動量推定値
を決定し、それから、ポテンシャルの初期値を得てい
る。
Ψ, n, and p in the above equation represent potential, electron density, and hole density, respectively, and represent N variables, respectively. In this case, the charge storage type, the electron current storage type,
Couple method (coupling method) that solves the hole current conservation equation at the same time,
There are the Gummel method (non-coupling method or decoupling method) that separately solves the charge conservation method, electron current conservation method, and hole current conservation method. FIG. 15 shows the procedure of the couple method, and FIG. 16 shows the procedure of the Gummel method. In FIG. 15, x, n,
p represents all. The couple method can obtain a solution with a small number of iterations, but may not converge unless it is calculated with a good initial value. The Gummel method is not strongly dependent on the initial value, but requires a large number of iterations. The calculation time for one iteration is shorter in the Gummel method than in the Couple method, but the number of iterations is smaller in the Couple method than in the Gummel method, so the total calculation time to obtain a solution is The couple method is shorter. Therefore, as long as a good initial value can be given, analysis of a semiconductor device can be performed in a short calculation time by the couple method. That is, it is important to set a better initial value. Edwards et al. As a conventional technique for setting an initial value, Edwards et
al. (SP Edwards, A. et al.).
M. Howland and P.M. J. Mole, NA
SECODE IV, p. 272, 1985. ). In this method, the bias condition analyzed this time is set as the boundary condition between the pseudo-Fermi potential of electrons and holes, and the electron current and hole current using the pseudo-Fermi potential, electron density, and hole density obtained under the previous bias conditions are used. The estimated value of the fluctuation of the pseudo-Fermi potential is determined so that the value of the divergence equation is preserved, and the initial value of the potential is obtained from the estimated value.

【0024】具体的には、まず、電子電流連続式、正孔
電流連続式のdivの変化をゼロにする式を解く。
Specifically, first, the equations for making the change in div of the continuous electron current type and the continuous hole current type zero are solved.

【0025】 [0025]

【0026】ここで、δψn ,δψp はそれぞれ、電子
擬フェルミポテンシャル、正孔擬フェルミポテンシャル
の変動量である。これらから、電子擬フェルミポテンシ
ャルψn と正孔擬フェルミポテンシャルψp の推定値を
得る。
Here, δψ n and δψ p are fluctuation amounts of the electron pseudo-Fermi potential and the hole pseudo-Fermi potential, respectively. These, obtain an estimate of the electron quasi Fermi potential [psi n and Seiana擬Fermi potential [psi p.

【0027】 [0027]

【0028】最後に、ポテンシャルの初期値は、多数キ
ャリアのキャリア密度を前回バイアス条件の解の値から
変化させない様に決定する。
Finally, the initial value of the potential is determined so that the carrier density of majority carriers is not changed from the value of the solution of the previous bias condition.

【0029】 [0029]

【0030】n0 :真性キャリア密度 この手法では、式(30)、式(31)の係数μn
n、μp ・pのオーダーの違いが大きいため、数値計算
的に高い精度で計算することが難しいという問題点があ
る。
N 0 : Intrinsic carrier density In this method, the coefficient μ n · of the equations (30) and (31) is used.
Since there is a large difference in the order of n and μ p · p, there is a problem that it is difficult to calculate with high precision numerically.

【0031】[0031]

【発明が解決しようとする課題】前述したように、従来
技術では、初期値を得るための電子擬フェルミポテンシ
ャル変動量、正孔擬フェルミポテンシャル変動量につい
ての方程式の係数が、電子密度、正孔密度を因子として
持つ為に、オーダーの変化が大きく、数値計算的に精度
よく計算することが困難であるという問題がある。ま
た、この従来技術では、N個のポテンシャル初期値を得
る為に、2N個の電子擬フェルミポテンシャル変動量、
正孔擬フェルミポテンシャル変動量を必要とするので、
2N個の方程式を解かなければならず、計算量が大きい
という問題がある。
As described above, in the prior art, the coefficients of the equations for the electron pseudo-Fermi potential variation and the hole pseudo-Fermi potential variation for obtaining the initial value are determined by the electron density and the hole. Since the density is used as a factor, there is a problem that a change in the order is large and it is difficult to calculate numerically with high accuracy. Further, in this conventional technique, in order to obtain N potential initial values, 2N electron pseudo Fermi potential fluctuation amounts,
Since a hole pseudo-Fermi potential variation is required,
There is a problem that 2N equations have to be solved and the amount of calculation is large.

【0032】[0032]

【課題を解決するための手段】上述した問題点を解決す
るため、本発明の初期値推定方法では、電界強度の逆数
を用いた係数で重み付けをした、ポテンシャル変動量に
ついてのラプラス方程式
In order to solve the above-mentioned problems, the initial value estimating method according to the present invention employs a Laplace equation for the amount of potential fluctuation, weighted by a coefficient using the reciprocal of the electric field strength.

【0033】 [0033]

【0034】δψ :ポテンシャル変動量。 ψi :前回バイアス条件時解析結果のポテンシャル。 ψi+1 :今回解析時のポテンシャルの初期値。 Ε :電界強度。 cs0 :デバイス構造を特徴付ける長さの最大値の目
安。 cs1 :デバイス構造を特徴付ける長さの最小値の目
安。 cf0 :電界強度の最大値の目安。 cf1 :電界強度の最小値の目安。 c0 :正の定数 を解いて、ポテンシャル初期値を得る。
Δψ: Potential fluctuation amount. ψ i : The potential of the analysis result under the previous bias condition. ψ i + 1 : Initial value of potential at the time of this analysis. Ε: Electric field strength. c s0 : a measure of the maximum length characterizing the device structure. c s1 : A measure of the minimum length that characterizes the device structure. c f0 : a measure of the maximum value of the electric field strength. c f1 : Estimated minimum value of electric field strength. c 0 : Solving a positive constant to obtain an initial potential value.

【0035】また、本発明によればコンピュータによる
半導体デバイスの過渡解析の数値解析において、バイア
ス条件更新時の初期値推定について、前記電界強度の逆
数を用いた係数に加えて、前々回解析時刻と前回解析時
刻との間のポテンシャル変化量に対して一様増加な関数
によって重み付けされた係数を有する、ポテンシャル変
動量についてのラプラス方程式
Further, according to the present invention, in the numerical analysis of the transient analysis of the semiconductor device by the computer, the estimation of the initial value at the time of updating the bias condition is performed in addition to the coefficient using the reciprocal of the electric field intensity, and the analysis time before the last analysis Laplace's equation for potential variation, with coefficients weighted by a function that is uniformly increasing with respect to potential variation between analysis time

【0036】 [0036]

【0037】δψi :推定ポテンシャル変動量。Δψ i : estimated potential fluctuation amount.

【0038】ψi+1 :今回解析時刻についての推定ポテ
ンシャル。
Ψ i + 1 : Estimated potential for the current analysis time.

【0039】ψi :前回解析時刻ポテンシャル。Ψ i : potential at the time of previous analysis.

【0040】ψi-1 :前々回解析時刻ポテンシャル。Ψ i-1 : potential before analysis time

【0041】δti :前回解析時刻と今回解析時刻との
間の時刻間隔。
Δt i : Time interval between previous analysis time and current analysis time.

【0042】CR :正の定数。C R : a positive constant.

【0043】PR :定数。P R : constant.

【0044】cs0 :デバイス構造を特徴付ける長さの
最大値の目安。
C s0 : a measure of the maximum length characterizing the device structure.

【0045】cs1 :デバイス構造を特徴付ける長さの
最小値の目安。
C s1 : A measure of the minimum length characterizing the device structure.

【0046】cf0 :電界強度の最大値の目安。C f0 : a measure of the maximum value of the electric field strength.

【0047】cf1 :電界強度の最小値の目安。C f1 : Estimated minimum value of electric field strength.

【0048】c0 :正の定数 を解き、ポテンシャルの初期値推定を行う手順を有する
デバイスシミュレーション方法を得る。
C 0 : A positive constant is solved to obtain a device simulation method having a procedure for estimating the initial value of the potential.

【0049】[0049]

【実施例】本発明の第1の実施例について図面を参照し
て説明する。 本発明の解くべ方程式の導出 一連の印加バイアス条件を解析している途中を考える
と、i番目のバイアス条件を解析後、i+1番目のバイ
アス条件が今回の解析であるとすると、前回のバイアス
では次の電荷保存式が成立している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the drawings. Derivation of Solving Equation of the Present Invention Considering that a series of applied bias conditions are being analyzed, after analyzing the i-th bias condition and assuming that the (i + 1) -th bias condition is the current analysis, in the previous bias, The following charge conservation equation holds.

【0050】 [0050]

【0051】D:電束密度 ρ:電荷密度 ε:誘電率 Ε:電界 ポテンシャル変動量をδψi として、今回のバイアスの
ポテンシャルをψi+1 =ψ+δψi と表す。ここで、キ
ャリア(電子と正孔)の再分布を考えずに(電荷密度ρ
の変動を考えずに(ρi+1 =ρi ))、すなわち電子電
流保存式と正孔電流保存式を考慮せずに、電荷保存式だ
けを成立させると、
[0051] D: electric flux density [rho: charge density epsilon: dielectric constant E: as [Delta] [phi] i the field potential variation, representing the potential of this bias and ψ i + 1 = ψ + δψ i. Here, without considering the redistribution of carriers (electrons and holes) (charge density ρ
i +1 = ρ i )), that is, without considering the electron current conservation equation and the hole current conservation equation, only the charge conservation equation holds,

【0052】 [0052]

【0053】という式を書くことができる。これら両式
の辺々を引き算すると、
The following equation can be written. Subtracting these two equations gives

【0054】 [0054]

【0055】というラプラス方程式が得られる。このラ
プラス方程式(47)を解いて得られるδψi は、キャ
リアの再分布を考えないという仮定の下での、近似的な
ポテンシャル変動量と見做すことが出来る。しかし、キ
ャリアの再分布を考えないということで、かなり粗い近
似である。
The Laplace equation is obtained. Δψ i obtained by solving the Laplace equation (47) can be regarded as an approximate potential fluctuation amount on the assumption that carrier redistribution is not considered. However, the fact that carrier redistribution is not considered is a rather rough approximation.

【0056】一般に、PN接合領域では、電子と正孔が
対消滅してキャリア密度が低く、不純物イオンの電荷に
よってポテンシャルの傾きが急で、電界が高くなってお
り、周囲の領域よりも抵抗が高い。そのため、印加され
たバイアスによるポテンシャルの変動は、PN接合領域
により多く伝播する。すなわち、ラプラス方程式(4
7)において、電界が高い領域では、見掛け上、誘電率
が小さくなっているものと見做すことが出来る。それゆ
え、ラプラス方程式(47)において、電界が高い領域
だけ係数を小さくしてやれば、その領域により多くのポ
テンシャル変動量を伝播させることができ、キャリア再
分布を考慮したものと見做すことができる。すなわち、
電界強度の逆数に相当するような係数を与えることで、
より良い近似のポテンシャル変動推定値が得られ、より
良いポテンシャル初期値が得られる。
Generally, in the PN junction region, electrons and holes are annihilated and the carrier density is low, the potential gradient is steep due to the charge of the impurity ions, the electric field is high, and the resistance is higher than that of the surrounding region. high. Therefore, the fluctuation of the potential due to the applied bias propagates more to the PN junction region. That is, the Laplace equation (4
In 7), in the region where the electric field is high, it can be considered that the dielectric constant is apparently small. Therefore, in the Laplace equation (47), if the coefficient is reduced only in a region where the electric field is high, a larger amount of potential fluctuation can be propagated to that region, and it can be considered that carrier redistribution is considered. . That is,
By giving a coefficient that corresponds to the reciprocal of the electric field strength,
A better approximation potential fluctuation estimate is obtained, and a better potential initial value is obtained.

【0057】このとき、解くべきラプラス方程式は、求
めるポテンシャル初期値の数と同じ、N個だけで済むた
め、従来手法が2N個の方程式を解かねばならないのに
対して、初期値の計算時間の短縮が期待できる。
At this time, the number of Laplace equations to be solved is N, which is the same as the number of potential initial values to be solved. Therefore, while the conventional method has to solve 2N equations, the calculation time for the initial values is longer. Can be shortened.

【0058】このような論拠によって、本発明では、具
体的に、以下のような、電界強度の逆数を用いた係数に
よって重み付けした、ポテンシャル変動量についてのラ
プラス方程式を計算する。
Based on the above arguments, the present invention specifically calculates the following Laplace equation for the amount of potential fluctuation, weighted by a coefficient using the reciprocal of the electric field strength.

【0059】 [0059]

【0060】δψ :ポテンシャル変動量。 ψi :前回バイアス条件時解析結果のポテンシャル。 ψi+1 :今回解析時のポテンシャルの初期値。 Ε :電界強度。 cs0 :デバイス構造を特徴付ける長さの最大値の目
安。 cs1 :デバイス構造を特徴付ける長さの最小値の目
安。 cf0 :電界強度の最大値の目安。 cf1 :電界強度の最小値の目安。 c0 :正の定数 上式で、定数c0 は、電界強度がゼロのとき(Ε=
0)、分母がゼロになって、計算不能にならないため
の、正の定数であって、数値計算的に割り算できる大き
さの適当な値を設定する。定数cf1は、電解強度Εの規
格化定数の役割を持ち、係数ωのオーダーを調節する。
定数cs0と定数cs1の比(cs0/cs1)は、数値計算に
現れるデバイス構造に関連した長さの量の最大変動比に
相当する量であり、これもまた、係数ωのオーダーを調
節する。定数cf0と定数cf1との比(cf0/cf1)は、
電解強度の最大変動比に相当する量である。長さの量の
最大変動比に相当する量と電解強度の最大変動比に相当
する量との対数比(ln(cs0/cs1)/ln(cf0
f1))によって、電解強度変動と係数ωの変動との結
合の強さを調節している。
Δψ: Potential fluctuation amount. ψ i : The potential of the analysis result under the previous bias condition. ψ i + 1 : Initial value of potential at the time of this analysis. Ε: Electric field strength. c s0 : a measure of the maximum length characterizing the device structure. c s1 : A measure of the minimum length that characterizes the device structure. c f0 : a measure of the maximum value of the electric field strength. c f1 : Estimated minimum value of electric field strength. c 0 : Positive constant In the above equation, the constant c 0 is obtained when the electric field strength is zero (Ε =
0) Set an appropriate value that is a positive constant and large enough to be numerically divided so that the denominator does not become zero and calculation becomes impossible. The constant c f1 has a role of a normalization constant of the electrolytic strength Ε, and adjusts the order of the coefficient ω.
The ratio of the constant c s0 to the constant c s1 (c s0 / c s1 ) is a quantity corresponding to the maximum variation ratio of the length quantity related to the device structure appearing in the numerical calculation, which is also in the order of the coefficient ω. Adjust The ratio between the constant c f0 and the constant c f1 (c f0 / c f1 ) is
This is an amount corresponding to the maximum fluctuation ratio of the electrolytic strength. The logarithmic ratio (ln ( cs0 / cs1 ) / ln ( cf0 /) of the amount corresponding to the maximum fluctuation ratio of the length amount to the maximum fluctuation ratio of the electrolytic strength.
c f1 )) adjusts the strength of the coupling between the variation in the electrolytic strength and the variation in the coefficient ω.

【0061】これらの定数について、本実施例1、およ
び実施例2においては、以下の様な値を設定した。
For these constants, the following values were set in the first and second embodiments.

【0062】cs0:1.0E+4 cs1:1.0 cf0:1.0E+6 cf1:1.0 c0 :1.0 このラプラス方程式の係数は、従来手法と異なり、大き
なオーダーの変動をするキャリア密度のような因子を含
んでいないため、数値計算的な困難を生じない。
[0062] c s 0: 1.0E + 4 c s1: 1.0 c f0: 1.0E + 6 c f1: 1.0 c 0: 1.0 coefficient of the Laplace equation, unlike the conventional method, the variation of the large order Since it does not include a factor such as carrier density, the calculation does not cause difficulties in numerical calculation.

【0063】本発明の具体的な処理の手順 本発明におけるデバイスシミュレーションの手順を図1
に示す。
FIG. 1 shows a device simulation procedure according to the present invention.
Shown in

【0064】図1の処理13において、前述の電解強度
の逆数による係数で重み付けしたラプラス方程式(式
(48)〜式(52))を解いて、ポテンシャル初期値
を得る。また、キャリア密度(電子密度、正孔密度)に
ついては、前回の解析結果を今回の初期値として設定す
る。設定された初期値を用いて、図1(a)の処理4に
おいて、前述のカップル法(図15)によって、電荷保
存式、電子電流連続式、正孔電流連続式を解く。処理5
の分岐によって、指定されたバイアス条件の数だけ解析
を反復する。
In the process 13 in FIG. 1, the Laplace equation (Equations (48) to (52)) weighted by the coefficient based on the reciprocal of the electrolytic strength is solved to obtain an initial potential value. For the carrier density (electron density, hole density), the previous analysis result is set as the current initial value. Using the set initial values, in the process 4 of FIG. 1A, the charge conserving type, the electron current continuous type, and the hole current continuous type are solved by the above-described couple method (FIG. 15). Processing 5
The analysis is repeated as many times as the number of the specified bias conditions.

【0065】この手順をN型MOSFETデバイス構造
に対して適用した場合の、解析例を説明する。対象のN
型MOSFETのデバイス構造を図2に示す。PN接合
を破線(25,26)で表している。ゲート界面下の横
方向の不純物分布を図3に示す。黒四角印■・実線(d
onorと記述されているもの)がドナー、白四角印□
・点線(acceptorと記述されているもの)がア
クセプタを表す。解析メッシュを図4に示す。メッシュ
点数は1475点である。本発明の手法をこのデバイス
構造に適用した結果のポテンシャル初期値と、ポテンシ
ャル解析結果とを、ゲート界面下の水平方向について図
5に示す。これは、ゲート電極(図2の22)に1.0
V、ドレイン電極(図2の23)に0.5V、ソース電
極(図2の21)と基板電極(図2の24)とに0.0
Vのバイアス条件を前回解析バイアス条件として、今回
バイアス条件は、ドレインバイアスだけが前回バイアス
条件よりも0.1V増加した状況である。黒四角印■・
実線(Resultと記述されているもの)で示されて
いるものが今回バイアス条件の解析結果であり、白四角
印□・点線(Estimate(proposed m
ethod)と記述されているものが本発明の手法によ
るポテンシャル初期値であり、白丸印○・破線(Est
imate(Edwards et al.)と記述さ
れているもの)で示されているものが前述の従来手法に
よるポテンシャル初期値である。
An analysis example when this procedure is applied to an N-type MOSFET device structure will be described. Target N
FIG. 2 shows a device structure of the MOSFET. The PN junction is indicated by a broken line (25, 26). FIG. 3 shows the impurity distribution in the lateral direction below the gate interface. Black square ■, solid line (d
onor) is a donor, white square □
A dotted line (denoted as acceptor) represents an acceptor. FIG. 4 shows the analysis mesh. The number of mesh points is 1475. FIG. 5 shows a potential initial value and a potential analysis result as a result of applying the method of the present invention to this device structure in the horizontal direction below the gate interface. This is because the gate electrode (22 in FIG. 2)
V, 0.5 V for the drain electrode (23 in FIG. 2) and 0.0 for the source electrode (21 in FIG. 2) and the substrate electrode (24 in FIG. 2).
The bias condition of V is set as the previous analysis bias condition, and the current bias condition is a condition in which only the drain bias is increased by 0.1 V from the previous bias condition. Black square ■
What is indicated by a solid line (described as Result) is the analysis result of the bias condition this time, and a white square □ and a dotted line (Estimate (proposed m)
What is described as (ethod) is the potential initial value according to the method of the present invention.
What is indicated by “imate” (described as Edwards et al.) is the potential initial value according to the above-described conventional method.

【0066】図5で示されているように、本発明の手法
によるポテンシャル初期値の方が、従来手法によるポテ
ンシャルの初期値よりも、解析結果により近い値を与え
ている。すなわち、本発明の手法によるポテンシャル初
期値はより良い初期値となっている。
As shown in FIG. 5, the potential initial value according to the method of the present invention gives a value closer to the analysis result than the potential initial value according to the conventional method. That is, the potential initial value according to the method of the present invention is a better initial value.

【0067】実際に、本発明の手法、従来手法、それぞ
れの初期値を与えた場合に、解を得るまでに必要な反復
回数は、収束条件を1.0E−6として、本発明の手法
が4回、従来手法が5回であり、本発明の手法による初
期値の方が、より少ない反復回数で解を得ることができ
る。
In practice, the number of iterations required to obtain a solution when the initial value of each of the method of the present invention and the conventional method is given, the convergence condition is set to 1.0E-6, and the method of the present invention is Four times and five times in the conventional method, the initial value by the method of the present invention can obtain a solution with a smaller number of iterations.

【0068】また、この場合の初期値を得るための計算
時間についても、33MIPSのCPUを搭載した計算
機において、本発明の手法が4.35E−3秒、従来手
法が6.23E−3秒であり、本発明の手法の方が高速
である。
The calculation time for obtaining the initial value in this case is also 4.35E-3 seconds for the method of the present invention and 6.23E-3 seconds for the conventional method in a computer equipped with a 33MIPS CPU. Yes, the method of the present invention is faster.

【0069】次に、本発明の第2の実施例の手法をNP
N型バイポーラトランジスタ構造に適用した場合を図を
用いて説明する。
Next, the method according to the second embodiment of the present invention is described as NP
A case where the present invention is applied to an N-type bipolar transistor structure will be described with reference to the drawings.

【0070】図6にこの例のバイポーラトランジスタ構
造を示す。61と63がベース電極、62がエミッタ電
極、64がコレクタ電極、65が基板電極を表す。PN
接合を破線(66,67)で表している。図7に、エミ
ッタ電極下の深さ方向の不純物分布を示す。黒四角印■
・実線(donorと記述されてるもの)がドナー、白
四角印□・点線(acceptorと記述されているも
の)がアクセプタを表す。図8に、この例における解析
メッシュを示す。メッシュ点数は1495点である。本
発明の手法をこのバイポーラトランジスタ構造に適用し
た結果得られたポテンシャル初期値と、従来手法による
ポテンシャル初期値と、解析結果のポテンシャル値と
を、エミッタ電極下の深さ方向について、図9に示す。
これは、ベース電極(図6の61,63)に0.8V、
コレクタ電極(図6の64)に1.0V、エミッタ電極
(図6の62)と基板電極(図6の65)とに0.0V
のバイアス条件を前回解析バイアスとして、今回バイア
ス条件はベースバイアスだけが前回バイアス条件よりも
0.02V増加した状況である。黒四角印■・実線(R
esultと記述されているもの)で示されているもの
が今回バイアス条件の解析結果であり、白四角印□・点
線(Estimate(proposedmetho
d)と記述されているもの)で示されているものが本発
明の手法によるポテンシャル初期値であり、白丸印○・
破線(Estimate(Edwards et a
l.)と記述されているもので示されているものが前述
の従来手法によるポテンシャル初期値である。
FIG. 6 shows a bipolar transistor structure of this example. 61 and 63 are base electrodes, 62 is an emitter electrode, 64 is a collector electrode, and 65 is a substrate electrode. PN
The junction is represented by a dashed line (66, 67). FIG. 7 shows the impurity distribution in the depth direction below the emitter electrode. Black square mark ■
A solid line (one described as donor) represents a donor, and a white square □ represents a dotted line (one described as acceptor). FIG. 8 shows an analysis mesh in this example. The number of mesh points is 1495. FIG. 9 shows the potential initial value obtained as a result of applying the method of the present invention to this bipolar transistor structure, the potential initial value obtained by the conventional method, and the potential value of the analysis result in the depth direction below the emitter electrode. .
This means that 0.8V is applied to the base electrode (61, 63 in FIG. 6).
1.0 V is applied to the collector electrode (64 in FIG. 6) and 0.0V is applied to the emitter electrode (62 in FIG. 6) and the substrate electrode (65 in FIG. 6).
In this bias condition, only the base bias is increased by 0.02 V from the previous bias condition. Black square mark ■, solid line (R
The result indicated by the current bias condition is indicated by a white square □ and a dotted line (estimate (proposedmetho)).
Those described in d) are potential initial values according to the method of the present invention, and are indicated by white circles.
A broken line (Estimate (Edwards et a
l. ) Are potential initial values according to the above-described conventional method.

【0071】図9で示されているように、本発明の手法
によるポテンシャル初期値の方が、従来手法によるポテ
ンシャル初期値よりも、解析結果により近い値を与えて
いる。すなわち、本発明の手法によるポテンシャル初期
値はより良い初期値となっている。
As shown in FIG. 9, the potential initial value according to the method of the present invention gives a value closer to the analysis result than the potential initial value according to the conventional method. That is, the potential initial value according to the method of the present invention is a better initial value.

【0072】実際に、本発明の手法、従来手法、それぞ
れの初期値を与えた場合に、解を得るまでに必要な反復
回数は、収束条件を1.0E−12として、本発明の手
法が5回、従来手法が6回であり、本発明の手法による
初期値の方が、より少ない反復回数で解を得ることがで
きる。
Actually, when the initial value of each of the method of the present invention and the conventional method is given, the number of iterations required to obtain a solution is determined by setting the convergence condition to 1.0E-12 and using the method of the present invention. The number of times is five and the number of conventional methods is six, and the initial value according to the method of the present invention can obtain a solution with a smaller number of iterations.

【0073】また、この場合の初期値を得るための計算
時間についても、33MIPSのCPUを搭載した計算
機において、本発明の手法が5.26E−3秒、従来手
法が5.29E−3秒であり、本発明の手法の方がわず
かであるが、高速である。
The calculation time for obtaining the initial value in this case is also 5.26E-3 seconds for the method of the present invention and 5.29E-3 seconds for the conventional method in a computer equipped with a 33 MIPS CPU. Yes, the technique of the present invention is slightly, but faster.

【0074】次に本発明の第3の実施例について図面を
参照して説明する。
Next, a third embodiment of the present invention will be described with reference to the drawings.

【0075】本実施例は過渡解析の場合に関する本発明
の請求項2に係るものである。
This embodiment is directed to claim 2 of the present invention relating to the case of transient analysis.

【0076】一般に過渡解析の場合には、デバイスシミ
ュレーションの基本方程式にキャリアの時間偏微分項d
n/dt,dp/dtが付加された式が解析される。そ
して、過渡解析ではキャリアが時間変化することによっ
て発生する変位電流が現れる。このよえな過渡解析時の
初期値推定においては、変位電流を考慮する事により、
さらにより良い初期値を得る事が出来る。本発明の請求
項2の手法では、ポテンシャルの時間変化が大きい領域
の変位電流の影響も大きいとして、変位電流が大きい領
域では見掛け上の抵抗が小さくなるものとみなし、ラプ
ラス方程式における見掛け上の誘電率が小さくなってい
るものと考える。すなわち、前述の本発明の請求項1の
手法に加えて、ポテンシャルの時間変化の大きい領域に
ついてもポテンシャル変動量を伝播させることによっ
て、変位電流の影響を考慮する。具体的には以下に示す
ような、請求項1の電界強度の逆数を用いた係数ωに加
えて、前々回解析時刻と前回解析時刻との間のポテンシ
ャル変化量に対して一様増加な関数によって重み付けさ
れた係数Rを有する、ポテンシャル変動量についてのラ
プラス方程式を計算する。
In general, in the case of the transient analysis, the basic equation of the device simulation includes the time partial differential term d of the carrier.
The expression to which n / dt and dp / dt are added is analyzed. Then, in the transient analysis, a displacement current generated due to the time change of the carrier appears. In estimating the initial value during such transient analysis, by considering the displacement current,
Even better initial values can be obtained. According to the method of claim 2 of the present invention, it is assumed that the effect of the displacement current is large in the region where the potential change over time is large, and it is considered that the apparent resistance becomes small in the region where the displacement current is large, and the apparent dielectric constant in the Laplace equation is reduced. We think that the rate has become smaller. That is, in addition to the above-described method of the first aspect of the present invention, the influence of the displacement current is taken into consideration by transmitting the amount of potential fluctuation even in a region where the potential changes over time. Specifically, in addition to the coefficient ω using the reciprocal of the electric field strength of claim 1 as shown below, a function that is uniformly increased with respect to the potential change amount between the analysis time before the previous analysis and the analysis time before the previous analysis is used. Compute the Laplace equation for the amount of potential variation with the weighted coefficient R.

【0077】 [0077]

【0078】δψi :推定ポテンシャル変動量。Δψ i : estimated potential fluctuation amount.

【0079】ψi+1 :今回解析時刻についての推定ポテ
ンシャル。
Ψ i + 1 : Estimated potential for the current analysis time.

【0080】ψi :前回解析時刻ポテンシャル。Ψ i : potential at the time of the previous analysis.

【0081】ψi-1 :前々回解析時刻ポテンシャル。Ψ i-1 : the analysis time potential two times before.

【0082】δti :前回解析時刻と今回解析時刻との
間の時刻間隔。
Δt i : Time interval between previous analysis time and current analysis time.

【0083】CR :正の定数。C R : a positive constant.

【0084】PR :定数。P R : constant.

【0085】cs0 :デバイス構造を特徴付ける長さの
最大値の目安。
C s0 : a measure of the maximum value of the length characterizing the device structure.

【0086】cs1 :デバイス構造を特徴付ける長さの
最小値の目安。
C s1 : Estimate of the minimum length characterizing the device structure.

【0087】cf0 :電界強度の最大値の目安。C f0 : a measure of the maximum value of the electric field strength.

【0088】cf1 :電界強度の最小値の目安。C f1 : Estimated minimum value of electric field strength.

【0089】c0 :正の定数。 上式で、定数CR は、ポテンシャル時間変化に関する係
数Rと電界強度に関する係数ωとの重みの割合を決める
定数である。定数PR は、ポテンシャル時間変化と係数
Rの変動との結合の強さを調節している。また、定数C
0 は、電界強度がゼロのとき(E=0)、分母がゼロに
なって、計算不能にならないための、正の定数であっ
て、数値計算的に割り算できる大きさの適当な値を設定
する。定数cf1は、電界強度Eの規格化定数の役割を持
ち、係数ωのオーダーを調節する。定数cs0定数cs1
比(cs0/cs1)は、数値計算に現れるデバイス構造に
関連した長さの量の最大変動比に相当する量であり、こ
れもまた、係数ωのオーダーを調節する。定数cf0と定
数cf1との比(cf0/cf1)は、電界強度の最大変動比
に相当する量である。長さの量の最大変動比に相当する
量と電界強度の最大変動比に相当する量との対数比(l
n(cs0/cs1)/ln(cf0/cf1))によって、電
界強度変動と係数ωの変動との結合の強さを調節してい
る。
C 0 : a positive constant. In the above equation, the constant C R is a constant that determines the weight ratio of the coefficient R relating to the potential time change and the coefficient ω relating to the electric field strength. Constant P R is to adjust the strength of the coupling between the variation of the potential time variation and the coefficient R. Also, the constant C
0 is a positive constant for preventing the calculation from being impossible due to the denominator being zero when the electric field strength is zero (E = 0), and sets an appropriate value that can be numerically divided. I do. The constant c f1 serves as a normalization constant for the electric field strength E, and adjusts the order of the coefficient ω. The ratio of the constant c s0 and the constant c s1 (c s0 / c s1 ) is an amount corresponding to the maximum variation ratio of the amount of length related to the device structure appearing in the numerical calculation, which also has the order of the coefficient ω. Adjust. The ratio of the constant c f0 and the constant c f1 (c f0 / c f1 ) is an amount corresponding to the maximum fluctuation ratio of the electric field intensity. The logarithmic ratio (l) between the amount corresponding to the maximum variation ratio of the length amount and the amount corresponding to the maximum variation ratio of the electric field intensity
n (c s0 / c s1 ) / ln (c f0 / c f1 )) adjusts the strength of the coupling between the electric field intensity fluctuation and the coefficient ω fluctuation.

【0090】これらの定数について、本実施例3、およ
び実施例4においては、以下の様な値を設定した。
For these constants, in the third embodiment and the fourth embodiment, the following values are set.

【0091】 CR :0.1・ωmax /|ψi −ψi-1 max R :0.5 cs0:1.0E+4 cs1:1.0 cf0:1.0E−6 cf1:1.0 c0 :1.0 このラプラス方程式の係数も、本発明の請求項1の手法
と同様に、従来手法と異なり、大きなオーダーの変動を
するキャリア密度のような因子を含んでいないため、数
値的困難を生じない。 本発明の具体的の処理の手段 本発明における過渡解析時のデバイスシミュレーション
の手順を図1(b)に示す。
CR: 0.1 ・ ωmax/ | ψi−ψi-1|max  PR: 0.5 cs0: 1.0E + 4 cs1: 1.0 cf0: 1.0E-6 cf1: 1.0 c0: 1.0 The coefficient of the Laplace equation is also calculated according to the method of claim 1 of the present invention.
Similar to the conventional method, large order fluctuations
Does not include factors such as carrier density
There is no value difficulty. Specific processing means of the present invention Device simulation at the time of transient analysis in the present invention
1 (b) is shown.

【0092】図1(b)の処理9において、前述のポテ
ンシャル時間変化による係数と電界強度の逆数による係
数で重み付けしたラプラス方程式(式(53)〜式(5
8))を解いて、ポテンシャル初期値を得る。また、キ
ャリア密度(電子密度、正孔密度)については、前回の
解析結果を今回の初期値として設定する。設定された初
期値を用いて、図1(b)の処理10において、前述の
カップル法(図15)によって、電荷保存式、電子電流
連続式、正孔電流連続式を解く。処理11の分岐によっ
て、指定された解析時刻のバイアス条件の数だけ解析を
反復する。
In process 9 in FIG. 1B, the Laplace equation (Equations (53) to (5)) weighted by the coefficient based on the potential time change and the coefficient based on the reciprocal of the electric field strength is used.
8)) to obtain the potential initial value. For the carrier density (electron density, hole density), the previous analysis result is set as the current initial value. Using the set initial values, in the process 10 of FIG. 1B, the charge conserving equation, the electron current continuous equation, and the hole current continuous equation are solved by the above-described couple method (FIG. 15). By the branch of the process 11, the analysis is repeated by the number of the bias conditions at the specified analysis time.

【0093】この手順をN型MOSFETデバイス構造
に対して適用した場合の、過渡解析の解析例を説明す
る。対象のN型MOSFETのデバイス構造を図2に示
す。PN接合を破線(25,26)で現している。ゲー
ト界面下の横方向の不純物分布を図3に示す。黒四角印
■・実践(donorと記述されているもの)がドナ
ー、白四角印□・点線(acceptorと記述されて
いるもの)がアクセプタを現す。解析メッシュを図4に
示す。メッシュ点数は1475点である。本発明の請求
項2の手法をこのデバイス構造の過渡解析に適用した結
果のポテンシャル初期値と、ポテンシャル解析結果と
を、ゲート界面下の水平方向について図10に示す。こ
の図は、ゲート電極(図2の22)を2.0V、ソース
電極(図2の21)と基板電極(図2の24)とを0.
0Vに固定して、ドレイン電極(図2の23)のバイア
ス条件のみを0.0sから0.0nsまでの時間に0.
4Vから2.2Vまで変化させた過渡解析における、
0.833nsの時刻(ドレインバイアス1.9V)の
ときの状況を示す。黒四角印■・実線(Resultと
記述されているもの)で示されているものが今回バイア
ス条件の解析結果であり、白丸印○・破線(Estim
ate(proposedmethod No.1)と
記述されているもの)で示されているものが前述の本発
明の請求項1の手法によるポテンシャル初期値である。
An analysis example of a transient analysis when this procedure is applied to an N-type MOSFET device structure will be described. FIG. 2 shows the device structure of the target N-type MOSFET. The PN junction is represented by a broken line (25, 26). FIG. 3 shows the impurity distribution in the lateral direction below the gate interface. Black squares {}, practice (written as donor) indicates a donor, and white squares □, dotted lines (acceptor) indicate acceptors. FIG. 4 shows the analysis mesh. The number of mesh points is 1475. FIG. 10 shows a potential initial value and a potential analysis result as a result of applying the method of claim 2 of the present invention to the transient analysis of the device structure in the horizontal direction below the gate interface. In this figure, the gate electrode (22 in FIG. 2) is set to 2.0 V, the source electrode (21 in FIG. 2) and the substrate electrode (24 in FIG. 2) are set to 0.
At 0 V, only the bias condition of the drain electrode (23 in FIG. 2) was set to 0.
In the transient analysis changed from 4V to 2.2V,
The situation at the time of 0.833 ns (drain bias 1.9 V) is shown. The results indicated by the black squares and solid lines (described as Result) are the analysis results of the bias conditions this time, and the white circles and broken lines (Estim
ate (proposed method No. 1)) is the potential initial value according to the method of claim 1 of the present invention.

【0094】図10で示されているように、過渡解析に
おいては、本発明の請求項2の手法によるポテンシャル
初期値は、本発明の請求項1の手法によるポテンシャル
初期値よりも、解析結果により近い値を与えている。す
なわち、過渡解析においては、本発明の請求項2の手法
によるポテンシャル初期値は、さらにより良い初期値と
なっている。
As shown in FIG. 10, in the transient analysis, the potential initial value according to the method of the second aspect of the present invention is smaller than the potential initial value according to the method of the first aspect of the present invention in the analysis result. We are giving close values. That is, in the transient analysis, the potential initial value according to the method of claim 2 of the present invention is an even better initial value.

【0095】実際に、本発明の請求項2の手法、それぞ
れの初期値を与えた場合に、解を得るまでに必要な反復
回数は、収束条件を1.0E−8として、本発明の請求
項2の手法が5回、本発明の請求項1の手法が6回であ
り、本発明の請求項2の手法による初期値の法は、過渡
解析において、さらにより少ない反復回数で解を得るこ
とができる。
Actually, the method of claim 2 of the present invention, when the respective initial values are given, the number of iterations required to obtain a solution is based on the assumption that the convergence condition is 1.0E-8. The method of item 2 is 5 times, the method of claim 1 of the present invention is 6 times, and the method of the initial value according to the method of claim 2 of the present invention obtains a solution in a transient analysis even with a smaller number of iterations. be able to.

【0096】次に、本発明の請求項2の手法をNPN型
バイポーラトランジスタ構造の過渡解析に適用した第4
の実施例を図を用いて説明する。
Next, the method according to claim 2 of the present invention is applied to a transient analysis of an NPN-type bipolar transistor structure.
Will be described with reference to the drawings.

【0097】図6にこの例のバイポーラトランジスタの
構造を示す。61と63がベース電極、62がエミッタ
電極、64がコレクタ電極、65が基板電極を現す。P
N接合を破線(66,67)で現している。図7に、エ
ミッタ電極下の深さ方向の不純物分布を示す。黒四角印
■・実線(donorと記述されているもの)がドナ
ー、白四角印□・点線(acceptorと記述されて
いるもの)がアクセプタを現す。図8に、この例におけ
る解析メッシュを示す。メッシュ点数は1495点であ
る。本発明の請求項2の手法をこのバイポーラトランジ
スタ構造の過渡解析に適用した結果得られたポテンシャ
ル初期値と、本発明の請求項1の手法によるポテンシャ
ル初期値と、解析結果のポテンシャル値とを、エミッタ
電極下の深さ方向について、ベース付近を拡大して表示
した図11に示す。この図は、エミッタ電極(図6の6
2)と基板電極(図6の65)のバイアスを0.0V
に、また、コレキタ電極(図6の64)のバイアスを
1.0Vに固定して、ベース電極(図6の61,63)
のみを0.0sから1.0nsの時間に0.75Vから
0.85Vにバイアス条件を変化させたときの過渡解析
において、時刻が0.5ns(ベースバイアスが0.8
V)のときの状況を示す。黒四角印■・実線(Resu
ltと記述されているもの)で示されているものが今回
バイアス条件の解析結果であり、白四角印□・点線(E
stimate(proposed method N
o.2)と記述されているもの)で示されているものが
本発明の請求項2の手法によるポテンシャル初期値であ
り、白丸印○・破線(Estimate(propos
ed method No.1)と記述されているも
の)で示されているものが前述の本発明の請求項1の手
法によるポテンシャル初期値である。
FIG. 6 shows the structure of the bipolar transistor of this example. 61 and 63 represent base electrodes, 62 represents emitter electrodes, 64 represents collector electrodes, and 65 represents substrate electrodes. P
The N junction is represented by a broken line (66, 67). FIG. 7 shows the impurity distribution in the depth direction below the emitter electrode. A black square ■ and a solid line (denoted as donor) represent a donor, and a white square □ and a dotted line (denoted as acceptor) represent an acceptor. FIG. 8 shows an analysis mesh in this example. The number of mesh points is 1495. The potential initial value obtained as a result of applying the method of claim 2 of the present invention to the transient analysis of the bipolar transistor structure, the potential initial value according to the method of claim 1 of the present invention, and the potential value of the analysis result, FIG. 11 is an enlarged view of the vicinity of the base in the depth direction below the emitter electrode. This figure shows the emitter electrode (6 in FIG. 6).
2) The bias between the substrate electrode (65 in FIG. 6) and 0.0 V
The bias of the collector electrode (64 in FIG. 6) is fixed at 1.0 V, and the base electrode (61, 63 in FIG. 6) is fixed.
In the transient analysis in which only the bias condition was changed from 0.75 V to 0.85 V in the time of 0.0 s to 1.0 ns, the time was 0.5 ns (the base bias was 0.8 volt).
The situation at the time of V) is shown. Black square mark ■, solid line (Resu
It is the analysis result of the bias condition this time, which is indicated by a white square □ and a dotted line (E
steady (proposed method N
o. 2)) are potential initial values according to the method of claim 2 of the present invention, and are indicated by white circles and broken lines (Estimate (propos)).
ed method No. What is described in 1)) is the potential initial value according to the method of claim 1 of the present invention.

【0098】図11で示されているように、本発明の請
求項2の手法によるポテンシャル初期値は、本発明の請
求項1の手法によるポテンシャル初期値よりも、解析結
果により近い値を与えている。すなわち、過渡解析にお
いては、本発明の請求項2の手法によるポテンシャル初
期値はより良い初期値となっている。
As shown in FIG. 11, the potential initial value according to the method of claim 2 of the present invention has a value closer to the analysis result than the potential initial value according to the method of claim 1 of the present invention. I have. That is, in the transient analysis, the potential initial value according to the method of claim 2 of the present invention is a better initial value.

【0099】実際に、本発明の請求項2の手法、本発明
の請求項1の手法、それぞれの初期値を与えた場合に、
解を得るまでに必要な反復回数は、収束条件を1.0E
−9として、本発明の請求項2の手法が4回、本発明の
請求項1の手法が5回であり、本発明の請求項2の手法
による初期値の方が、より少ない反復回数で解を得るこ
とができる。
In practice, when the method of claim 2 of the present invention and the method of claim 1 of the present invention are given their initial values,
The number of iterations required to obtain a solution is determined by setting the convergence condition to 1.0E
As −9, the method of claim 2 of the present invention is four times, the method of claim 1 of the present invention is five times, and the initial value by the method of claim 2 of the present invention is smaller in the number of iterations. A solution can be obtained.

【0100】[0100]

【発明の効果】以上、述べたように本発明の手法は、数
値計算的な困難がなく、より良い初期値を与えることが
出来、解析の高速化、計算時間の短縮の効果がある。
As described above, the method of the present invention has no difficulty in numerical calculation, can provide a better initial value, has the effect of speeding up analysis and shortening the calculation time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の手法によるデバイスシミュレーション
の処理の手順の説明図。
FIG. 1 is an explanatory diagram of a procedure of a device simulation process according to the technique of the present invention.

【図2】実施例1,3のN型MOSFETの構造の説明
図。
FIG. 2 is an explanatory diagram of a structure of an N-type MOSFET according to the first and third embodiments.

【図3】実施例1,3のN型MOSFETのゲート界面
下の横方向の不純物分布の説明図。
FIG. 3 is an explanatory diagram of a lateral impurity distribution below a gate interface of the N-type MOSFETs of Examples 1 and 3.

【図4】実施例1,3の解析メッシュの説明図。FIG. 4 is an explanatory diagram of an analysis mesh according to the first and third embodiments.

【図5】実施例1の本発明の手法によるポテンシャル初
期値、従来手法によるポテンシャル初期値、および、解
析結果のポテンシャル値の説明図。
FIG. 5 is an explanatory diagram of a potential initial value according to the method of the first embodiment of the present invention, a potential initial value according to a conventional method, and a potential value as an analysis result.

【図6】実施例2,4のNPN型バイポーラトランジス
タの構造の説明図。
FIG. 6 is an explanatory diagram of the structure of the NPN-type bipolar transistors of Examples 2 and 4.

【図7】実施例2,4のNPN型バイポーラトランジス
タのエミッタ電極下の深さ方向の不純物分布の説明図。
FIG. 7 is an explanatory diagram of the impurity distribution in the depth direction below the emitter electrode of the NPN-type bipolar transistors of Examples 2 and 4.

【図8】実施例2,4の解析メッシュの説明図。FIG. 8 is an explanatory diagram of an analysis mesh according to the second and fourth embodiments.

【図9】実施例2の本発明の手法によるポテンシャル初
期値、従来手法によるポテンシャル初期値、および、解
析結果のポテンシャル値の説明図。
FIG. 9 is an explanatory diagram of a potential initial value according to the method of the present invention in Embodiment 2, a potential initial value according to a conventional method, and a potential value as an analysis result.

【図10】実施例3の本発明の請求項2の手法によるポ
テンシャル初期値、本発明の請求項1の手法によるポテ
ンシャル初期値、および、解析結果のポテンシャル値の
説明図。
FIG. 10 is an explanatory diagram of a potential initial value according to the method of the second embodiment of the present invention, a potential initial value according to the first embodiment of the present invention, and a potential value of an analysis result.

【図11】実施例4の本発明の請求項2の手法によるポ
テンシャル初期値、本発明の請求項1の手法によるポテ
ンシャル初期値、および、解析結果のポテンシャル値の
説明図。
FIG. 11 is an explanatory diagram of a potential initial value according to the method of claim 2 of the present invention, an initial potential value according to the method of claim 1 of the present invention, and a potential value as an analysis result.

【図12】ニュートン法の説明図。FIG. 12 is an explanatory diagram of the Newton method.

【図13】ニュートン法の模式的な説明図。FIG. 13 is a schematic explanatory view of the Newton method.

【図14】解析メッシュの例の説明図。FIG. 14 is an explanatory diagram of an example of an analysis mesh.

【図15】カップル法の説明図。FIG. 15 is an explanatory diagram of the couple method.

【図16】ガンメル法の説明図。FIG. 16 is an explanatory diagram of the Gummel method.

【符号の説明】[Explanation of symbols]

11〜12 処理ステップ 21 ソース電極 22 ゲート電極 23 ドレイン電極 24 基板電極 25,26 PN接合 61,63 ベース電極 62 エミッタ電極 64 コレクタ電極 65 基板電極 66,67 PN接合 101 初期値設定の処理ステップ 102 反復回数カウンタの初期化の処理ステップ 103 変動量を得る処理ステップ 104 収束判定の処理ステップ 105 値の更新の処理ステップ 106 終了の処理ステップ 111 初期値 112 解 131 初期値設定の処理ステップ 132 電荷保存式、電子電流連続式、正孔電流連続
式を同時に解いてポテンシャル、電子密度、正孔密度の
変動量を得る処理ステップ 133 収束判定の処理ステップ 134 値の更新の処理ステップ 135 終了の処理ステップ 141 初期値設定の処理ステップ 142 電荷保存式を解いてポテンシャル変動量を得
る処理ステップ 143 電子電流連続式を解いて電子密度の変動量を
得る処理ステップ 144 正孔電流連続式を解いて正孔密度の変動量を
得る処理ステップ 145 収束判定の処理ステップ 146 値の更新の処理ステップ 147 終了の処理ステップ
11 to 12 processing steps 21 source electrode 22 gate electrode 23 drain electrode 24 substrate electrode 25, 26 PN junction 61, 63 base electrode 62 emitter electrode 64 collector electrode 65 substrate electrode 66, 67 PN junction 101 Initial value setting processing step 102 repetition Processing step of initializing the number counter 103 Processing step of obtaining a fluctuation amount 104 Processing step of convergence determination 105 Processing step of updating value 106 Processing step of ending 111 Initial value 112 Solution 131 Processing step of initial value setting 132 Charge storage formula, A processing step for simultaneously solving the electron current continuous equation and the hole current continuous equation to obtain fluctuation amounts of potential, electron density, and hole density 133 Processing step of convergence determination 134 Processing step of updating value 135 Processing step of ending 141 Initial value Processing settings Step 142 A process for obtaining the potential variation by solving the charge conservation equation. 143 A process for obtaining the variation in the electron density by solving the continuous electron current formula. 144 A process for obtaining the variation in the hole density by solving the hole current continuous formula. Step 145 Convergence determination processing step 146 Value update processing step 147 End processing step

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 コンピュータによる半導体デバイスの数
値解析において、バイアス条件更新時の初期値推定につ
いて、電界強度の逆数を用いた係数で重み付けをした、
ポテンシャル変動量についてのラプラス方程式 δψ :ポテンシャル変動量。 ψi :前回バイアス条件時解析結果のポテンシャル。 ψi+1 :今回解析時のポテンシャルの初期値。 Ε :電界強度。 cs0 :デバイス構造を特徴付ける長さの最大値の目
安。 cs1 :デバイス構造を特徴付ける長さの最小値の目
安。 cf0 :電界強度の最大値の目安。 cf1 :電界強度の最小値の目安。 c0 :正の定数 を解き、ポテンシャルの初期値推定を行う手順を有する
デバイスシミュレーション方法。
In a numerical analysis of a semiconductor device by a computer, an initial value estimation at the time of updating a bias condition is weighted by a coefficient using a reciprocal of an electric field intensity.
Laplace equation for potential fluctuations δψ: Potential fluctuation amount. ψ i : The potential of the analysis result under the previous bias condition. ψ i + 1 : Initial value of potential at the time of this analysis. Ε: Electric field strength. c s0 : a measure of the maximum length characterizing the device structure. c s1 : A measure of the minimum length that characterizes the device structure. c f0 : a measure of the maximum value of the electric field strength. c f1 : Estimated minimum value of electric field strength. c 0 : A device simulation method having a procedure of solving a positive constant and estimating an initial value of potential.
【請求項2】 コンピュータによる半導体デバイスの過
渡解析の数値解析において、バイアス条件更新時の初期
値推定について、前記電界強度の逆数を用いた係数に加
えて、前々回解析時刻と前回解析時刻との間のポテンシ
ャル変化量に対して一様増加な関数によって重み付けさ
れた係数を有する、ポテンシャル変動量についてのラプ
ラス方程式 δψi :推定ポテンシャル変動量。 ψi+1 :今回解析時刻についての推定ポテンシャル。 ψi :前回解析時刻ポテンシャル。 ψi-1 :前々回解析時刻ポテンシャル。 δti :前回解析時刻と今回解析時刻との間の時刻間
隔。 CR :正の定数。 PR :定数。 cs0 :デバイス構造を特徴付ける長さの最大値の目
安。 cs1 :デバイス構造を特徴付ける長さの最小値の目
安。 cf0 :電界強度の最大値の目安。 cf1 :電界強度の最小値の目安。 c0 :正の定数。 を解き、ポテンシャルの初期値推定を行う手順を有する
デバイスシミュレーション方法。
2. In a numerical analysis of a transient analysis of a semiconductor device by a computer, in addition to a coefficient using a reciprocal of the electric field strength, an initial value estimation at the time of updating a bias condition is performed between an analysis time two times before and a previous analysis time. Laplace's equation for potential variation with coefficients weighted by a uniformly increasing function for the potential variation of δψ i : estimated potential fluctuation amount. ψ i + 1 : Estimated potential for the current analysis time. ψ i : Last analysis time potential. ψ i-1 : Pre-analysis time potential. δt i : Time interval between previous analysis time and current analysis time. C R : a positive constant. P R : constant. c s0 : a measure of the maximum length characterizing the device structure. c s1 : A measure of the minimum length that characterizes the device structure. c f0 : a measure of the maximum value of the electric field strength. c f1 : Estimated minimum value of electric field strength. c 0 : a positive constant. And a device simulation method having a procedure for estimating the initial value of the potential.
JP7492295A 1994-09-09 1995-03-31 Device simulation method Expired - Lifetime JP2655125B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7492295A JP2655125B2 (en) 1994-09-09 1995-03-31 Device simulation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21554194 1994-09-09
JP6-215541 1994-09-09
JP7492295A JP2655125B2 (en) 1994-09-09 1995-03-31 Device simulation method

Publications (2)

Publication Number Publication Date
JPH08130311A JPH08130311A (en) 1996-05-21
JP2655125B2 true JP2655125B2 (en) 1997-09-17

Family

ID=26416085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7492295A Expired - Lifetime JP2655125B2 (en) 1994-09-09 1995-03-31 Device simulation method

Country Status (1)

Country Link
JP (1) JP2655125B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204300B2 (en) * 1997-08-26 2001-09-04 日本電気株式会社 Device simulation method

Also Published As

Publication number Publication date
JPH08130311A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
McAndrew Practical modeling for circuit simulation
KR20080010305A (en) Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method
CN104899350B (en) The modeling method of SiC MOSFET simulation models
JP3437959B2 (en) How to determine FET equivalent circuit model parameters
Krishna et al. The linearized performance penalty (LPP) method for optimization of parametric yield and its reliability
US6327555B1 (en) Semiconductor simulation method
Drury et al. A quasi-two-dimensional HEMT model for microwave CAD applications
JP2655125B2 (en) Device simulation method
Singh et al. BSIM3v3 to EKV2. 6 Model Parameter Extraction and Optimisation using LM Algorithm on 0.18 μ Technology node
US20080027700A1 (en) Simulation model of BT instability of transistor
US20050203719A1 (en) Method for simulating reliability of semiconductor device
KR100316314B1 (en) Amorphous Region Determination Method and Apparatus
US5828586A (en) High speed device simulating method
KR100265525B1 (en) Method of estimating initial values of potential in semiconductor device simulation
JPH1126747A (en) Device simulation method
Reid et al. Understanding LER-induced statistical variability: A 35,000 sample 3D simulation study
Donati et al. Sensitivity‐based optimization and statistical analysis of microwave semiconductor devices through multidimensional physical simulation (invited article)
Wilson et al. High-accuracy physical modeling of submicrometer MOSFET's
JP3340535B2 (en) Semiconductor property measurement system
Thoma et al. A new AC measurement technique to accurately determine MOSFET constants
CN117252150A (en) Calibration method, device and storage medium of SiC channel mobility TCAD simulation model
JP3247367B2 (en) Method for evaluating characteristics of semiconductor device
JPH09191039A (en) Semiconductor simulation and semiconductor simulation system
JPH1041365A (en) Method and system for high-accuracy impurity concn. profile measurement
JPH06124989A (en) Method of simulating semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970415