JP2644899B2 - Automatic white balance adjustment circuit and device using the same - Google Patents

Automatic white balance adjustment circuit and device using the same

Info

Publication number
JP2644899B2
JP2644899B2 JP1323755A JP32375589A JP2644899B2 JP 2644899 B2 JP2644899 B2 JP 2644899B2 JP 1323755 A JP1323755 A JP 1323755A JP 32375589 A JP32375589 A JP 32375589A JP 2644899 B2 JP2644899 B2 JP 2644899B2
Authority
JP
Japan
Prior art keywords
circuit
level
voltage
picture tube
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1323755A
Other languages
Japanese (ja)
Other versions
JPH03185993A (en
Inventor
英明 黄木
俊 寺田
昌則 神谷
幸司 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Image Information Systems Inc
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Image Information Systems Inc, Hitachi Ltd filed Critical Hitachi Image Information Systems Inc
Priority to JP1323755A priority Critical patent/JP2644899B2/en
Publication of JPH03185993A publication Critical patent/JPH03185993A/en
Application granted granted Critical
Publication of JP2644899B2 publication Critical patent/JP2644899B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカラーテレビ受像機およびその他の白バラン
ス安定化を必要とする機器の自動白バランス調整回路に
関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic white balance adjustment circuit for a color television receiver and other devices requiring white balance stabilization.

〔従来の技術〕[Conventional technology]

第5図に、特公平1−26235に記載されている従来の
自動白バランス調整装置の一例を示す。
FIG. 5 shows an example of a conventional automatic white balance adjusting device described in Japanese Patent Publication No. 1-26355.

第5図において10はアンテナを示し、このアンテナ10
で受けた信号はテレビジョン信号処理回路11に供給され
る。この信号処理回路11の出力端子11R,11G,11Bからは
それぞれ色差信号R−Y,G−Y,B−Yが得られマトリクス
回路12R,12G,12Bにそれぞれ供給される。また信号処理
回路11の出力端子11Yからは輝度信号−Yを含む映像信
号が得られ、合成回路13を経て各マトリクス回路12R,12
G,12Bへ供給され、色差信号と映像信号とを合成して色
信号R,G,Bを形成する。また信号処理回路11の出力端子1
1SからはブランキングパルスBLKを得、分離回路14にて
垂直水平の各ブランキングパルスに分離し、垂直ブラン
キングパルス整形回路15および水平ブランキングパルス
整形回路16を経て信号発生回路17に垂直,水平ブランキ
ングパルスVB,HBが供給される。この信号発生回路17は
カラー受像管(後述する)に供給される映像信号に対し
て、絵柄信号以外の所定の区間における1水平期間の一
部の間に基準パルスを挿入するための信号を出力端子17
Aから発生するとともに、そのパルスの挿入タイミング
に一致したゲートパルスを出力端子17Bから発生する。
In FIG. 5, reference numeral 10 denotes an antenna.
Are supplied to the television signal processing circuit 11. From the output terminals 11R, 11G, 11B of the signal processing circuit 11, color difference signals R-Y, G-Y, BY are obtained and supplied to the matrix circuits 12R, 12G, 12B, respectively. A video signal including a luminance signal -Y is obtained from an output terminal 11Y of the signal processing circuit 11, and is passed through a synthesizing circuit 13 to each of the matrix circuits 12R, 12R.
G, 12B, and combines the color difference signal and the video signal to form color signals R, G, B. The output terminal 1 of the signal processing circuit 11
From 1S, a blanking pulse BLK is obtained, separated into vertical and horizontal blanking pulses by a separation circuit 14, and then vertically and signally sent to a signal generation circuit 17 through a vertical blanking pulse shaping circuit 15 and a horizontal blanking pulse shaping circuit 16. Horizontal blanking pulses VB and HB are supplied. The signal generating circuit 17 outputs a signal for inserting a reference pulse into a part of one horizontal period in a predetermined section other than a picture signal, with respect to a video signal supplied to a color picture tube (described later). Terminal 17
A gate pulse which is generated from A and coincides with the insertion timing of the pulse is generated from the output terminal 17B.

この信号発生回路17の出力端子17Aに得られた信号
(以下基準挿入パルスと称す)は、アナログスイッチと
して作用する合成回路13において映像信号に挿入され、
前記マトリクス回路12R,12G,12Bにそれぞれ供給され
る。これらマトリクス回路12R,12G.12Bの出力はさらに
それぞれレベル補正回路18R,18G,18B、受像管ドライブ
回路19R,19G,19Bおよび出力回路20R,20G,20Bを経てカラ
ー受像管21のカソード21R,21G,21Bに供給される。前記
レベル補正回路18R,18G,18Bは制御端子22,23,24に供給
される直流制御電圧によって出力電圧が増減制御される
ものである。また受像管ドライブ回路19R,19G,19Bは、
青軸ドライブ回路19Bを代表に示す通り、トランジスタ2
5を有し、そのトランジスタ25のベースにレベル補正回
路18Bからの信号が加わり、コレクタは抵抗26を介して
電圧源VCCに接続され、エミッタは抵抗27を介して回路5
0のトランジスタ51のエミッタに接続されている。そし
てトランジスタ25のコレクタからの出力が次段の出力回
路20Bに供給される。
A signal (hereinafter referred to as a reference insertion pulse) obtained at an output terminal 17A of the signal generation circuit 17 is inserted into a video signal in a synthesis circuit 13 acting as an analog switch,
The signals are supplied to the matrix circuits 12R, 12G, and 12B, respectively. The outputs of these matrix circuits 12R, 12G and 12B further pass through level correction circuits 18R, 18G, 18B, picture tube drive circuits 19R, 19G, 19B and output circuits 20R, 20G, 20B, respectively, and cathodes 21R, 21G of the color picture tube 21. , 21B. The output voltages of the level correction circuits 18R, 18G, and 18B are controlled to increase and decrease by DC control voltages supplied to control terminals 22, 23, and 24. The picture tube drive circuits 19R, 19G, and 19B are:
As shown in the blue axis drive circuit 19B as a representative, the transistor 2
The signal from the level correction circuit 18B is applied to the base of the transistor 25, the collector is connected to the voltage source VCC via the resistor 26, and the emitter is connected to the circuit 5 via the resistor 27.
0 is connected to the emitter of the transistor 51. Then, the output from the collector of the transistor 25 is supplied to the next-stage output circuit 20B.

また出力回路20R,20G,20Bについては同様に青軸の出
力回路20Bを代表に示すと、前記トランジスタ25のコレ
クタにベースが接続されたトランジスタ28を有し、この
トランジスタ28のコレクタは電流検出用抵抗29を介して
アースされ、エミッタはカラー受像管21のカソード21B
に接続されている。
Similarly, the output circuit 20R, 20G, 20B has a transistor 28 whose base is connected to the collector of the transistor 25 as a representative of the output circuit 20B on the blue axis. Grounded via a resistor 29, the emitter is the cathode 21B of the color picture tube 21
It is connected to the.

カラー受像管21の各カソードを流れる電流はトランジ
スタ28,抵抗29を経て流れるからこの抵抗29を流れる電
流はカソード電流に比例し、その抵抗29に現われる電圧
がライン32を通してサンプリング回路33Bに供給され
る。また出力回路20R,20Gからのカソード電流に比例し
た電圧もそれぞれライン30,31を通してサンプリング回
路33R,33Gに供給される。これらサンプリング回路33R,3
3G,33Bは信号発生回路17の出力端子17Bから前記基準挿
入パルスの発生タイミングに同期したゲートパルスがラ
イン34を介して供給され、挿入パルスの期間におけるカ
ソード電流に比例した電圧をサンプリングするもので、
各コンデンサCr,Cg,Cbにサンプリングした電圧をホール
ドするように、コンデンサCr,Cg,Cbはフィルタ作用を有
する。このサンプリング回路33R,33G,33Bの出力はそれ
ぞれ比較器35R,35G,35Bの一方の入力端子(−)に供給
される。
Since the current flowing through each cathode of the color picture tube 21 flows through the transistor 28 and the resistor 29, the current flowing through the resistor 29 is proportional to the cathode current, and the voltage appearing at the resistor 29 is supplied to the sampling circuit 33B through the line 32. . Further, voltages proportional to the cathode currents from the output circuits 20R and 20G are also supplied to the sampling circuits 33R and 33G through the lines 30 and 31, respectively. These sampling circuits 33R, 3
In 3G and 33B, a gate pulse synchronized with the generation timing of the reference insertion pulse is supplied from the output terminal 17B of the signal generation circuit 17 via a line 34, and a voltage proportional to the cathode current during the insertion pulse is sampled. ,
The capacitors Cr, Cg, and Cb have a filtering function so as to hold the voltage sampled by each of the capacitors Cr, Cg, and Cb. The outputs of the sampling circuits 33R, 33G, 33B are supplied to one input terminal (-) of the comparators 35R, 35G, 35B, respectively.

これら比較器35R,35G,35Bの他方の入力端子(+)に
は基準電圧源36からの基準電圧が供給され、前記サンプ
リング回路33R,33G,33Bと比較され、その比較出力はサ
ンプリング出力が低下すれば上昇し、逆にサンプリング
出力が上昇すれば低下し、サンプリング出力と基準電圧
との差が零になるところで安定する。
A reference voltage from a reference voltage source 36 is supplied to the other input terminal (+) of each of the comparators 35R, 35G, and 35B, and is compared with the sampling circuits 33R, 33G, and 33B. Then, it rises, and conversely, falls when the sampling output rises, and stabilizes where the difference between the sampling output and the reference voltage becomes zero.

これら比較器35R,35G,35Bの出力はそれぞれライン37,
38,39を通してレベル補正回路18R,18G,18Bの制御端子2
2,23,24に供給されている。
The outputs of these comparators 35R, 35G, and 35B are line 37, respectively.
Control terminal 2 of level correction circuit 18R, 18G, 18B through 38, 39
2,23,24.

枠50で示す回路は、前記トランジスタ51のベースには
電圧源52からの電圧E2が供給されコレクタは抵抗53を介
してアースされており、このトランジスタ51のエミッタ
より上記トランジスタ25にエミッタバイアスが供給され
るようになっている。
The circuit shown in the frame 50, the base voltage E 2 from the voltage source 52 is supplied to the collector of the transistor 51 is grounded through the resistor 53, the emitter bias than the emitter of the transistor 51 to the transistor 25 It is being supplied.

またこのトランジスタ51のコレクタにはサンプリング
回路54が接続されており、この回路54は信号発生回路17
の出力端子17Bからの信号によってコントロールされ
る。このサンプリング回路54の出力は比較器55の一方の
入力端子(+)に供給され、この比較器55の他方の入力
端子(−)には電圧源56からの基準電圧E3が供給されて
いる。そして比較器55の出力は回路50の出力端子57に供
給されるようになっている。上記比較器55はサンプリン
グ回路54の出力と電圧源56の電圧E3とを比較し、サンプ
リング出力がE3以上のとき次段のスイッチ手段Sr,Sg,Sb
をオンせしめるもので、これらスイッチ手段Sr,Sg,Sbが
オンのとき前記フィルタコンデンサCr,Cg,Cbはそれぞれ
抵抗Rr,Rg,Rbを介して電圧源58に接続されるようにな
る。尚、スイッチ手段Sr,Sg,Sbはいずれも電子的スイッ
チである。
The sampling circuit 54 is connected to the collector of the transistor 51.
Is controlled by a signal from the output terminal 17B. The output of the sampling circuit 54 is supplied to one input terminal of the comparator 55 (+), the other input terminal of the comparator 55 - reference voltage E 3 of the voltage source 56 is supplied to the () . The output of the comparator 55 is supplied to the output terminal 57 of the circuit 50. The comparator 55 compares the voltage E 3 and the output of the voltage source 56 of the sampling circuit 54, when the sampling output is E 3 or more next-stage switching means Sr, Sg, Sb
When the switch means Sr, Sg, Sb are on, the filter capacitors Cr, Cg, Cb are connected to the voltage source 58 via the resistors Rr, Rg, Rb, respectively. The switch means Sr, Sg, Sb are all electronic switches.

また受像管21のアノード端子40から高圧が供給され、
偏向コイル41には端子42,43から水平・垂直の偏向電流
が供給されるようになっている。
A high voltage is supplied from the anode terminal 40 of the picture tube 21,
Horizontal and vertical deflection currents are supplied to the deflection coil 41 from terminals 42 and 43.

こうして成る自動白バランス調整装置の動作を第6図
の波形図を参照しながら説明する。
The operation of the automatic white balance adjusting device thus configured will be described with reference to the waveform diagram of FIG.

第6図においてAはテレビジョン信号処理回路11の出
力端子11Yにおける映像信号を示し、VBは垂直ブランキ
ング信号、HBは水平ブランキング信号であり、Lは絵柄
信号をそれぞれ示している。
In FIG. 6, A indicates a video signal at the output terminal 11Y of the television signal processing circuit 11, VB indicates a vertical blanking signal, HB indicates a horizontal blanking signal, and L indicates a picture signal.

また第6図Bは垂直ブランキングパルス整形回路15の
出力波形、Cは水平ブランキングパルス整形回路16の出
力波形をそれぞれ示し、このB,CのブランキングパルスV
B,HBは信号17に供給され、その出力端子17Aから第6図
Dに示すような基準挿入パルスが得られる。この挿入パ
ルスは絵柄信号区間以外における水平ブランキングパル
スHB区間の一部(期間T1)において発生するもので、例
えば信号発生回路17内にカウンタ手段を設ける等により
容易に得られる。
FIG. 6B shows the output waveform of the vertical blanking pulse shaping circuit 15 and C shows the output waveform of the horizontal blanking pulse shaping circuit 16, respectively.
B and HB are supplied to the signal 17, and a reference insertion pulse as shown in FIG. 6D is obtained from the output terminal 17A. This insertion pulse is generated in a part (period T 1 ) of the horizontal blanking pulse HB section other than the picture signal section, and can be easily obtained, for example, by providing counter means in the signal generation circuit 17.

この第6図Dの挿入パルスは合成回路13において映像
信号(第6図A)と合成され第6図Eに示す信号が得ら
れる。この合成信号はマトリクス回路12,レベル補正回
路18,ドライブ回路19および出力回路20を経て受像管21
のカソードに加えられる。そして、例えば青軸の回路を
とって説明すると、受像管21のカソード21Bを流れる電
流はトランジスタ28のエミッタ・コレクタ路を経て抵抗
29に流れる。この抵抗29はカソード電流を検出するもの
で、その電流量に比例した電圧がこの抵抗29とトランジ
スタ28のコレクタとの接続点から検出されてサンプリン
グ回路33Bに供給される。このサンプリング回路33Bは信
号発生回路17の出力端子17Bから前記基準挿入パルスの
発生タイミング(期間T1)に同期したゲートパルスが供
給されることで、その期間T1における受像管21のカソー
ド電流に比例した電圧をサンプリングし、そのサンプリ
ング出力を比較器35Bの一方の入力端子(−)に加え
る。
6D is synthesized with the video signal (FIG. 6A) in the synthesizing circuit 13 to obtain the signal shown in FIG. 6E. This composite signal passes through a matrix circuit 12, a level correction circuit 18, a drive circuit 19, and an output circuit 20, and the picture tube 21
Of the cathode. For example, taking the circuit of the blue axis as an example, the current flowing through the cathode 21B of the picture tube 21 passes through the emitter-collector path of the transistor 28,
Flow to 29. The resistor 29 detects a cathode current, and a voltage proportional to the amount of the current is detected from a connection point between the resistor 29 and the collector of the transistor 28, and is supplied to the sampling circuit 33B. The sampling circuit 33B is that the gate pulse synchronized from the output terminal 17B to the generation timing of the reference insertion pulse (period T 1) of the signal generating circuit 17 is supplied to the cathode current of the kinescope 21 in the period T 1 The proportional voltage is sampled, and the sampled output is applied to one input terminal (-) of the comparator 35B.

この比較器35Bは第7図に示すような特性を持ち、他
方の入力端子(+)に与えられた基準電圧をE1とし、一
方の入力端子(−)に加わる入力電圧を横軸、出力電圧
を縦軸にとって示すと、入力電圧の増加に伴なって出力
電圧は減少し、逆に入力電圧が減少すると出力電圧が増
加する。またこの比較器35Bの出力が供給されるレベル
補正回路18Bの特性は制御端子24に加わる直流制御電圧
が増加すれば出力レベルも増加し、逆に直流制御電圧が
減少すれば出力レベルも減少するようになっている。
This comparator 35B has characteristics as shown in FIG. 7, the reference voltage applied to the other input terminal (+) is E1, the input voltage applied to one input terminal (-) is the horizontal axis, and the output is When the voltage is plotted on the vertical axis, the output voltage decreases as the input voltage increases, and conversely, the output voltage increases as the input voltage decreases. Also, the characteristic of the level correction circuit 18B to which the output of the comparator 35B is supplied is such that the output level increases as the DC control voltage applied to the control terminal 24 increases, and conversely, the output level decreases as the DC control voltage decreases. It has become.

したがって、例えば受像管21のカソード21Bのエミッ
ション低下や関連回路のドリフト等によってカソード電
流が低下するとサンプリング回路33Bへの入力電圧が低
下する。このサンプリング回路33Bの出力はカソード電
流に比例するが前述のサンプリング期間T1における電圧
のみサンプリングするので絵柄期間は関係なく、サンプ
リング出力は低下する。一方比較器35Bでは基準電圧E1
と比較し、E1との差に応じて第7図の特性に従って比較
器35Bの出力が増加する。このためレベル補正回路18Bの
制御端子24に加わる制御電圧が上昇し、それによりその
出力レベルも上昇し、結果的に受像管21の振込み電圧が
上昇することになり、カソード電流を増大させる。逆に
カソード電流が増加すると上述の逆の動作をしてカソー
ド電流を低下するように働き、この一連の動作は比較器
33Bの入力電圧と基準電圧E1との差が零になるところで
安定する。
Therefore, when the cathode current decreases due to, for example, a decrease in the emission of the cathode 21B of the picture tube 21 or a drift in a related circuit, the input voltage to the sampling circuit 33B decreases. The output of the sampling circuit 33B so is proportional to the cathode current sampling only the voltage in the sampling period T 1 of the above picture period regardless sampling output is reduced. On the other hand, in the comparator 35B, the reference voltage E 1
Compared to the output of the comparator 35B according to the characteristics of FIG. 7 according to the difference between E 1 is increased. As a result, the control voltage applied to the control terminal 24 of the level correction circuit 18B increases, and the output level thereof also increases. As a result, the transfer voltage of the picture tube 21 increases, and the cathode current increases. Conversely, when the cathode current increases, the above operation is performed in reverse to reduce the cathode current.
The difference between the input voltage and the reference voltage E 1 of the 33B is stabilized where becomes zero.

尚、青軸の補正に限らず赤軸,緑軸でも同様の動作を
するものであり、初期の基準白色の調整された状態で比
較器の入力電圧と基準電圧との差が零になるように回路
が設定されていれば、受像管のカソードエミッションの
低下や回路ドリフト等が生じても受像管バイアスは自動
的に調整され、常に基準白色のずれがないように補正す
ることができる。
The same operation is performed not only for the correction of the blue axis but also for the red and green axes so that the difference between the input voltage of the comparator and the reference voltage becomes zero in the state where the initial reference white is adjusted. If a circuit is set for the CRT, the CRT bias is automatically adjusted even if the cathode emission of the CRT is reduced or a circuit drift occurs, and correction can be made so that there is no deviation of the reference white at all times.

以上述べた動作は通常動作時におけるものであって、
特に問題はないが、以上述べただけの動作では以下の問
題が生じる。
The operation described above is for normal operation,
Although there is no particular problem, the operation described above causes the following problem.

カラーテレビ受像機の電源が長時間にわたって切られ
ている場合、受像管のカソードの温度は室温とほぼ同一
になっている。この状態で電源を入れると所定の時間を
経過しないとカソードが電子を放出するに必要な温度に
達しない。このため、この間カソードからの電子の放出
がないためカソード電流が流れない。これは前述の動作
から明らかなようにサンプリング回路の出力は最低とな
り比較器の出力が増大し、レベル補正回路の出力レベル
も増大し、受像管の振込み電圧が上昇し、制御系のダイ
ナミックレンジの最大値に飽和してしまう。そして、こ
の状態でカソードの温度が上昇すると、カソード電流が
流れ始め受像管の振込み電圧が低下し、前述の通常動作
値に収束するようになる。つまり、電源を入れたとき受
像管画面は最大の受像管振込み状態から出画するため受
像管の寿命を短くし、かつ視聴者に不快感を与えてしま
う。
When the color television receiver is turned off for a long time, the temperature of the cathode of the picture tube is almost the same as the room temperature. If the power is turned on in this state, the temperature required for the cathode to emit electrons will not reach the temperature until a predetermined time has elapsed. For this reason, no cathode current flows because no electrons are emitted from the cathode during this time. This is because the output of the sampling circuit becomes the lowest, the output of the comparator increases, the output level of the level correction circuit also increases, the transfer voltage of the picture tube rises, and the dynamic range of the control system increases, as is apparent from the above operation. It saturates to the maximum value. Then, when the temperature of the cathode rises in this state, the cathode current starts to flow, the transfer voltage of the picture tube decreases, and the normal operation value is converged. That is, when the power is turned on, the picture tube picture is output from the maximum picture tube transfer state, so that the life of the picture tube is shortened and the viewer is discomforted.

以上の問題を解決するための回路が第5図の枠50で示
す回路部分と、スイッチ手段Sr,Sg,Sbと,抵抗Rr,Rg,Rb
である。この部分の動作について以下説明する。
A circuit for solving the above problem is a circuit part shown by a frame 50 in FIG. 5, switch means Sr, Sg, Sb, resistors Rr, Rg, Rb.
It is. The operation of this part will be described below.

上述の通常動作時ではスイッチ手段Sr,Sg,Sbはオフで
ある。次に、電源オン時の動作は、前述のように、カソ
ード電流が流れないためドライブ回路19R,19R,19Bのト
ランジスタ25のベース電位が増大する。すると、トラン
ジスタ25のエミッタ電流が増大し、さらにトランジスタ
51のエミッタ電流が増加する。よってトランジスタ51の
コレクタ電流が増大し、サンプリング回路54の入力電圧
が増大し、比較器55の(+)入力端子電圧が上昇する。
そしてこの電圧が比較器55の(−)入力電圧である基準
電圧E3よりも大きくなると比較器55からの出力により前
記スイッチ手段Sr,Sg,Sbがオンとなる。これにより、コ
ンデンサCr,Cg,Cbは電圧源58より抵抗Rr,Rg,Rbを介して
充電され各コンデンサの電圧が上昇する。このため前記
比較器35R,35G,35Bの出力は減少し、レベル補正回路18
R,18G,18Bの出力レベルが減少する。すなわち、受像管
ドライブ回路電流が所定レベルを越えると、受像管への
映像信号の供給を一定レベル以下に抑圧するように制御
される。それからカソードの電子放出能力が安定状態に
なったときには映像信号を所定のレベルで供給すること
ができる。
During the above-described normal operation, the switch means Sr, Sg, Sb are off. Next, in the operation when the power is turned on, as described above, since the cathode current does not flow, the base potential of the transistor 25 of the drive circuits 19R, 19R, and 19B increases. Then, the emitter current of the transistor 25 increases and the transistor
The emitter current of 51 increases. Therefore, the collector current of the transistor 51 increases, the input voltage of the sampling circuit 54 increases, and the (+) input terminal voltage of the comparator 55 increases.
And this voltage is comparator 55 (-) switch means Sr, Sg, Sb is turned on by the output from the comparator 55 to become larger than the reference voltage E 3 is the input voltage. As a result, the capacitors Cr, Cg, and Cb are charged from the voltage source 58 via the resistors Rr, Rg, and Rb, and the voltages of the capacitors rise. Therefore, the outputs of the comparators 35R, 35G, 35B decrease, and the level correction circuit 18
The output levels of R, 18G and 18B decrease. That is, when the picture tube drive circuit current exceeds a predetermined level, control is performed so as to suppress the supply of the video signal to the picture tube to a certain level or less. Then, when the electron emission capability of the cathode becomes stable, a video signal can be supplied at a predetermined level.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術の一例を示す前記第5図は基準挿入パル
スが1種類の場合を示しており、黒レベルまたは白レベ
ルの一方の受像管バイアスの制御を行なう。ここで基準
挿入パルスが2種類、すなわち黒レベルと白レベルの基
準パルスを挿入し、それぞれ受像管バイアスを制御する
場合の従来技術適用の一例を第4図に示す。以下本図を
説明する。
FIG. 5 showing an example of the above-mentioned prior art shows a case where the number of reference insertion pulses is one, and controls one of the picture tube biases of a black level or a white level. FIG. 4 shows an example of the application of the prior art in which two types of reference insertion pulses, that is, black level and white level reference pulses, are inserted to control the picture tube bias. This figure will be described below.

第4図は第5図のマトリクス回路12R,12G,12B出力で
ある色信号R,G,B以降の処理について示す。第4図にお
いて第5図と同一部分には同一符号を記して詳細な説明
は省略する。
FIG. 4 shows the processing after the color signals R, G, B output from the matrix circuits 12R, 12G, 12B of FIG. In FIG. 4, the same portions as those in FIG. 5 are denoted by the same reference numerals, and detailed description will be omitted.

色信号R,G,Bは利得補正回路181R,181G,181Bに供給さ
れ制御端子221,231,241に印加される制御信号により白
レベルの制御がなされ、この出力が直流レベル補正回路
182R,182G,182Bに供給され制御端子222,232,242に印加
される制御信号により黒レベルの制御が行なわれる。こ
れら制御信号はサンプリング回路331R,331G,331B,332R,
332G,332Bと比較器351R,351G,351B,352R,352G,352Bから
供給される。
The color signals R, G, and B are supplied to gain correction circuits 181R, 181G, and 181B, and the white level is controlled by a control signal applied to control terminals 221, 231 and 241.
The control of the black level is performed by a control signal supplied to 182R, 182G, 182B and applied to control terminals 222, 232, 242. These control signals are supplied to the sampling circuits 331R, 331G, 331B, 332R,
332G, 332B and comparators 351R, 351G, 351B, 352R, 352G, 352B.

ここで比較器351R,351G,351Bの(−)入力端子には白
レベルの検出に対応した基準電圧源361から基準電圧が
印加され、また比較器352R,352G,352Bの(−)入力端子
には、黒レベルの検出に対応した基準電圧源362から基
準電圧が印加されている。
Here, a reference voltage is applied to the (−) input terminals of the comparators 351R, 351G, 351B from the reference voltage source 361 corresponding to the detection of the white level, and to the (−) input terminals of the comparators 352R, 352G, 352B. Has a reference voltage applied from a reference voltage source 362 corresponding to the detection of the black level.

電源オン時の制御回路は、受像管ドライブ回路の電流
検出を白レベル,黒レベルそれぞれ行なう必要があるの
で2系統有する。白レベルの制御系はサンプリング回路
541,比較器551,白レベル対応基準電圧源561により制御
信号を作成しライン571を介してスイッチ回路S1r,S1g,S
1bを制御する。黒レベルの制御系はサンプリング回路54
2,比較器552,黒レベル対応基準電圧源562により制御信
号を作成し、ライン572を介してスイッチ回路S2r,S2g,S
2bを制御する。ここで171Bには白レベル基準挿入パルス
の発生タイミングに同期したゲートパルスが供給されラ
イン341を介してサンプリング回路を制御、172Bには黒
レベル基準挿入パルスの発生タイミングに同期したゲー
トパルスが供給されライン342を介してサンプリング回
路を制御する。以上の構成により、白レベル、黒レベル
それぞれが電源オン時に受像管の振込み電圧を所定のレ
ベル以下に抑圧する。
The control circuit at power-on has two systems since it is necessary to detect the current of the picture tube drive circuit at each of the white level and the black level. The white level control system is a sampling circuit
541, comparator 551, white level corresponding reference voltage source 561 generates a control signal, and switches S 1 r, S 1 g, S via line 571.
Control 1 b. The black level control system is a sampling circuit 54
2, a control signal is generated by the comparator 552 and the reference voltage source 562 corresponding to the black level, and the switch circuits S 2 r, S 2 g, S
To control the 2 b. Here, a gate pulse synchronized with the generation timing of the white level reference insertion pulse is supplied to 171B, and the sampling circuit is controlled via the line 341.A gate pulse synchronized with the generation timing of the black level reference insertion pulse is supplied to 172B. The sampling circuit is controlled via a line 342. With the above configuration, the white level and the black level suppress the transfer voltage of the picture tube to a predetermined level or less when the power is turned on.

上記第4図に示す従来技術では次の問題がある。 The conventional technique shown in FIG. 4 has the following problem.

1.電源オン時の受像管振込み電圧抑圧回路が2系統必要
とし、回路規模が増大する。
1. Two circuits of the picture tube transfer voltage suppression circuit at power-on are required, and the circuit scale increases.

2.受像管ドライブ回路の電流検出をR,G,Bの3チャンネ
ル混合で行っているため、チャンネル間のバラツキが生
じた場合、単色の受像管振込み電圧が所定の抑圧値の3
倍になる可能性があり、この場合電源オンの出画時、単
色から始まったり、単色の飽和となってしまう。これを
回避するため、上記受像管ドライブ回路の電流検出を3
チャンネルそれぞれ設けた場合、トランジスタ51,抵抗5
3,サンプリング回路541,542,比較器551,552が3チャン
ネル分必要となってしまい回路規模が増大する。
2. Since the current detection of the picture tube drive circuit is performed using a mixture of three channels of R, G, and B, if there is a variation between the channels, the transfer voltage of the picture tube of a single color is reduced to a predetermined suppression value of 3
In this case, when the power is turned on, the image may start with a single color or become saturated with a single color. In order to avoid this, the current detection of the picture tube drive circuit should be 3 times.
When each channel is provided, transistor 51, resistor 5
3. Sampling circuits 541 and 542 and comparators 551 and 552 are required for three channels, which increases the circuit scale.

3.iC化を考え、受像管ドライブ回路より前段を集積する
場合、サンプリング回路541,542の入力端子が必要とな
る。さらに上記項番2の場合、入力端子が3本必要とな
り、iCの端子数の増加となる。
3. To integrate iC and integrate the stage before the picture tube drive circuit, input terminals of sampling circuits 541 and 542 are required. Further, in the case of item No. 2, three input terminals are required, and the number of iC terminals increases.

本発明の目的は、上記問題を改善することにある。 An object of the present invention is to improve the above problem.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するため本発明に係る自動白バランス
調整回路の第1の構成は、信号伝送線路に設けられた利
得補正回路と直流レベル補正回路の出力に応答し受像管
をドライブするドライブ回路と、信号の一部に白レベル
の基準信号と黒レベルの基準信号を挿入し該挿入期間の
受像管電流を検出する電流検出手段と、を備え、上記白
レベルに対応した検出値に応じて上記利得補正回路を閉
ループ制御するとともに、上記黒レベルに対応した検出
値に応じて上記直流レベル補正回路を閉ループ制御する
ように構成した自動白バランス調整回路において、上記
ドライブ回路の入力電圧または出力電圧を検出する電圧
検出手段と、該電圧検出手段による上記黒レベル時の検
出出力が所定値を越えたとき上記直流レベル補正回路を
制御し受像管への映像信号の直流バイアスレベルを一定
値以下に抑圧する制御手段と、上記利得補正回路の利得
を所定値に設定する手段とを備えたことを特徴とする。
In order to achieve the above object, a first configuration of an automatic white balance adjustment circuit according to the present invention includes a gain correction circuit provided on a signal transmission line and a drive circuit that drives a picture tube in response to an output of a DC level correction circuit. Current detection means for inserting a white level reference signal and a black level reference signal into a part of the signal and detecting a picture tube current during the insertion period, and the current detection means according to the detection value corresponding to the white level. In an automatic white balance adjustment circuit configured to control the gain correction circuit in a closed loop and to control the DC level correction circuit in a closed loop in accordance with a detection value corresponding to the black level, an input voltage or an output voltage of the drive circuit is adjusted. Voltage detecting means for detecting, and when the detection output of the voltage detecting means at the time of the black level exceeds a predetermined value, the DC level correcting circuit is controlled to display the image on the picture tube. Characterized by comprising control means for suppressing the dc bias level of the signal below a predetermined value, and means for setting the gain of the gain correction circuit to a predetermined value.

また、第2の構成は、信号伝送線路に設けられた利得
補正回路と直流レベル補正回路の出力に応答し受像管を
ドライブするドライブ回路と、信号の一部に白レベルの
基準信号と黒レベルの基準信号を挿入し該挿入期間の受
像管電流を検出する電流検出手段と、を備え、上記白レ
ベルに対応した検出値に応じて上記利得補正回路を閉ル
ープ制御するとともに、上記黒レベルに対応した検出値
に応じて上記直流レベル補正回路を閉ループ制御するよ
うに構成した自動白バランス調整回路において、上記ド
ライブ回路の入力電圧または出力電圧を検出する電圧検
出手段と、該電圧検出手段による上記白レベル時の検出
出力が所定値を越えたとき上記利得補正回路を制御し受
像管への映像信号のドライブバイアスレベルを一定値以
下に抑圧する制御手段と、上記レベル補正回路の利得を
所定値に設定する手段とを備えたことを特徴とする。
The second configuration includes a drive circuit for driving the picture tube in response to the outputs of the gain correction circuit and the DC level correction circuit provided on the signal transmission line, and a white level reference signal and a black level Current detection means for inserting the reference signal of the above and detecting the picture tube current during the insertion period, and controls the gain correction circuit in a closed loop in accordance with the detection value corresponding to the white level, and corresponds to the black level. An automatic white balance adjustment circuit configured to perform closed loop control of the DC level correction circuit in accordance with the detected value, wherein voltage detection means for detecting an input voltage or output voltage of the drive circuit; A control means for controlling the gain correction circuit when the detection output at the level exceeds a predetermined value to suppress the drive bias level of the video signal to the picture tube to a certain value or less. When, characterized by comprising a means for setting the gain of the level correcting circuit to a predetermined value.

〔作用〕[Action]

上記第1の構成では、上記電圧検出手段は黒レベルに
対応した電圧を検出する。制御手段は、該検出値が所定
値を越えたとき、直流レベル補正回路を制御し受像管に
印加する直流バイアスレベルを一定値以下に抑圧すると
ともに、利得補正回路の利得を所定値に設定して、電源
を入れた時、受像管電流が流れ始めるまで受像管ドライ
ブ回路の振り込み電圧の上昇を抑える。
In the first configuration, the voltage detecting means detects a voltage corresponding to a black level. When the detection value exceeds a predetermined value, the control means controls the DC level correction circuit to suppress the DC bias level applied to the picture tube to a predetermined value or less, and sets the gain of the gain correction circuit to a predetermined value. When the power is turned on, the rise of the transfer voltage of the picture tube drive circuit is suppressed until the picture tube current starts flowing.

また、上記第2の構成では、上記電圧検出手段は白レ
ベルに対応した電圧を検出する。制御手段は、該検出値
が所定値を越えたとき、利得補正回路を制御し受像管に
印加するドライブバイアスレベルを一定値以下に抑圧す
るとともに、直流レベル補正回路の補正レベルを所定値
に設定して、電源を入れた時、受像管電流が流れ始める
まで受像管ドライブ回路の振り込み電圧の上昇を抑え
る。
In the second configuration, the voltage detection means detects a voltage corresponding to a white level. When the detection value exceeds a predetermined value, the control means controls the gain correction circuit to suppress the drive bias level applied to the picture tube to a predetermined value or less, and sets the correction level of the DC level correction circuit to a predetermined value. Then, when the power is turned on, the rise of the transfer voltage of the picture tube drive circuit is suppressed until the picture tube current starts flowing.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。
尚、第1図において第4図と同一部分には同一符号を記
して詳細な説明は省略する。
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
In FIG. 1, the same portions as those in FIG. 4 are denoted by the same reference numerals, and the detailed description is omitted.

色信号R,G,Bは、クランプ用コンデンサCiR,CiG,CiBを
介して直流バイアス補正回路183R,183G,183Bに供給され
る。この直流バイアス補正回路はクランプ回路により構
成されており、制御端子223,233,243に供給される2値
電圧により前記コンデンサCiR,CiG,CiBへの充電・放電
電流を切換える。制御端子が高電圧時、充電され直流電
位が上昇し、制御端子が低電圧時、放電され直流電位が
下降するように動作する。また、この充電放電動作はラ
イン342を通して供給されるゲートパルスの黒レベルの
挿入タイミング時であり、その期間は保持される。
The color signals R, G, B are supplied to the DC bias correction circuits 183R, 183G, 183B via the clamp capacitors CiR, CiG, CiB. This DC bias correction circuit is constituted by a clamp circuit, and switches charging / discharging currents to the capacitors CiR, CiG, CiB by a binary voltage supplied to the control terminals 223, 233, 243. When the control terminal is at a high voltage, it is charged and the DC potential rises, and when the control terminal is at a low voltage, it is discharged and its DC potential falls. This charge / discharge operation is performed at the timing of inserting the black level of the gate pulse supplied through the line 342, and the period is maintained.

受像管ドライブ回路19R,19G,19Bは、青軸ドライブ回
路19Bを代表に示す通り、トランジスタ25,64を有し、ト
ランジスタ25のベースに利得補正回路181Bからの信号が
加わり、コレクタは抵抗26を介して電圧源VCC1に接続さ
れ、エミッタは抵抗61を介して定電流源62に接続され
る。トランジスタ64のベースには定電圧源65が加わり、
コレクタは抵抗66を介して電圧源VCC2に接続され、エミ
ッタは抵抗63を介して前記定電流源62に接続される。そ
してトランジスタ25のコレクタからの出力が次段の出力
回路20Bに供給され、またトランジスタ64のコレクタか
らの出力が比較器552Bの(+)入力へ供給される。
The picture tube drive circuits 19R, 19G, and 19B have transistors 25 and 64, as shown by the blue axis drive circuit 19B, and the signal from the gain correction circuit 181B is added to the base of the transistor 25. The emitter is connected to a constant current source 62 via a resistor 61. A constant voltage source 65 is added to the base of the transistor 64,
The collector is connected to a voltage source VCC2 via a resistor 66, and the emitter is connected to the constant current source 62 via a resistor 63. The output from the collector of the transistor 25 is supplied to the output circuit 20B of the next stage, and the output from the collector of the transistor 64 is supplied to the (+) input of the comparator 552B.

以下動作を説明する。まず通常動作時、黒レベルの制
御系は、電流検出ライン30,31,32の信号が比較器353R,3
53G,353Bの(−)入力へ供給され、(+)入力へ印加さ
れる基準電圧源362と比較される。その結果はスイッチ
ング出力となり、高電圧または低電圧が出力される。こ
れらの出力がスイッチング手段S3r,S3g,S3bを介して直
流レベル補正回路183R,183G,183Bの制御端子223,233,24
3に供給され黒レベル基準挿入パルスの期間制御され
る。ここでスイッチング手段S3r,S3g,S3bを制御する比
較器552R,552G,552Bの出力は黒レベル挿入期間において
低電圧となりスイッチは第1図のように左側が選択され
る。次に白レベルの制御系は、前記第4図と同様に動作
するが、比較器351R,351G,351Bの出力と利得補正回路18
1R,181G,181Bの制御端子221,231,241の間にスイッチン
グ手段S4r,S4g,S4bが挿入されている。これらスイッチ
ング手段はホールド回路59R,59G,59Bの出力により制御
されるが、これらホールド回路は前記比較器552R,552G,
552Bの出力の黒レベル期間の電位をホールドする。この
ためホールド回路出力は低電圧となり、前記スイッチン
グ手段S4r,S4g,S4bは第1図のように左側が選択され
る。以上より通常は白レベル,黒レベルとも受像管の電
流によりバイアス制御がかかる。
The operation will be described below. First, during normal operation, the control system for the black level uses the signals of the current detection lines 30, 31, and 32 to output the signals from the comparators 353R and 353R.
The reference voltage source 362 supplied to the (−) input of the 53G, 353B and applied to the (+) input is compared. The result is a switching output, and a high or low voltage is output. These outputs are connected to the control terminals 223, 233, 24 of the DC level correction circuits 183R, 183G, 183B via switching means S 3 r, S 3 g, S 3 b.
3 and is controlled during the period of the black level reference insertion pulse. Here the switching means S 3 r, S 3 g, comparators 552R for controlling the S 3 b, 552G, the output of 552B switch becomes low voltage is left as Figure 1 are selected in the black level insertion period. Next, the white level control system operates in the same manner as in FIG. 4 except that the outputs of the comparators 351R, 351G, and 351B and the gain correction circuit 18
1R, 181G, switching means S 4 r, S 4 g, is S 4 b is inserted between the control terminal 221, 231 and 241 of 181B. These switching means are controlled by the outputs of the hold circuits 59R, 59G, 59B, and these hold circuits are provided by the comparators 552R, 552G,
The potential of the 552B output during the black level period is held. Therefore hold circuit output becomes a low voltage, the switching means S 4 r, S 4 g, S 4 b the left is selected as the first view. As described above, normally, the bias control is applied to both the white level and the black level by the current of the picture tube.

次に本発明の特徴とする電源オン時の動作について説
明する。回路の特徴は、枠50で示す回路部分、およびこ
の回路50の出力によって制御されるスイッチ手段S4r,S4
g,S4bを備えたこと、および受像管の過大バイアスを検
出する比較器552R,552G,552Bの(+)入力を前記トラン
ジスタ64のコレクタとし、電圧検出としたことにある。
Next, an operation at the time of power-on, which is a feature of the present invention, will be described. The features of the circuit are the circuit part indicated by the box 50 and the switch means S 4 r, S 4 controlled by the output of this circuit 50.
g, S 4 b, and that the (+) input of the comparators 552R, 552G, 552B for detecting an excessive bias of the picture tube is used as the collector of the transistor 64 to detect the voltage.

上記回路50は、黒レベル基準挿入パルス期間時の受像
管ドライブ回路19R,19G,19Bの出力等価電圧を検出し、
これらの電圧が所定値以上となったとき比較器552R,552
G,552Bがそれぞれ高電位出力となり、スイッチ手段S3r,
S3g,S3bの選択が第1図におけりる右側、すなわちアー
ス(低電位)を選択する。このため直流レベル補正回路
182R,182G,182Bは直流レベルを下降させ、上記受像管ド
ライブ回路の検出電圧を所定値以下とする様に動作す
る。ここで第4図との相違点は、比較器552R,552G,552B
の出力をホールドする手段59R,59G,59Bを設け、これら
の出力で前記スイッチ手段S3r,S3g,S3bを切換え制御す
るところにある。
The circuit 50 detects the output equivalent voltage of the picture tube drive circuit 19R, 19G, 19B during the black level reference insertion pulse period,
When these voltages exceed a predetermined value, the comparators 552R and 552
G and 552B become high-potential outputs, respectively, and switch means S 3 r,
The selection of S 3 g and S 3 b selects the right side in FIG. 1, that is, the ground (low potential). Therefore, the DC level correction circuit
182R, 182G, 182B operate so as to lower the DC level and make the detection voltage of the picture tube drive circuit equal to or lower than a predetermined value. Here, the difference from FIG. 4 is that the comparators 552R, 552G, 552B
Means 59R for holding the output of, 59G, provided 59B, the these output switch means S 3 r, S 3 g, there is to be controlled switching the S 3 b.

すなわち、比較器552R,552G,552Bの出力が低電圧の場
合はカソード電流が流れている通常動作状態であるが、
この時、ホールド手段59R,59G,59Bの出力も低電圧出力
となり、スイッチ手段S4r,S4g,S4bは、それぞれ比較器3
51R,351G,351Bの出力を選択する。よって利得補正回路1
81R,181G,181Bは通常の制御をなされた動作となる。次
に、比較器552R,552G,552Bの出力が高電圧の場合は、こ
れは電源がオンされて、カソードがまだ温まっていない
場合であるが、この時ホールド手段59R,59G,59Bの出力
も高電位となり、前記スイッチ手段S4r,S4g,S4bは、そ
れぞれスイッチングして、アース側を選択する。よって
前記利得補正回路181R,181G,181Bは最小利得での動作と
なり、カソードのドライブ電圧は最小となる。
That is, when the outputs of the comparators 552R, 552G, and 552B are at a low voltage, the operation is in a normal operation state in which a cathode current is flowing.
At this time, the outputs of the holding means 59R, 59G, and 59B also become low-voltage outputs, and the switching means S 4 r, S 4 g, and S 4 b
Select the output of 51R, 351G, 351B. Therefore, the gain correction circuit 1
81R, 181G, and 181B operate under normal control. Next, when the outputs of the comparators 552R, 552G, and 552B are at a high voltage, this means that the power is turned on and the cathode is not yet warmed up. The potential becomes high, and the switch means S 4 r, S 4 g, and S 4 b switch respectively to select the ground side. Therefore, the gain correction circuits 181R, 181G, and 181B operate at the minimum gain, and the cathode drive voltage is minimized.

以上より、黒レベル基準挿入パルス期間のみの受像管
ドライブ回路の出力等価電圧検出によって受像管ドライ
ブ回路の振込み電圧を各チャンネルごとに黒レベル,白
レベルとも抑圧することが可能となる。
As described above, the transfer voltage of the picture tube drive circuit can be suppressed for both the black level and the white level for each channel by detecting the output equivalent voltage of the picture tube drive circuit only during the black level reference insertion pulse period.

本実施例によれば、回路を構成する素子を削減するこ
とができ、簡素化を図れる効果がある。
According to the present embodiment, the number of elements constituting the circuit can be reduced, and there is an effect that simplification can be achieved.

本発明の他の一実施例を第2図により説明する。尚、
第2図において第1図と同一部分には同一符号を記して
詳細な説明は省略する。
Another embodiment of the present invention will be described with reference to FIG. still,
In FIG. 2, the same parts as those in FIG. 1 are denoted by the same reference numerals, and the detailed description is omitted.

本発明の特徴とする点は受像管の過大バイアスの検出
場所である。第2図では受像管ドライブ回路19R,19G,19
Bのトランジスタ25のエミッタを用いているが、ベース
を用いても同様である。前記トランジスタのエミッタ電
圧はそれぞれ比較器552R,552G,552Bの(+)入力端子へ
入力される。これら比較器では(−)入力端子へ入力さ
れる基準電圧源564の電圧と比較され、前記第1図と同
様の動作を行なう。
The feature of the present invention is the detection location of the over bias of the picture tube. In FIG. 2, the picture tube drive circuits 19R, 19G, 19
Although the emitter of the transistor 25 of B is used, the same applies when the base is used. The emitter voltages of the transistors are input to the (+) input terminals of the comparators 552R, 552G, and 552B, respectively. In these comparators, the voltage is compared with the voltage of the reference voltage source 564 input to the (-) input terminal, and the same operation as in FIG. 1 is performed.

本実施例によれば、第1図に示す受像管ドライブ回路
の出力等価電圧を検出する回路を構成するトランジスタ
64、抵抗63,66、定電流源62を3チャンネル分設けるこ
となく3チャンネルの個別制御が可能となり、少ない素
子数でチャンネル間の動作バラツキに起因する前述の単
色飽和などの弊害を改善することができる。また、iC化
を考えた場合、受像管ドライブ回路19R,19G,19B、出力
回路20R,20G,20Bを除いた部分を集積すると考えると、
比較器552R,552G,552Bの(+)入力をトランジスタ25の
ベースラインとした場合、このラインはiC内部へ内蔵す
ることが可能であり、第1図の方式に比べiCの端子数を
低減することができる。
According to this embodiment, a transistor constituting a circuit for detecting an output equivalent voltage of the picture tube drive circuit shown in FIG.
64, resistors 63 and 66, and constant current source 62 can be individually controlled for three channels without providing them for three channels, and the above-mentioned problems such as monochromatic saturation caused by variations in operation between channels can be improved with a small number of elements. Can be. When iC is considered, considering that the parts excluding the picture tube drive circuits 19R, 19G, and 19B and the output circuits 20R, 20G, and 20B are integrated,
When the (+) input of the comparators 552R, 552G, and 552B is used as the base line of the transistor 25, this line can be built in the iC, and the number of iC terminals is reduced as compared with the method of FIG. be able to.

本発明の他の一実施例を第3図により説明する。尚、
第3図において第2図と同一部分には同一符号を記して
詳細な説明は省略する。
Another embodiment of the present invention will be described with reference to FIG. still,
In FIG. 3, the same portions as those in FIG. 2 are denoted by the same reference numerals, and detailed description will be omitted.

本発明の特徴とする点は枠50で示す回路部分であり、
第2図に示す回路50に比べ回路規模を小さくした点にあ
る,トランジスタ25のエミッタラインは、最大値回路60
へ入力され、3本信号ラインの中で最大電圧が選択され
最大値回路60の出力信号となる。この出力信号は、比較
回路552の(+)入力端子へ供給される。これ以後の動
作は前記第1図と同様である。上記3本の信号ラインで
最大値を検出して制御をかけるので、受像管ドライブ回
路の振込み電圧が3チャンネルのうち最大値のチャンネ
ルで動作することになる。
The feature of the present invention is a circuit portion shown by a frame 50,
The emitter line of the transistor 25 is different from the circuit 50 shown in FIG.
The maximum voltage is selected from the three signal lines, and becomes the output signal of the maximum value circuit 60. This output signal is supplied to the (+) input terminal of the comparison circuit 552. The subsequent operation is the same as in FIG. Since the maximum value is detected and controlled by the three signal lines, the transfer voltage of the picture tube drive circuit operates on the channel having the maximum value among the three channels.

本実施例によれば、前記第2図の効果の他に回路規模
を小さくできるという効果がある。
According to this embodiment, there is an effect that the circuit scale can be reduced in addition to the effect of FIG.

〔発明の効果〕〔The invention's effect〕

本発明は、以上説明したように構成されているので以
下に記載されるように効果を奏する。
Since the present invention is configured as described above, it has the following effects.

自動白バランス調整回路を設けたことに基因して、従
来電源投入時に受像管が過大にバイアスされていたこと
を少ない素子数で構成した回路により確実に防止するこ
とができる。
Due to the provision of the automatic white balance adjustment circuit, it is possible to reliably prevent the picture tube from being excessively biased when the power is turned on by using a circuit having a small number of elements.

また、受像管の過大バイアスを検出する方法を変える
ことにより、抑圧時のチャンネル間バラツキを抑圧し、
安定した白色から出画することができる。さらに、iC化
した場合端子数を低減することができる。
Also, by changing the method of detecting an over bias of the picture tube, the variation between channels at the time of suppression is suppressed,
Images can be displayed from a stable white color. Furthermore, when iC is used, the number of terminals can be reduced.

また、受像管の過大バイアスを3チャンネル間の最大
値を検出し制御することにより、素子数を低減できる。
Further, the number of elements can be reduced by detecting and controlling the maximum value between the three channels of the excessive bias of the picture tube.

【図面の簡単な説明】[Brief description of the drawings]

第1図,第2図,第3図は本発明の一実施例を示す回路
構成図、第4図,第5図は従来の自動白バランス調整回
路を示す回路構成図、第6図は第5図の動作説明に供す
る各部の信号波形図、第7図は第5図にて使用される比
較器の動作特性を示す特性図である。 181R,181G,181B……利得補正回路、183R,183G,183B……
直流レベル補正回路、29……カソード電流検出抵抗、33
1R,331G,331B……サンプリング回路、552R,552G,552B…
…比較器、59R,59G,59B……ホールド回路、S3r,S3g,S
3b,S4r,S4g,S4b……スイッチング手段。
FIGS. 1, 2, and 3 are circuit diagrams showing an embodiment of the present invention, FIGS. 4 and 5 are circuit diagrams showing a conventional automatic white balance adjustment circuit, and FIG. FIG. 5 is a signal waveform diagram of each part for explanation of the operation, and FIG. 7 is a characteristic diagram showing operation characteristics of the comparator used in FIG. 181R, 181G, 181B …… Gain correction circuit, 183R, 183G, 183B ……
DC level correction circuit, 29 ... Cathode current detection resistor, 33
1R, 331G, 331B …… Sampling circuit, 552R, 552G, 552B…
… Comparator, 59R, 59G, 59B …… Hold circuit, S 3 r, S 3 g, S
3 b, S 4 r, S 4 g, S 4 b ...... Switching means.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神谷 昌則 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所横浜工場内 (72)発明者 川本 幸司 茨城県日立市幸町3丁目1番1号 株式 会社日立製作所日立工場内 (56)参考文献 特開 昭62−268292(JP,A) 特公 平1−26235(JP,B2) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masanori Kamiya 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Yokohama Plant, Hitachi, Ltd. (72) Koji Kawamoto 3-1-1, Sachicho, Hitachi-shi, Ibaraki Inside Hitachi, Ltd. Hitachi Plant

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】信号伝送線路に設けられた利得補正回路と
直流レベル補正回路の出力に応答し受像管をドライブす
るドライブ回路と、信号の一部に白レベルの基準信号と
黒レベルの基準信号を挿入し該挿入期間の受像管電流を
検出する電流検出手段と、を備え、上記白レベルに対応
した検出値に応じて上記利得補正回路を閉ループ制御す
るとともに、上記黒レベルに対応した検出値に応じて上
記直流レベル補正回路を閉ループ制御するように構成し
た自動白バランス調整回路において、 上記ドライブ回路の入力電圧または出力電圧を検出する
電圧検出手段と、 該電圧検出手段による上記黒レベル時の検出出力が所定
値を越えたとき上記直流レベル補正回路を制御し受像管
への映像信号の直流バイアスレベルを一定値以下に抑圧
する制御手段と、 上記利得補正回路の利得を所定値に設定する手段と、 を備えた構成を特徴とする自動白バランス調整回路。
1. A drive circuit for driving a picture tube in response to an output of a gain correction circuit and a DC level correction circuit provided in a signal transmission line, and a white level reference signal and a black level reference signal in a part of the signal. Current detecting means for detecting the picture tube current during the insertion period, and controlling the gain correction circuit in a closed loop according to the detected value corresponding to the white level, and detecting the detected value corresponding to the black level. An automatic white balance adjustment circuit configured to perform closed loop control of the DC level correction circuit according to the following: voltage detection means for detecting an input voltage or an output voltage of the drive circuit; Control means for controlling the DC level correction circuit when the detection output exceeds a predetermined value to suppress the DC bias level of the video signal to the picture tube to a certain value or less; and Automatic white balance adjustment circuit, wherein the configuration and means for setting the gain of the gain correction circuit to a predetermined value.
【請求項2】信号伝送線路に設けられた利得補正回路と
直流レベル補正回路の出力に応答し受像管をドライブす
るドライブ回路と、信号の一部に白レベルの基準信号と
黒レベルの基準信号を挿入し該挿入期間の受像管電流を
検出する電流検出手段と、を備え、上記白レベルに対応
した検出値に応じて上記利得補正回路を閉ループ制御す
るとともに、上記黒レベルに対応した検出値に応じて上
記直流レベル補正回路を閉ループ制御するように構成し
た自動白バランス調整回路において、 上記ドライブ回路の入力電圧または出力電圧を検出する
電圧検出手段と、 該電圧検出手段による上記白レベル時の検出出力が所定
値を越えたとき上記利得補正回路を制御し受像管への映
像信号のドライブバイアスレベルを一定値以下に抑圧す
る制御手段と、 上記レベル補正回路の利得を所定値に設定する手段と、 を備えた構成を特徴とする自動白バランス調整回路。
2. A drive circuit for driving a picture tube in response to an output of a gain correction circuit and a DC level correction circuit provided in a signal transmission line, and a white level reference signal and a black level reference signal in part of the signal. Current detecting means for detecting the picture tube current during the insertion period, and controlling the gain correction circuit in a closed loop according to the detected value corresponding to the white level, and detecting the detected value corresponding to the black level. An automatic white balance adjustment circuit configured to control the DC level correction circuit in a closed loop according to the following: voltage detection means for detecting an input voltage or an output voltage of the drive circuit; Control means for controlling the gain correction circuit when the detection output exceeds a predetermined value to suppress the drive bias level of the video signal to the picture tube to a certain value or less; Automatic white balance adjustment circuit for the means for setting the gain of the serial level correction circuit to a predetermined value, a structure having the features.
【請求項3】上記ドライブ回路は複数チャンネルで構成
され、上記電圧検出手段は、該複数のチャンネルの入力
電圧または出力電圧の最大値を検出するように構成され
ている請求項1または2に記載の自動白バランス調整回
路。
3. The drive circuit according to claim 1, wherein the drive circuit includes a plurality of channels, and the voltage detection means is configured to detect a maximum value of an input voltage or an output voltage of the plurality of channels. Automatic white balance adjustment circuit.
【請求項4】請求項1または2に記載の自動白バランス
調整回路を用いてなる機器。
4. An apparatus using the automatic white balance adjustment circuit according to claim 1.
JP1323755A 1989-12-15 1989-12-15 Automatic white balance adjustment circuit and device using the same Expired - Fee Related JP2644899B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1323755A JP2644899B2 (en) 1989-12-15 1989-12-15 Automatic white balance adjustment circuit and device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1323755A JP2644899B2 (en) 1989-12-15 1989-12-15 Automatic white balance adjustment circuit and device using the same

Publications (2)

Publication Number Publication Date
JPH03185993A JPH03185993A (en) 1991-08-13
JP2644899B2 true JP2644899B2 (en) 1997-08-25

Family

ID=18158264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1323755A Expired - Fee Related JP2644899B2 (en) 1989-12-15 1989-12-15 Automatic white balance adjustment circuit and device using the same

Country Status (1)

Country Link
JP (1) JP2644899B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426235A (en) * 1987-07-22 1989-01-27 Sharp Kk Display system for inference process of interrogation and answer system

Also Published As

Publication number Publication date
JPH03185993A (en) 1991-08-13

Similar Documents

Publication Publication Date Title
US4516152A (en) Video signal processor with automatic kinescope white balance and beam current limiter control systems
US4599642A (en) Video signal processor with bias error compensation
US4356508A (en) Brightness adjusting circuit for a cathode ray tube
US4679065A (en) Automatic white control circuit for color television receiver
US3970895A (en) Circuit for maintaining operating point stability of an amplifier
EP0041554B1 (en) Automatic peak beam current leveler system
US4692793A (en) Circuit for blanking the video of a television set for a time after turn-on
US7403233B1 (en) Video circuitry for controlling signal gain and reference black level
US4272777A (en) Service switch apparatus
US4554578A (en) Error compensated control system in a video signal processor
KR870001838B1 (en) Color television set
US4435729A (en) Television receiver with selectively disabled on-screen character display system
JP2644899B2 (en) Automatic white balance adjustment circuit and device using the same
US4584596A (en) Television receiver alignment system
US5036387A (en) Color television receiver
US5345267A (en) AKB apparatus with hot start flash prevention
US3971067A (en) Automatic beam current limiter
JPH0126235B2 (en)
CA1219353A (en) Video signal processor with bias error compensation
KR800000295B1 (en) Circuit for maintaining operating point stabilty of an amplifier
KR800000936B1 (en) Automatic beam current limiter
JPH0678328A (en) Color television receiver
JPH05344455A (en) Brightness limiting circuit
JPH09307916A (en) Focus control circuit
JPH10215463A (en) Display device using color picture tube having automatic white balance adjustment circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees