JP2630828B2 - Fritzcares video camera - Google Patents
Fritzcares video cameraInfo
- Publication number
- JP2630828B2 JP2630828B2 JP63286957A JP28695788A JP2630828B2 JP 2630828 B2 JP2630828 B2 JP 2630828B2 JP 63286957 A JP63286957 A JP 63286957A JP 28695788 A JP28695788 A JP 28695788A JP 2630828 B2 JP2630828 B2 JP 2630828B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- capacitor
- amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、螢光灯フリッカによる撮像輝度レベルの変
化が生じない様にした所謂フリッカレスビデオカメラに
関する。The present invention relates to a so-called flickerless video camera in which a change in imaging luminance level due to fluorescent lamp flicker does not occur.
（ロ） 従来の技術 ビデオカメラで撮影しているときに、被写体が螢光灯
のように電源周波数によって点滅する光源によって照明
されていて、かつ、ビデオカメラの垂直走査周波数（以
下fv）と、電源周波数（以下fp）が異なる場合、例え
ば、fvが60Hzで、fpが50Hzの場合、撮影された映像は、
画面がちらついて見える現象がある。これは、一般に、
螢光灯フリッカーと呼ばれている。螢光灯フリッカーが
ある場合の映像信号を第２図に示す。第２図はインター
ライン方式CCD固体撮像素子（以下CCD素子）を用いた場
合の映像出力であり、fvは60Hz、fpは50Hzとしている。(B) Conventional technology When shooting with a video camera, the subject is illuminated by a light source such as a fluorescent lamp that flashes at a power frequency, and a vertical scanning frequency (hereinafter referred to as fv) of the video camera. When the power supply frequency (hereinafter fp) is different, for example, when fv is 60 Hz and fp is 50 Hz, the shot video is
There is a phenomenon that the screen flickers. This is generally
This is called fluorescent flicker. FIG. 2 shows a video signal when there is a fluorescent lamp flicker. FIG. 2 shows a video output when an interline type CCD solid-state imaging device (hereinafter referred to as a CCD device) is used, where fv is 60 Hz and fp is 50 Hz.
このように、従来のものにおける映像信号は、垂直帰
線部分を階段状に変化するために、画面がちらつき大変
見にくくなってしまうという欠点がある。As described above, the conventional video signal has a drawback that the screen flickers and becomes very difficult to see because the vertical blanking portion changes stepwise.
そこで、この螢光灯フリッカーを低減する方法とし
て、特開昭62−123880号公報（H04N 5/30）に一例が提
案されている。Therefore, as a method of reducing the flicker of the fluorescent lamp, an example is proposed in Japanese Patent Application Laid-Open No. Sho 62-123880 (H04N 5/30).
前記従来技術は撮像映像信号を連続する３フィールド
に亘って１フィールド毎に分離し、分離された各撮像映
像信号をLPFに通して輝度レベルを検出し、更に３つの
撮像信号の平均化出力を平均化回路にて算出し、各映像
信号の輝度レベルを分離したフィールド順に時系列化
し、この時系列化出力及び平均化出力を夫々差動アンプ
であるオペアンプの負及び正側入力端に供給して時系列
化出力を平均化出力に対して反転させ、この反転出力を
撮像映像信号の伝送経路中の利得制御回路にフィードバ
ックして利得を制御して階段状の変化を抑えてフリッカ
ーレスを実現する様に構成されている。In the prior art, an imaged video signal is separated for each field over three consecutive fields, each separated imaged video signal is passed through an LPF to detect a luminance level, and an average output of the three imaged signals is further obtained. Calculated by the averaging circuit, the luminance level of each video signal is time-sequentially separated in the field order, and the time-series output and the averaged output are supplied to the negative and positive input terminals of an operational amplifier, which is a differential amplifier, respectively. The time-series output is inverted with respect to the averaged output, and the inverted output is fed back to a gain control circuit in the transmission path of the imaged video signal to control the gain and suppress the stepwise change to realize flickerless. It is configured as follows.
（ハ） 発明が解決しようとする課題 前記従来技術によると、時系列化出力のオペアンプへ
の入力及びオペアンプの出力の利得制御回路へのフィー
ドバックは全て直流結合、即ち直流成分をも含んだ形態
となっているため、基準レベルを作成するための平均化
回路は不可欠であり、また特に利得制御回路へのフィー
ドバック分に直流成分が含まれていると、利得制御回路
としてこの直流成分では決して飽和状態になることのな
い専用のアンプが必要となる。(C) Problems to be Solved by the Invention According to the above prior art, the input of the time-series output to the operational amplifier and the feedback of the output of the operational amplifier to the gain control circuit are all DC-coupled, that is, in a form including a DC component. Therefore, the averaging circuit for creating the reference level is indispensable, and especially when the feedback component to the gain control circuit contains a DC component, the DC component is never saturated as the gain control circuit. A special amplifier that does not become necessary is required.
（ニ） 課題を解決するための手段 本発明は、撮像回路から得られた撮像映像信号を可変
利得アンプを経由させた上で、連続する３フィールドに
亘ってフィールド毎に第１乃至第３撮像映像信号として
分離し、これらの撮像映像信号のレベルを検出し、これ
らのレベル検出出力をフィールド毎に時系列化し、該時
系列化出力の交流成分を第１コンデンサにて取り出し、
この第１コンデンサ出力が常に一定レベルとなるように
利得制御信号を作成し、この利得制御信号の交流成分の
みを第２コンデンサにて取り出し、所定電圧にこの第２
コンデンサからの交流成分を重畳し、この重畳出力に応
じて可変利得アンプの利得制御を為すことを特徴とす
る。(D) Means for Solving the Problems According to the present invention, an image pickup video signal obtained from an image pickup circuit is passed through a variable gain amplifier, and then the first to third image pickups are performed for each of three consecutive fields. The signals are separated as video signals, the levels of these captured video signals are detected, these level detection outputs are time-sequential for each field, and the AC component of the time-sequential output is extracted by a first capacitor.
A gain control signal is generated such that the output of the first capacitor is always at a constant level. Only the AC component of the gain control signal is taken out by a second capacitor, and the second capacitor is extracted to a predetermined voltage.
The AC component from the capacitor is superimposed, and the gain of the variable gain amplifier is controlled according to the superimposed output.
（ホ） 作用 本発明は上述の如く構成したので、フリッカーに対処
する利得制御信号は、その交流成分のみが可変利得アン
プにフィードバックされることなる。(E) Function Since the present invention is configured as described above, only the AC component of the gain control signal for dealing with flicker is fed back to the variable gain amplifier.
（ヘ） 実施例 以下、図面に従い本発明の一実施例について説明す
る。(F) Example An example of the present invention will be described below with reference to the drawings.
第１図は本発明の回路ブロック図であり、CCD（固体
撮像素子）（１）から撮像信号はプロセス回路、カラー
エンコーダ回路及びオートアイリス用AGC回路等の信号
処理回路（撮像回路）（２）にて撮像映像信号となり、
フェードアンプ（３）に入力される。FIG. 1 is a circuit block diagram of the present invention. An imaging signal from a CCD (solid-state imaging device) (1) is applied to a signal processing circuit (imaging circuit) (2) such as a process circuit, a color encoder circuit, and an AGC circuit for an auto iris. Becomes an image pickup video signal,
Input to the fade amplifier (3).
ところで、フェードアンプ（３）に入力される撮像映
像信号は、第３図（ａ）に示す様に螢光灯フリッカーの
影響により、信号レベルがフィールド毎に階段状に変化
し、被写体及び撮像状態が一定の場合には、信号レベル
の変化は周波数が20Hzで周期的に変化することになる。
従って、第１フィールド（f1）の信号レベル（Ｌ）と第
４フィールド（f4）の信号レベル（Ｏ）との間にはＬ≒
Ｏの、同様に第２フィールド（f2）の信号レベル（Ｍ）
と第５フィールド（f5）の信号レベル（Ｐ）との間には
Ｍ≒Ｐの、第３フィールド（f3）の信号レベル（Ｎ）と
第６フィールド（f6）の信号レベル（Ｑ）との間にはＮ
≒Ｑの関係が成り立つことになる。By the way, as shown in FIG. 3 (a), the signal level of the imaged video signal input to the fade amplifier (3) changes stepwise for each field due to the influence of the fluorescent lamp flicker, and the subject and the imaging state are changed. Is constant, the signal level changes periodically at a frequency of 20 Hz.
Therefore, L ≒ is between the signal level (L) of the first field (f1) and the signal level (O) of the fourth field (f4).
O, also the signal level (M) of the second field (f2)
And between the signal level (P) of the fifth field (f5) and the signal level (N) of the third field (f3) and the signal level (Q) of the sixth field (f6). N between
The relationship of ≒ Q is established.
フェードアンプ（３）にて後述の如く適当な増幅が為
された後に、撮像映像信号は出力端子（４）に出力され
ると共に第１乃至第３スイッ（SW1）（SW2）（SW3）に
入力される。After an appropriate amplification is performed in the fade amplifier (3) as described later, the captured video signal is output to the output terminal (4) and input to the first to third switches (SW1) (SW2) (SW3). Is done.
これらの第１乃至第３スイッチ（SW1）（SW2）（SW
3）は信号分離回路（５）を構成しており、夫々1/3分周
器（６）からの第１乃至第３切換信号（F1）（F2）（F
3）にて開閉制御が為される。These first to third switches (SW1) (SW2) (SW
3) constitutes a signal separation circuit (5), and the first to third switching signals (F1), (F2), and (F2) from the 1/3 frequency divider (6), respectively.
Opening / closing control is performed in 3).
1/3分周器（６）は撮像映像信号の垂直同期信号
（ｂ）を1/3分周して第３図の如く位相の異なる第１乃
至第３切換信号（F1）（F2）（F3）を出力する。尚、こ
れらの第１乃至第３切換信号の周波数は20Hzとなる。The 1/3 frequency divider (6) divides the vertical synchronizing signal (b) of the imaged video signal by 1/3 and divides the first to third switching signals (F1) (F2) (F2) having different phases as shown in FIG. F3) is output. The frequency of these first to third switching signals is 20 Hz.
第１乃至第３スイッチ（SW1）（SW2）（SW3）は第１
乃至第３切換信号（F1）（F2）（F3）が夫々Ｈレベルの
期間に閉路され、撮像映像信号は後段のピーク被波回路
（７）（８）（９）に入力される。The first to third switches (SW1) (SW2) (SW3) are the first
The third switching signals (F1), (F2), and (F3) are closed during the H level, respectively, and the imaged video signal is input to the peak receiving circuits (7), (8), and (9) at the subsequent stage.
ピーク検波回路（レベル検出手段）（７）（８）
（９）は、いずれも第４図に示す様にダイオード
（Ｄ）、コンデンサ（Ｃ）、抵抗（Ｒ）及び増幅用のト
ランジスタ（Tr）にて構成され、撮像映像信号の輝度信
号のピーク電圧を保持するものであり、各スイッチが閉
路されている間の１フィールド分の撮像映像信号のピー
ク電圧が保持されることになる。Peak detection circuit (level detection means) (7) (8)
(9) is composed of a diode (D), a capacitor (C), a resistor (R) and an amplifying transistor (Tr) as shown in FIG. 4, and a peak voltage of a luminance signal of an image signal. The peak voltage of the imaged video signal for one field is held while each switch is closed.
上述のピーク検波回路（７）（８）（９）出力は時系
列化回路（10）を構成する第４乃至第６スイッチ（SW
4）（SW5）（SW6）に入力される。第４乃至第６スイッ
チ（SW4）（SW5）（SW6）は夫々第１乃至第３切換信号
（F1）（F2）（F3）がＨレベルの期間に閉路となる、即
ち第１乃至第３スイッチ（SW1）（SW2）（SW3）と同期
して開閉制御が為される。The outputs of the peak detection circuits (7), (8), and (9) are used as fourth to sixth switches (SW) constituting a time series circuit (10).
4) Input to (SW5) and (SW6). The fourth to sixth switches (SW4), (SW5) and (SW6) are closed when the first to third switching signals (F1), (F2) and (F3) are at the H level, that is, the first to third switches. Opening / closing control is performed in synchronization with (SW1) (SW2) (SW3).
従って、第４乃至第６スイッチ（SW4）（SW5）（SW
6）はフィールド毎に切換わり、時系列化回路（10）出
力は（Ｃ）の如く階段状に変化して誤差増幅回路（11）
に入力される。Therefore, the fourth to sixth switches (SW4) (SW5) (SW
6) is switched for each field, the output of the time series circuit (10) changes stepwise as shown in (C), and the error amplifier circuit (11)
Is input to
誤差増幅回路（11）は時系列化回路（10）出力の交流
成分のみを通過させる第１コンデンサ（C1）、ループゲ
インを決定する抵抗（R1）（R2）、バイアス電圧（Ｅ）
の電源、第１コンデンサ（C1）出力が抵抗（R1）を介し
て負側入力端に入力され、バイアス電圧（Ｅ）が正側入
力端に印加されるOPアンプ（利得制御信号作成回路）
（12）から成る。The error amplifier circuit (11) has a first capacitor (C1) that allows only the AC component of the output of the time series circuit (10) to pass, resistors (R1) and (R2) that determine a loop gain, and a bias voltage (E).
OP amplifier (gain control signal generation circuit) in which the output of the first capacitor (C1) is input to the negative input terminal via the resistor (R1), and the bias voltage (E) is applied to the positive input terminal
(12).
抵抗（R1）（R2）の抵抗比R2/R1は十分なループゲイ
ン（Ｇ）を確保できる大きさに選択され、第１コンデン
サ（C1）は周波数（ｆ）が20Hz以上の交流信号のインピ
ーダンス が抵抗（R1）に比べて十分に小さくなる容量に選び、バ
イアス電圧（Ｅ）は増幅器のダイナミックレンジを確保
できる電圧に設定されている。The resistance ratio R2 / R1 of the resistors (R1) and (R2) is selected to be large enough to secure a sufficient loop gain (G), and the first capacitor (C1) is the impedance of an AC signal having a frequency (f) of 20 Hz or more. Is selected to be a capacitance sufficiently smaller than the resistance (R1), and the bias voltage (E) is set to a voltage that can secure the dynamic range of the amplifier.
第１コンデンサ（C1）にて取り出された時系列化出力
の交流成分は差動アンプとなるOPアンプ（12）に入力さ
れバイアス電圧（Ｅ）との差電圧が出力される。即ち、
第１乃至第３フィールド（f1）（f2）（f3）の信号レベ
ルのピーク値（Ｌ）（Ｍ）（Ｎ）に対して、第１フィー
ルドでのOPアンプ（12）出力の電圧値（V1）は となり、同様に第２及び第３フィールドでのOPアンプ
（12）出力の電圧値（V2）、（V3）は となる。即ちOPアンプ（12）出力はピーク値（Ｌ）
（Ｍ）（Ｎ）の平均値を該当するピーク値から減算し、
この減算値をＧ倍してバイアス電圧（Ｅ）から減算した
ものとなる。ここでピーク値（Ｌ）（Ｍ）（Ｎ）には、
Ｌ＜Ｍ＜Ｎの関係があるため、V1＞V2＞V3となる。The AC component of the time-series output extracted by the first capacitor (C1) is input to an OP amplifier (12) serving as a differential amplifier, and a difference voltage from the bias voltage (E) is output. That is,
For the peak values (L), (M), and (N) of the signal levels of the first to third fields (f1), (f2), and (f3), the voltage value (V) of the output of the OP amplifier (12) in the first field 1 ) is Similarly, the voltage values (V 2 ) and (V 3 ) of the output of the OP amplifier (12) in the second and third fields are Becomes That is, the output of the OP amplifier (12) is the peak value (L)
(M) Subtract the average value of (N) from the corresponding peak value,
This subtraction value is multiplied by G and subtracted from the bias voltage (E). Here, the peak values (L), (M), and (N)
L <Because of the relation of M <N, V 1> V 2> becomes V 3.
第２コンデンサ（C2）は、第３図に示す様にこのOPア
ンプ（12）出力の交流成分（VAGC）のみを取り出し、OP
アンプ（12）出力の直流成分をカットし、こうして得ら
れた交流成分は、フェードアンプ（３）のフェーダーゲ
インを制御するフェーダー制御電圧（Vf）に重畳され
る。The second capacitor (C2) extracts only the AC component (V AGC ) of the output of the OP amplifier (12) as shown in FIG.
The DC component of the output of the amplifier (12) is cut, and the AC component thus obtained is superimposed on a fader control voltage (Vf) for controlling a fader gain of the fade amplifier (3).
フェードアンプ（３）は通常、フェーダー制御信号
（Vf）によりその利得（フェーダーゲイン）が制御され
る。即ち、フェードイン動作時にはフェーダー制御電圧
は第５図のＯ（Ｖ）からVo（Ｖ）に緩やかに上昇して、
これに連動してフェーダーゲインも０から１に上昇し、
撮像画面がゆっくりと浮き上がってくる様に映出される
ことになる。また、同様にフェードアンプ動作時にはフ
ェーダー制御電圧は第５図のVo（Ｖ）からＯ（Ｖ）に緩
やかに降下し、これに連動してフェーダーゲインも１か
ら０に降下して、撮像画面がゆっくりと消えていくこと
になる。また、フェーダー制御電圧（Vf）はフェードイ
ン及びフェードアウト動作時以外の定常状態ではVo
（Ｖ）に固定され、フェーダゲインは１に固定される。The gain (fader gain) of the fade amplifier (3) is normally controlled by a fader control signal (Vf). That is, during the fade-in operation, the fader control voltage gradually rises from O (V) to Vo (V) in FIG.
In conjunction with this, the fader gain also rises from 0 to 1,
The image is projected as if the imaging screen slowly emerged. Similarly, during the operation of the fade amplifier, the fader control voltage gradually decreases from Vo (V) to O (V) in FIG. It will disappear slowly. Also, the fader control voltage (Vf) is Vo in a steady state other than during the fade-in and fade-out operations.
(V), and the fader gain is fixed to 1.
ところが、フェーダー制御電圧（Vf）には、上述の如
く交流成分（VAGC）が重畳されているため、第５図に示
す様に定常状態においても電圧（Vo）を中心にして変動
し、フェーダーゲインもこれに応じて変化する。即ち交
流成分（VAGC）が高い部分ではフェーダーゲインも高く
なり、逆に小さい部分ではフェーダーゲインも小さくな
る。従って、第３図（ｄ）に示す様にフェードアンプ
（12）出力は第１乃至第３フィールドにおいて一定レベ
ル（Ａ）に略維持されることになる。However, since the AC component (V AGC ) is superimposed on the fader control voltage (Vf) as described above, it fluctuates around the voltage (Vo) even in the steady state as shown in FIG. The gain changes accordingly. That is, the fader gain increases in the portion where the AC component (V AGC ) is high, and the fader gain decreases in the portion where the AC component (V AGC ) is small. Therefore, as shown in FIG. 3D, the output of the fade amplifier (12) is substantially maintained at a constant level (A) in the first to third fields.
また、フェードイン及びフェードアウト動作時に、フ
ェーダー制御電圧（Vf）変動している場合にも、交流成
分（VAGC）のみが重畳可能であるため、フェードイン及
びフェードアウト動作に影響することなく、これらの動
作中もフリッカー補正が可能となる。Also, even when the fader control voltage (Vf) fluctuates during the fade-in and fade-out operations, only the AC component (V AGC ) can be superimposed, so that the fade-in and fade-out operations are not affected. Even during operation, flicker correction can be performed.
尚、第３図の波形図は、あくまでも交流成分（VAGC）
が重畳される前の状況を示している。The waveform diagram in Fig. 3 shows the AC component (V AGC )
Shows the situation before is superimposed.
また、螢光灯の電源周波数が60Hzの場合には、フェー
ドアンプ（３）に入力される撮像映像信号は各フィール
ドとも同一レベルとなり、交流成分（VAGC）は出力され
ず、定常状態においてはフェーダー制御電圧（Vf）は一
定値（Vo）に保持される。When the power supply frequency of the fluorescent lamp is 60 Hz, the imaging video signal input to the fade amplifier (3) is at the same level in each field, the AC component (V AGC ) is not output, and in the steady state, The fader control voltage (Vf) is kept at a constant value (Vo).
更に本実施例において、撮像映像信号の信号レベルの
検出にピーク検波回路を用いたが、単にLPFを用いて行
うことも可能であることは言うまでもない。Further, in the present embodiment, the peak detection circuit is used for detecting the signal level of the imaged video signal. However, it is needless to say that the detection can be performed simply by using the LPF.
（ト） 発明の効果 上述の如く本発明によれば、フリッカー相補用の利得
制御信号の交流成分のみが可変利得アンプにフィードバ
ックされるので、可変利得アンプが飽和状態となる惧れ
がなく、特別に利得制御回路を設ける必要がない。(G) Effect of the Invention As described above, according to the present invention, only the AC component of the gain control signal for flicker complementation is fed back to the variable gain amplifier. Need not be provided with a gain control circuit.
図面は全て本発明の一実施例に係り、第１図は全体の回
路ブロック図、第２図はフリッカーが生じる時の信号レ
ベルの変動を示す図、第３図は波形説明図、第４図は要
部回路図、第５図はフェードアンプの特性を示す図であ
る。 （２）……信号処理回路（撮像回路）、（５）……信号
分離回路、（７）（８）（９）……ピーク検波回路（レ
ベル検出回路）、（10）……時系列化回路、（C1）……
第１コンデンサ、（12）……OPアンプ（利得制御信号作
成回路）、（C2）……第２コンデンサ、（３）……フェ
ードアンプ。1 is an overall circuit block diagram, FIG. 2 is a diagram showing a change in signal level when flicker occurs, FIG. 3 is a waveform explanatory diagram, and FIG. FIG. 5 is a main part circuit diagram, and FIG. 5 is a diagram showing characteristics of a fade amplifier. (2) ... signal processing circuit (imaging circuit), (5) ... signal separation circuit, (7) (8) (9) ... peak detection circuit (level detection circuit), (10) ... time series Circuit, (C1) ……
1st capacitor, (12)... OP amplifier (gain control signal generation circuit), (C2)... 2nd capacitor, (3).
Claims (1)
得アンプ出力を第１乃至第３撮像映像信号として分離す
る撮像映像信号分離回路と、 前記第１乃至第３撮像映像信号のレベルを検出するレベ
ル検出回路と、 前記第１乃至第３撮像映像信号の各レベル検出出力をフ
ィールド毎に時系列化する時系列化回路と、 該時系列化回路出力の交流成分を取り出す第１コンデン
サと、 該第１コンデンサ出力が常に一定レベルとなる様に利得
制御信号を出力する利得制御信号作成回路と、 該利得制御信号の交流成分のみを取り出す第２コンデン
サとを備え、 所定電圧に該第２コンデンサ出力を重畳した重畳電圧に
応じて前記可変利得アンプの利得を変更することを特徴
とするフリッカレスビデオカメラ。1. An image pickup circuit for outputting an image pickup video signal, a variable gain amplifier for controlling the level of the image pickup video signal, and the first to third outputs of the variable gain amplifier for each of three consecutive fields. An imaging video signal separation circuit that separates as an imaging video signal; a level detection circuit that detects levels of the first to third imaging video signals; and a level detection output of each of the first to third imaging video signals for each field A time series circuit for time series, a first capacitor for extracting an AC component of the output of the time series circuit, and a gain control signal generating circuit for outputting a gain control signal so that the output of the first capacitor is always at a constant level And a second capacitor for extracting only an AC component of the gain control signal. The variable gain amplifier according to a superimposed voltage obtained by superimposing an output of the second capacitor on a predetermined voltage. Flicker-free video camera, characterized in that to change the gain.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286957A JP2630828B2 (en) | 1988-11-14 | 1988-11-14 | Fritzcares video camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286957A JP2630828B2 (en) | 1988-11-14 | 1988-11-14 | Fritzcares video camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132975A JPH02132975A (en) | 1990-05-22 |
| JP2630828B2 true JP2630828B2 (en) | 1997-07-16 |
Family
ID=17711144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63286957A Expired - Fee Related JP2630828B2 (en) | 1988-11-14 | 1988-11-14 | Fritzcares video camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630828B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778301B2 (en) * | 1991-08-09 | 1998-07-23 | 株式会社富士通ゼネラル | Flickerless electronic shutter control device |
-
1988
- 1988-11-14 JP JP63286957A patent/JP2630828B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02132975A (en) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0224904B1 (en) | White balance adjusting device of color video camera | |
| US4581651A (en) | Smear reduction in solid state image pickup device camera | |
| KR930002603B1 (en) | White balance correction circuit | |
| US5068718A (en) | Image quality correcting system for use with an imaging apparatus | |
| EP0328346A2 (en) | Noise reduction circuits | |
| US4409620A (en) | Picture division type automatic exposure control device for television camera | |
| EP0442269A2 (en) | White balance adjusting system for a color image pickup apparatus | |
| US4980773A (en) | In focus detecting apparatus having a plurality of bandpass filters | |
| JPS59193684A (en) | Negative/positive inverting device | |
| JP2630828B2 (en) | Fritzcares video camera | |
| JPH0254487B2 (en) | ||
| US5452005A (en) | Automatic focusing device capable of removing noise components from focusing contrast information | |
| EP0506031A1 (en) | Illumination flicker correction for video cameras | |
| JP2776965B2 (en) | Imaging device | |
| JP3704909B2 (en) | Imaging device | |
| JP4029490B2 (en) | Automatic contrast adjustment circuit | |
| JP3645089B2 (en) | Video transmission device | |
| EP0420621A2 (en) | Method and apparatus for effecting white balance control in an image pickup apparatus | |
| JPH0832050B2 (en) | Imaging device | |
| JPH06165017A (en) | Automatic focus detector | |
| GB2217139A (en) | Auto-master pedestal control circuit | |
| JPS62232278A (en) | Flicker noise removing device for television camera | |
| JPH08172548A (en) | Clamp circuit | |
| JP2812054B2 (en) | TV camera device | |
| KR0129987B1 (en) | Image signal level auto control circuit having picture in picture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |