JP2627499B2 - Switch / capacitor / filter circuit - Google Patents

Switch / capacitor / filter circuit

Info

Publication number
JP2627499B2
JP2627499B2 JP3178487A JP3178487A JP2627499B2 JP 2627499 B2 JP2627499 B2 JP 2627499B2 JP 3178487 A JP3178487 A JP 3178487A JP 3178487 A JP3178487 A JP 3178487A JP 2627499 B2 JP2627499 B2 JP 2627499B2
Authority
JP
Japan
Prior art keywords
operational amplifier
input
filter circuit
capacitance
capacitor filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3178487A
Other languages
Japanese (ja)
Other versions
JPS63199510A (en
Inventor
裕司 瀬川
邦彦 後藤
Original Assignee
富士通 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通 株式会社 filed Critical 富士通 株式会社
Priority to JP3178487A priority Critical patent/JP2627499B2/en
Publication of JPS63199510A publication Critical patent/JPS63199510A/en
Application granted granted Critical
Publication of JP2627499B2 publication Critical patent/JP2627499B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 本発明のスイッチト・キャパシタ・フィルタ回路は位
相反転型スイッチト・キャパシタ・フィルタ回路部を複
数個、縦続接続してなり、かつ各スイッチト・キャパシ
タ・フィルタ回路部の入力容量と直流帰還容量が特定の
関係式を満たすように設定されている。これによりスイ
ッチをオン・オフ動作するときに発生するノイズによっ
て生ずるオフセット電圧を相殺することができるので、
出力から適正な信号を取り出すことができる。
DETAILED DESCRIPTION OF THE INVENTION [Summary] A switched capacitor filter circuit of the present invention comprises a plurality of cascade-connected phase-inverted switched capacitor filter circuit units, and each switched capacitor filter circuit. The input capacitance and the DC feedback capacitance of the circuit section are set so as to satisfy a specific relational expression. As a result, the offset voltage caused by the noise generated when the switch is turned on and off can be canceled,
An appropriate signal can be extracted from the output.

〔産業上の利用分野〕[Industrial applications]

本発明はスイッチト・キャパシタ・フィルタ回路に関
するものであり、更に詳しく言えばスイッチをオン・オ
フ動作するときに発生するノイズによって生じるオフセ
ット電圧を相殺して適正な出力を得ることができるスイ
ッチト・キャパシタ・フィルタ回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switched capacitor filter circuit, and more particularly to a switched capacitor filter circuit capable of canceling an offset voltage caused by noise generated when a switch is turned on / off to obtain a proper output. The present invention relates to a capacitor / filter circuit.

〔従来の技術〕[Conventional technology]

第3図は1次の位相反転型スイッチト・キャパシタ・
フィルタ回路の回路図であり、1は演算増幅器である。
またC1は入力容量,CFは出力の交流分を帰還する容量,C2
は出力の(等価的な)直流分を帰還する容量であり、S1
〜S3は不図示のクロック制御信号によりオン・オフ動作
するスイッチ回路である。
FIG. 3 shows a first-order phase-inverted switched capacitor capacitor.
FIG. 2 is a circuit diagram of a filter circuit, where 1 is an operational amplifier.
C1 is the input capacitance, C F is the capacitance that feeds back the output AC, C2
Is the capacity to feed back the (equivalent) DC component of the output, and S1
To S3 are switch circuits that are turned on / off by a clock control signal (not shown).

第4図はnチャネルFETによって構成されるスイッチ
回路の回路図である。ところでスイッチ回路のゲートに
入力する電圧が変化するとき、ゲート(G)とソース
(S)間に存在する寄生容量CGSにより、ゲートからソ
ース側に電荷が供給される。このときの供給電荷量は、
ゲート電圧の変化量ΔVGとすると、ΔQL=CGS×ΔVG
表わされる。特にスイッチ回路S2によって供給される電
荷量は演算増幅器1の入力の電圧を変化させ、増幅され
て出力電圧のオフセット電圧となって現れる。
FIG. 4 is a circuit diagram of a switch circuit constituted by n-channel FETs. When the voltage input to the gate of the switch circuit changes, charges are supplied from the gate to the source due to the parasitic capacitance CGS existing between the gate (G) and the source (S). The amount of charge supplied at this time is
When the change amount [Delta] V G of the gate voltage is expressed by ΔQ L = C GS × ΔV G . In particular, the amount of charge supplied by the switch circuit S2 changes the voltage at the input of the operational amplifier 1 and is amplified to appear as an offset voltage of the output voltage.

いま第3図のスイッチト・キャパシタ・フィルタ回路
が定常状態にあるときのオフセット電圧を求めると、 (定常状態の条件)から、 となる。
Now, when the offset voltage when the switched capacitor filter circuit of FIG. 3 is in a steady state is obtained, (Steady state conditions) Becomes

すなわち、 で与えられる。That is, Given by

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このように、オフセット電圧は所望の電圧をシフトす
るものであるから、除去することが望ましい。
As described above, since the offset voltage shifts a desired voltage, it is desirable to remove the offset voltage.

第5図は第2図に示す1次のスイッチト・キャパシタ
・フィルタ回路2〜4を3段縦続接続してなる回路であ
る。
FIG. 5 shows a circuit in which the primary switched capacitor filter circuits 2 to 4 shown in FIG. 2 are cascaded in three stages.

この回路の出力電圧は、 V3=−GA・GB・GC・VIN+GB・GC・VA −GC・VB+VC で与えられる。The output voltage of this circuit is given by V 3 = -G A · G B · G C · V IN + G B · G C · V A -G C · V B + V C.

但し、GA,GB,GCは各々のスイッチト・キャパシタ・フ
ィルタ回路の増幅率であり、またVA,VB,VCはオフセット
電圧とする。
Here, G A , G B , and G C are the amplification factors of the respective switched capacitor filter circuits, and V A , V B , and V C are offset voltages.

V3の式において、GB・GC・VA−GC・VB+VCは最終段の
オフセット電圧であるから、この電圧をゼロにすること
が望まれる。
In formulas V 3, G B · G C · V A -G C · V B + V C is because the offset voltage of the final stage, it is desirable to this voltage to zero.

ところで、反転型スイッチト・キャパシタ・フィルタ
回路で回路構成を行なう場合、増幅率が負であるから、
各段毎のオフセット電圧の符号が異なるため、ある条件
では、GB・GC・VA−GC・VB+VC=0に設定し得る。
By the way, when the circuit configuration is performed by the inverting type switched capacitor filter circuit, since the amplification factor is negative,
Since the sign of the offset voltage of each stage is different, in certain conditions, can be set to G B · G C · V A -G C · V B + V C = 0.

本発明はかかる点に着目して創作されたものであり、
スイッチング時のノイズ入力によるオフセット電圧を消
去することが可能なスイッチト・キャパシタ・フィルタ
回路の提供を目的とする。
The present invention has been created focusing on this point,
It is an object of the present invention to provide a switched capacitor filter circuit capable of eliminating an offset voltage due to noise input during switching.

〔問題点を解決するための手段〕[Means for solving the problem]

第1図は本発明のスイッチ・キャパシタ・フィルタ回
路の原理構成を示す図である。図において、一次のスイ
ッチト・キャパシタ・フィルタ回路を全体でn段、二次
のスイッチト・キャパシタ・フィルタ回路を全体でn
段、又は、一次のスイッチト・キャパシタ・フィルタ回
路及び二次のスイッチト・キャパシタ・フィルタ回路と
を複数組み合わせて全体でn段となるように縦続接続し
た位相反転型のスイッチト・キャパシタ・フィルタ回路
において、 前記一次のスイッチト・キャパシタ・フィルタ回路
は、第1の演算増幅器と、前記第1の演算増幅器の入力
容量と、前記入力容量の一端を信号入力又は接地線のい
ずれか一方に接続する第1のスイッチ回路と、前記入力
容量の他端を前記第1の演算増幅器の入力又は接地線の
いずれか一方に接続する第2のスイッチ回路と、前記第
1の演算増幅器の出力を該演算増幅器の入力に帰還する
第1の直流帰還容量と、前記第1の直流帰還容量の一端
を前記第1の演算増幅器の出力又は接地線のいずれか一
方に接続する第3のスイッチ回路とを備え、 前記二次のスイッチト・キャパシタ・フィルタ回路
は、第2の演算増幅器と、前記第2の演算増幅器の入力
容量と、前記第2の演算増幅器の入力容量の一端を信号
入力又は接地線のいずれか一方に接続する第4のスイッ
チ回路と、前記第2の演算増幅器の入力容量の他端を前
記第2の演算増幅器の入力又は接地線のいずれか一方に
接続する第5のスイッチ回路と、第3の演算増幅器と、
前記第3の演算増幅器の入力容量と、前記第3の演算増
幅器の入力容量の一端を前記第2の演算増幅器の信号出
力又は接地線のいずれか一方に接続する第6のスイッチ
回路と、前記第3の演算増幅器の入力容量の他端を前記
第3の演算増幅器の入力又は接地線のいずれか一方に接
続する第7のスイッチ回路と、前記第3の演算増幅器の
出力を該第2の演算増幅器の入力に帰還する第2の直流
帰還容量と、前記第3の演算増幅器の出力を該第3の演
算増幅器の入力に帰還する第3の直流帰還容量と、前記
第2及び第3の直流帰還容量の一端を前記第3の演算増
幅器の出力又は接地線のいずれか一方に接続する第8の
スイッチ回路とを備え、 前記縦続接続したi段目〔i=1〜n〕のスイッチト
・キャパシタ・フィルタ回路の第1の演算増幅器の入力
容量又は前記第2の演算増幅器の入力容量をC1iとし、
前記i段目のスイッチト・キャパシタ・フィルタ回路の
第1の直流帰還容量又は第2の直流帰還容量をC2iとす
るとき、前記縦続接続した位相反転型のスイッチト・キ
ャパシタ・フィルタ回路のオフセット電圧を全体として
相殺されるように、前記入力容量C1iと直流帰還容量のC
2iの値とを次式、 (但し、nは2以上の自然数) を満たすように設定することを特徴とする。
FIG. 1 is a diagram showing the principle configuration of a switch capacitor filter circuit of the present invention. In the figure, a first-order switched capacitor filter circuit has a total of n stages, and a second-order switched capacitor filter circuit has a total of n stages.
Phase-inverted switched-capacitor filter in which a plurality of stages or a first-order switched-capacitor filter circuit and a second-order switched-capacitor filter circuit are combined and connected in cascade so as to have a total of n stages In the circuit, the first-order switched capacitor filter circuit connects a first operational amplifier, an input capacitance of the first operational amplifier, and one end of the input capacitance to one of a signal input and a ground line. A first switch circuit for connecting the other end of the input capacitor to either the input of the first operational amplifier or a ground line, and the output of the first operational amplifier. A first DC feedback capacitance that feeds back to an input of the operational amplifier, and one end of the first DC feedback capacitance connected to one of an output of the first operational amplifier or a ground line; A second switched capacitor filter circuit, wherein the second-order switched capacitor filter circuit has a second operational amplifier, an input capacitance of the second operational amplifier, and an input capacitance of the second operational amplifier. A fourth switch circuit for connecting one end of the second operational amplifier to one of the signal input and the ground line, and connecting the other end of the input capacitance of the second operational amplifier to one of the input and the ground line of the second operational amplifier. A fifth switch circuit connected to the first and second operational amplifiers;
An input capacitance of the third operational amplifier, a sixth switch circuit for connecting one end of the input capacitance of the third operational amplifier to one of a signal output of the second operational amplifier or a ground line, A seventh switch circuit for connecting the other end of the input capacitance of the third operational amplifier to either the input of the third operational amplifier or the ground line, and the output of the third operational amplifier to the second operational amplifier. A second DC feedback capacitance that feeds back to the input of the operational amplifier, a third DC feedback capacitance that feeds back the output of the third operational amplifier to the input of the third operational amplifier, and the second and third An eighth switch circuit for connecting one end of the DC feedback capacitance to one of the output of the third operational amplifier and a ground line, wherein the cascade-connected switch of the i-th stage (i = 1 to n) is provided. . Of the first operational amplifier of the capacitor filter circuit The input capacitance or the input capacitance of the second operational amplifier is C1i,
When the first DC feedback capacitance or the second DC feedback capacitance of the i-th stage switched capacitor filter circuit is C2i, the offset voltage of the cascade-connected phase-inverted switched capacitor filter circuit So that the input capacitance C1i and the DC feedback capacitance C
The value of 2i and the following formula, (Where n is a natural number of 2 or more).

〔作用〕 第1図の回路において、各段の回路部のオフセット電
圧をViとし、また増幅率をGiとすると、最終段の出力電
圧は、 但し、ΔQLはクロック制御信号がオン・オフするとき
に各段の入力に注入される電荷量で、各段すべて同一で
あると仮定する。
In the circuit of [Function] FIG. 1, the offset voltage of the circuit of each stage and V i, also when the gain and G i, the output voltage of the final stage, Here, ΔQ L is the amount of electric charge injected into the input of each stage when the clock control signal is turned on / off, and it is assumed that all the stages are the same.

ところで本発明の回路構成によれば、(1)式を満た
すように、各段の入力容量C1iおよび直流帰還容量C2i
設定されているので、 となる。
By the way, according to the circuit configuration of the present invention, the input capacitance C 1i and the DC feedback capacitance C 2i of each stage are set so as to satisfy the expression (1). Becomes

すなわち、最終段の出力電圧からオフセット電圧を除
去することができる。
That is, the offset voltage can be removed from the output voltage of the final stage.

〔実施例〕〔Example〕

次に本発明の実施例について説明する。前述のよう
に、第5図は3個の位相反転型スイッチト・キャパシタ
・フィルタ回路部を縦続接続してなる回路である。
Next, examples of the present invention will be described. As described above, FIG. 5 shows a circuit in which three phase-inverted switched-capacitor / filter circuit sections are cascaded.

この回路において、各回路部の増幅率をGA,GB,GC、ま
たオフセット電圧をVA,VB,VCとすると、 V3=−GA・GB・GC・VIN+GB・GC・VA −GC・VB+VCとなる。
In this circuit, assuming that the amplification factors of the respective circuit parts are G A , G B , G C and the offset voltages are V A , V B , V C , V 3 = −G A G B G C V IN + a G B · G C · V a -G C · V B + V C.

すなわち最終段のオフセット電圧は、 但し、C1A,C1B,C1Cは各段の入力容量であり、C2A,
22B,C2Cは各段の直流帰還容量である。
That is, the offset voltage of the final stage is However, C 1A , C 1B , C 1C are the input capacitance of each stage, C 2A ,
22 B and C 2C are DC feedback capacitances of each stage.

ところで、実施例回路では、各段の入力容量および直
流容量は、 の関係式を満たすように構成されているので、最終段の
オフセット電圧は、ゼロとなる。
By the way, in the example circuit, the input capacity and the DC capacity of each stage are , The final stage offset voltage is zero.

このように本発明の実施例回路によれば、スイッチ回
路のオン・オフによって発生するオフセット電圧を除去
することができ、所望の出力電圧を得ることができる。
As described above, according to the circuit of the embodiment of the present invention, it is possible to remove the offset voltage generated by turning on / off the switch circuit and obtain a desired output voltage.

なお各段のスイッチト・キャパシタ・フィルタ回路
は、第3図に示すような1次の位相反転型スイッチト・
キャパシタ・フィルタ回路部であってもよいし、第2図
に示すような2次の位相反転型スイッチト・キャパシタ
・フィルタ回路部であってもよい。
The switched capacitor filter circuit of each stage includes a first-order phase-inverted switched filter as shown in FIG.
It may be a capacitor / filter circuit section or a second-order phase-inverted switched-capacitor / filter circuit section as shown in FIG.

何故なら、第2図の回路において、入力容量をC3と
し、入力をV5とし、直流帰還容量をC4とし、第2段目の
演算増幅器の出力V7とし、第1段目の演算増幅器の入力
に接続されたスイッチ回路からのリークをΔQLとし、第
1段目の演算増幅器の出力変化分をΔV6とし、第1段目
の演算増幅器の出力の交流分を帰還する容量をCF1とす
ると、 ΔV6=−(C3・V5+C4・V7+ΔQL)/CF1 =0(定常状態の条件)から、 V7=−(ΔQL/C4)−(C3/C4)・V5 となり、オフセット電圧−ΔQL/C4は第3図の一次の位
相反転型のスイッチト・キャパシタ・フィルタ回路部の
場合と同じ式で与えられるからである。
Because, in the circuit of FIG. 2, the input capacitance is C3, the input is V5, the DC feedback capacitance is C4, the output of the second stage operational amplifier is V7, and the input of the first stage operational amplifier is Let ΔQL be the leakage from the connected switch circuit, ΔV6 be the output change of the first-stage operational amplifier, and CF1 be the capacitance that feeds back the AC component of the output of the first-stage operational amplifier. From − (C3 · V5 + C4 · V7 + ΔQL) / CF1 = 0 (steady state condition), V7 = − (ΔQL / C4) − (C3 / C4) · V5, and the offset voltage −ΔQL / C4 is the primary of FIG. This is because it is given by the same equation as in the case of the phase inversion type switched capacitor filter circuit section.

このように、1次だけでなく、一般に複数次の位相反
転型スイッチト・キャパシタ・フィルタ回路部によって
構成されるスイッチト・キャパシタ・フィルタ回路にも
適用可能である。
As described above, the present invention can be applied not only to the first-order but also to a switched-capacitor filter circuit generally configured by a multi-order phase-inverted switched-capacitor filter circuit unit.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば位相反転型スイ
ッチト・キャパシタ・フィルタ回路部を複数段接続した
場合の各段のスイッチング時のノイズによる最終段出力
のオフセット電圧への影響が交互に正負になることを利
用して除去することができる。これにより所望の出力電
圧を得ることが可能となる。
As described above, according to the present invention, when a plurality of stages of phase-inverted switched-capacitor / filter circuits are connected, the influence of the noise at the time of switching of each stage on the offset voltage of the final stage output is alternately positive and negative. Can be removed by taking advantage of the fact that As a result, a desired output voltage can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のスイッチト・キャパシタ・フィルタ回
路の原理構成を説明するためのブロック図、 第2図は2次の位相反転型スイッチト・キャパシタ・フ
ィルタ回路部の回路図、 第3図は1次の位相反転型スイッチト・キャパシタ・フ
ィルタ回路部の回路図、 第4図はスイッチ回路のスイッチングによる電荷注入を
説明する図、 第5図は3段に縦続接続された位相反転型スイッチト・
キャパシタ・フィルタ回路部からなるスイッチト・キャ
パシタ・フィルタ回路のブロック図である。 (符号の説明) 第1図において 1……演算増幅器、 2,3,4……位相反転型スイッチト・キャパシタ・フィル
タ回路部、 C2i,C21,C2n,C2,C4……直流帰還容量、 C1i,C11,C1n,C1,C3……入力容量、 CF,CF1……交流帰還容量、 CGD,(CGS)……ゲート・ドレイン(ソース)間の寄生
容量、 VIN,V5……入力電圧、 V0,V1,V2,V3,V6,V7……出力電圧、 VA,VB,VC……オフセット電圧、 VG……ゲート電圧、 GA,GB,GC……増幅率、 ΔQL……注入電荷量、 S1〜S3……スイッチ。
FIG. 1 is a block diagram for explaining the principle configuration of a switched capacitor filter circuit according to the present invention, FIG. 2 is a circuit diagram of a second-order phase-inverted switched capacitor filter circuit section, FIG. FIG. 4 is a circuit diagram of a first-order phase inversion type switched capacitor filter circuit unit. FIG. 4 is a diagram illustrating charge injection by switching of a switch circuit. FIG. 5 is a phase inversion type switch connected in cascade in three stages. To
FIG. 2 is a block diagram of a switched capacitor filter circuit including a capacitor filter circuit unit. (Explanation of reference numerals) In FIG. 1, 1... Operational amplifier, 2, 3, 4... Phase inversion type switched capacitor filter circuit section, C 2i , C 21 , C 2n , C 2 , C 4. DC feedback capacitance, C 1i , C 11 , C 1n , C 1 , C 3 ... input capacitance, C F , C F1 ... AC feedback capacitance, C GD , (C GS ) ... between gate and drain (source) Parasitic capacitance, V IN , V 5 …… Input voltage, V 0 , V 1 , V 2 , V 3 , V 6 , V 7 …… Output voltage, V A , V B , V C …… Offset voltage, V G: gate voltage, G A , G B , G C: amplification factor, ΔQ L: injected charge amount, S1 to S3: switch.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 武部幹他「スイッチトキャパシタ回 路」現代工学社(1985年2月25日)P. 189−191 ──────────────────────────────────────────────────続 き Continued on the front page (56) References Miki Takebe, "Switched Capacitor Circuit," Hyundai Kogakusha (February 25, 1985), pp. 189-191

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一次のスイッチト・キャパシタ・フィルタ
回路を全体でn段、二次のスイッチト・キャパシタ・フ
ィルタ回路を全体でn段、又は、一次のスイッチト・キ
ャパシタ・フィルタ回路及び二次のスイッチト・キャパ
シタ・フィルタ回路とを複数組み合わせて全体でn段と
なるように縦続接続した位相反転型のスイッチト・キャ
パシタ・フィルタ回路において、 前記一次のスイッチト・キャパシタ・フィルタ回路は、 第1の演算増幅器と、 前記第1の演算増幅器の入力容量と、 前記入力容量の一端を信号入力又は接地線のいずれか一
方に接続する第1のスイッチ回路と、 前記入力容量の他端を前記第1の演算増幅器の入力又は
接地線のいずれか一方に接続する第2のスイッチ回路
と、 前記第1の演算増幅器の出力を該演算増幅器の入力に帰
還する第1の直流帰還容量と、 前記第1の直流帰還容量の一端を前記第1の演算増幅器
の出力又は接地線のいずれか一方に接続する第3のスイ
ッチ回路とを備え、 前記二次のスイッチト・キャパシタ・フィルタ回路は、 第2の演算増幅器と、 前記第2の演算増幅器の入力容量と、 前記第2の演算増幅器の入力容量の一端を信号入力又は
接地線のいずれか一方に接続する第4のスイッチ回路
と、 前記第2の演算増幅器の入力容量の他端を前記第2の演
算増幅器の入力又は接地線のいずれか一方に接続する第
5のスイッチ回路と、 第3の演算増幅器と、 前記第3の演算増幅器の入力容量と、 前記第3の演算増幅器の入力容量の一端を前記第2の演
算増幅器の信号出力又は接地線のいずれか一方に接続す
る第6のスイッチ回路と、 前記第3の演算増幅器の入力容量の他端を前記第3の演
算増幅器の入力又は接地線のいずれか一方に接続する第
7のスイッチ回路と、 前記第3の演算増幅器の出力を該第2の演算増幅器の入
力に帰還する第2の直流帰還容量と、 前記第3の演算増幅器の出力を該第3の演算増幅器の入
力に帰還する第3の直流帰還容量と、 前記第2及び第3の直流帰還容量の一端を前記第3の演
算増幅器の出力又は接地線のいずれか一方に接続する第
8のスイッチ回路とを備え、 前記縦続接続したi段目〔i=1〜n〕のスイッチト・
キャパシタ・フィルタ回路の第1の演算増幅器の入力容
量又は前記第2の演算増幅器の入力容量をC1iとし、前
記i段目のスイッチト・キャパシタ・フィルタ回路の第
1の直流帰還容量又は第2の直流帰還容量をC2iとする
とき、前記縦続接続した位相反転型のスイッチト・キャ
パシタ・フィルタ回路のオフセット電圧を全体として相
殺されるように、前記入力容量C1iと直流帰還容量C2iの
値とを次式、 (但し、nは2以上の自然数) を満たすように設定することを特徴とするスイッチト・
キャパシタ・フィルタ回路。
A total of n stages of a primary switched capacitor filter circuit and n stages of a secondary switched capacitor filter circuit, or a primary switched capacitor filter circuit and a secondary A phase-inverted switched capacitor filter circuit in which a plurality of switched capacitor filter circuits are combined and cascaded so as to have n stages in total, wherein the first-order switched capacitor filter circuit comprises: An operational amplifier, an input capacitance of the first operational amplifier, a first switch circuit for connecting one end of the input capacitance to one of a signal input and a ground line, and A second switch circuit connected to either the input of the first operational amplifier or the ground line, and the output of the first operational amplifier to the operational amplifier. A first DC feedback capacitance that returns to a force, and a third switch circuit that connects one end of the first DC feedback capacitance to one of an output of the first operational amplifier or a ground line, A second switched capacitor filter circuit comprising: a second operational amplifier; an input capacitance of the second operational amplifier; and one end of the input capacitance of the second operational amplifier, which is connected to either a signal input or a ground line. A fourth switch circuit connected to one end, a fifth switch circuit connecting the other end of the input capacitance of the second operational amplifier to one of an input of the second operational amplifier or a ground line, A third operational amplifier, an input capacitance of the third operational amplifier, and a sixth terminal for connecting one end of the input capacitance of the third operational amplifier to one of a signal output of the second operational amplifier or a ground line. The switch circuit and A seventh switch circuit for connecting the other end of the input capacitance of the third operational amplifier to either the input of the third operational amplifier or the ground line; and the output of the third operational amplifier to the second operational amplifier. A second DC feedback capacitance that feeds back to the input of the operational amplifier; a third DC feedback capacitance that feeds back the output of the third operational amplifier to the input of the third operational amplifier; An eighth switch circuit for connecting one end of the DC feedback capacitance to one of the output of the third operational amplifier and a ground line, wherein the cascade-connected switch of the i-th stage (i = 1 to n) is provided.・
The input capacitance of the first operational amplifier of the capacitor filter circuit or the input capacitance of the second operational amplifier is C1i, and the first DC feedback capacitance or the second DC feedback capacitance of the i-th stage switched capacitor filter circuit. When the DC feedback capacitance is C2i, the input capacitance C1i and the value of the DC feedback capacitance C2i are set as follows so that the offset voltage of the cascade-connected phase-inverted switched capacitor filter circuit is offset as a whole. formula, (Where n is a natural number of 2 or more).
Capacitor filter circuit.
【請求項2】特許請求の範囲第1項において、入力容量
C1iと直流帰還容量C2iの値は、各スイッチト・キャパシ
タ・フィルタ回路間で異なった値を持つことを特徴とす
るスイッチト・キャパシタ・フィルタ回路。
2. An input capacitor according to claim 1, wherein
A switched capacitor filter circuit characterized in that the values of C1i and the DC feedback capacitance C2i have different values between each switched capacitor filter circuit.
JP3178487A 1987-02-13 1987-02-13 Switch / capacitor / filter circuit Expired - Fee Related JP2627499B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3178487A JP2627499B2 (en) 1987-02-13 1987-02-13 Switch / capacitor / filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3178487A JP2627499B2 (en) 1987-02-13 1987-02-13 Switch / capacitor / filter circuit

Publications (2)

Publication Number Publication Date
JPS63199510A JPS63199510A (en) 1988-08-18
JP2627499B2 true JP2627499B2 (en) 1997-07-09

Family

ID=12340682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3178487A Expired - Fee Related JP2627499B2 (en) 1987-02-13 1987-02-13 Switch / capacitor / filter circuit

Country Status (1)

Country Link
JP (1) JP2627499B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
武部幹他「スイッチトキャパシタ回路」現代工学社(1985年2月25日)P.189−191

Also Published As

Publication number Publication date
JPS63199510A (en) 1988-08-18

Similar Documents

Publication Publication Date Title
US5124663A (en) Offset compensation CMOS operational amplifier
JPS6244597Y2 (en)
US4400637A (en) Integrator with sampling stage
US6344767B1 (en) Switched-opamp technique for low-voltage switched capacitor circuits
JPS59136869A (en) Digital switch analog signal adjustor
EP0158646B1 (en) Switched capacitor circuits
US6169440B1 (en) Offset-compensated switched-opamp integrator and filter
EP0678980A1 (en) Low distortion circuit with switched capacitors
US5453710A (en) Quasi-passive switched-capacitor (SC) delay line
US4948992A (en) Static method to negate offset voltages in CMOS operational amplifiers
US6166581A (en) Differential integrator having offset and gain compensation, not requiring balanced inputs
CN111414092A (en) Noise elimination circuit and operation method thereof
JP2627499B2 (en) Switch / capacitor / filter circuit
JPH0119653B2 (en)
US5408142A (en) Hold circuit
US4647865A (en) Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier
US5923206A (en) Charge injection cancellation technique
US4320362A (en) Filter for analog signals
EP2293434B1 (en) Switched amplifier circuit arrangement and method for switched amplification
US6404262B1 (en) Switched capacitor integrator using unity gain buffers
JPH11234088A (en) Switched capacitor circuit
JPH1051270A (en) Switched capacitor circuit
JPH05243857A (en) Offset immune type switched capacitor amplifier circuit
JP3033346B2 (en) Sample hold circuit
KR100307522B1 (en) Differential circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees