JP2621832C - - Google Patents

Info

Publication number
JP2621832C
JP2621832C JP2621832C JP 2621832 C JP2621832 C JP 2621832C JP 2621832 C JP2621832 C JP 2621832C
Authority
JP
Japan
Prior art keywords
display
electrode
electrodes
screen
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
Japanese (ja)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Publication date

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】 本発明は、3電極形ACガス放電パネルの駆動方法に関し、大形表示,カラー 表示を可能とする、新しい高速表示アドレス駆動の方法である。 【0002】 【従来の技術】 本発明に関連する技術を、本発明者らはすでに特開昭55-113237,特開昭57-787
51,特開昭60-220393,特開昭61-144694 および特開昭62-22352などで開示してい
る。 図6に本発明の対象となる3電極形ACガス放電パネルの1例を示し、そのパ
ネルの従来の駆動法を図4「従来の消去アドレスの方法」で示すと共に、その結
果表示されるパターンを図5に示した。 【0003】 図6に示すガス放電パネルは、前記の特開昭62-22352に開示された面放電パネ
ルであり、一方の基板1上に、平行に配された表示電極部を有する電極対X,Y
と、該電極を誘電体層4で被覆した後セパレータ5の斜面上に前記電極対X,Y
と絶縁して表示電極部の近傍で交差する方向に配された選択電極Wを備え、一方
の表示電極Yと選択電極Wとの交点において選択セルを、表示電極対X,Yの表
示電極部間において表示セルを構成してなる上記3電極一組の電極セットをマト
リクス状に配列すると共に、スペーサ6を備えた他方の基板7を基板1上に気密
封止をして放電ガスを封入し、同一基板1上の表示電極面上で表示放電を行うよ
うに構成されている。 【0004】 上記パネルに用いる従来の駆動法を、図5に示す4セル×4セルの電極図、お
よびそのパネルを駆動するための波形図である第4図を用いて説明する。 図5の記号X,Y,Wは図6の記号と一致しており、ただ電極の場所を示す算
用数字が前記記号に添字としてつけてある。 図5において記号 C11〜 C44は放電セルを代表する記号であり、○印は点火し
て表示中のセルであり、セルの位置で〇印のない場所は不点火中のセルである。 【0005】 図4の縦軸はパネル印加電圧であり、横軸は時間軸である。前記したとおり左
欄に書いているWは選択電極,Xは一方の表示電極,Yは他方の表示電極であっ て、添字は電極番号を表す。 タイミングを表すPは全セル活性化期間であり、S1は壁電荷を安定拡大する錐
持期間であり、Qはアドレスラインのみ壁電荷極性を反転する反転期間であり、
Rは選択消去によるアドレス期間であり、S2は選択後の壁電荷を安定化する調整
期間である。選択電極の波形欄に左下がりハッチングで示した記号 A10〜 A40の
パルスは設定した選択消去パルスであり、他方の表示電極上に上記パルスと同タ
イミング、同ハッチングのパルス B10〜 B20は前記パルスに対応した選択消去パ
ルスである。一方の表示電極上の右下がりにハッチングしたパルスPX20〜PX40は
一方の点火パルスであって、他方の表示電極Yに同タイミングで印加される対と
なるパルスPY20〜PY40と相呼応して該電極対上の全セルを点火する。 【0006】 なお、選択消去パルスの後に設けられた次の維持パルスとの間の空白時間dは
壁電荷消滅保証時間である。 消去アドレス時間T1〜T2の一つ前のサイクルにおいて、電極対X1,Y1上の全セ
ルは図示しない書き込みパルスPX10とそれに相呼応する維持パルスPY10によって
書き込まれ、点火状態にある。 【0007】 電極対X1,Y1上のセルは、期間PおよびS1において維持放電を続けた後、期間
Qにおいて電極X1にQX1なる壁電荷反転パルスを加え、電極対X1-Y1 上のセルの
み壁電荷極性を電極X1上で正に反転して、他の表示電極対と差別化しておく。 その後選択消去パルスA10,A30とそれと相呼応するY1電極上の選択消去パルス
B10とによって選択セルW1-Y1 ,およびW3- Y1は期間Rの初期に一旦放電を起こ
した後、該パルスが期間Rの中期にゼロ電圧ラインに復帰する付近において電荷
の再結合による消去放電を起こし、表示セル C11および C13は時間dの間に電荷
を中和により失って消え去り、選択パルスが印加されなかったセル C12および C
14のみが点火状熊のまま残る。そしてこの後、安定化のため期間S2において壁電
荷を更新させておく。 【0008】 次の表示電極対X2,Y2の動作が上記表示電極対X1,Y1の動作と同時に進行して いる。すなわち、X2電極上の全セル活性化パルスPX20と、それに相呼応するY電
極上の活性化パルスPY20とによって、今表示アドレスしようとしている電極X1,
Y1の次のアドレス対象の表示電極対X2,Y2上の全セルが期間Pにおいて活性化さ
れる。 【0009】 このように表示アドレスしようとする一つ前の電極対上の全セルを活性化しつ
つ、該手前の電極対を選択消去アドレスしていた。 その間、他の電極は維持電圧がかかっていて、点火または不点火の状態のまま、
すなわち前表示状態にあった。 以上今までは一対の表示電極に表示情報を書込む毎に全活性化、消去、維持と
いう全アドレスサイクルを繰り返していたので、ここに述べた一連の選択消去サ
イクル時間tに単位パルスの幅を4マイクロ秒として一つの表示電極対を書くの
に約40マイクロ秒かかっていた。 【0010】 【発明が解決しようとする課題】 前記の表示時間40マイクロ秒/ラインではテレビジョン表示には遅すぎる。し
かも将来高品位TVを実現するには、1600×1000の画素トリオ(三原色画素)を持
つPDPを駆動しなければならない。 それには隣接する二ライン上に画素トリオを作るとして、3200×2000電極のP
DPを少なくとも256 階調の毎秒30画面で駆動しなければいけないと言われてい
る。そうすると、一つの表示電極対のアドレスに使える時間は、2.08マイクロ秒
以下という計算になる。 【0011】 本発明は、以上のような従来の状況がら、表示アドレスに必要な駆動時間を短
くして高速アドレスを実現することを目的としている。 【0012】 【課題を解決するための手段】 請求項1の発明に係る駆動方法は、誘電体層で覆われた面放電用の対となる平
行な二本の表示電極と、それに交差する方向の一つの選択電極との組で一画素を 構成し、該画素をマトリクス状に配設してテレビジョン表示可能な表示画面を構
成してなる3電極形ACガス放電パネルの駆動方法を、前記表示画面を構成する
全画素列に対応した表示電極対の片方を順次走査するとともに、該片方の表示電
極と選択電極との間に選択用のパルスを印加することによって、当該各画素列中
の選択画素を順次電極対対応に連続して表示アドレスする操作と、表示アドレス
された全ての画素列を構成する全表示電極対のそれぞれの電極間に交番維持パル
スを印加することによって、前記表示画面を構成する全ての表示電極対上の画素
列を対となる表示電極間の面放電により同時に表示維持する操作とを加えること
により、1画面の表示が行われるようにした駆動方法である。 【0013】 請求項2の発明に係る駆動方法は、テレビジョンの画面表示に必要な複数の表
示ラインに対応した誘電体層で覆われた面放電用の表示電極対とそれに交差する
方向の複数の選択電極とを有する3電極形ACガス放電パネルの駆動方法を、
記画面表示のための全ての表示ラインを構成する各表示電極対の片方を維持パル
スを印加することなく順次走査するとともに、該片方の表示電極と選択電極との
間に選択用のパルスを印加してライン順次の表示アドレスを行う操作と、前記画
面表示のための表示ラインを構成する全表示電極対のそれぞれの電極間に同時に
交番維持パルスを印加して対となる表示電極間の面放電により共通に表示維持す
る操作とを加えることにより、1画面の表示が行われるようにした駆動方法であ
る。 【0014】 壁電荷の存在,非存在の状態は、外部印加電圧を変えなければミリ秒程度から
秒の単位時間まで充分保存されることが判明してきた。 図1のように表示アドレス期間R中は、維持電圧SPを挿入することなしに表示
電極対を次々と選択アドレスをして、前記複数の表示電極対の表示すべきセルに
対して壁電荷存在量(維持電圧が印加されたとき再放電が行なえる壁電荷量)を
一括して規定(蓄積)する。これに引き続く表示維持期間は、表示アドレスされ
た全ての表示電極対に対して交番維持電圧を同時に印加すれば、前記した壁電荷
量の蓄積されているセルは点火状態となり、壁電荷蓄積量の少ないか無いセルは 不点火状態となって所望の画面表示となる。 このように表示アドレス期間に維持電圧を挿入しないので、表示アドレス時間
を短縮することができ、結果的に表示アドレスを高速にすることができる。 【0015】 【0016】 【0017】 【実施の形態】 図1、図2は本発明に係る2つの実施例の駆動波形図であり、前述した消去ア
ドレス駆動を例にして示している。 図3(a)、(b)はそれら実施例の駆動によって得られたパネル上の表示である。 【0018】 図1および図2において、選択電極W、タイミングP,S1,Q,R,S2など、
一方の表示電極X、他方の表示電極Y、選択消去サイクル時間t、その両端の時
間T1,T2 などは、従来の方法の項で説明した図4と対応箇所が同じ記号で表現さ
れているのでそれらの説明は省略する。 選択電極Wの波形欄に示すパルスA1〜A4は選択消去パルスであり、上記パルス
に時間的に一致対応する他方の表示電極上のパルスB1〜B4は対応選択消去パルス
である。 【0019】 表示電極におけるタイミングPのパルスPX1,PY1.....PX4,PY4などは全セル
活性化パルスであり、SPは維持パルスである。mはアドレスのために走査してい
る最近電極間の選択消去パルス遅らせ時間、換言すると選択パルス最小刻みであ
り、dは壁電荷消滅保証時間である。 図2に示したタイミングQにおけるパルスQX1,.... QX4は前記した電荷反転パ
ルスである。 【0020】 図3の表示セル記号のみが、図1に対応する(a)図ではDに、図2に対応する(
b)図ではEとなっている。実施例1 さて図1において、一度に複数の表示電極対、この場合はX1,Y1〜X4,Y4の全
電極をタイミングPにおいて対となるパルスPX1,PY1の合成電界によって該パネ
ルの全セル(16セル)を活性化し、タイミングS1において複数回維持放電させ安
定化した後、タイミングRにおいて表示しないセルのみ、消去アドレスを選択電
極上のパルスA1〜A4などと、他方の表示電極Y上の左下がり斜線でハッチングし
たパルスB1〜B4などとによって、維持パルスを挿入することなく、全セルについ
て走査していく。 【0021】 前記消去アドレス走査が全ライン終わった後すぐには維持パルスを挿入せず、
図1のdに示すように数マイクロ秒の休止期間を置くと、この休止時間に入った
直後に壁電荷による放電が発生し、該放電発生後の無電圧状態によって壁電荷の
減衰を促進させ、放電を維持し得ない壁電荷に減衰させるので表示セルの非点火
が完全となる。 【0022】 前記アドレスパルスA1...A4,B1...B4 などの走査電極対毎の遅らせ幅mは、目
的に応じて本印加パルスの立ち上がり時間幅の2〜3倍程度から数マイクロ秒程
度として走査し、全活性化電極対について表示すべき放電セルのみを壁電荷存在
状態に電荷を残して行く。 期間S2においては消去アドレス後の安定化のために、複数の維持パルスを挿入
している。 【0023】 図1に示すように選択消去動作をして行くとパネルの表示は図3(a)のように
なり、○印のセルD11,D12,D13,D21,D22,D31 の6つが表示状態となる。この
表示状態は、表示維持期間中全ての表示電極対に交番維持パルスを同時に印加す
ることにより維持される。 なお、以上の方式は電極X1〜X4を共通化した構成のパネルにも適用できる。実施例2 また、図3(b)に示す電極を共通接続をしたパネルにおいては、電極X1とX2が
一つの電極ブロックBX1 を形成し、電極X3とX4とがもう一つの電極ブロックBX2
を 形成している。該パネルの駆動には第2図に示す駆動実施例が考えられる。 【0024】 図2の駆動波形例の期間T1〜Tmにおいては、タイミングPにおいて対となる書
込みパルスPX1,PY1 およびPX2,PY2によって、図3(b)に示す電極ブロックBX1
上の全セル、E11 〜E24 までが点火し、維持パルスSPで電荷再生した後、期間Q
において電荷反転パルスQX1,QX2をそれぞれ加え壁電荷を差別化した後、期間R
において該電極ブロック内Y電極Y1,Y2上の選択消去パルスB1,B2と、同タイミ
ングの選択電極からの選択消去パルスA31,A41とが相呼応してセルE14,E23,E2
4を一且活性化後消去し、期間S2で維持放電をさせる。 【0025】 次の期間Tm〜T2において、電極ブロックBX2 をアドレスする。すなわちタイミ
ングP’において対となる書込みパルスPX3,PY3およびPX4,PY4などによって、
電極ブロックBX2 上の全セル、E31 〜E44 までを活性化し、維持パルスSPで電荷
再生した後、期間Q’において電荷反転パルスQX3,QX4をそれぞれ加えた後、期
間R’において、電極ブロック内Y電極Y3,Y4上の選択消去パルスB3,B4と、同
タイミングの選択電極からの選択消去パルスA12,A22,A32,A42などとが相呼応
してセルE32,E33,E34,E41〜E44を一旦点火後消去し、期間S2’で維持放電を
して一つの選択消去サイクルを完了する。この実施例では一画面の画像を出すの
に電極ブロックの数2だけアクセスを繰り返すことになる。 【0026】 以上のようにアクセスをすると、単位の波形幅を4マイクロ秒、一ブロックの
維持電極対数をNとし、一度の選択消去に要する時間をUとし、選択消去サイク
ル時間t、維持時間の合計をSとすると、 t=活性化時間(P+S)+選択消去時間(Q+R) R=(UN)+4 マイクロ秒 S=S1+S2 をとって書くと単純平均選択消去サイクル時間は次のようになる。 【0027】 実施例1がU=1マイクロ秒としてt=1.7 マイクロ秒 U=4マイクロ秒としてt=4.7 マイクロ秒 U=1マイクロ秒では、t= 1.7マイクロ秒と、目標数値であるt=2.08マイ
クロ秒を優に20%上回って本発明の目的は達せられた。 【0028】 【発明の効果】 本発明によりテレビジョンの画面表示に必要な表示ライン数を持つ大形面放電
形ガス放電パネルが高速アドレス可能となった。少なくとも3原色画素を要する
カラー表示においてはこのような高速アドレス法がぜひ必要となる。 目標数値であるt=2.08マイクロ秒に対して、本発明によって得られた数値t
= 1.7マイクロ秒は約20%小さいから、本発明を余裕をもって装置として実現で
きる。 【0029】 また実施例2で得られたt= 4.7マイクロ秒も中小型パネルではカラーTV映
像装置として充分使用できる数値である。 いままで長い寿命のフルカラー表示に難点があったACPDPも、この方式確
立によって、実用し得る駆動が可能となったと言える。
Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a method for driving a three-electrode type AC gas discharge panel, and relates to a new high-speed display address drive enabling large-size display and color display. Is the way. 2. Description of the Related Art The inventors of the present invention have already disclosed techniques related to the present invention in Japanese Patent Laid-Open Nos. 55-113237 and 57-787.
51, JP-A-60-220393, JP-A-61-144694 and JP-A-62-22352. FIG. 6 shows an example of a three-electrode type AC gas discharge panel to which the present invention is applied. A conventional driving method of the panel is shown in FIG. 4 "Conventional erasing address method" and a pattern displayed as a result. Is shown in FIG. The gas discharge panel shown in FIG. 6 is a surface discharge panel disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 62-22352, in which an electrode pair X having display electrode portions arranged in parallel on one substrate 1 is shown. , Y
After the electrodes are covered with the dielectric layer 4, the electrode pairs X and Y are placed on the slope of the separator 5.
A selection electrode W arranged in a direction intersecting in the vicinity of the display electrode portion insulated from the display electrode portion. A set of three electrodes, which constitutes a display cell between them, is arranged in a matrix, and the other substrate 7 provided with the spacers 6 is hermetically sealed on the substrate 1 to fill a discharge gas. The display discharge is performed on the display electrode surface on the same substrate 1. A conventional driving method used for the panel will be described with reference to an electrode diagram of 4 × 4 cells shown in FIG. 5 and a waveform diagram for driving the panel shown in FIG. The symbols X, Y, and W in FIG. 5 correspond to the symbols in FIG. 6 except that arithmetic numerals indicating the positions of the electrodes are added as subscripts to the symbols. In FIG. 5, symbols C11 to C44 are symbols representing discharge cells, a circle is a cell which is lit and displayed, and a place without a triangle at a cell position is a non-ignited cell. The vertical axis in FIG. 4 is a panel applied voltage, and the horizontal axis is a time axis. As described above, W written in the left column is a selection electrode, X is one display electrode, Y is the other display electrode, and the subscript indicates the electrode number. P representing the timing is an all-cell activation period, S1 is a holding period in which wall charges are stably expanded, Q is an inversion period in which only the address lines invert the wall charge polarity,
R is an address period by selective erasure, and S2 is an adjustment period for stabilizing the selected wall charge. The pulses of symbols A10 to A40 indicated by hatching falling to the left in the waveform column of the selected electrode are the set selective erasing pulses, and the pulses B10 to B20 of the same timing and the same hatching are applied to the other display electrode. The corresponding selective erase pulse. Pulses PX20 to PX40 hatched to the lower right on one display electrode are one ignition pulse and correspond to the pair of pulses PY20 to PY40 applied to the other display electrode Y at the same timing. Ignite all cells on the pair. The blank time d between the next sustain pulse provided after the selective erase pulse is a wall charge disappearance guarantee time. In the cycle immediately before the erase address time T1 to T2, all the cells on the electrode pair X1 and Y1 are written by a write pulse PX10 (not shown) and a corresponding sustain pulse PY10, and are in an ignition state. In the cells on the electrode pairs X1 and Y1, after sustain discharge is continued in the periods P and S1, a wall charge inversion pulse QX1 is applied to the electrode X1 in the period Q, and only the cells on the electrode pair X1-Y1 are blocked. The charge polarity is inverted positively on the electrode X1 to differentiate it from other display electrode pairs. Then, select erase pulses A10 and A30 and the corresponding select erase pulse on Y1 electrode
With B10, the selected cells W1-Y1 and W3-Y1 once discharge at the beginning of the period R, and then perform an erasing discharge due to recombination of charges near the point where the pulse returns to the zero voltage line in the middle of the period R. And display cells C11 and C13 lose their charge due to neutralization during time d and disappear, and cells C12 and C to which no selection pulse is applied.
Only 14 remains ignited. After that, the wall charges are updated in the period S2 for stabilization. [0008] The operation of the next display electrode pair X2, Y2 is proceeding simultaneously with the operation of the display electrode pair X1, Y1. That is, the all-cell activation pulse PX20 on the X2 electrode and the corresponding activation pulse PY20 on the Y electrode correspond to the electrodes X1, X2 to be displayed.
All cells on the display electrode pair X2, Y2 to be addressed next to Y1 are activated in the period P. As described above, while activating all the cells on the immediately preceding electrode pair whose display address is to be addressed, the previous electrode pair is selectively erased. During that time, the other electrodes are at the maintenance voltage,
That is, it was in the previous display state. Until now, all address cycles of activation, erasure, and maintenance have been repeated every time display information is written to a pair of display electrodes. Therefore, the unit pulse width is set to a series of selective erasure cycle times t described here. It took about 40 microseconds to write one display electrode pair as 4 microseconds. [0010] The display time of 40 microseconds / line is too slow for television display. Moreover, in order to realize a high-definition TV in the future, a PDP having a 1600 × 1000 pixel trio (three primary color pixels) must be driven. To create a pixel trio on two adjacent lines, the 3200 × 2000 electrode P
It is said that the DP must be driven at at least 30 screens per second with 256 gradations. Then, the time available for addressing one display electrode pair is calculated to be 2.08 microseconds or less. An object of the present invention is to realize a high-speed address by shortening a drive time required for a display address in view of the above-described conventional situation. A driving method according to a first aspect of the present invention provides a pair of parallel display electrodes for surface discharge covered with a dielectric layer and a direction intersecting the two display electrodes. constitute a set in one pixel of one of the selected electrodes, the driving method of the three-electrode type AC gas discharge panel comprising constituting the television display screen capable of displaying and arranged in a matrix of pixel, the Configure the display screen
While sequentially scanning one of the display electrode pairs corresponding to all the pixel columns,
By applying a selection pulse between the pole and the selection electrode, the
The operation of sequentially addressing the selected pixels for display pairs corresponding to the electrode pairs, and the alternation maintenance pulse between the electrodes of all display electrode pairs forming all the display-addressed pixel columns.
The pixels on all the display electrode pairs constituting the display screen by applying
This is a driving method in which the display of one screen is performed by adding an operation of maintaining the display simultaneously by surface discharge between the display electrodes forming a pair . According to a second aspect of the present invention, there is provided a driving method for a surface discharge display electrode pair covered with a dielectric layer corresponding to a plurality of display lines necessary for a screen display of a television, and a plurality of pairs in a direction intersecting the display electrode pair. select electrode driving method of the three-electrode type AC gas discharge panel having a front
Maintain one of each display electrode pair that constitutes all display lines for screen display
Scanning without applying a voltage, and the display electrode and the selection electrode of the one
Operations and performing sequential display address lines by applying a pulse for selecting between said image
Simultaneously between each electrode of all display electrode pairs that constitute the display line for surface display
This is a driving method in which a display of one screen is performed by adding an operation of applying an alternating sustain pulse and maintaining the display in common by surface discharge between the pair of display electrodes . It has been found that the presence / absence of wall charges is sufficiently preserved from milliseconds to unit times of seconds unless the externally applied voltage is changed. As shown in FIG. 1, during the display address period R, the display electrode pairs are successively selected without inserting the sustain voltage SP, and a wall charge is present in the cells to be displayed of the plurality of display electrode pairs. The amount (the amount of wall charges that can be re-discharged when a sustain voltage is applied) is defined (stored) collectively. In the subsequent display sustaining period, if the alternating sustaining voltage is simultaneously applied to all the display electrode pairs that are addressed for display, the cell in which the wall charge is accumulated is in an ignition state, and the wall charge accumulation is reduced. A small or absent cell is in a non-firing state and a desired screen display is obtained. Since the sustain voltage is not inserted during the display address period, the display address time can be reduced, and the display address can be made faster. FIG. 1 and FIG. 2 are drive waveform diagrams of two embodiments according to the present invention, and show the erase address drive described above as an example. FIGS. 3A and 3B show display on the panel obtained by driving the embodiments. In FIG. 1 and FIG. 2, the selection electrode W, timings P, S1, Q, R, S2, etc.
One display electrode X, the other display electrode Y, the selective erasing cycle time t, and the times T1 and T2 at both ends are represented by the same symbols as those in FIG. 4 described in the section of the conventional method. Their description is omitted. The pulses A1 to A4 shown in the waveform column of the selection electrode W are selective erasing pulses, and the pulses B1 to B4 on the other display electrode, which correspond to the above pulses in time, are the corresponding selective erasing pulses. The pulses PX1, PY1... PX4, PY4 at the timing P on the display electrode are all-cell activation pulses, and SP is a sustain pulse. m is the delay time of the selective erasing pulse between the most recent electrodes being scanned for the address, in other words, the minimum step of the selective pulse, and d is the guaranteed time of the wall charge disappearance. The pulses QX1,... QX4 at the timing Q shown in FIG. 2 are the charge inversion pulses described above. Only the display cell symbols in FIG. 3 correspond to D in FIG. 1A corresponding to FIG.
b) E is shown in the figure. Embodiment 1 In FIG. 1, a plurality of display electrode pairs at once, in this case, all electrodes X1, Y1 to X4, Y4 are connected at a timing P by a combined electric field of pulses PX1, PY1 to be paired at all the cells of the panel ( After activating 16 cells) and maintaining and stabilizing by sustain discharge a plurality of times at timing S1, only cells not displayed at timing R are erased with the pulses A1 to A4 on the selection electrode and the left on the other display electrode Y. Scanning is performed for all cells without inserting a sustain pulse by using pulses B1 to B4 hatched by falling oblique lines. Immediately after the erase address scan is completed for all lines, no sustain pulse is inserted,
When a rest period of several microseconds is provided as shown in FIG. 1d, a discharge due to wall charges occurs immediately after the pause period, and the decay of the wall charges is promoted by the no-voltage state after the discharge. Since the discharge is attenuated to a wall charge that cannot be sustained, the non-ignition of the display cell is completed. The delay width m of each of the scanning electrode pairs such as the address pulses A 1... A 4, B 1. The scanning is performed as a degree, and only the discharge cells to be displayed for all the activated electrode pairs are left with the charges in the wall charge existing state. In the period S2, a plurality of sustain pulses are inserted for stabilization after the erase address. As shown in FIG. 1, when the selective erasing operation is performed, the display on the panel becomes as shown in FIG. 3A, and six cells D11, D12, D13, D21, D22, and D31 indicated by ○ are displayed. State. This display state is maintained by simultaneously applying the alternating sustain pulse to all the display electrode pairs during the display sustain period. The above method can be applied to a panel having a configuration in which the electrodes X1 to X4 are shared. Embodiment 2 In the panel shown in FIG. 3 (b) where electrodes are commonly connected, electrodes X1 and X2 form one electrode block BX1, and electrodes X3 and X4 are connected to another electrode block BX2.
Is formed. A driving embodiment shown in FIG. 2 can be considered for driving the panel. In the period T1 to Tm of the driving waveform example of FIG. 2, the pair of write pulses PX1, PY1 and PX2, PY2 at the timing P causes the electrode block BX1 shown in FIG.
After all the upper cells E11 to E24 are ignited and charge is regenerated by the sustain pulse SP, the period Q
After the charge reversal pulses QX1 and QX2 are applied to differentiate the wall charges, the period R
, The selective erasing pulses B1, B2 on the Y electrodes Y1, Y2 in the electrode block and the selective erasing pulses A31, A41 from the selected electrodes at the same timing correspond to the cells E14, E23, E2.
4 is activated and erased, and sustain discharge is performed in a period S2. In the next period Tm to T2, the electrode block BX2 is addressed. That is, at timing P ', the pair of write pulses PX3, PY3 and PX4, PY4, etc.
After activating all the cells E31 to E44 on the electrode block BX2 and regenerating the charge with the sustain pulse SP, the charge reversal pulses QX3 and QX4 are added in the period Q ', respectively, and the Y in the electrode block is changed in the period R'. The cells E32, E33, E34 and E41 to E44 are temporarily stored in correspondence with the selective erase pulses B3 and B4 on the electrodes Y3 and Y4 and the selective erase pulses A12, A22, A32 and A42 from the selective electrodes at the same timing. Erase is performed after ignition, and sustain discharge is performed in a period S2 ′ to complete one selective erase cycle. In this embodiment, access is repeated by the number of the electrode blocks 2 to display one screen image. When access is performed as described above, the unit waveform width is 4 microseconds, the number of sustain electrode pairs in one block is N, the time required for one-time selective erase is U, the selective erase cycle time t, Assuming that the sum is S, t = activation time (P + S) + selection erasing time (Q + R) R = (UN) +4 microseconds If S = S1 + S2 is written, the simple average selection erasing cycle time is as follows. In the first embodiment, t = 1.7 microseconds when U = 1 microsecond U = 4 microseconds t = 4.7 microseconds In the case of U = 1 microsecond, t = 1.7 microseconds and the target numerical value t = 2.08 The object of the present invention has been achieved well over 20% in microseconds. According to the present invention, a large surface discharge type gas discharge panel having the required number of display lines for television screen display can be addressed at high speed. In a color display requiring at least three primary color pixels, such a high-speed addressing method is definitely required. For the target value t = 2.08 microseconds, the value t obtained by the present invention
Since 1.7 microseconds is about 20% smaller, the present invention can be realized as an apparatus with a margin. Also, t = 4.7 microseconds obtained in Example 2 is a numerical value that can be sufficiently used as a color TV image apparatus in a small-sized panel. It can be said that ACPDP, which had a difficulty in full-color display with a long service life, can now be driven in a practical manner by establishing this method.

【図面の簡単な説明】 【図1】 本発明の駆動方法を説明するための駆動波形図である。 【図2】 本発明の他の駆動方法を説明するための駆動波形図である。 【図3】 本発明による表示画面の表示を説明するための図である。 【図4】 従来の駆動方法を説明するための駆動波形図である。 【図5】 従来例による表示画面の表示を説明するための図である。 【図6】 本発明の対象とする3電極形ACガス放電パネルの1例を示す図である。 【符号の説明】 W、W1〜W4 選択電極 X、Y、X1〜X4,Y1〜Y4 表示電極対 SP 維持パルス[Brief description of the drawings]     FIG.   FIG. 4 is a driving waveform diagram for explaining the driving method of the present invention.     FIG. 2   FIG. 9 is a driving waveform diagram for explaining another driving method of the present invention.     FIG. 3   FIG. 4 is a diagram for explaining display of a display screen according to the present invention.     FIG. 4   FIG. 9 is a driving waveform diagram for explaining a conventional driving method.     FIG. 5   FIG. 9 is a diagram for explaining display of a display screen according to a conventional example.     FIG. 6   It is a figure showing an example of the three-electrode type AC gas discharge panel which is the object of the present invention.     [Explanation of symbols] W, W1-W4 selection electrode X, Y, X1-X4, Y1-Y4 Display electrode pair SP sustain pulse

Claims (1)

【特許請求の範囲】 【請求項1】 誘電体層で覆われた面放電用の対となる平行な二本の表示電極
と、それに交差する方向の一つの選択電極との組で一画素を構成し、該画素をマ
トリクス状に配設してテレビジョン表示可能な表示画面を構成してなる3電極形
ACガス放電パネルの駆動方法であって、 前記表示画面を構成する全画素列に対応した表示電極対の片方を順次走査する
とともに、該片方の表示電極と選択電極との間に選択用のパルスを印加すること
によって、当該各画素列中の選択画素を順次電極対対応に連続して表示アドレス
する操作と、表示アドレスされた全ての画素列を構成する全表示電極対のそれぞ
れの電極間に交番維持パルスを印加することによって、前記表示画面を構成する
全ての表示電極対上の画素列を対となる表示電極間の面放電により同時に表示維
持する操作とを加えて1画面の表示が行われるようにした ことを特徴とする3電極形ACガス放電パネルの駆動方法。 【請求項2】 テレビジョンの画面表示に必要な複数の表示ラインに対応した
誘電体層で覆われた面放電用の表示電極対とそれに交差する方向の複数の選択電
極とを有する3電極形ACガス放電パネルの駆動方法であって、 前記画面表示のための全ての表示ラインを構成する各表示電極対の片方を維持
パルスを印加することなく順次走査するとともに、該片方の表示電極と選択電極
との間に選択用のパルスを印加してライン順次の表示アドレスを行う操作と、前
記画面表示のための表示ラインを構成する全表示電極対のそれぞれの電極間に同
時に交番維持パルスを印加して対となる表示電極間の面放電により共通に表示維
持する操作とを加えて1画面の表示が行われるようにした ことを特徴とする3電極形ACガス放電パネルの駆動方法。
Claims: 1. A pixel is formed by a set of two parallel display electrodes for surface discharge covered with a dielectric layer and one selection electrode in a direction intersecting the display electrodes. A method of driving a three-electrode AC gas discharge panel comprising a plurality of pixels arranged in a matrix to form a display screen capable of television display, the method corresponding to all pixel columns forming the display screen One of the displayed display electrode pairs is sequentially scanned
And applying a selection pulse between the one display electrode and the selection electrode.
Thus, the operation of sequentially performing display addressing on the selected pixels in each of the pixel columns in correspondence with the electrode pairs, and the operation of all the display electrode pairs constituting all the pixel columns that have been display-addressed are performed.
The display screen is constituted by applying an alternating maintenance pulse between these electrodes.
A three-electrode type AC gas discharge characterized in that the display of one screen is performed by adding an operation of simultaneously maintaining the display by the surface discharge between the pair of display electrodes on the pixel columns on all the display electrode pairs. Panel driving method. 2. A plurality of display lines corresponding to a television screen display.
A method for driving a three-electrode AC gas discharge panel having a surface discharge display electrode pair covered with a dielectric layer and a plurality of selection electrodes in a direction crossing the display electrode pair, wherein all the displays for the screen display are provided. Maintain one of the display electrode pairs that make up the line
Scanning is performed sequentially without applying a pulse, and one of the display electrode and the selection electrode is
The operation of applying a selection pulse between the two and performing a line-sequential display address ;
The same is applied between each electrode of all the display electrode pairs that constitute the display line for screen display.
A three-electrode type AC gas discharge panel characterized in that a one-screen display is performed by adding an operation of applying an alternating sustaining pulse at times to perform a common display maintenance by surface discharge between the pair of display electrodes. Drive method.

Family

ID=

Similar Documents

Publication Publication Date Title
JP3276406B2 (en) Driving method of plasma display
JP4768134B2 (en) Driving method of plasma display device
KR100346810B1 (en) Method for driving plasma display panel and apparatus for driving the same
KR20080001703A (en) Method for driving a plasma display panel
KR100314607B1 (en) Method for driving a plasma display panel
JP4126577B2 (en) Display device and driving method of display device
JP2006146159A (en) Plasma display device and driving method thereof
EP0899708A1 (en) Plasma display panel and a method for driving the same
JP2003271090A (en) Method for driving plasma display panel and plasma display device
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
JP3644712B2 (en) Flat panel display
JPH11316571A (en) Method for driving ac pdp
JP2687684B2 (en) Driving method of plasma display panel
JP2007114785A (en) Method of driving plasma display apparatus
JP2517572B2 (en) Driving method for surface discharge type gas discharge panel
JP2621832B2 (en) Driving method of three-electrode AC gas discharge panel
JP2621833B2 (en) Driving method of three-electrode AC gas discharge panel
JP2001272949A (en) Driving method for plasma display panel
JP2621832C (en)
JP3888321B2 (en) Driving method of plasma display panel
JP4689314B2 (en) Driving method of plasma display panel
JP3988667B2 (en) Driving method of plasma display panel
JP2621833C (en)
JP2517572C (en)
JP2000172227A (en) Plasma display panel driving method and plasma display panel device