JP2609670B2 - Semiconductor chip for CCD linear sensor and method of manufacturing the same - Google Patents

Semiconductor chip for CCD linear sensor and method of manufacturing the same

Info

Publication number
JP2609670B2
JP2609670B2 JP6007788A JP6007788A JP2609670B2 JP 2609670 B2 JP2609670 B2 JP 2609670B2 JP 6007788 A JP6007788 A JP 6007788A JP 6007788 A JP6007788 A JP 6007788A JP 2609670 B2 JP2609670 B2 JP 2609670B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
groove
linear sensor
ccd linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6007788A
Other languages
Japanese (ja)
Other versions
JPH01233762A (en
Inventor
純夫 七里
浩二 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6007788A priority Critical patent/JP2609670B2/en
Publication of JPH01233762A publication Critical patent/JPH01233762A/en
Application granted granted Critical
Publication of JP2609670B2 publication Critical patent/JP2609670B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、複数個の半導体チップを直列に接続して固
体撮像装置を構成するCCDリニアセンサ用半導体チップ
及びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention relates to a semiconductor chip for a CCD linear sensor, in which a plurality of semiconductor chips are connected in series to form a solid-state imaging device, and a method for manufacturing the same. Regarding

(従来の技術) 上記複数個の半導体チップを直列に並べ一本の固体撮
像素子として固体撮像装置を構成する、いわゆるマルチ
チップ型固体撮像装置は、半導体ウェハを半導体チップ
に分離する必要がある。
(Prior Art) In a so-called multi-chip solid-state imaging device in which a plurality of semiconductor chips are arranged in series to constitute a solid-state imaging device as one solid-state imaging device, it is necessary to separate a semiconductor wafer into semiconductor chips.

従来この分離は、一般にダイシング装置に備えられた
ブレードを回転させつつ、このブレードを半導体ウェハ
の鉛直上方から該半導体ウェハに当接させて、所定の大
きさに切断することによって行われていた。
Conventionally, this separation has been generally performed by rotating a blade provided in a dicing device, bringing this blade into contact with the semiconductor wafer from vertically above the semiconductor wafer, and cutting it into a predetermined size.

このため、第6図に示すように、半導体チップ1の表
面の画素2を形成した素子面3と、他の半導体チップ1
との接続部端面4とのなす角はほぼ直角であり、この対
面する接続部端面4,4が互いに平行になるように配置さ
れていた。
Therefore, as shown in FIG. 6, the element surface 3 on the surface of the semiconductor chip 1 on which the pixels 2 are formed and the other semiconductor chip 1 are formed.
The angle between the connection end face 4 and the connection end face is substantially right, and the facing connection end faces 4, 4 are arranged to be parallel to each other.

また、例えば特開昭61−231757号として、半導体チッ
プの接続部で、このチップ同士が向かい合う接続部端面
と固体素子がのる素子面の2面で作られる角度が90゜未
満となるようにしたものや、特開昭62−176157号とし
て、センサの形成に先立って予め基板に切断用の溝部を
形成しておき、この溝部の位置で基板を切断するように
したもの等が提案されている。
In addition, for example, as disclosed in Japanese Patent Application Laid-Open No. 61-231757, an angle formed between two end surfaces of a connection part of a semiconductor chip and an element surface on which a solid state element is mounted is less than 90 °. In addition, Japanese Patent Application Laid-Open No. 62-176157 proposes a method in which a groove for cutting is formed in a substrate before forming a sensor, and the substrate is cut at the position of the groove. There is.

(発明が解決しようとする課題) 上記第6図に示す、接続部端面4,4同士の良好な接続
のためには、この端面4の表面の凹凸の精度を上げなけ
ればならないが、例えば第7図に示すように、ブレード
の摩耗や真円度等によって、ブレードの傾斜に沿って、
素子面2と接続部端面4とのなす角αが鈍角となってし
まう部分が発生してしまうことがある等、高精度の接続
部端面4を得ることが一般に困難であった。
(Problems to be Solved by the Invention) In order to make a good connection between the end faces 4, 4 of the connecting portion shown in FIG. 6, the accuracy of the unevenness of the surface of the end face 4 must be increased. As shown in Fig. 7, due to wear and roundness of the blade, along the inclination of the blade,
In general, it has been difficult to obtain a high-precision connection end face 4 such that an angle α between the element surface 2 and the connection end face 4 may become an obtuse angle.

そして、高精度の接続部端面が得られないと、半導体
チップ1の配置精度が悪くなり、この接続部を挾む両半
導体チップ1,1の互いに隣接する画素2,2の間の距離Lに
大きな誤差が生じてしまう。このことは、特にCCDリニ
ヤセンサにおいては、この間隔Lは他の隣接する画素間
のピッチP(第5図)の間隔と等しくなるように配置す
ることにより、この長さ方向における画像の均一化を図
る必要から、大きな問題であるばかりでなく、今後、解
像度の高い装置の出現に伴い、ますます大きな問題とな
ると考えられる。
If a highly accurate end face of the connecting portion is not obtained, the placement accuracy of the semiconductor chip 1 is deteriorated, and the distance L between the adjacent pixels 2 and 2 of both semiconductor chips 1 and 1 sandwiching this connecting portion is reduced. A big error will occur. This is because, particularly in a CCD linear sensor, by arranging this interval L to be equal to the interval of the pitch P (FIG. 5) between other adjacent pixels, the image is made uniform in this length direction. Because of the necessity, it is considered that the problem is not only a big problem but also becomes more and more serious with the advent of a device having a high resolution in the future.

また、接続部端面4の表面の凹凸の精度が得られたと
しても、ブレードによる切断では、第6図に示すような
粉砕部分5が切断時に発生してしまい、この粉砕部分5
の発生を防止することは一般に困難である。
Further, even if the accuracy of the unevenness of the surface of the connection portion end face 4 is obtained, the crushed portion 5 as shown in FIG.
Is generally difficult to prevent.

このため、接続部での特性劣化、例えば解像度劣化等
を生じてしまうことがあるばかりでなく、上記と同様に
両半導体チップ1,1の互いに隣接する画素2,2の間の距離
Lを他の隣接する画素間のピッチPと等しくすることが
困難で、しかもこの粉砕部5が接続部端面4の近傍に形
成された画素2に大きな影響を与えてしまうことがある
といった問題点があった。
Therefore, not only the characteristic deterioration at the connection part, for example, the resolution deterioration may occur, but also the distance L between the adjacent pixels 2 and 2 of both semiconductor chips 1 and 1 may be different from each other as in the above. It is difficult to make the pitch P equal to the pitch P between adjacent pixels, and the crushed portion 5 may have a large effect on the pixels 2 formed near the connection portion end face 4. .

このことは、上記特開昭61−231757号公報及び特開昭
62−176157号公報に記載のものも、本質的にブレードを
使用して切断することを前提としているものであると考
えられるため、ほぼ同様であると考えられる。
This is described in Japanese Patent Application Laid-Open Nos.
The structure disclosed in Japanese Patent Application Laid-Open No. 62-176157 is also considered to be substantially the same because it is considered that the cutting is essentially performed using a blade.

本発明は上記に鑑み、半導体チップの接続部端面に粉
砕部分が発生してしまうことがなく、しかも半導体チッ
プ同士を精度良く配列することができるもの、及びその
製造方法を提供することを目的とする。
In view of the above, it is an object of the present invention to provide a semiconductor chip in which a crushed portion is not generated on an end face of a connection portion of a semiconductor chip, and semiconductor chips can be arranged with high accuracy, and a method of manufacturing the same. To do.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 上記目的を達成するため、本発明による半導体チップ
は、複数個の半導体チップを直列に配列して固体撮像装
置を構成するCCDリニアセンサ用半導体チップにおい
て、この半導体チップの他の半導体チップとの接続部端
面を、表面から鉛直方向下方に延び、他の半導体チップ
と整合させるエッチング形成鉛直部と、このエッチング
形成鉛直部に連続し内方に傾斜したダイシング形成傾斜
部とから構成したものであり、この製造方法は、半導体
ウェハの表面の、切断した時に他の半導体チップとの接
続部となる部分に、エッチングにより長手方向直線状か
つ横断面矩形状の溝部を形成し、この溝部の内部にダイ
シングのブレードの下端部を該溝部の内側の鉛直壁に当
接させつつダイシングのブレードを傾斜させ挿入して上
記半導体ウェハを切断するとともに、長手方向と直交す
る方向に切断して複数の半導体チップに分離するように
したものである。
(Means for Solving the Problems) In order to achieve the above object, a semiconductor chip according to the present invention is a semiconductor chip for a CCD linear sensor which comprises a plurality of semiconductor chips arranged in series to constitute a solid-state imaging device. An etched vertical portion extending vertically downward from the surface of a connection portion end face of the chip with another semiconductor chip to be aligned with the other semiconductor chip, and a dicing slope inclined inward and continuous with the etched vertical portion. In this manufacturing method, a groove portion having a linear shape in the longitudinal direction and a rectangular cross section in the longitudinal direction is formed by etching in a portion of the surface of the semiconductor wafer, which becomes a connection portion with another semiconductor chip when cut. The dicing blade is tilted and inserted into the groove while the lower end of the dicing blade is in contact with the vertical wall inside the groove. In addition to cutting the semiconductor wafer, the semiconductor wafer is cut in a direction perpendicular to the longitudinal direction to separate the semiconductor wafer into a plurality of semiconductor chips.

(作 用) 上記のように構成された半導体チップにおいては、こ
の接続部端面の表面から鉛直下方に延びてドライエッチ
ング等の異方性の良いエッチングにより鉛直部が形成さ
れているため、ダイシング等による粉砕部分の発生が防
止され、しかも凹凸をなくして精度良くこの鉛直部が形
成され、更にこの垂直部に連続し内方に傾斜して傾斜部
が形成されているため、半導体チップを配列する際にこ
の傾斜部同士の干渉を防止して、上記鉛直部を整合させ
ることにより、この配列を精度良く行うようにすること
ができる。
(Operation) In the semiconductor chip configured as described above, since the vertical portion extends vertically downward from the surface of the end face of the connecting portion and is formed by anisotropic etching such as dry etching, the dicing is performed. Generation of a crushed portion due to the above is prevented, and further, the vertical portion is formed with high accuracy without unevenness, and further, since the inclined portion is formed continuously with the vertical portion and inclined inward, the semiconductor chips are arranged. At this time, by preventing interference between the inclined portions and aligning the vertical portions, the arrangement can be performed with high accuracy.

(実施例) 以下、実施例について図面を参照して説明する。(Example) Hereinafter, an example is described with reference to drawings.

第1図において、半導体チップ1の表面の素子面3に
は、画素2が形成されている。この半導体チップ1の長
さ方向両端の、他の半導体チップ1との接続部端面4
は、表面から鉛直方向下方に延びる異方性の良いドライ
エッチングやRIEで形成した鉛直部4aと、この鉛直部4a
に連続し、内方、即ち他の隣接する半導体チップ1の接
続部端面4と離れる方向に傾斜した傾斜部4bとから構成
されている。
In FIG. 1, pixels 2 are formed on an element surface 3 on the surface of a semiconductor chip 1. End surfaces 4 of connection portions with other semiconductor chips 1 at both ends in the length direction of the semiconductor chip 1.
Is a vertical portion 4a formed by dry etching or RIE with good anisotropy extending vertically downward from the surface, and the vertical portion 4a.
And an inclined portion 4b that is inclined in a direction away from the connection end face 4 of the inside, that is, the other adjacent semiconductor chip 1.

このように、ドライエッチング等の異方性の良いエッ
チングにより鉛直部4aを形成することにより、ダイシン
グ等による粉砕部分の発生を防止し、しかも凹凸をなく
して精度良くこの鉛直部4aを形成するのであり、、更に
この垂直部4aに連続し内方に傾斜して傾斜部4bを形成す
ることにより、半導体チップ1を配列する際にこの傾斜
部4b同士が干渉してしまうことを防止するのである。
As described above, by forming the vertical portion 4a by etching with good anisotropy such as dry etching, the occurrence of a crushed portion due to dicing or the like is prevented, and the vertical portion 4a is formed with high accuracy without unevenness. In addition, by forming an inclined portion 4b which is continuous with the vertical portion 4a and is inclined inward, it is possible to prevent the inclined portions 4b from interfering with each other when the semiconductor chips 1 are arranged. .

そして、この半導体チップ1を一列に配列して固体撮
像装置を構成する時には、上記鉛直部4aを互いに平行に
対面させつつ、しかも両半導体チップ1,1の互いに隣接
する画素2,2の間の距離Lが他の隣接する画素2,2間のピ
ッチP(第5図)と等しくなるよう整合することによ
り、上記傾斜部4bの干渉を防止して、この配列を精度良
く行うようにすることができる。
When the semiconductor chips 1 are arranged in a line to form a solid-state image pickup device, the vertical portions 4a face each other in parallel, and moreover, between the adjacent pixels 2 and 2 of both the semiconductor chips 1 and 1. By matching so that the distance L is equal to the pitch P between the other adjacent pixels 2, 2 (FIG. 5), interference of the inclined portion 4b is prevented, and this arrangement is performed with high accuracy. You can

上記鉛直部4aの長さdは、互いに隣接する半導体チッ
プ1の厚さバラツキを考慮して、この厚さのバラツキよ
り十分に大きくとることが、上記配列の際にこの接続部
端面4が互いに対面することなく重合して、ここに段差
が発生してしまうことを確実に防止する上で望ましい。
The length d of the vertical portion 4a should be set to be sufficiently larger than the variation of the thickness in consideration of the variation in the thickness of the semiconductor chips 1 adjacent to each other. It is desirable in order to surely prevent a step difference from being generated by polymerizing without facing each other.

即ち、この種の半導体チップ1の厚さのバラツキは、
通常約30μm程度存在するため、この鉛直部4aの長さd
は、この値30μmより十分大きく、例えば100μm程度
(d≒100μm)としている。
That is, the variation in the thickness of this type of semiconductor chip 1 is
Usually, the length d is about 30 μm,
Is sufficiently larger than this value of 30 μm, for example, about 100 μm (d ≒ 100 μm).

上記半導体チップ1の製造方法を第2図乃至第5図を
参照して説明する。
A method of manufacturing the semiconductor chip 1 will be described with reference to FIGS. 2 to 5.

この半導体チップ1は、半導体ウェハ6を切断して製
造するのであるが、先ず第2図に示すように、半導体ウ
ェハ6の表面の、切断した時に他の半導体チップ1との
接続部となる部分に、異方性の良い、例えばドライエッ
チングやRIE等により直線で横断面矩形状の溝部6a,6aを
形成する。この角溝部6aの深さd′は、上記と同様に、
例えば100μm程度(d′≒100μm)、最低でも20μm
程度とし、この幅Wは、下記のダイシングのグレード8
のこの溝部6a内部への挿入の際に、これを阻害しない程
度の幅、例えば20μm程度(W≒20μm)としている。
This semiconductor chip 1 is manufactured by cutting the semiconductor wafer 6. First, as shown in FIG. 2, a portion of the surface of the semiconductor wafer 6 which becomes a connection portion with another semiconductor chip 1 when cut. Further, the groove portions 6a, 6a having a straight line and a rectangular cross section are formed by dry etching, RIE or the like having good anisotropy. The depth d 'of the square groove 6a is, as described above,
For example, about 100 μm (d ′ ≒ 100 μm), at least 20 μm
And the width W is the following dicing grade 8
The width is set so as not to hinder the insertion into the inside of the groove 6a, for example, about 20 μm (W ≒ 20 μm).

このように、異方性の良いエッチングにより、精度の
良い、即ち鉛直部及び水平部に凹凸が極めて少ない溝部
6a,6aを形成するのである。
In this way, the etching with good anisotropy ensures high precision, that is, the groove portion with very few irregularities in the vertical and horizontal portions.
6a and 6a are formed.

次に、第3図に示すように、溝部6a,6aを付けた半導
体ウェハ6の表面にCCDパターン7を形成する。
Next, as shown in FIG. 3, a CCD pattern 7 is formed on the surface of the semiconductor wafer 6 having the grooves 6a, 6a.

なお、この溝部6aとCCDパターン7との寸法関係は、
画素2,2間のピッチP(第5図)と接続した両半導体チ
ップ1,1の互いに隣接する画素2,2間の距離Lとが等しく
なるように設定する。
The dimensional relationship between the groove 6a and the CCD pattern 7 is as follows.
The pitch P between the pixels 2 and 2 (FIG. 5) is set to be equal to the distance L between the adjacent pixels 2 and 2 of both semiconductor chips 1 and 1 connected.

最終のCCDパターン7の形成を完了した時点で、第4
図に示すように、ダイシングのブレード8の下端部を上
記溝部6aの内側の鉛直壁に当接させつつ、該ブレード8
を溝部6a内に傾斜させて挿入し、これ回転することによ
りここを切断する。
When the formation of the final CCD pattern 7 is completed, the fourth
As shown in the figure, the lower end of the dicing blade 8 contacts the vertical wall inside the groove 6a,
Is inserted into the groove 6a at an angle, and is cut by rotating.

この時のブレード8と水平面とのなす角θは、90゜未
満で、例えば70゜以上とする(70゜≦θ<90゜)ことが
望ましい。
At this time, the angle θ between the blade 8 and the horizontal plane is preferably less than 90 °, for example, 70 ° or more (70 ° ≦ θ <90 °).

そして、最後の半導体チップ1の個々の分離は、接続
部端面のような精度を必要としないので、第5図に示す
ように、従来同様、溝等を付けることなく、ダイシング
のブレード8を回転させて行い、これにより、第1図に
示す半導体チップ1の分離成形を行い、同図に示すよう
に必要個数一列に配列して固体撮像装置を構成するので
ある。
Since the last separation of the semiconductor chips 1 does not require the accuracy of the end face of the connecting portion, as shown in FIG. 5, the dicing blade 8 is rotated as in the conventional case without forming a groove or the like. Thus, the semiconductor chips 1 shown in FIG. 1 are separated and formed, and the required number of semiconductor chips 1 are arranged in a line as shown in FIG. 1 to constitute a solid-state imaging device.

〔発明の効果〕〔The invention's effect〕

本発明は上記のような構成であるので、半導体チップ
の接続部端面は、粉砕部分がなく精度が良い鉛直部とこ
の垂直部に連続し内方に傾斜した傾斜部とから構成さ
れ、この鉛直部を整合させることによって、精度良く半
導体チップ同士を配列するようにすることができる。従
って、この半導体チップを使用することにより、接続部
の精度が向上し、特性劣化が生じない高性能な固体撮像
装置を構成するようにすることができる。
Since the present invention has the above-described configuration, the end face of the connecting portion of the semiconductor chip is composed of a vertical portion having no crushed portion and high accuracy, and an inclined portion which is continuous with this vertical portion and is inclined inward. By aligning the parts, the semiconductor chips can be arranged with high accuracy. Therefore, by using this semiconductor chip, it is possible to improve the accuracy of the connection portion and configure a high-performance solid-state imaging device in which characteristic deterioration does not occur.

更に、本製造方法によれば、上記効果を備えた半導体
チップを比較的容易に、しかも確実に製造することがで
きるといった効果がある。
Further, according to the present manufacturing method, there is an effect that the semiconductor chip having the above-described effects can be relatively easily and reliably manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は半導体チップの接続部を示す斜視図、第2図乃
至第5図は半導体チップの製造を工程順に示し、第2図
(イ)は半導体ウェハに溝部を形成した状態の平面図、
同図(ロ)は同じく正面図、第3図はCCDパターンを形
成した状態の平面図、第4図は溝部に沿って切断する状
態を示す正面図、第5図は個々の半導体チップに分離す
る状態を示す斜視図、第6図は従来の半導体チップの接
続部を示す斜視図、第7図は第6図のA部を拡大して示
す正面図である。 1……半導体チップ、2……画素、3……素子面、4…
…接続部端面、4a……同鉛直部、4b……同傾斜部、6…
…半導体ウェハ、6a……同溝部、7……CCDパターン。
FIG. 1 is a perspective view showing a connection portion of a semiconductor chip, FIGS. 2 to 5 show manufacturing steps of a semiconductor chip in the order of steps, FIG. 2 (a) is a plan view showing a state where a groove is formed in a semiconductor wafer,
FIG. 3B is a front view, FIG. 3 is a plan view showing a state in which a CCD pattern is formed, FIG. 4 is a front view showing a state of cutting along a groove, and FIG. 5 is separated into individual semiconductor chips. FIG. 6 is a perspective view showing a connection portion of a conventional semiconductor chip, and FIG. 7 is an enlarged front view showing a portion A in FIG. 1 ... semiconductor chip, 2 ... pixel, 3 ... element surface, 4 ...
... end face of connecting part, 4a ... vertical part, 4b ... inclined part, 6 ...
… Semiconductor wafer, 6a …… Same groove, 7 …… CCD pattern.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/04 Z ────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 25/04 Z

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数個の半導体チップを直列に配列して固
体撮像装置を構成するCCDリニアセンサ用半導体チップ
において、この半導体チップの他の半導体チップとの接
続部端面を、表面から鉛直方向下方に延び、他の半導体
チップと整合させるエッチング形成鉛直部と、このエッ
チング形成鉛直部に連続し内方に傾斜したダイシング形
成傾斜部とから構成したことを特徴するCCDリニヤセン
サ用半導体チップ。
1. A semiconductor device for a CCD linear sensor comprising a plurality of semiconductor chips arranged in series to constitute a solid-state imaging device, wherein an end face of a connection portion between the semiconductor chip and another semiconductor chip is vertically downward from the surface. A semiconductor chip for a CCD linear sensor, characterized in that it comprises an etching-formed vertical portion that extends to the other side and is aligned with another semiconductor chip, and a dicing-formed inclined portion that is continuous with the etching-formed vertical portion and is inclined inward.
【請求項2】半導体ウェハの表面の、切断した時に他の
半導体チップとの接続部となる部分に、エッチングによ
り長手方向直線状かつ横断面矩形状の溝部を形成し、こ
の溝部の内部にダイシングのブレードの下端部を該溝部
の内側の鉛直壁に当接させつつダイシングのブレードを
傾斜させ挿入して上記半導体ウェハを切断するととも
に、長手方向と直交する方向に切断して複数の半導体チ
ップに分離することを特徴とするCCDリニヤセンサ用半
導体チップの製造方法。
2. A groove having a linear shape in a longitudinal direction and a rectangular cross section is formed in a portion of a surface of a semiconductor wafer, which becomes a connection portion with another semiconductor chip when cut, by etching, and dicing is performed inside the groove. While cutting the semiconductor wafer by inclining and inserting the dicing blade while abutting the lower end portion of the blade on the vertical wall inside the groove portion, cutting into a plurality of semiconductor chips by cutting in the direction orthogonal to the longitudinal direction. A method for manufacturing a semiconductor chip for a CCD linear sensor, comprising separating the semiconductor chip.
JP6007788A 1988-03-14 1988-03-14 Semiconductor chip for CCD linear sensor and method of manufacturing the same Expired - Fee Related JP2609670B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6007788A JP2609670B2 (en) 1988-03-14 1988-03-14 Semiconductor chip for CCD linear sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6007788A JP2609670B2 (en) 1988-03-14 1988-03-14 Semiconductor chip for CCD linear sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH01233762A JPH01233762A (en) 1989-09-19
JP2609670B2 true JP2609670B2 (en) 1997-05-14

Family

ID=13131664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6007788A Expired - Fee Related JP2609670B2 (en) 1988-03-14 1988-03-14 Semiconductor chip for CCD linear sensor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2609670B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038492B1 (en) * 2004-08-31 2011-06-01 삼성테크윈 주식회사 Camera module and manufacturing method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231757A (en) * 1985-04-05 1986-10-16 Seiko Epson Corp Solid-state image pickup device
JPS61234562A (en) * 1985-04-11 1986-10-18 Seiko Epson Corp Solid-state image pick-up device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231757A (en) * 1985-04-05 1986-10-16 Seiko Epson Corp Solid-state image pickup device
JPS61234562A (en) * 1985-04-11 1986-10-18 Seiko Epson Corp Solid-state image pick-up device

Also Published As

Publication number Publication date
JPH01233762A (en) 1989-09-19

Similar Documents

Publication Publication Date Title
US5128282A (en) Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US4604161A (en) Method of fabricating image sensor arrays
US5219796A (en) Method of fabricating image sensor dies and the like for use in assembling arrays
US4542397A (en) Self aligning small scale integrated circuit semiconductor chips to form large area arrays
US6087199A (en) Method for fabricating a very dense chip package
US5196378A (en) Method of fabricating an integrated circuit having active regions near a die edge
US4992908A (en) Integrated circuit module
EP0226451B1 (en) Sensor arrays
EP0228863B1 (en) Method of dividing a substrate into a plurality of substrate portions
JPH0834197B2 (en) Method of manufacturing a imaging element chip for use in a long scan array
US5998868A (en) Very dense chip package
US5552828A (en) Geometries for photosites in a photosensitive silicon chip
US4695716A (en) Image sensor array for assembly with like arrays to form a longer array
US6734040B2 (en) Method of manufacturing semiconductor devices
US4830985A (en) Method of replacing an image sensor array
US5067233A (en) Method of forming an integrated circuit module
US4698131A (en) Replaceable image sensor array
KR100200700B1 (en) Semiconductor device with multi- pad and its manufacturing method
JP2609670B2 (en) Semiconductor chip for CCD linear sensor and method of manufacturing the same
US4860075A (en) Replaceable image sensor array
US6259164B1 (en) Offset alignment marks method and apparatus
JPH0616416Y2 (en) Low insertion force type multi-pin electrical connector
JPH06218985A (en) Optical element chip and optical writing and reading device utilizing the chip
JPH07245385A (en) Picture element separation method of photosensitive element and photosensitive element
EP0444469A2 (en) High density internconnect

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees