JP2603513B2 - Immunity test circuit - Google Patents

Immunity test circuit

Info

Publication number
JP2603513B2
JP2603513B2 JP12707588A JP12707588A JP2603513B2 JP 2603513 B2 JP2603513 B2 JP 2603513B2 JP 12707588 A JP12707588 A JP 12707588A JP 12707588 A JP12707588 A JP 12707588A JP 2603513 B2 JP2603513 B2 JP 2603513B2
Authority
JP
Japan
Prior art keywords
circuit
noise
transmission line
balanced pair
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12707588A
Other languages
Japanese (ja)
Other versions
JPH01297918A (en
Inventor
直司 池田
光男 服部
健 井手口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12707588A priority Critical patent/JP2603513B2/en
Publication of JPH01297918A publication Critical patent/JPH01297918A/en
Application granted granted Critical
Publication of JP2603513B2 publication Critical patent/JP2603513B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、平衡対伝送路に接続されるディジタル通信
装置の試験に利用する。本発明は、平衡対伝送路に対し
て接地との間に雑音電圧を印加する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is used for testing a digital communication device connected to a balanced pair transmission line. The present invention relates to an apparatus for applying a noise voltage between a balanced pair transmission line and ground.

本発明は、平衡対伝送路に接続された被試験装置とそ
の平衡対伝送路に接続された通信相手である相手装置と
の間の平衡対伝送路に挿入し、平衡対伝送路に雑音電圧
を与える装置において、被試験装置に対して雑音電圧が
到達し相手装置には雑音電圧が到達しないようにして被
試験装置の特性を的確に試験できるようにしたものであ
る。
The present invention is directed to a balanced pair transmission line inserted between a device under test connected to the balanced pair transmission line and a partner device that is a communication partner connected to the balanced pair transmission line. In this apparatus, the noise voltage reaches the device under test and the noise voltage does not reach the partner device so that the characteristics of the device under test can be accurately tested.

〔従来の技術〕[Conventional technology]

平衡対伝送路に接続されるディジタル通信装置は、架
空ケーブルあるいは屋内配線で電力線その度から誘導雑
音を受けることがあり、これは平衡対線間よりむしろ平
衡対線との接地との間に大きい電圧となって現われる。
ディジタル通信装置はその筐体および実装された各回路
は原則として接地されているから、平衡対線と接地との
間の雑音電圧が大きい場合には、通信装置の回路に影響
が現れて符号誤り誤動作その他の品質劣化の原因とな
る。
Digital communication equipment connected to a balanced pair transmission line may receive inductive noise from the power line each time in an overhead cable or indoor wiring, which is greater between the balanced pair and the ground than the balanced pair. Appears as voltage.
In digital communication equipment, the housing and each mounted circuit are grounded in principle, so if the noise voltage between the balanced pair and ground is large, the circuit of the communication equipment will be affected and code errors will occur. It may cause malfunction and other quality deterioration.

これを試験するために従来から平衡対伝送路と接地と
の間に雑音電圧を印加し、その雑音電圧の種類やレベル
にしたがって、被試験装置の符号誤りその他を試験する
方法が知られている。
In order to test this, conventionally, there has been known a method of applying a noise voltage between a balanced pair transmission line and ground and testing a code error or the like of a device under test according to the type and level of the noise voltage. .

第7図はその従来例回路であり、被試験装置Q1とその
通信相手となる相手装置Q2とを接続する平衡対伝送路L
に挿入されたコイルT1の中点に、雑音発生器Gの出力を
接続して接地との間に雑音電圧を与え、上記相手装置側
の平衡対伝送路Lにはこの雑音が伝送されないように、
コモンモードチョークコイルCHが挿入される。この回路
では、被試験装置Q1に対する平衡対伝送路と接地との間
に雑音電圧を与えながら、伝送信号の誤り率を測定す
る。
FIG. 7 is its conventional circuits, balanced pair transmission line L that connects the partner device Q 2 to which a device under test Q 1 and its communication partner
In the inserted midpoint of the coil T 1, by connecting the output of the noise generator G giving noise voltage between the ground, the balanced pair transmission line L of the counterpart apparatus so that the noise is not transmitted To
The common mode choke coil CH is inserted. In this circuit, while providing noise voltage between the ground and the balanced pair transmission line with respect to the test device Q 1, to measure the error rate of the transmission signal.

この回路はコイルT1で中点接地となるため実用的な平
衡対伝送路とはやや条件が異なるため、これを改良する
ものとして第8図に示す回路が用いられている。この回
路は同じく、従来例回路であって、被試験装置Q1とその
通信相手となる相手装置Q2とを接続する平衡対伝送路L
に挿入され、上記被試験装置側の平衡対伝送路に対して
平衡な二次巻線を備えたトランスTを用い、このトラン
スの一次膜線の雑音電圧を印加する雑音発生器Gを接続
し、上記相手装置側Q2の平衡対伝送路Lにこの雑音発生
器Gの出力が伝送されないようにコモンモードチョーク
コイルCHを接続した回路である。
Since this circuit rather conditions a practical balanced pair transmission line for the midpoint grounded coil T 1 is different from the circuit shown in FIG. 8 as to improve this have been used. This circuit also, a conventional circuit, balanced pair transmission line L that connects the partner device Q 2 to which a device under test Q 1 and its communication partner
And a noise generator G for applying a noise voltage of a primary membrane wire of the transformer using a transformer T having a secondary winding balanced with respect to the balanced pair transmission line on the side of the device under test. a circuit connected to the common mode choke coil CH as the output of the noise generator G to a balanced pair transmission line L of the counterpart apparatus Q 2 is not transmitted.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

この回路は雑音発生器Gを接地に対してフロート状態
にすることができる優れた回路であるが、コモンモード
チョークコイルCHには周波数特性があり、広い周波数特
性あるいは多種類のパルス性雑音に対して、相手装置Q2
側への雑音の漏洩を防ぐことができない欠点がある。
This circuit is an excellent circuit that allows the noise generator G to float with respect to the ground, but the common mode choke coil CH has frequency characteristics, and can be used for wide frequency characteristics or various types of pulse noise. And the other device Q 2
There is a drawback that noise leakage to the side cannot be prevented.

すなわち、相手装置Q2側の平衡対伝送路Lに雑音発生
器Gの出力雑音が漏洩すると、観察された伝送信号の誤
りが被試験装置Q1で発生したものか、相手装置Q2で発生
したものかを区別することができなくなり、被試験装置
Q1の特性を正確に測定することができなくなる。
That is, when the output noise of the noise generator G to a balanced pair transmission line L of the partner device Q 2 side leaks, whether those errors observed transmission signals is generated by the device under test Q 1, generated by the other unit Q 2 It is no longer possible to distinguish between
The characteristics for Q 1 can not be accurately measured.

本発明はこれを改良するもので、相手装置側への雑音
電圧の漏洩を軽減させて、被試験装置について特性を正
確に測定することができる回路を提供することを目的と
する。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a circuit capable of reducing the leakage of a noise voltage to a partner device and accurately measuring characteristics of the device under test.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明は、平衡対伝送路に雑音を印加するトランスと
相手装置への雑音の漏洩を防ぐコモンモードチョークコ
イルとの間の平衡対伝送路の各線と接地との間に、それ
ぞれ、互いにほぼ等しい値のインピーダンス回路(Z1
Z2)を接続することを特徴とする。
According to the present invention, each line of a balanced pair transmission line between a transformer for applying noise to the balanced pair transmission line and a common mode choke coil for preventing noise leakage to a partner device and the ground are substantially equal to each other. impedance circuit (Z 1 value,
Z 2 ) is connected.

このインピーダンス回路は、その一例として直流阻止
用のコンデンサと抵抗器との直列回路であり、二つのイ
ンピーダンス回路の値はできる限り一致させるように設
定することが望ましい。
This impedance circuit is, for example, a series circuit of a DC blocking capacitor and a resistor, and it is desirable that the values of the two impedance circuits be set to match as much as possible.

〔作用〕[Action]

コモンモードチョークコイルには周波数特性がある
が、インピーダンス回路の値を適当に設定することによ
り、この周波数特性を平坦化させることができる。ま
た、相手装置の側では接地に対してインピーダンス回路
を接続することにより、このインピーダンス回路に雑音
電流が流れて雑音電圧を低下させ、相手装置の側に伝送
される雑音電圧を軽減することができる。さらに、コモ
ンモードチョークコイルの周波数特性にはしばしば鋭い
共振や反共振があり、インピーダンス回路に抵抗器を利
用することによりこの鋭い共振や反共振を緩和させて、
相手装置の側に伝送される雑音電圧を軽減させることが
できる。
The common mode choke coil has a frequency characteristic. By appropriately setting the value of the impedance circuit, the frequency characteristic can be flattened. Further, by connecting an impedance circuit to the ground on the side of the partner device, a noise current flows through this impedance circuit, thereby reducing the noise voltage and reducing the noise voltage transmitted to the partner device side. . Furthermore, the frequency characteristics of common mode choke coils often have sharp resonances and anti-resonances, and the use of resistors in the impedance circuit reduces these sharp resonances and anti-resonances.
The noise voltage transmitted to the partner device can be reduced.

これにより、雑音電圧が印加されるのは被試験装置の
みとなり、観測される伝送信号の誤りは被試験装置から
発生したものとして測定することが可能となる。
As a result, the noise voltage is applied only to the device under test, and the observed transmission signal error can be measured as having occurred from the device under test.

〔実施例〕〔Example〕

第1図は本発明実施例回路のブロック構成図である。
この回路は、被試験装置Q1とその通信相手となる相手装
置Q2とを接続する平衡対伝送路Lに挿入され、上記被試
験装置側の平衡対伝送路に対して平衡な二次巻線を備え
たトランスTと、このトランスTの一次巻線に雑音電圧
を印加する雑音発生器Gと、上記相手装置側の平衡対伝
送路Lに挿入されたコモンモードチョークコイルCHとを
備えた回路において、上記トランスTと上記コモンモー
ドチョークコイルCHとの間の平衡対伝送路の各線と接地
との間に、それぞれ、互いにほぼ等しい値であるインピ
ーダンス回路Z1、Z2が接続されたことを特徴とする。
FIG. 1 is a block diagram of a circuit according to an embodiment of the present invention.
This circuit is inserted in the balanced pair transmission line L that connects the partner device Q 2 to which a device under test Q 1 and its communication partner, the equilibrium secondary winding with respect to the balanced-to-transmission path of the device under test side A transformer T having a wire, a noise generator G for applying a noise voltage to the primary winding of the transformer T, and a common mode choke coil CH inserted into the balanced pair transmission line L on the partner device side. In the circuit, impedance circuits Z 1 and Z 2 having substantially the same value are connected between each line of the balanced pair transmission path between the transformer T and the common mode choke coil CH and the ground, respectively. It is characterized by.

この第1図実施例回路は、一対の平衡対伝送路につい
てのみ図示しているが、複数対の平衡対伝送路について
一つの装置内に実装することが可能である。
Although the circuit of FIG. 1 is shown only for a pair of balanced transmission lines, it is possible to mount a plurality of balanced pair transmission lines in one device.

インピーダンス回路Z1、Z2の一例は、第2図に示すよ
うに、コンデンサCおよび抵抗器Rの直列回路である。
コンテンサCは直流阻止用であり、その値は利用周波数
帯域にわたり十分低いインピーダンスを有するものを選
ぶ。また抵抗器Rの値は、相手装置Q2の端子インピーダ
ンスに対して妨害のない程度に高く、コモンモードチョ
ークコイルCHの利用周波数帯域でのインピーダンスに対
して低く設定することがよい。また、二つのインピーダ
ンス回路Z1およびZ2の値はできるかぎり正確に一致させ
て、平衡対伝送路の平衡度を失わないように設定するこ
とがよい。
One example of the impedance circuits Z 1 and Z 2 is a series circuit of a capacitor C and a resistor R as shown in FIG.
The capacitor C is for blocking direct current, and its value is selected to have a sufficiently low impedance over the used frequency band. The value of resistor R is high enough without interference to the terminal impedance of the partner device Q 2, it is possible to set lower than the impedance at the frequency band to be used for the common mode choke coil CH. Also, it is exactly aligned as much as possible the value of the two impedance circuits Z 1 and Z 2, may be set so as not to lose balance of the balanced pair transmission line.

このインピーダンス回路の相手装置Q2の端子インピー
ダンスに対する影響は(Z1+Z2、ほぼ2Z)が並列に接続
されたことになり、平衡対伝送路Lの雑音電圧に対する
影響は、二つのインピーダンス回路の並列回路(ほぼZ/
2)が接地との間に挿入されたことになる。
The effect on the terminal impedance of the partner device Q 2 of the impedance circuit (Z 1 + Z 2, substantially 2Z) will be connected in parallel, effect on the noise voltage of the balanced pair transmission line L is two impedance circuit Parallel circuit (almost Z /
2) has been inserted between it and the ground.

実用的な値は、着目する周波数帯域を10kHz〜10MHzと
すると、コンデンサCの値は0.1μF〜10μFであり、
抵抗器Rの値は100Ω〜1kΩである。
A practical value is that if the frequency band of interest is 10 kHz to 10 MHz, the value of the capacitor C is 0.1 μF to 10 μF,
The value of the resistor R is between 100Ω and 1kΩ.

雑音発生器Gは接地に対してフロート状態とすること
ができるし、必要があれば、その出力中点電位を接地す
ることもできる。
The noise generator G can be floated with respect to ground, or its output midpoint potential can be grounded if necessary.

このような回路では、トランスTより印加される雑音
電圧は、平衡対伝送路の対間には現れず平衡対伝送路と
接地との間に現れる。この雑音電圧は実用的なケーブル
で電力線その他からの誘導による雑音に対する擬似雑音
信号である。この雑音電圧は、トランスTから被試験装
置Q1には伝送されるが、相手装置Q2の側には、インピー
ダンス回路Z1、Z2およびコモンモードチョークコイルCH
により減衰を受けて伝送される。
In such a circuit, the noise voltage applied from the transformer T does not appear between the pair of the balanced pair transmission line but appears between the balanced pair of the transmission line and the ground. This noise voltage is a pseudo-noise signal for noise caused by induction from a power line or the like in a practical cable. The noise voltage is transmitted to the device under test Q 1 from the transformer T, on the side of the other unit Q 2 are impedance circuits Z 1, Z 2 and the common mode choke coil CH
Is transmitted after being attenuated.

雑音発生器Gの出力レベルあるいは発生する雑音電圧
の周波数もしくは波形を変化させながら、二つの装置Q1
およびQ2の間でこの平衡対伝送路Lを介して送受信され
るディジタル信号についてその誤りを観測する。このと
き、この回路から印加される雑音は被試験装置Q1に対し
てのみ有効であり、相手装置Q2に対してはその影響はな
い。つまり、印加される雑音電圧により観測されるディ
ジタル信号の誤りは被試験装置Q1で発生するものとして
よいので、被試験装置Q1についての正確な特性を試験す
ることができる。
While changing the output level of the noise generator G or the frequency or waveform of the generated noise voltage, the two devices Q 1
And between the by Q 2 via the balanced pair transmission line L observing the error in the digital signal transmitted and received. At this time, noise is applied from the circuit is used only for the device under test Q 1, not its effect on the other unit Q 2. That is, the error of the digital signal observed by the noise voltage applied is so good as occurring at the device under test Q 1, it is possible to test the precise characteristics of the device under test Q 1.

第4図にこの実施例回路の特性を実測した結果を示
す。電圧V0〜V3は第1図に記入したとおりである。イン
ピーダンス回路Z1およびZ2はコンデンサ1.5μF、抵抗
器200Ωの直列回路を用いた。この図から、雑音発生器
Gの出力電圧V0は、ほとんど減衰を受けることなく電圧
V1として被試験装置Q1に印加され、相手装置Q2に対して
は電圧V3として大きく減衰を受けて印加されることがわ
かる。電圧V1は電圧V3に対して広い周波数帯域にわたり
約40dBの優位がある。
FIG. 4 shows the results of actually measuring the characteristics of the circuit of this embodiment. Voltage V 0 ~V 3 are as entered in Figure 1. Impedance circuit Z 1 and Z 2 using a series circuit of a capacitor 1.5MyuF, resistors 200 [Omega. From this figure, it can be seen that the output voltage V 0 of the noise generator G has almost no attenuation.
Is applied to the device under test Q 1 as V 1, it can be seen that the applied receiving greatly attenuated as the voltage V 3 to the counterpart device Q 2. Voltage V 1 was some superiority about 40dB over a wide frequency band with respect to the voltage V 3.

第5図に比較例として第8図に示す従来例回路につい
て同様の実測結果を示す。電圧V0〜V3は第8図に記入し
たとおりである。低い周波数域において顕著な改善があ
ることがわかる。
FIG. 5 shows the same measured results as those of the conventional circuit shown in FIG. 8 as a comparative example. Voltage V 0 ~V 3 are as entered in FIG. 8. It can be seen that there is a significant improvement in the lower frequency range.

第6図は上記実施例回路の平衡度を測定した結果を示
す図である。上記実施例回路について第3図のように各
端子を抵抗器で終端し、横電圧Vaおよび縦電圧Vbを測定
し、その比を平衡度としてデシベル表示したものであ
る。この回路は数kHzから数十MHzまでの広い周波数域で
実用的に十分な程度の平衡度が保たれていることがわか
る。
FIG. 6 is a view showing the result of measuring the degree of balance of the circuit of the embodiment. As shown in FIG. 3, each terminal of the circuit of the embodiment was terminated with a resistor, the horizontal voltage Va and the vertical voltage Vb were measured, and the ratio was expressed in decibels as the degree of balance. It can be seen that this circuit has a practically sufficient degree of balance in a wide frequency range from several kHz to several tens of MHz.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、印加する雑音
電圧は被試験装置にのみ有効であり、相手装置には大き
く減衰されて印加されるから、雑音電圧を印加すること
により観測される信号の誤りは被試験装置で発生するも
のとして評価してよく、正確な評価ができる効果があ
る。
As described above, according to the present invention, the applied noise voltage is effective only for the device under test, and is applied to the partner device after being greatly attenuated. May be evaluated as occurring in the device under test, which has the effect of allowing accurate evaluation.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明実施例回路のブロック構成図。 第2図はインピーダンス回路の構成例を示す図。 第3図は本発明実施例回路の平衡度を測定するための回
路図。 第4図は本発明実施例回路の特性実測図。 第5図は従来例回路(第8図)の特性実測図。 第6図は本発明実施例回路の平衡度の実測図。 第7図は従来例回路の構成図。 第8図は従来例回路の構成図。 Q1……被試験装置、Q2……相手装置、L……平衡対伝送
路、I……本発明の回路、T……トランス、G……雑音
発生器、CH……コモンモードチョークコイル、Z1、Z2
…インピーダンス回路。
FIG. 1 is a block diagram of a circuit according to an embodiment of the present invention. FIG. 2 is a diagram showing a configuration example of an impedance circuit. FIG. 3 is a circuit diagram for measuring the degree of balance of the circuit according to the embodiment of the present invention. FIG. 4 is a characteristic measurement diagram of the circuit according to the embodiment of the present invention. FIG. 5 is a characteristic measurement diagram of the conventional circuit (FIG. 8). FIG. 6 is an actual measurement diagram of the degree of balance of the circuit according to the embodiment of the present invention. FIG. 7 is a configuration diagram of a conventional circuit. FIG. 8 is a configuration diagram of a conventional circuit. Q 1 … under test device, Q 2 … partner device, L… balanced transmission line, I… circuit of the present invention, T… transformer, G… noise generator, CH… common mode choke coil , Z 1 , Z 2
... impedance circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被試験装置(Q1)とその通信相手となる相
手装置(Q2)とを接続する平衡対伝送路(L)に挿入さ
れ、上記被試験装置側の平衡対伝送路に対して平衡な二
次巻線を備えたトランス(T)と、このトランスの一次
巻線に雑音電圧を印加する雑音発生器(G)と、上記相
手装置側の平衡対伝送路に挿入されたコモンモードチョ
ークコイル(CH)とを備えたイミュニティ試験回路にお
いて、 上記トランスと上記コモンモードチョークコイルとの間
の平衡対伝送路の各線と接地との間に、それぞれ、互い
にほぼ等しい値であるインピーダンス回路(Z1、Z2)が
接続されたことを特徴とするイミュニティ試験回路。
1. A balanced pair transmission line (L) for connecting a device under test (Q 1 ) and a partner device (Q 2 ) to communicate with the device under test (Q 1 ). A transformer (T) having a secondary winding balanced with respect to the noise, a noise generator (G) for applying a noise voltage to the primary winding of the transformer, and a transformer inserted into the balanced pair transmission line on the partner device side. In an immunity test circuit including a common mode choke coil (CH), an impedance having a value substantially equal to each other between a balanced pair between the transformer and the common mode choke coil and each line of the transmission path and the ground. An immunity test circuit to which circuits (Z 1 , Z 2 ) are connected.
JP12707588A 1988-05-26 1988-05-26 Immunity test circuit Expired - Fee Related JP2603513B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12707588A JP2603513B2 (en) 1988-05-26 1988-05-26 Immunity test circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12707588A JP2603513B2 (en) 1988-05-26 1988-05-26 Immunity test circuit

Publications (2)

Publication Number Publication Date
JPH01297918A JPH01297918A (en) 1989-12-01
JP2603513B2 true JP2603513B2 (en) 1997-04-23

Family

ID=14950959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12707588A Expired - Fee Related JP2603513B2 (en) 1988-05-26 1988-05-26 Immunity test circuit

Country Status (1)

Country Link
JP (1) JP2603513B2 (en)

Also Published As

Publication number Publication date
JPH01297918A (en) 1989-12-01

Similar Documents

Publication Publication Date Title
KR101018972B1 (en) Method and arrangement for signal loop test
US3800218A (en) R. f. impedance bridge for measuring reflection coefficient
US3909712A (en) Circuit arrangement for measuring high ohmic cable faults in telecommunication and similar networks
JPH07504302A (en) A system that measures the characteristics of communication lines using close-range terminals.
US4996488A (en) Measuring and limiting EMI with a selectable mode reflection network
US4849685A (en) Measuring and limiting EMI with a differential mode rejection network
Eager et al. Discharge detection in extruded polyethylene insulated power cables
US4399402A (en) Resistive fault sectionalization
JP2603513B2 (en) Immunity test circuit
US4156842A (en) Immitance measurement with high frequency injection and electromagnetic coupling
EP0349168A2 (en) Circuit element measuring apparatus
US4022990A (en) Technique and apparatus for measuring the value of a capacitance in an electrical circuit such as a telephone communication line
US6442239B1 (en) Telephone line longitudinal balance tester and method
US3210656A (en) Swept frequency circuit testing system
US3739272A (en) Filter circuit for corona detection
JP2807546B2 (en) Pseudo communication network
US4748403A (en) Apparatus for measuring circuit element characteristics with VHF signal
RU2019850C1 (en) Method and device for checking characteristics of partial discharges
JP2594368B2 (en) Pseudo communication network
JPH0227848A (en) Immunity test circuit
US1501576A (en) Electrical testing system
JP3303047B2 (en) Interference wave applying device
Yak et al. Diagnosis of conducted interference with discrimination network
US6154037A (en) System and method for testing distortion in transformers
JP2820494B2 (en) Pseudo communication network

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees