JP2602313B2 - Oscillation circuit - Google Patents

Oscillation circuit

Info

Publication number
JP2602313B2
JP2602313B2 JP1021249A JP2124989A JP2602313B2 JP 2602313 B2 JP2602313 B2 JP 2602313B2 JP 1021249 A JP1021249 A JP 1021249A JP 2124989 A JP2124989 A JP 2124989A JP 2602313 B2 JP2602313 B2 JP 2602313B2
Authority
JP
Japan
Prior art keywords
transistor
base
circuit
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1021249A
Other languages
Japanese (ja)
Other versions
JPH02202104A (en
Inventor
文一 大久保
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP1021249A priority Critical patent/JP2602313B2/en
Publication of JPH02202104A publication Critical patent/JPH02202104A/en
Application granted granted Critical
Publication of JP2602313B2 publication Critical patent/JP2602313B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に係り、特にFMステレオ復調用集積
回路における位相同期ループ(PLL)の電圧制御発振器
(VCO)としてセラミックス共振子等の共振子を用いた
1端子型の発振回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillation circuit, and more particularly to a resonance of a ceramic resonator as a voltage controlled oscillator (VCO) of a phase locked loop (PLL) in an integrated circuit for FM stereo demodulation. The present invention relates to a one-terminal type oscillation circuit using a resonator.

〔従来の技術〕[Conventional technology]

第2図に、従来の1端子型発振回路の回路図を示す。
第2図において、セラミック共振子Xを利用した1端子
型の発振回路本体30が用いられている。
FIG. 2 shows a circuit diagram of a conventional one-terminal oscillator circuit.
In FIG. 2, a one-terminal type oscillation circuit main body 30 using a ceramic resonator X is used.

ここで、前記発振回路本体30に動作バイアスを与える
ためのバイアス回路31は、トランジスタ32,乃至39から
なる。またリアクタンス回路40は前記発振回路本体30の
発振周波数を微調整するための回路である。
Here, a bias circuit 31 for applying an operation bias to the oscillation circuit main body 30 includes transistors 32 to 39. The reactance circuit 40 is a circuit for finely adjusting the oscillation frequency of the oscillation circuit main body 30.

発振回路本体30は、共振子Xの並列共振周波数たとえ
ば456kHzで発振するものであって、差動対をなすnpnト
ランジスタ41,42と、定電流源用のnpnトランジスタ43
と、カレントミラー型負荷をなすpnpトランジスタ44,45
と、2個のダイオード46,47と、1個の帰還コンデンサ4
8とからなる。ここで、セラミック共振子Xは、LC発振
回路のLC並列素子のようなバイパス効果はなく、発振の
ために必要な正帰還は、帰還コンデンサ48により行なわ
れる。
The oscillation circuit body 30 oscillates at the parallel resonance frequency of the resonator X, for example, 456 kHz, and comprises npn transistors 41 and 42 forming a differential pair and an npn transistor 43 for a constant current source.
And pnp transistors 44 and 45 forming a current mirror type load
And two diodes 46 and 47 and one feedback capacitor 4
Consists of eight. Here, the ceramic resonator X does not have a bypass effect like the LC parallel element of the LC oscillation circuit, and the positive feedback required for oscillation is performed by the feedback capacitor 48.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

第2図におけるセラミック発振子Xを用いた発振回路
本体30で安定な発振動作を持続させるためには、発振回
路本体30の増幅用トランジスタ41,42が発振停止状態で
アクライブに動作していなければならない。これを実現
するために、次の2項が考えられる。
In order to maintain a stable oscillating operation in the oscillation circuit body 30 using the ceramic oscillator X in FIG. 2, it is necessary that the amplification transistors 41 and 42 of the oscillation circuit body 30 are not actively operating in the oscillation stopped state. No. To realize this, the following two items can be considered.

増幅用トランジスタ41,42に直流負帰還をかけない
で、トランジスタ41,42用の各バイアス回路を全く対称
に構成する。
Without applying DC negative feedback to the amplification transistors 41 and 42, the respective bias circuits for the transistors 41 and 42 are configured completely symmetrically.

増幅用トランジスタ41,42のアクティブ動作を保つ
ように、直流負帰還回路を設ける。
A DC negative feedback circuit is provided to maintain the active operation of the amplification transistors 41 and 42.

前記の構成は、第2図のバイアス回路31で採用され
ているが、集積回路内の各素子の製造ばらつきが存在す
るので、安定な動作条件を得るのは困難である。即ち、
第2図においては、バイアス回路31におけるバイアス電
流供給用のトランジスタ36,37の各電流が等しく、かつ
発振回路30における増幅用・定電流用のトランジスタ4
1,42,43のhPEが同一であることが安定な発振を持続する
ための条件であるが、製造ばらつきがあり、前記条件を
維持することは困難で、歩留りの低下につながる。
Although the above configuration is employed in the bias circuit 31 of FIG. 2, it is difficult to obtain a stable operating condition due to manufacturing variations of each element in the integrated circuit. That is,
In FIG. 2, the respective currents of the bias current supply transistors 36 and 37 in the bias circuit 31 are equal, and the amplification / constant current transistor 4 in the oscillation circuit 30 is used.
Although 1,42,43 of h PE that are identical is a condition for sustaining a stable oscillation, there are manufacturing variations, it is difficult to maintain the condition, leads to a decrease in yield.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の構成は、一導電型の第1,第2のトランジスタ
のエミッタを共通接続して第1の定電流源を接続した差
動増幅回路と、前記第2のトランジスタのコレクタに接
続される出力端子と、前記出力端子に接続される共振子
及びリアクタンス回路と、前記出力端子から前記第2の
トランジスタへ負帰還する負帰還回路と、前記第1のト
ランジスタのベースに接続される高インピーダンス・バ
イアス回路とを備え、前記出力端子から第1のコンデン
サを介して前記第1のトランジスタへ正帰還をするよう
に構成した発振回路において、前記バイアス回路は、こ
の回路の動作電源とは別の所定の電圧源をバイアス電圧
源とし、前記出力端子から前記第1のコンデンサを介し
前記バイアス回路を経て前記第1のトランジスタのベー
スに正帰還をかけるようにしたことを特徴とする。
According to the configuration of the present invention, the differential amplifier circuit in which the emitters of the first and second transistors of one conductivity type are commonly connected to each other and the first constant current source is connected thereto, and the differential amplifier circuit is connected to the collector of the second transistor An output terminal, a resonator and a reactance circuit connected to the output terminal, a negative feedback circuit for performing negative feedback from the output terminal to the second transistor, and a high impedance circuit connected to a base of the first transistor. An oscillator configured to provide positive feedback from the output terminal to the first transistor via a first capacitor, wherein the bias circuit has a predetermined power supply different from an operation power supply of the circuit. Is a bias voltage source, and a positive feedback is applied from the output terminal to the base of the first transistor via the bias circuit via the first capacitor. And it said that there was Unishi.

また、本発明において、電源の一端にエミッタ,コレ
クタをそれぞれ接続しベースを共通接続した逆導電型の
第3のトランジスタ,一導電型の第4のトランジスタ
と、前記第3のトランジスタのコレクタ,前記第4のト
ランジスタのエミッタにエミッタ,コレクタをそれぞれ
接続しベースを共通接続した逆導電型の第5のトランジ
スタ,一導電型の第6のトランジスタと、前記第6のト
ランジスタのエミッタと前記電源の他端との間に接続さ
れた第2の定電流源と、前記第5のトランジスタのエミ
ッタに一端が接続された第1の抵抗とを備え、かつ前記
第5のトランジスタのコレクタを前記電源の他端に接続
した回路を、前記バイアス回路とし、前記第1の抵抗の
他端と前記電源の他端との間に前記所定の電圧源を接続
し、前記第1のコンデンサから前記第6のトランジスタ
のベース・エミッタ,第2の抵抗を介して前記第1のト
ランジスタのベースに正帰還をかけるように構成でき、
さらに前記出力端子をベースに接続した一導電型の第7
のトランジスタと、ベース・コレクタを共通接続して前
記第7のトランジスタのエミッタに接続した一導電型の
第8のトランジスタと、ベース・コレクタを共通接続し
かつ前記第8のトランジスタのエミッタにエミッタを接
続した逆導電型の第9のトランジスタと、前記第9のト
ランジスタのコレクタと前記電源の他端との間に接続し
た第3の定電流源と、前記第9のトランジスタのコレク
タに第3の抵抗を介して前記電源の他端に接続した第2
のコンデンサとを備えた回路を、前記負帰還回路とし、
前記第3の抵抗と前記第2のコンデンサとの共通接続点
を前記第2のトランジスタのベースに接続することもで
きる。
Further, in the present invention, a third transistor of the opposite conductivity type, a fourth transistor of the one conductivity type, in which the emitter and the collector are respectively connected to one end of the power supply and the base is commonly connected, and the collector of the third transistor, A fifth transistor of the opposite conductivity type, a sixth transistor of the one conductivity type having an emitter and a collector connected to the emitter of the fourth transistor, respectively, and a base connected in common; a sixth transistor of the one conductivity type; A second constant current source connected between the power supply and the first terminal; a first resistor having one end connected to the emitter of the fifth transistor; and a collector connected to the power supply other than the power supply. The circuit connected to the other end is the bias circuit, the predetermined voltage source is connected between the other end of the first resistor and the other end of the power supply, and the first capacitor The base and emitter of said sixth transistor from service, via a second resistor can be configured to apply a positive feedback to the base of said first transistor,
In addition, the output terminal is connected to the base and the one conductivity type
A transistor, an eighth transistor of one conductivity type having a base and collector connected in common and connected to the emitter of the seventh transistor, and a base and collector connected in common and having an emitter connected to the emitter of the eighth transistor. A ninth transistor of the opposite conductivity type connected thereto, a third constant current source connected between the collector of the ninth transistor and the other end of the power supply, and a third constant current source connected to the collector of the ninth transistor. A second terminal connected to the other end of the power supply via a resistor;
A circuit comprising the capacitor and the negative feedback circuit,
A common connection point between the third resistor and the second capacitor may be connected to a base of the second transistor.

〔実施例〕〔Example〕

次に図面を参照しながら本発明を説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の発振回路を示す回路図で
ある。第1図において、 本発明の一実施例の発振回路は、第1極性の第1のト
ランジスタ10と第2のトランジスタ11のエミッタが共通
で第1の定電流源13に接続され、第1のトランジスタ10
のコレクタに第1のトランジスタ10と逆極性の第2極性
の第3のトランジスタ8のコレクタとベースと第2極性
の第4のトランジスタ9のベースが接続され、第3のト
ランジスタ8及び第4のトランジスタ9のエミッタは第
1の電源に接続され、第4のトランジスタ9のコレクタ
が第2のトランジスタ11のコレクタに接続され、第2の
トランジスタ11のコレクタは、第1極性の第5のトラン
ジスタ21のベースに接続され、第5のトランジスタ21の
コレクタは、第1の電源に接続され、第5のトランジス
タ21のエミッタに第1極性の第6のトランジスタ22のコ
レクタとベースとが接続され、第6のトランジスタ22の
エミッタに第2極性の第7のトランジスタ23のエミッタ
が接続され、第7のトランジスタ23のベースとコレクタ
とは共通で第2の定電流源26に接続されている。第7の
トランジスタ23のベースとコレクタは、さらに第1の抵
抗24を介して前記第2のトランジスタ11のベースに接続
され、さらに第2のトランジスタ11のベースは、第1の
容量25を介して第2の電源に接続され、第2極性の第8
のトランジスタ14のエミッタは第1の電源に接続され、
第8のトランジスタ14のベースは、第1極性の第9のト
ランジスタ15のベースに接続し、第9のトランジスタ15
のコレクタは第1の電源に接続され、第8のトランジス
タ14のコレクタは第2の抵抗5を介して第3の電源6に
接続され、さらに第8のトランジスタ14のコレクタは第
2極性の第10のトランジスタ16のエミッタに接続され、
第10のトランジスタ16のコレクタは、第2の電源に接続
され、第10のトランジスタ16のベースは第1極性の第11
のトランジスタ17のベースに接続され、さらに第10のト
ランジスタ16のベースは第2の容量12を介して第2のト
ランジスタ11のコレクタに接続され、第11のトランジス
タ17のコレクタは、第9のトランジスタ15のエミッタに
接続され、第11のトランジスタ17のエミッタは第3の定
電流源18に接続され、さらに第11のトランジスタ17のエ
ミッタは第3の抵抗19を介して第1のトランジスタ10の
ベースに接続され、第2のトランジスタ11のコレクタを
出力端子7とし、出力端子7と第2の電源との間に共振
子Xを接続し、さらに出力端子はリアクタンス回路4に
接続されている。
FIG. 1 is a circuit diagram showing an oscillation circuit according to one embodiment of the present invention. In FIG. 1, in an oscillation circuit according to an embodiment of the present invention, the emitters of a first transistor 10 and a second transistor 11 having a first polarity are commonly connected to a first constant current source 13, Transistor 10
The collector and base of the third transistor 8 of the second polarity having the opposite polarity to the first transistor 10 and the base of the fourth transistor 9 of the second polarity are connected to the collector of the third transistor 8 and the fourth transistor 9. The emitter of the transistor 9 is connected to the first power supply, the collector of the fourth transistor 9 is connected to the collector of the second transistor 11, and the collector of the second transistor 11 is connected to the fifth transistor 21 of the first polarity. The collector of the fifth transistor 21 is connected to the first power supply, the collector of the sixth transistor 22 of the first polarity and the base are connected to the emitter of the fifth transistor 21, The emitter of the sixth transistor 22 is connected to the emitter of the seventh transistor 23 of the second polarity, and the base and the collector of the seventh transistor 23 are shared by the second constant current. It is connected to the 26. The base and the collector of the seventh transistor 23 are further connected to the base of the second transistor 11 via a first resistor 24, and the base of the second transistor 11 is further connected via a first capacitor 25. Connected to a second power supply and connected to an eighth
The emitter of the transistor 14 is connected to the first power supply,
The base of the eighth transistor 14 is connected to the base of the ninth transistor 15 of the first polarity, and the ninth transistor 15
Is connected to the first power supply, the collector of the eighth transistor 14 is connected to the third power supply 6 through the second resistor 5, and the collector of the eighth transistor 14 is connected to the second power supply of the second polarity. Connected to the emitter of 10 transistors 16
The collector of the tenth transistor 16 is connected to the second power supply, and the base of the tenth transistor 16 is connected to the eleventh of the first polarity.
The base of the tenth transistor 16 is connected to the collector of the second transistor 11 via the second capacitor 12, and the collector of the eleventh transistor 17 is connected to the ninth transistor. The emitter of the eleventh transistor 17 is connected to the third constant current source 18, and the emitter of the eleventh transistor 17 is connected to the base of the first transistor 10 via the third resistor 19. , The collector of the second transistor 11 is used as the output terminal 7, the resonator X is connected between the output terminal 7 and the second power supply, and the output terminal is connected to the reactance circuit 4.

即ち、本実施例の発振回路は、発振回路本体1,高イン
ピーダンスバイアス回路2,直流負帰還回路3を含み、構
成される。
That is, the oscillation circuit of the present embodiment includes the oscillation circuit main body 1, the high impedance bias circuit 2, and the DC negative feedback circuit 3, and is configured.

ここで、一対のnpnトランジスタ10,11,定電流源13,カ
レントミラー負荷回路となるpnpトランジスタ8,9を含む
差動増幅器を構成し、容量12により正帰還されており、
npnトランジスタ21,22,pnpトランジスタ23,定電流源26,
抵抗24,容量25とを含み、構成されている直流負帰還回
路3により、直流負帰還をされている。さらに、npnト
ランジスタ14,16,npnトランジスタ15,17,及び定電流源1
8,抵抗5,19,定電圧源6を含み、構成される高インピー
ダンスバイアス回路2により、容量12を介して、トラン
ジスタ10に正帰還されており、さらにトランジスタ11の
コレクタ端子からトランジスタ11のベース端子への負帰
還は、直流負帰還回路3のエミッタフォロワを通して行
なわれている。
Here, a differential amplifier including a pair of npn transistors 10 and 11, a constant current source 13, and pnp transistors 8 and 9 serving as a current mirror load circuit is configured and positively fed back by a capacitor 12.
npn transistors 21, 22, pnp transistor 23, constant current source 26,
The DC negative feedback circuit 3 including the resistor 24 and the capacitor 25 provides DC negative feedback. Further, npn transistors 14, 16, npn transistors 15, 17, and constant current source 1
8, a positive impedance is fed back to the transistor 10 via the capacitor 12 by the high impedance bias circuit 2 including the resistors 5, 19 and the constant voltage source 6. Further, the base of the transistor 11 is Negative feedback to the terminal is performed through the emitter follower of the DC negative feedback circuit 3.

この回路の発振出力は、容量12、トランジスタ17のベ
ース、抵抗19を介してトランジスタ10のベースに正帰還
されるが、安定に正帰還させるには、容量12からの帰還
信号が影響されないように、トランジスタ10のベースが
帰還信号に対して電流的に影響されない高インピーダン
ス回路2に接続されている。
The oscillation output of this circuit is positively fed back to the base of the transistor 10 via the capacitor 12, the base of the transistor 17, and the resistor 19, but for stable positive feedback, make sure that the feedback signal from the capacitor 12 is not affected. , The base of the transistor 10 is connected to the high impedance circuit 2 which is not influenced by the feedback signal in terms of current.

トランジスタ10に必要なベース電流が常に必要なだけ
補給されれば、容量12による帰還に影響されない状態と
なるので、トランジスタ14〜17からなる回路で、トラン
ジスタ10のベース電流に必要な電流を常に補給してい
る。トランジスタ15,17およびトランジスタ14,16はそれ
ぞれ同じ種類のトランジスタが使用され、トランジスタ
15,17のコレクタ電流は常に同じであるから、トランジ
スタ15,17のベース電流も常に同じになり、またトラン
ジスタ14,16のコレクタ電流とベース電流もそれぞれ常
に同じになる。
If the necessary base current for the transistor 10 is always supplied as much as necessary, the circuit is not affected by the feedback by the capacitor 12, so the circuit consisting of the transistors 14 to 17 always supplies the current required for the base current of the transistor 10. doing. Transistors 15 and 17 and transistors 14 and 16 each use the same type of transistor.
Since the collector currents of the transistors 15 and 17 are always the same, the base currents of the transistors 15 and 17 are always the same, and the collector currents and the base currents of the transistors 14 and 16 are also always the same.

トランジスタ10のベース電流に何らかの変動がある
と、トランジスタ17のベース電流も変動するが、トラン
ジスタ17のベース電流に何らかの変動があっても、トラ
ンジスタ16のベースがトランジスタ17のベースと接続さ
れているので、トランジスタ16のベース電流がそれを補
給するように動作する。従って、トランジスタ10のベー
ス電流に必要な分だけ常に補給が可能となり、容量12か
らの正帰還信号が影響されることがない。
If there is any change in the base current of the transistor 10, the base current of the transistor 17 also changes.However, even if there is any change in the base current of the transistor 17, the base of the transistor 16 is connected to the base of the transistor 17. , The base current of transistor 16 operates to supply it. Therefore, it is possible to always supply the base current of the transistor 10 as much as necessary, and the positive feedback signal from the capacitor 12 is not affected.

これによって、トランジスタ11のコレクタ端子の出力
インピーダンスが高く保たれており、ここに接続されて
いるセラミック共振子XのQが低下しない。またトラン
ジスタ11のベースにバイパス用容量25が設けられている
ので、交流分(発振周波数成分)が殆んどバイパスされ
て、直流成分のみが負帰還されることになる。
As a result, the output impedance of the collector terminal of the transistor 11 is kept high, and the Q of the ceramic resonator X connected here does not decrease. Further, since the bypass capacitor 25 is provided at the base of the transistor 11, the AC component (oscillation frequency component) is almost bypassed, and only the DC component is negatively fed back.

そして、リアクタンス回路4に流れる電流が零の場
合、差動対のトランジスタ10,11は、バランス状態で安
定に動作し(ここで、定電流18,定電流26が等しいとす
る)、トランジスタ10,11のベース電流は等しく、トラ
ンジスタ17のベース・エミッタ間電圧VBEとトランジス
タ21のVBEは等しくなり、トランジスタ16,トランジスタ
23のVBEは等しくなる。この為、発振回路本体1の出力
端子7は、直流電圧源6よりトランジスタ22のVBE分だ
け高い安定な電位に固定されることになり、直流電圧源
6の電位により出力端子7の基準電位を容易に設定でき
る。
When the current flowing through the reactance circuit 4 is zero, the transistors 10 and 11 of the differential pair operate stably in a balanced state (here, the constant current 18 and the constant current 26 are assumed to be equal). 11 base current is equal to, V bE of the base-emitter voltage V bE and transistor 21 of the transistor 17 is equal, transistor 16, transistor
23 V BEs are equal. For this reason, the output terminal 7 of the oscillation circuit main body 1 is fixed at a stable potential higher than the DC voltage source 6 by the V BE of the transistor 22, and the reference potential of the output terminal 7 is determined by the potential of the DC voltage source 6. Can be easily set.

また、リアクタンス回路4にオフセット電流がある場
合、たとえばオフセット電流によりトランジスタ11のコ
レクタ端子の出力直流電圧が下がり、直流負帰還回路3
によって帰還されるトランジスタ11のベース電位も下が
り、トランジスタ10のコレクタ電流が増加し、カレント
ミラー負荷回路であるトランジスタ8,9の電流が増加す
る。その結果、差動対のトランジスタ10,11のコレクタ
電流の差が、前記オフセット電流に等しい状態で安定に
なる。
If the reactance circuit 4 has an offset current, the output DC voltage at the collector terminal of the transistor 11 decreases due to the offset current, for example, and the DC negative feedback circuit 3
As a result, the base potential of the transistor 11 which is fed back decreases, the collector current of the transistor 10 increases, and the currents of the transistors 8 and 9 which are current mirror load circuits increase. As a result, the difference between the collector currents of the transistors 10 and 11 of the differential pair becomes stable in a state where the difference is equal to the offset current.

換言すれば、オフセット電流が定電流源13の電流より
大きくならない限り、差動対のトランジスタ10,11は、
アクティブに動作し、安定な発振を持続することができ
る。
In other words, as long as the offset current does not become larger than the current of the constant current source 13, the transistors 10 and 11 of the differential pair
It operates actively and can maintain stable oscillation.

〔発明の効果〕〔The invention's effect〕

以上述べたように、本発明は、直流負帰還回路を設け
ることによって、回路素子のバラツキに対しても安定な
直流動作電圧が得られるので、安定な発振動作が可能と
なり、発振周波数をバイパスさせる方式と高インピーダ
ンスバイアス回路とを有しているから、より安定な発振
動作を可能とする効果がある。
As described above, according to the present invention, by providing a DC negative feedback circuit, a stable DC operation voltage can be obtained even with variations in circuit elements, so that a stable oscillation operation can be performed and the oscillation frequency is bypassed. Since it has a method and a high impedance bias circuit, there is an effect that more stable oscillation operation can be performed.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の1端子型発振回路を示す回
路図、第2図は従来の1端子型発振回路を示す回路図で
ある。 1……発振回路本体、2……高インピーダンスバイアス
回路、3……直流負帰還回路、4,40……リアクタンス回
路、5,19,24,49……抵抗、6……直流電圧源、7,50……
出力端子、8,9,10,11,14,15,16,17,21,22,23,32〜39,41
〜45……トランジスタ、12,48……帰還容量、13,18,26
……定電流源、25……バイパス容量、46,47……ダイオ
ード。
FIG. 1 is a circuit diagram showing a one-terminal oscillation circuit according to one embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional one-terminal oscillation circuit. 1. Oscillation circuit main body, 2 .... High impedance bias circuit, 3 .... DC negative feedback circuit, 4, 40 ... Reactance circuit, 5, 19, 24, 49 ... Resistance, 6 ... DC voltage source, 7 , 50 ……
Output terminal, 8, 9, 10, 11, 14, 15, 16, 17, 21, 22, 23, 32 to 39, 41
~ 45 ... Transistor, 12,48 ... Return capacitance, 13,18,26
... constant current source, 25 ... bypass capacitance, 46, 47 ... diodes.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一導電型の第1,第2のトランジスタのエミ
ッタを共通接続して第1の定電流源を接続した差動増幅
回路と、前記第2のトランジスタのコレクタに接続され
る出力端子と、前記出力端子に接続される共振子及びリ
アクタンス回路と、前記出力端子から前記第2のトラン
ジスタへ負帰還する負帰還回路と、前記第1のトランジ
スタのベースに接続される高インピーダンス・バイアス
回路とを備え、前記出力端子から第1のコンデンサを介
して前記第1のトランジスタへ正帰還をするように構成
した発振回路において、 前記バイアス回路は、この回路の動作電源とは別の所定
の電圧源をバイアス電圧源とし、前記出力端子から前記
第1のコンデンサを介し前記バイアス回路を経て前記第
1のトランジスタのベースに正帰還をかけるようにした
ことを特徴とする発振回路。
1. A differential amplifier circuit in which emitters of first and second transistors of one conductivity type are commonly connected and a first constant current source is connected, and an output connected to a collector of the second transistor. A terminal, a resonator and a reactance circuit connected to the output terminal, a negative feedback circuit for performing negative feedback from the output terminal to the second transistor, and a high impedance bias connected to a base of the first transistor. And an oscillator configured to provide a positive feedback from the output terminal to the first transistor via a first capacitor, wherein the bias circuit has a predetermined power supply different from an operation power supply of the circuit. A voltage source is a bias voltage source, and a positive feedback is applied from the output terminal to the base of the first transistor through the bias circuit via the first capacitor. Oscillating circuit, characterized in that the.
【請求項2】電源の一端にエミッタ,コレクタをそれぞ
れ接続しベースを共通接続した逆導電型の第3のトラン
ジスタ,一導電型の第4のトランジスタと、前記第3の
トランジスタのコレクタ,前記第4のトランジスタのエ
ミッタにエミッタ,コレクタをそれぞれ接続しベースを
共通接続した逆導電型の第5のトランジスタ,一導電型
の第6のトランジスタと、前記第6のトランジスタのエ
ミッタと前記電源の他端との間に接続された第2の定電
流源と、前記第5のトランジスタのエミッタに一端が接
続された第1の抵抗とを備え、かつ前記第5のトランジ
スタのコレクタを前記電源の他端に接続した回路を、前
記バイアス回路とし、前記第1の抵抗の他端と前記電源
の他端との間に前記所定の電圧源を接続し、前記第1の
コンデンサから前記第6のトランジスタのベース・エミ
ッタ,第2の抵抗を介して前記第1のトランジスタのベ
ースに正帰還をかけるようにした特許請求の範囲第1項
記載の発振回路。
And a third transistor of the opposite conductivity type, a fourth transistor of the one conductivity type, wherein the emitter and the collector are respectively connected to one end of the power supply and the base is connected in common, a collector of the third transistor, and a collector of the third transistor. A fifth transistor of opposite conductivity type, a sixth transistor of one conductivity type having an emitter and a collector respectively connected to the emitter of the fourth transistor, and a base commonly connected, an emitter of the sixth transistor and the other end of the power supply And a first resistor having one end connected to the emitter of the fifth transistor, and a collector connected to the other end of the power supply. Is connected to the predetermined voltage source between the other end of the first resistor and the other end of the power supply. Sixth transistor base and emitter of the oscillation circuit of the second through said resistor of the first transistor base to a positive feedback of the applied manner the Claims first claim of.
【請求項3】前記出力端子をベースに接続した一導電型
の第7のトランジスタと、ベース・コレクタを共通接続
して前記第7のトランジスタのエミッタに接続した一導
電型の第8のトランジスタと、ベース・コレクタを共通
接続しかつ前記第8のトランジスタのエミッタにエミッ
タを接続した逆導電型の第9のトランジスタと、前記第
9のトランジスタのコレクタと前記電源の他端との間に
接続した第3の定電流源と、前記第9のトランジスタの
コレクタに第3の抵抗を介して前記電源の他端に接続し
た第2のコンデンサとを備えた回路を、前記負帰還回路
とし、前記第3の抵抗と前記第2のコンデンサとの共通
接続点を前記第2のトランジスタのベースに接続した特
許請求の範囲第1項記載の発振回路。
3. A one-conductivity-type seventh transistor having the output terminal connected to a base, and a one-conductivity-type eighth transistor having a base and collector connected together and connected to the emitter of the seventh transistor. A ninth transistor of the opposite conductivity type having a base and a collector commonly connected and an emitter connected to the emitter of the eighth transistor, and connected between the collector of the ninth transistor and the other end of the power supply. A circuit comprising a third constant current source and a second capacitor connected to the other end of the power supply via a third resistor at the collector of the ninth transistor is referred to as the negative feedback circuit. 2. The oscillation circuit according to claim 1, wherein a common connection point of the resistor and the second capacitor is connected to a base of the second transistor.
JP1021249A 1989-01-30 1989-01-30 Oscillation circuit Expired - Fee Related JP2602313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021249A JP2602313B2 (en) 1989-01-30 1989-01-30 Oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021249A JP2602313B2 (en) 1989-01-30 1989-01-30 Oscillation circuit

Publications (2)

Publication Number Publication Date
JPH02202104A JPH02202104A (en) 1990-08-10
JP2602313B2 true JP2602313B2 (en) 1997-04-23

Family

ID=12049791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021249A Expired - Fee Related JP2602313B2 (en) 1989-01-30 1989-01-30 Oscillation circuit

Country Status (1)

Country Link
JP (1) JP2602313B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713693B (en) * 2023-12-18 2024-08-27 无锡德芯微电子有限公司 High-side oscillating circuit of inductive sensor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611088B2 (en) * 1984-08-20 1994-02-09 株式会社東芝 1-terminal oscillator circuit
JPS61267403A (en) * 1985-05-22 1986-11-27 Toshiba Corp One terminal type oscillator circuit

Also Published As

Publication number Publication date
JPH02202104A (en) 1990-08-10

Similar Documents

Publication Publication Date Title
JPH0344685B2 (en)
JP2602313B2 (en) Oscillation circuit
JPS6218807A (en) Current mirror circuit
US6172574B1 (en) Quartz crystal oscillator frequency modulation circuit
JP2588823B2 (en) Variable frequency oscillation circuit
JP2602327B2 (en) Oscillation circuit
JPH0519321B2 (en)
JPS6096001A (en) Voltage controlled oscillator
JP3802081B2 (en) Voltage controlled oscillator operating at low supply voltage
JPH0691413B2 (en) Reactance control circuit
JPS61267403A (en) One terminal type oscillator circuit
JPH0611088B2 (en) 1-terminal oscillator circuit
JPH061853B2 (en) Variable frequency oscillator
JPH0516722Y2 (en)
JPS6345048Y2 (en)
JPH0635546Y2 (en) Frequency control circuit
JPS6138263Y2 (en)
JP2600479B2 (en) Voltage controlled oscillator
JPH0531844B2 (en)
JP2753031B2 (en) Oscillation circuit
JP2519271B2 (en) Variable frequency oscillator
JP2966639B2 (en) Voltage controlled oscillator
JP2956985B2 (en) Drive circuit for crystal oscillator
JPS6019370Y2 (en) oscillation circuit
JPS6374205A (en) Frequency control circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees