JP2596339B2 - Semiconductor device package - Google Patents

Semiconductor device package

Info

Publication number
JP2596339B2
JP2596339B2 JP5251033A JP25103393A JP2596339B2 JP 2596339 B2 JP2596339 B2 JP 2596339B2 JP 5251033 A JP5251033 A JP 5251033A JP 25103393 A JP25103393 A JP 25103393A JP 2596339 B2 JP2596339 B2 JP 2596339B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
frame
mounting portion
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5251033A
Other languages
Japanese (ja)
Other versions
JPH0786441A (en
Inventor
正志 朔晦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5251033A priority Critical patent/JP2596339B2/en
Publication of JPH0786441A publication Critical patent/JPH0786441A/en
Application granted granted Critical
Publication of JP2596339B2 publication Critical patent/JP2596339B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ベースに実装した半導
体素子とこの半導体素子とフレームに配設したメタル配
線とをボンディングワイヤーで電気的に接続した半導体
素子パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device package in which a semiconductor device mounted on a base and a metal wire provided on a frame are electrically connected to the semiconductor device by bonding wires.

【0002】[0002]

【従来の技術】一般に、この種の半導体パッケージは図
4に示すように、半導体素子4と、半導体素子4を実装
する素子実装部21と、メタル配線24が施されたステ
ッチ23が形成されるとともに外部にリード端子25を
有するフレーム22と半導体素子4を気密封止するフレ
ームカバー28と、半導体素子4とメタル配線24とを
電気的に接続するボンディングワイヤー27とで構成さ
れている。半導体素子4は、AuSiやAuSn等の共
晶半田を固着材に用いてフレーム22のステッチ23に
設けられた矩形状の実装孔26をほぼ中央部に位置する
ようにして素子実装部21に実装される。半導体素子4
は半導体素子4の電極とメタル配線24とをボンディン
グワイヤーで接続することにより、パッケージ外部と電
気的に接続される。パッケージの内部はフレーム22と
フレームカバー28とを電気溶接等にて固着することに
より気密封止される。
2. Description of the Related Art Generally, as shown in FIG. 4, a semiconductor package of this type includes a semiconductor element 4, an element mounting portion 21 for mounting the semiconductor element 4, and a stitch 23 provided with a metal wiring 24. The semiconductor device 4 includes a frame 22 having lead terminals 25 on the outside, a frame cover 28 for hermetically sealing the semiconductor element 4, and bonding wires 27 for electrically connecting the semiconductor element 4 and the metal wiring 24. The semiconductor element 4 is mounted on the element mounting portion 21 by using a eutectic solder such as AuSi or AuSn as a fixing material so that a rectangular mounting hole 26 provided in the stitch 23 of the frame 22 is located substantially at the center. Is done. Semiconductor element 4
Is electrically connected to the outside of the package by connecting the electrode of the semiconductor element 4 and the metal wiring 24 with a bonding wire. The inside of the package is hermetically sealed by fixing the frame 22 and the frame cover 28 by electric welding or the like.

【0003】[0003]

【発明が解決しようとする課題】ところで、半導体素子
4を素子実装部21にAuSi、AuSnの固着材を用
いて固着する場合、固着材表面の酸化膜を破るために、
必ずスクラブを行なければならない。上述した従来の構
造では、実装孔26内において、半導体素子4を保持し
て素子実装部21上でスクラブする必要がある。図5は
スクラブの動作を示すもので、ピンセット30で半導体
素子4の両側面を挟んで実装孔26内において、矢印B
方向およびC方向に摺動させてスクラブを行っている。
この場合、スクラブの作業を行うのに、ピンセット30
で挟んだ半導体素子4の側面から実装孔26の側面まで
の間隔αを0.8mm以上、また間隔βを0.4mm以
上とする必要がある。
When the semiconductor element 4 is fixed to the element mounting portion 21 using a fixing material of AuSi or AuSn, an oxide film on the surface of the fixing material is broken.
You must scrub. In the above-described conventional structure, it is necessary to hold the semiconductor element 4 in the mounting hole 26 and scrub it on the element mounting portion 21. FIG. 5 shows the operation of the scrub, in which the tweezers 30 sandwich the both sides of the semiconductor element 4 in the mounting hole 26 with the arrow B
The scrub is performed by sliding in the direction C and the direction C.
In this case, tweezers 30 are used to perform the scrub operation.
The distance α between the side surface of the semiconductor element 4 and the side surface of the mounting hole 26 must be set to 0.8 mm or more, and the space β must be set to 0.4 mm or more.

【0004】図6はボンディングワイヤー27の拡大図
で、ここで仮に間隔β側のボンディングワイヤー27の
長さは、半導体素子4の電極パッドが素子4端面から5
0μm内側にあるとし、ステッチ23端面から50μm
内側からボンディングし、ボンディングワイヤー27は
半円弧状に形成されるとすると、ワイヤー長:lは式
(1)から約1.57mmとなる。このワイヤー長にお
けるワイヤーのインダクタンス:Lは、ワイヤー径:a
をφ20μm、半導体素子4の高さ:hを350μmで
材質をAuとすると、(式2)から1.34nHとな
る。このときのインピーダンスは表1となる。
FIG. 6 is an enlarged view of the bonding wire 27. Here, the length of the bonding wire 27 on the interval β side is assumed to be 5
0 μm inside, 50 μm from the end face of stitch 23
Assuming that bonding is performed from the inside and the bonding wire 27 is formed in a semicircular arc shape, the wire length: l is approximately 1.57 mm from the equation (1). At this wire length, the wire inductance: L is the wire diameter: a
If φ is 20 μm, the height h of the semiconductor element 4 is 350 μm, and the material is Au, 1.34 nH is obtained from (Equation 2). Table 1 shows the impedance at this time.

【0005】[0005]

【数1】 (Equation 1)

【0006】[0006]

【表1】 [Table 1]

【0007】1GHz以上の高周波を扱うパッケージで
は、信号のロスを極力抑えるように信号伝送路となるメ
タル配線部分は、マイクロストリップラインやコプレナ
ーラインを用い伝送損失を抑え、半導体素子の入出力部
を信号のロスを抑えるために伝送路のインピーダンスと
整合するような回路形式を用いる。ところが、上述した
表1に示したボンディングワイヤーのインピーダンスが
伝送路終端の不整合の原因となり、信号の反射・損失を
生じる。また、半導体素子に入力される信号は、ボンデ
ィングワイヤーのインピーダンスと半導体素子の入力部
のインピーダンスとの比分だけ減衰することになる。例
えば、上記インピーダンスと伝送路のインピーダンスが
50Ωである場合、5GHzでは入力された信号の約5
0%しか半導体素子に入力されないことになる。インピ
ーダンスは2πfLで示されるように高周波になるにし
たがって増加し、特性を劣化させる。このような高周波
特性の劣化を防止するためには、ボンディングワイヤー
のインダクタンスの低減が必須であるが、上述した従来
の構造の半導体パッケージにおいては、ボンディングワ
イヤーの短縮化に限度があり、良好な高周波特性を得る
ことが困難であるといった問題があった。
In a package that handles high frequencies of 1 GHz or more, a metal wiring portion serving as a signal transmission line is provided with a microstrip line or a coplanar line to suppress transmission loss so as to suppress signal loss as much as possible. In order to suppress signal loss, a circuit type that matches the impedance of the transmission line is used. However, the impedance of the bonding wire shown in Table 1 above causes the transmission line termination to be mismatched, which causes signal reflection and loss. Also, the signal input to the semiconductor element is attenuated by the ratio between the impedance of the bonding wire and the impedance of the input portion of the semiconductor element. For example, when the impedance and the impedance of the transmission line are 50Ω, at 5 GHz, about 5
Only 0% is input to the semiconductor element. The impedance increases as the frequency increases, as shown by 2πfL, deteriorating the characteristics. In order to prevent such high-frequency characteristics from deteriorating, it is essential to reduce the inductance of the bonding wire. However, in the above-described semiconductor package having the conventional structure, the shortening of the bonding wire is limited, and a good high-frequency There is a problem that it is difficult to obtain characteristics.

【0008】したがって、本発明は上記した従来の問題
に鑑みてなされたものであり、良好な高周波特性が得ら
れる半導体素子パッケージを提供することにある。
[0008] Accordingly, the present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor device package which can obtain good high-frequency characteristics.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体素子パッケージは、ベースの素
子実装部を突起状に形成するとともに、フレームに素子
実装部が挿入され、この素子実装部の外形より大なる内
形を有するガイド孔と半導体素子が嵌合する素子実装孔
を設ける。また、本発明に係る半導体素子パッケージ
は、素子実装部を立方体状の突起とする。
Means for Solving the Problems] To achieve this object, a semiconductor device package according to the present invention is to form an element mounting portion of the base in the protruding element mounting portion is inserted into the frame, this element Inside larger than the outer shape of the mounting part
An element mounting hole is provided for fitting the semiconductor element with a guide hole having a shape . The semiconductor device package according to the present invention, the element mounting portion and the cube-like projections.

【0010】[0010]

【作用】本発明によれば、半導体素子が素子実装孔に嵌
合して半導体素子の電極とステッチのメタル配線との間
隔が最小となる。
According to the present invention, the semiconductor element is fitted into the element mounting hole, and the distance between the electrode of the semiconductor element and the metal wiring of the stitch is minimized.

【0011】[0011]

【実施例】以下、本発明の一実施例を図に基づいて説明
する。図1は本発明に係る半導体素子パッケージの一部
破断斜視図、図2は側断面図、図3は要部拡大側断面図
である。これらの図において、2は全体が金メッキで施
された金属からなるベースで、略中央部に立方体状の凸
部で形成された半導体素子4を実装する素子実装部3が
設けられている。5は多層セラミックで構成されたフレ
ームで、フレームカバー12と接触する上部およびベー
ス2と接触する下部は金属で構成されており、金メッキ
が施されている。フレーム5内部のステッチ6にはメタ
ル配線7が形成されており、リード8を通じて外部と電
気的に接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. 1 is a partially cutaway perspective view of a semiconductor device package according to the present invention, FIG. 2 is a side sectional view, and FIG. 3 is an enlarged side sectional view of a main part. In these figures, reference numeral 2 denotes a base made of a metal entirely plated with gold, and an element mounting portion 3 for mounting a semiconductor element 4 formed of a cubic convex portion is provided substantially in the center. Reference numeral 5 denotes a frame made of a multi-layer ceramic, and an upper portion that comes into contact with the frame cover 12 and a lower portion that comes into contact with the base 2 are made of metal, and are plated with gold. A metal wiring 7 is formed on a stitch 6 inside the frame 5 and is electrically connected to the outside through a lead 8.

【0012】そして、このフレーム5の上面には、半導
体素子4の外形とほぼ同形状の矩形状の素子実装孔
が、またフレーム5の下面には、前記素子実装部3と高
さがほぼ同一で、幅方向(矢印A方向)が素子実装部3
よりも大なるガイド孔10が、それぞれ設けられてい
る。ガイド孔10内の素子実装部3と接触する面には金
メッキが施されている。
On the upper surface of the frame 5, a semiconductor
Rectangular element mounting hole having substantially the same shape as the outer shape of the body element 49
However, the lower surface of the frame 5 is
And the width direction (direction of arrow A) is the element mounting portion 3
Larger guide holes 10 are provided.
You. The surface of the guide hole 10 that comes into contact with the element mounting portion 3 is made of gold.
Plated.

【0013】このように構成された半導体素子4は、図
3に示すように素子実装孔9内に嵌合され、ガイド孔1
0に挿入された素子実装部3上に配置される。したがっ
て、素子実装孔9の端面と半導体素子4の端面の間隙
は、各々の加工誤差によって生じる間隙分だけとなり1
0μm以下となる。半導体素子4を固定する際は、固着
材にはAuSi,AuSn等のノンフラックスの共晶半
田を用い、スクラブはガイド孔10内で素子実装部3を
矢印A方向に摺動させることによって行う。半導体素子
4を固定した後、フレーム5とベース2とを電気溶接に
より固定する。半導体素子4は、ステッチ6のメタル配
線7と半導体素子4の電極をボンディングワイヤー11
で接続することによって、外部と電気的に接続される。
パッケージ内部は、フレームカバー12とフレーム5と
を密着固定することによって気密が確保される。
The semiconductor element 4 constructed as described above is fitted into the element mounting hole 9 as shown in FIG.
It is arranged on the element mounting part 3 inserted in the “0”. Therefore, the gap between the end face of the element mounting hole 9 and the end face of the semiconductor element 4 is only the gap caused by each processing error, and is 1
0 μm or less. When fixing the semiconductor element 4, a non-flux eutectic solder such as AuSi or AuSn is used as a fixing material, and scrubbing is performed by sliding the element mounting portion 3 in the direction of arrow A in the guide hole 10. After fixing the semiconductor element 4, the frame 5 and the base 2 are fixed by electric welding. The semiconductor element 4 is formed by bonding a metal wire 7 of a stitch 6 and an electrode of the semiconductor element 4 to a bonding wire 11.
Is electrically connected to the outside.
The inside of the package is hermetically sealed by tightly fixing the frame cover 12 and the frame 5.

【0014】上述したように、本発明においては、図3
に示すように半導体素子4を素子実装孔9に嵌合させる
ようにしたので、ステッチ6上のメタル配線7と半導体
素子4との電極部間の間隔を100μm程度まで短縮可
能となる。このとき、半円弧状に形成されたボンディン
グワイヤー11の長さは0.31mmとなり、インダク
タンスは0.26nHとなる。このときのインピーダン
スを従来と比較したのが表2であり、従来の約20%に
まで低減できる。また、半導体素子4を、半導体素子4
とほぼ同一の素子実装孔9に嵌合し固定することで、素
子4の位置が従来の製造方法より一様に固定されるの
で、ボンディングワイヤーの接続工程の自動化を容易に
導入可能となる。また、複数の半導体素子を同時にスク
ラブし固定することも可能となる。
As described above, in the present invention, FIG.
Since the semiconductor element 4 is fitted into the element mounting hole 9 as shown in (1), the distance between the metal wiring 7 on the stitch 6 and the electrode part of the semiconductor element 4 can be reduced to about 100 μm. At this time, the length of the bonding wire 11 formed in a semicircular arc is 0.31 mm, and the inductance is 0.26 nH. Table 2 shows a comparison of the impedance at this time with the conventional impedance, which can be reduced to about 20% of the conventional impedance. Further, the semiconductor element 4 is replaced with the semiconductor element 4.
By fitting and fixing in the element mounting hole 9 which is almost the same as that described above, the position of the element 4 is fixed more uniformly than in the conventional manufacturing method, so that the automation of the bonding wire connection process can be easily introduced. It is also possible to simultaneously scrub and fix a plurality of semiconductor elements.

【0015】[0015]

【表2】 [Table 2]

【0016】[0016]

【発明の効果】以上説明したように本発明によれば、ベ
ースの素子実装部を突起状に形成するとともに、フレー
ムに素子実装部が挿入され、この素子実装部の外形より
大なる内形を有するガイド孔と半導体素子が嵌合する素
子実装孔を設け、半導体素子を素子実装孔に嵌合させて
固定するので、半導体素子とメタル配線部との電極間の
間隔を短縮でき、ボンディングワイヤーの短縮化が可能
となり高周波特性を得ることができる。また、素子の位
置が一様に固定され、このためボンディングワイヤーの
接続工程の自動化を容易に導入可能となる。また、複数
の半導体素子を同時にスクラブし固定することも可能な
ので、作業時間の短縮を図ることもできる。
According to the present invention as described above, according to the present invention, to form a device mounting portion of the base in the protruding element mounting portion is inserted into the frame, than the outer shape of the element mounting portion
A large internal guide hole and an element mounting hole that fits the semiconductor element are provided, and the semiconductor element is fitted and fixed in the element mounting hole, so the distance between the electrodes of the semiconductor element and the metal wiring part is reduced. As a result, the bonding wire can be shortened, and high frequency characteristics can be obtained. In addition, the positions of the elements are fixed uniformly, so that the automation of the bonding wire connection process can be easily introduced. Further, since a plurality of semiconductor elements can be scrubbed and fixed at the same time, the working time can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体素子パッケージの一部破断
斜視図である。
FIG. 1 is a partially cutaway perspective view of a semiconductor device package according to the present invention.

【図2】本発明に係る半導体素子パッケージの側断面図
である。
FIG. 2 is a side sectional view of a semiconductor device package according to the present invention.

【図3】本発明に係る半導体素子パッケージの要部拡大
側断面図である。
FIG. 3 is an enlarged side sectional view of a main part of a semiconductor element package according to the present invention.

【図4】従来の半導体素子パッケージの斜視図である。FIG. 4 is a perspective view of a conventional semiconductor device package.

【図5】従来の半導体素子パッケージにおける半導体素
子のスクラブ状態を示す要部拡大斜視図である。
FIG. 5 is an enlarged perspective view of a main part showing a scrub state of a semiconductor element in a conventional semiconductor element package.

【図6】従来の半導体素子パッケージの要部拡大側面図
である。
FIG. 6 is an enlarged side view of a main part of a conventional semiconductor element package.

【符号の説明】[Explanation of symbols]

2 ベース 3 素子実装部 4 半導体素子 5 フレーム 6 ステッチ 7 メタル配線 9 素子実装孔 10 ガイド孔 11 ボンディングワイヤー 12 フレームカバー 2 Base 3 Element mounting part 4 Semiconductor element 5 Frame 6 Stitch 7 Metal wiring 9 Element mounting hole 10 Guide hole 11 Bonding wire 12 Frame cover

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子をベースに実装し、ボンディ
ングワイヤーにより半導体素子とフレームに配設したメ
タル配線とを電気的に接続した半導体パッケージにおい
て、前記ベースの素子実装部を突起状に形成するととも
に、前記フレームに前記素子実装部が挿入され、この素
子実装部の外形より大なる内形を有するガイド孔と前記
半導体素子が嵌合する素子実装孔を設けたことを特徴と
する半導体素子パッケージ。
1. A semiconductor package in which a semiconductor element is mounted on a base and the semiconductor element is electrically connected to a metal wiring disposed on a frame by a bonding wire, wherein the element mounting portion of the base is formed in a projection shape. , the element mounting portion is inserted into the frame, this element
A semiconductor element package comprising: a guide hole having an inner shape larger than an outer shape of a child mounting part; and an element mounting hole in which the semiconductor element is fitted.
【請求項2】 請求項1記載の半導体パッケージにおい
て、前記素子実装部を立方体状の突起としたことを特徴
とする半導体素子パッケージ。
2. A semiconductor package according to claim 1, wherein the semiconductor device package, characterized in that the element mounting portion and the cube-like projections.
JP5251033A 1993-09-14 1993-09-14 Semiconductor device package Expired - Fee Related JP2596339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5251033A JP2596339B2 (en) 1993-09-14 1993-09-14 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5251033A JP2596339B2 (en) 1993-09-14 1993-09-14 Semiconductor device package

Publications (2)

Publication Number Publication Date
JPH0786441A JPH0786441A (en) 1995-03-31
JP2596339B2 true JP2596339B2 (en) 1997-04-02

Family

ID=17216619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5251033A Expired - Fee Related JP2596339B2 (en) 1993-09-14 1993-09-14 Semiconductor device package

Country Status (1)

Country Link
JP (1) JP2596339B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442924Y2 (en) * 1986-03-06 1992-10-12

Also Published As

Publication number Publication date
JPH0786441A (en) 1995-03-31

Similar Documents

Publication Publication Date Title
US5574314A (en) Packaged semiconductor device including shielded inner walls
EP0457985A1 (en) Microwave semiconductor device
JPH0786460A (en) Semiconductor device
JP2596339B2 (en) Semiconductor device package
US3893193A (en) Hermetically housed electrical component device
US5592130A (en) Piezoelectric oscillator including a piezoelectric resonator with outer lead
JP3438132B2 (en) High frequency device package
JP2577916B2 (en) High frequency semiconductor device and lead frame for the device
JP3773803B2 (en) Semiconductor device mounting package and semiconductor device mounting method
JPH06268093A (en) Ceramic package type semiconductor device
JPH0311923Y2 (en)
JP3126503B2 (en) Semiconductor device
JP2701643B2 (en) Semiconductor container
JP2666588B2 (en) Semiconductor device
JPH0719148Y2 (en) Microwave circuit package
JP3825343B2 (en) Semiconductor element storage package and semiconductor device
JPH07307420A (en) Semiconductor device
JPS60178704A (en) Film circuit type semiconductor device
JP2604506B2 (en) Container for semiconductor device
JPH077111A (en) Semiconductor device surface mounting package
JPH08213875A (en) Surface acoustic wave device
JP2500656B2 (en) Method for manufacturing semiconductor integrated circuit package
JP3686853B2 (en) Semiconductor element storage package and semiconductor device
JP3686854B2 (en) Semiconductor element storage package and semiconductor device
JP2003124368A (en) Package for storing semiconductor element, and semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees