JP2593510B2 - Transmission line simulator - Google Patents

Transmission line simulator

Info

Publication number
JP2593510B2
JP2593510B2 JP8118888A JP8118888A JP2593510B2 JP 2593510 B2 JP2593510 B2 JP 2593510B2 JP 8118888 A JP8118888 A JP 8118888A JP 8118888 A JP8118888 A JP 8118888A JP 2593510 B2 JP2593510 B2 JP 2593510B2
Authority
JP
Japan
Prior art keywords
complex
signal
coefficient
delay
multiplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8118888A
Other languages
Japanese (ja)
Other versions
JPH01254026A (en
Inventor
博 鈴木
隆 上田
武 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8118888A priority Critical patent/JP2593510B2/en
Publication of JPH01254026A publication Critical patent/JPH01254026A/en
Application granted granted Critical
Publication of JP2593510B2 publication Critical patent/JP2593510B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、通信で使用される伝送路特性をシミュレー
ションする伝送路シミュレータに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a transmission line simulator for simulating the characteristics of a transmission line used in communication.

(従来の技術) 伝送路を介して変調波を伝送すると、その伝送特性が
時間的に変動し、レベルが平均受信電力レベルに対して
低下したり、反射波がいくつか発生し、それらが重畳さ
れたマルチバス状態になったりするため、伝送特性が極
めて劣化する。このような状態に対して、受信機にAGC
回路や等化器を導入し、伝送特性を改善している。これ
らの改善技術の動作を実際の装置で確認するため、伝送
路シミュレータが使用される。
(Conventional technology) When a modulated wave is transmitted via a transmission line, its transmission characteristics fluctuate with time, the level is reduced with respect to the average received power level, and some reflected waves are generated. The transmission characteristics are extremely deteriorated due to the multi-bus state. For such a situation, AGC
The transmission characteristics have been improved by introducing circuits and equalizers. A transmission path simulator is used to confirm the operation of these improvement techniques on an actual device.

無線通信における劣化は電波伝搬路のフェージングに
よるものが支配的であるので、伝送路シミュレータはフ
ェージングシミュレータとも呼ばれている。
Since deterioration in wireless communication is mainly caused by fading of a radio wave propagation path, a transmission path simulator is also called a fading simulator.

第4図は従来のフェージングシミュレータの回路ブロ
ック図である。このフェージングシミュレータでは、RF
帯の変調波S(t)が入力端子1を介して90度ハイブリ
ッド回路2に入力され、この90度ハイブリッド回路2に
よって実数成分信号αS(t)と虚数成分信号αjS
(t)とに分けられる。ハイブリッド回路2から出力さ
れる一方の信号αS(t)はミキサ3に供給され、他方
の信号αjS(t)はミキサ4に供給される。なお、両信
号において、αは実数の係数であり、jは虚数単位であ
る。
FIG. 4 is a circuit block diagram of a conventional fading simulator. In this fading simulator, RF
The modulated wave S (t) of the band is input to the 90-degree hybrid circuit 2 via the input terminal 1 and the real-number component signal αS (t) and the imaginary-number component signal αjS
(T). One signal αS (t) output from the hybrid circuit 2 is supplied to the mixer 3, and the other signal αjS (t) is supplied to the mixer 4. In both signals, α is a real coefficient and j is an imaginary unit.

両ミキサ3および4は、二次元ガウス雑音発生器5か
ら発生するベースバンド帯ガウス雑音x(t)およびy
(t)を供給されており、ハイブリッド回路2からの信
号αS(t)および信号αjS(t)をそれぞれ二次元ガ
ウス雑音発生器5からのベースバンド帯ガウス雑音x
(t)およびy(t)と乗積する。ミキサ3および4で
乗積された各信号は、合成回路6で合成され、出力端子
7から出力されるようになっている。
Both mixers 3 and 4 provide baseband Gaussian noise x (t) and y generated from two-dimensional Gaussian noise generator 5.
(T), and converts the signal αS (t) and the signal αjS (t) from the hybrid circuit 2 into the baseband Gaussian noise x from the two-dimensional Gaussian noise generator 5, respectively.
Multiply with (t) and y (t). The signals multiplied by the mixers 3 and 4 are combined by the combining circuit 6 and output from the output terminal 7.

上述した従来のフェージングシミュレータにおいて
は、RF帯の変調波はハイブリッド回路2で分割され、二
次元ガウス雑音発生器5からのベースバンド帯ガウス雑
音と乗積されてから合成されることによりレーレーフェ
ージングを受けた信号として出力され、入力信号の変調
波が挟帯域な場合には、電波伝搬におけるレベル変動の
様子をよく近似できることが知られている。
In the above-described conventional fading simulator, the modulated wave in the RF band is divided by the hybrid circuit 2, multiplied with the baseband Gaussian noise from the two-dimensional Gaussian noise generator 5, and then synthesized to perform Rayleigh fading. It is known that when a modulated wave of an input signal is output as a received signal and has a narrow band, a level variation in radio wave propagation can be well approximated.

ところで、信号が広帯域になってくると、実際の伝送
路では、単にレベル変調だけでなく、電波伝搬路の周波
数特性が問題になってくる。この周波数特性は、実際の
伝搬路がマルチパスになっており、各パス毎に送信点か
ら受信点までの伝送距離が異なっていることに原因があ
る。このような伝送路は前述した第4図に示す従来のシ
ミュレータでは近似することができない。
By the way, as the signal becomes wider, not only the level modulation but also the frequency characteristic of the radio wave propagation path becomes a problem in the actual transmission path. This frequency characteristic is due to the fact that the actual propagation path is multipath, and the transmission distance from the transmission point to the reception point differs for each path. Such a transmission path cannot be approximated by the conventional simulator shown in FIG.

第5図はこのようなマルチパス現象による遅延分散を
考慮した従来のフェージングシニュレータの回路ブロッ
ク図である。
FIG. 5 is a circuit block diagram of a conventional fading oscillator which considers delay dispersion due to such a multipath phenomenon.

このフェージングシミュレータでは、無変調のキャリ
ア波が入力端子8を介して電力分配回路9に供給され、
この電力分配回路9によって5波に分けられている。こ
の5波のうちの1波は直接波回路10に供給され、他の4
波は遅延波変調回路11、12、13、14にそれぞれ供給され
ている。なお、遅延波変調回路11〜14はミキサ、減衰
器、外相器を直列に接続して構成されている。
In this fading simulator, an unmodulated carrier wave is supplied to a power distribution circuit 9 via an input terminal 8,
The power is divided into five waves by the power distribution circuit 9. One of the five waves is supplied to the direct wave circuit 10, and the other four
The waves are supplied to delay wave modulation circuits 11, 12, 13, and 14, respectively. The delay wave modulation circuits 11 to 14 are configured by connecting a mixer, an attenuator, and an external phase device in series.

一方、このフェージングシミュレータは、変調波の複
素包絡線に対応するベーバンド波形Im(t)およびQm
(t)がベースバンド入力端子15に供給されている。こ
のベースバンド波形Im(t)およびQm(t)は入力端子
15を介して遅延回路16に供給されている。この遅延回路
16は前記ベースバンド波形Im(t)およびQm(t)を前
記直接波回路10に供給するとともに、4種類の遅延ベー
スバンド波Im(t−kγ)およびQm(t−kγ)(但
し、kは1〜4の整数)を形成し、この4種類の遅延ベ
ースバンド波Im(t−kγ)およひQm(t−kγ)をそ
れぞれ前記遅延波変調回路11〜14のミキサ回路に供給し
ている。以上のように各遅延波変調回路は電力分配回路
9を介したキャリアと遅延回路16を介して複素包絡線ベ
ースバンド波形を供給されるので、各変調回路は変調波
を出力する。これらの変調波は、遅延波変調回路11では
レベルと位相が減衰器と移相器とによって自由に可変で
きるようになっており、この可変制御は制御回路17によ
って行われるようになっている。そして、直接波回路10
から得られる直接波および各遅延波変調回路から得られ
る変調波は、合成回路18で合成され、減衰器19で適当な
レベルに調整されて出力端子20から出力されるようにな
っている。
On the other hand, this fading simulator has a Bayband waveform Im (t) and Qm corresponding to the complex envelope of the modulated wave.
(T) is supplied to the baseband input terminal 15. The baseband waveforms Im (t) and Qm (t) are input terminals
The signal is supplied to a delay circuit 16 via a line 15. This delay circuit
Reference numeral 16 supplies the baseband waveforms Im (t) and Qm (t) to the direct wave circuit 10 and four types of delayed baseband waves Im (t-kγ) and Qm (t-kγ) (where k Are integers of 1 to 4), and the four types of delayed baseband waves Im (t-kγ) and Qm (t-kγ) are supplied to the mixer circuits of the delay wave modulation circuits 11 to 14, respectively. ing. As described above, since each delay wave modulation circuit is supplied with the complex envelope baseband waveform via the carrier via the power distribution circuit 9 and the delay circuit 16, each modulation circuit outputs a modulation wave. The level and phase of these modulated waves can be freely varied by the attenuator and the phase shifter in the delay wave modulating circuit 11, and the variable control is performed by the control circuit 17. And the direct wave circuit 10
Are combined by the combining circuit 18, adjusted to an appropriate level by the attenuator 19, and output from the output terminal 20.

以上のように構成される第5図に示す従来のフェージ
ングシミュレータは、複数の遅延波を形成することがで
きるので、前述したようにマルチパスとなっている実際
の電波伝搬路における周波数特性をシミュレーションす
ることができるようになっている。
Since the conventional fading simulator shown in FIG. 5 configured as described above can form a plurality of delayed waves, it simulates the frequency characteristics of the actual multipath radio wave propagation path as described above. You can do it.

(発明が解決しようとする課題) 上述した第5図に示す従来のシミュレータでは、RF帯
のアナログ回路によってレベル変動と位相変調を発生さ
せているので、制作および調整が困難であるとともに、
またフェージングの変動が高速になってくると、回路が
正常に動作しないという欠点がある。
(Problems to be Solved by the Invention) In the conventional simulator shown in FIG. 5 described above, since the level fluctuation and the phase modulation are generated by the analog circuit in the RF band, production and adjustment are difficult, and
Further, there is a disadvantage that the circuit does not operate normally when the fluctuation of the fading becomes faster.

本発明は、上記に鑑みてなされたもので、その目的と
するところは、制作および調整が簡単で、高速に変調す
るフェージングも適確にシミュレーションする伝送路シ
ミュレータを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object of the present invention is to provide a transmission path simulator which is easy to produce and adjust, and accurately simulates fast-modulating fading.

[発明の構成] (課題を解決するための手段) 上記目的を達成するため、本発明の伝送路シミュレー
タは、変調波が伝送される伝送路をシミュレーションす
る伝送路シミュレータであって、前記変調波を複素包絡
線表示した同相成分波形と直交成分波形とをそれぞれデ
ィジタル化した実数成分信号および虚数成分信号をそれ
ぞれ所望の遅延時間ずつ遅延させられた複数の遅延信号
を発生する遅延手段と、該遅延手段からそれぞれ所定遅
延時間ずつ遅延されて出力される複素遅延信号のそれぞ
れに対して複素係数を乗積する複素乗積手段と、該複素
乗積手段からの各出力信号を加算する複素加算手段と、
前記遅延時間および複素係数の値を制御する制御手段
と、前記複素加算手段からの実数成分出力信号および虚
数成分出力信号をアナログ信号に変換する変換手段と、
該変換手段からの出力信号を供給される直交変調手段と
を有することを要旨とする。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, a transmission path simulator of the present invention is a transmission path simulator for simulating a transmission path through which a modulated wave is transmitted. Delay means for generating a plurality of delay signals obtained by respectively delaying a real component signal and an imaginary component signal obtained by digitizing an in-phase component waveform and a quadrature component waveform each representing a complex envelope by a desired delay time; Complex multiplying means for multiplying each of the complex delay signals output from the means delayed by a predetermined delay time with a complex coefficient, and complex adding means for adding each output signal from the complex multiplying means; ,
Control means for controlling the value of the delay time and the complex coefficient, and conversion means for converting the real component output signal and the imaginary component output signal from the complex addition means into analog signals,
And a quadrature modulation unit to which an output signal from the conversion unit is supplied.

(作用) 本発明の伝送路シミュレータでは、変調波を複素包絡
表示した同相成分波形と直項成分波形とのディジタル化
した実数成分信号および虚数成分信号をそれぞれ所望の
遅延時間ずつ遅延させ、この遅延した各信号に対して複
素係数を乗積して加算し、この加算出力信号をアナログ
信号に変換して直交変調波を得ている。
(Operation) In the transmission path simulator of the present invention, the digitized real component signal and imaginary component signal of the in-phase component waveform and the quadrature component waveform, which represent the modulated wave in a complex envelope, are each delayed by a desired delay time. Each signal obtained is multiplied by a complex coefficient and added, and the added output signal is converted into an analog signal to obtain a quadrature modulated wave.

(実施例) 以下、図面を用いて本発明の実施例を説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の回路ブロック図である。
同図の実施例は、第1図(a)に示すディジタル処理部
と第1図(b)に示す直交変調部とに分けられている。
FIG. 1 is a circuit block diagram of one embodiment of the present invention.
The embodiment shown in the figure is divided into a digital processing section shown in FIG. 1A and a quadrature modulation section shown in FIG. 1B.

まず、第1図(a)に示すディジタル処理部において
は、変調波S(t)の複素包絡線波形をディジタル表示
した信号Im(t)およびQm(t)がそれぞれ入力端子21
および22を介して供給されている。変調波S(t)は、
複素包絡線表示すると次式のようになる。
First, in the digital processing section shown in FIG. 1 (a), signals Im (t) and Qm (t) representing the complex envelope waveform of the modulated wave S (t) are input to the input terminal 21 respectively.
And are supplied via 22. The modulated wave S (t) is
The following expression shows the complex envelope.

Sm(t)=Im(t)+jQm(t) ……(1) 変調波S(t)の信号Im(t)およびQm(t)は、メ
モリまたはシフトレジスタ等からなる遅延回路23に供給
されて遅延させられている。この遅延回路2による遅延
時間γkは単位時間γのk倍である。このkは係数であ
り、後述するように制御回路31によって制御されてい
る。従って、遅延回路23から出力される遅延波は、S
(t−kγ)となる。
Sm (t) = Im (t) + jQm (t) (1) The signals Im (t) and Qm (t) of the modulated wave S (t) are supplied to a delay circuit 23 including a memory or a shift register. Have been delayed. The delay time γk of the delay circuit 2 is k times the unit time γ. This k is a coefficient, which is controlled by the control circuit 31 as described later. Therefore, the delayed wave output from the delay circuit 23 is S
(T−kγ).

また、入力端子21、22から入力された変調波信号S
(t)は複素乗算回路24に供給されている。この複素乗
算回路24は、スカラ乗算器24ma、24mb、24mc、24mdおよ
びスカラ加算器24aa、24abから構成され、これにより複
素係数ak=akr+jakiが設定されている。すなわち、
スカラ乗算器24maには係数a1r、スカラ乗算器24mbには
係数−a1i、スカラ乗算器24mcには係数a1r、スカラ乗
算器24mdには係数a1iが設定されている。そして、入力
端子21、22からそれぞれ供給される信号Im(t)および
Qm(t)は、スカラ乗算器24ma〜24mdにおいてそれぞれ
各係数を掛けられ、この乗算出力信号がスカラ加算器24
aaおよび24abでそれぞれ加算されている。従って、スカ
ラ加算器24aaおよび24abの出力信号Ifi(t)およびQfi
(t)は次式のようになる。
The modulated wave signal S input from the input terminals 21 and 22
(T) is supplied to the complex multiplication circuit 24. This complex multiplying circuit 24 is composed of scalar multipliers 24ma, 24mb, 24mc, 24md and scalar adders 24aa, 24ab, whereby complex coefficients a k = a kr + ja ki are set. That is,
The coefficient a 1r is set in the scalar multiplier 24ma, the coefficient −a 1i is set in the scalar multiplier 24mb, the coefficient a 1r is set in the scalar multiplier 24mc, and the coefficient a 1i is set in the scalar multiplier 24md. Then, the signals Im (t) supplied from the input terminals 21 and 22 and
Qm (t) is multiplied by each coefficient in each of scalar multipliers 24ma to 24md, and this multiplied output signal is applied to scalar adder 24m.
aa and 24ab are added. Therefore, the output signals If i (t) and Qf i of the scalar adders 24aa and 24ab
(T) is as follows.

Ifi(t)=a1iIm(t)−a1iQm(t) ……(2−
1) Qfi(t)=a1iIm(t)+a1iQm(t) ……(2−
2) これらの信号が形成する複素包絡線Sf1は次式のように
なる。
If i (t) = a 1i Im (t) −a 1i Qm (t) (2-
1) Qf i (t) = a 1i Im (t) + a 1i Qm (t) ...... (2-
Complex envelope Sf 1 to 2) of these signals is formed is as follows.

Sf1(t)=If1(t)+jQf1(t) =(a1r+Ja1i)[Im(t)+jQm(t)] =a1S(t) ……(3) また、遅延回路23で遅延させられた信号S(t−k
γ)も複素乗算回路24と同様に、スカラ乗算器27ma、27
mb、27mc、27mdおよびスカラ乗算器27aa、27abから構成
され、複素係数ak=akr+jakiが設定されている複素
乗算回路27に供給されて、複素係数が乗算される。この
結果、複素乗算回路27は信号Sf2(t)(t−kγ)を
出力する。
Sf 1 (t) = If 1 (t) + jQf 1 (t) = (a 1r + Ja 1i ) [Im (t) + jQm (t)] = a 1 S (t) (3) S (tk)
γ) is also a scalar multiplier 27ma, 27
mb, 27mc, 27md and scalar multipliers 27aa, 27ab are supplied to a complex multiplication circuit 27 in which complex coefficients a k = a kr + ja ki are set, and are multiplied by the complex coefficients. As a result, the complex multiplying circuit 27 outputs the signal Sf 2 (t) (t−kγ).

複素乗算回路24および27からの出力信号はそれぞれ複
素加算回路28aおよび28bで合成され、各複素加算回路28
aおよび28bからの出力はそれぞれ出力端子29、30からIf
(t)およびQf(t)として出力される。これらの信号
が形成する信号Sf(t)は次式のようになる。
Output signals from the complex multiplication circuits 24 and 27 are synthesized by complex addition circuits 28a and 28b, respectively,
Outputs from a and 28b are output terminals 29 and 30 respectively from If
(T) and Qf (t). The signal Sf (t) formed by these signals is as follows.

Sf(t)=If(t)+jQf(t) =Sf1(t)+Sf2(t)(t−kγ) =a1S(t)+a2S(t−kγ) 以上は2波を合成する場合について説明したが、3波
以上の合成波を得ることもどうように行うことができ
る。
Sf (t) = If (t ) + jQf (t) = Sf 1 (t) + Sf 2 (t) (t-kγ) = a 1 S (t) + a 2 S (t-kγ) above synthesized 2-wave Although the description has been given of the case of performing the above, it is also possible to obtain three or more composite waves in any manner.

なお、複素乗算回路24および27における複素係数
1、a2、および遅延回路23における遅延時間を可変す
る係数kは、制御回路31によって制御されている。これ
らの値は特定の電波伝搬モデルに基づいて計算されてお
り、時間的に変化している。通常は、複素係数系列a=
{ak|0≦k≦k}においてakの大きさ|ak2は対数正
規分布、akの位相は一様分布に従う一定位相成分と、
2πfdを係数として時間的にリニアに増加する成分とか
らなる。なお、fdはドッラプ周波数である。
The complex coefficients a 1 and a 2 in the complex multiplication circuits 24 and 27 and the coefficient k for varying the delay time in the delay circuit 23 are controlled by the control circuit 31. These values are calculated based on a specific radio wave propagation model and change with time. Usually, a complex coefficient sequence a =
In {a k | 0 ≦ k ≦ k}, the magnitude of a k | a k | 2 is a lognormal distribution, and the phase of a k is a constant phase component that follows a uniform distribution;
And a component that increases linearly with time using 2πfd as a coefficient. Note that fd is the droop frequency.

このようにフェージングにより変動する変調波If
(t)およびQf(t)は、第1図(a)のディジタル処
理部の出力端子29、30から第1図(b)に示す直交変調
部に入力端子39、40を介して供給される。
Thus, the modulated wave If which fluctuates due to fading
(T) and Qf (t) are supplied from the output terminals 29 and 30 of the digital processing unit in FIG. 1 (a) to the quadrature modulation unit shown in FIG. 1 (b) via the input terminals 39 and 40. .

この直交変調部は、ディジタル処理部から供給される
変調波If(t)およびQf(t)をそれぞれD/A変換器32
a、32bでアナログ信号Ifa(t)およびQfa(t)に変換
する。これらのアナログ信号は、それぞれミキサ33a、3
3bに供給される。このミキサ33a、33bは、それぞれこれ
らのアナログ信号をローカル発振器34から供給されるキ
ャリア波およびローカル発振器34から移相器35を介して
90度進相させられたキャリア波と乗積する。ミキサ33
a、33bからの出力信号、すなわちアナログ信号If(t)
およびQf(t)を乗積された2つのキャリア波は合成回
路36で合成され、フェージングを受けた変調波として出
力端子37から出力される。
The quadrature modulation section converts the modulated waves If (t) and Qf (t) supplied from the digital processing section into D / A converters 32, respectively.
The signals are converted into analog signals Ifa (t) and Qfa (t) by a and 32b. These analog signals are supplied to mixers 33a, 3
Supplied to 3b. The mixers 33a and 33b respectively convert these analog signals from the carrier wave supplied from the local oscillator 34 and the local oscillator 34 via the phase shifter 35.
Multiply with the carrier wave advanced by 90 degrees. Mixer 33
Output signals from a and 33b, ie, analog signal If (t)
The two carrier waves multiplied by Qf (t) are combined by the combining circuit 36 and output from the output terminal 37 as a modulated wave subjected to fading.

以上説明したフェージングシミュレータでは、ディジ
タル信号処理で合成波のベースバンド成分が形成される
ので、RF回路は直交変調部だけとなり、制作および調整
が極めて簡単になる。
In the above-described fading simulator, since the baseband component of the composite wave is formed by digital signal processing, the RF circuit includes only the quadrature modulation unit, and the production and adjustment become extremely simple.

なお、上記実施例では、フェージングシミュレータに
ついて説明しているが、これは伝送路シミュレータにつ
いても同様に適用できるものである。
In the above embodiment, the fading simulator has been described, but this can be similarly applied to a transmission path simulator.

第2図は本発明の他の実施例の回路ブロック図であ
る。本実施例は、第2図(a)に示すディジタル信号処
理部を構成するトランスバーサルフィルタを第2図
(b)に示すように4系列使用してフェージングシミュ
レータを形成している。
FIG. 2 is a circuit block diagram of another embodiment of the present invention. In this embodiment, a fading simulator is formed by using four transversal filters constituting the digital signal processing section shown in FIG. 2A as shown in FIG. 2B.

まず、第2図(a)に示すトランスバーサルフィルタ
は、入力端子41から供給される波形Im(t)を一方にお
いては係数乗算回路43aに直接供給して実数係数aIri
乗積するとともに、他方において波形Im(t)を一連の
遅延回路42a、4ab,……、42gを介して遅延させ、この各
遅延回路の出力信号をそれぞれ係数乗算回路43b、43c、
……、43hに供給し、実数係数akriを乗積している。
First, the transversal filter shown in FIG. 2 (a) supplies the waveform Im (t) supplied from the input terminal 41 directly to the coefficient multiplication circuit 43a and multiplies the waveform Im (t) by the real number coefficient aI ri . On the other hand, the waveform Im (t) is delayed via a series of delay circuits 42a, 4ab,..., 42g, and the output signals of these delay circuits are respectively multiplied by coefficient multiplication circuits 43b, 43c,
.., 43h, and multiplied by a real number coefficient a kri .

各遅延回路は入力信号を単位時間γずつ遅延させるも
のであるので、各遅延回路からは遅延波形Imk(t−k
γ)(但し、kは1からkまでの整数値)が出力され
る。この遅延波形Imk(t−kγ)は係数乗算回路43b
〜43hでそれぞれ実数係数akriを乗積される。係数乗算
回路からの出力信号は加算回路45で加算され、その和が
求められている。従って、この和Iifは、次式のよう
になり、加算回路45から出力端子47を介して出力され
る。
Since each delay circuit delays the input signal by the unit time γ, each delay circuit outputs a delay waveform I mk (tk
γ) (where k is an integer from 1 to k) is output. This delayed waveform I mk (t−kγ) is applied to a coefficient multiplying circuit 43b.
The product is multiplied by the real number coefficient a kri at ~ 43h. Output signals from the coefficient multiplying circuit are added by the adding circuit 45, and the sum is obtained. Therefore, the sum I i f is as shown in the following equation is output via an output terminal 47 from the summing circuit 45.

第2図(b)に示すフェージングシミュレータは、第
2図(a)に示すトランスバーサルフィルタを符号51,5
2,53,54で示すように4系列使用して構成されている。
トランスバーサルフィルタ51,53の入力は共通接続され
て入力端子49に接続され、トランスバーサルフィルタ5
2,54の入力は共通接続されて入力端子50に接続されてい
る。入力端子49,50からは、信号Im(t)およびQm
(t)がそれぞれ供給され、それぞれトランスバーサル
フィルタ51,53および52,54に供給されている。
The fading simulator shown in FIG. 2B uses the transversal filter shown in FIG.
As shown by 2,53,54, the system is configured using four sequences.
The inputs of the transversal filters 51 and 53 are commonly connected and connected to an input terminal 49, and
2, 54 inputs are commonly connected and connected to an input terminal 50. From the input terminals 49 and 50, the signals Im (t) and Qm
(T) are respectively supplied to the transversal filters 51, 53 and 52, 54.

トランスバーサルフィルタ51〜54は制御回路59に接続
され、該制御回路59はトランスバーサル51〜54にそれぞ
れ複素係数akr、−aki、aki、akrを設定するように
なっている。トランスバーサルフィルタ51,52の出力信
号Iif(t)、Iqf(t)は加算回路55で合成され、
トランスバーサルフィルタ53,54の出力信号Qq
(t),Qif(t)は加算回路56で合成され、各加算回
路55および56は、次式に示す合成出力信号If(t)およ
びおQf(t)をそれぞれ出力端子57,58を介して出力し
ている。
Transversal filter 51-54 is connected to the control circuit 59, the control circuit 59 respectively complex-coefficient transversal 51-54 a kr, -a ki, a ki , is adapted to set the a kr. The output signal I i f of the transversal filter 51,52 (t), I q f (t) are combined by summing circuit 55,
Output signals Q q f of transversal filters 53 and 54
(T), Q i f (t) are combined by adder circuit 56, the adder circuits 55 and 56, the output combined output signal shown in the following equation the If (t) and Contact Qf (t), respectively terminals 57 and 58 Output via.

これらが形成する複素包絡線Sr(t)は次式で示すよ
うになる。
The complex envelope Sr (t) formed by these is expressed by the following equation.

この式は、前述した式(4)と同様な式であり、遅延
時間kγの信号がk波合成されたものである。k′番目
の遅延波がない場合には、制御回路59からak′=0と
するように制御すればよい。
This equation is similar to the above-described equation (4), and is obtained by synthesizing a k-wave signal with a delay time kγ. If there is no k'th delayed wave, the control circuit 59 may perform control so that ak '= 0.

なお、第2図に示すトランスバーサルフィルタ形のフ
ェージングシミュレータの時間応答である。式(7)を
フーリェ変換すると、次式のようになる。
The time response of the transversal filter type fading simulator shown in FIG. When the equation (7) is Fourier transformed, the following equation is obtained.

Sf(ω)=T(ω)S(ω) ……(8) トランスバーサルフィルタは、線形フィルタとして動
作しており、その周波数特性が式(9)のように展開さ
れていることがわかる。ところで、線形変調波の変調イ
ンパルスレスボンス波形をg(t)、フェージングを表
す伝搬遅延複素プロファイルをh(t)とすると、これ
ら線形作用であるから、これらは容易に合成することが
できる。すなわち、これらの畳み込み積分値g(t)*
h(t)をakとして設定する。この時、畳み込み値の
フーリェ変換したもののフーリェ変換は、g(t)とh
(t)をフーリェを変換したものをG(ω),H(ω)す
ると、G(ω)H(ω)となり、この値を式(8)と
(9)のT(ω)として用いればよい。なお、このよう
にするときはシミュレータの入力Im(t)とQm(t)は
伝送符号に対応したインパルスを用いる。
Sf (ω) = T (ω) S (ω) (8) It can be seen that the transversal filter operates as a linear filter, and its frequency characteristic is expanded as in Expression (9). By the way, assuming that the modulation impulse response waveform of the linear modulation wave is g (t) and the propagation delay complex profile representing fading is h (t), these can be easily synthesized because these are linear effects. That is, these convolution integral values g (t) *
Set h (t) as a k . At this time, the Fourier transform of the Fourier transform of the convolution value is g (t) and h
When G (ω) and H (ω) are obtained by transforming (t) to Fourier, G (ω) H (ω) is obtained. If this value is used as T (ω) in equations (8) and (9), Good. In this case, the inputs Im (t) and Qm (t) of the simulator use impulses corresponding to transmission codes.

このように、トランスバーサルフィルタを用いると、
変調におけるスペクトルロールオフとフェージング現象
を一度に扱うことができるという利点があり、伝送系の
シミュレータに極めて有効である。
Thus, using a transversal filter,
There is an advantage that the spectrum roll-off and the fading phenomenon in the modulation can be dealt with at once, and it is extremely effective for a transmission system simulator.

第3図は本発明の別の実施例の回路ブロック図であ
る。同図の実施例は、フェージングによってレベルが小
さくなった場合に、生成された信号Sf(t)の量子化に
よる誤差が大きくなるというような劣化を抑制する機能
を有するものである。
FIG. 3 is a circuit block diagram of another embodiment of the present invention. The embodiment shown in the figure has a function of suppressing deterioration such as an increase in error due to quantization of the generated signal Sf (t) when the level is reduced by fading.

第3図の実施例は、入力端子60,61にそれぞれ接続さ
れたD/A変換器62,63と、該D/A変換器62,63にそれぞれ接
続された減衰器64,65と、該減衰器64,65の出力が供給さ
れる直交変換器66とを有し、図示しない制御回路側で信
号If(t)とQf(t)との自乗和、すなわち|Sf(t)
2=If2(t)+Qf2(t)を予め計算し、この値がD/A
変換器の最小単位に対して十分大きな値となるよう正規
化係数α倍して拡大しておき、この拡大されたディジタ
ル信号が前記入力端子60,61を介してA/D変換器62,63に
供給され、このD/A変換器からアナログ信号If(t)お
よびQf(t)として減衰器64,65に供給される。減衰器6
4,65はこの各アナログ信号を1/αに小さくして信号If
(t)およびQf(t)に戻し、直交変調器66に供給す
る。直交変調器66はキャリア入力端子68から供給される
キャリアに変調を行い、出力端子67に出力するようにな
っている。
The embodiment of FIG. 3 includes D / A converters 62 and 63 connected to input terminals 60 and 61, and attenuators 64 and 65 connected to the D / A converters 62 and 63, respectively. A quadrature transformer 66 to which the outputs of the attenuators 64 and 65 are supplied, and a control circuit (not shown) sums the square of the signals If (t) and Qf (t), ie, | Sf (t)
| 2 = If 2 (t) + Qf 2 (t) is calculated in advance, and this value is calculated as D / A
The normalization coefficient α is multiplied and expanded so as to be a sufficiently large value with respect to the minimum unit of the converter, and the expanded digital signal is supplied to the A / D converters 62 and 63 via the input terminals 60 and 61. , And supplied from the D / A converter to the attenuators 64 and 65 as analog signals If (t) and Qf (t). Attenuator 6
4, 65 reduces each analog signal to 1 / α and the signal If
(T) and Qf (t) are returned to the quadrature modulator 66. The quadrature modulator 66 modulates the carrier supplied from the carrier input terminal 68 and outputs the modulated signal to the output terminal 67.

このような構成により、D/A変換器では、常に量子化
誤差を小さく制御することができるので、精度のよいシ
ュミレータを実現することができる。
With such a configuration, the D / A converter can always control the quantization error to be small, so that a highly accurate simulator can be realized.

[発明の効果] 以上説明したように、本発明によれば、変調波を複素
包絡表示した同相成分波形と直交変調波形とのディジタ
ル化した実数成分信号および虚数成分信号をそれぞれ所
望の遅延時間ずつ遅延させ、この遅延した各信号に対し
て複素係数を乗積して加算し、この加算出力信号をアナ
ログ信号に変換して直交変調波を得ているRFアナログ回
路は直交変調を行う1回路だけであり、制作および調整
が極めて容易になるとともに、またベースバンドで処理
を行っているので、受信側でフェージングによる伝送特
性劣化を抑制する装置、例えば等化器の開発等において
RF部品がまだ完成してないときでもベースバンドで接続
して性能を確認することができる。
[Effects of the Invention] As described above, according to the present invention, a digitized real component signal and an imaginary component signal of an in-phase component waveform and a quadrature modulation waveform in which a modulated wave is displayed in a complex envelope are respectively delayed by a desired delay time. The delayed analog signal is multiplied by a complex coefficient for each delayed signal, added, and the added output signal is converted to an analog signal to obtain a quadrature modulated wave. In addition, production and adjustment become extremely easy, and processing is performed at the baseband, so in the development of devices that suppress the deterioration of transmission characteristics due to fading on the receiving side, such as the development of equalizers
Even when the RF components are not yet completed, you can check the performance by connecting with baseband.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の構成を示す回路ブロック
図、第2図は本発明の他の実施例の回路ブロック図、第
3図は本発明の別の実施例の回路ブロック図、第4図お
よび第5図はそれぞれ従来のフェージングシミュレータ
の回路ブロック図である。 23……遅延回路 24,27……複素乗算回路 28a,28b……複素加算回路 32a,32b……D/A変換器 33a,33b……ミキサ 34……ローカル発振器 35……移相器 36……合成器
1 is a circuit block diagram showing a configuration of one embodiment of the present invention, FIG. 2 is a circuit block diagram of another embodiment of the present invention, FIG. 3 is a circuit block diagram of another embodiment of the present invention, FIGS. 4 and 5 are circuit block diagrams of a conventional fading simulator. 23 Delay circuit 24, 27 Complex multiplication circuit 28a, 28b Complex addition circuit 32a, 32b D / A converter 33a, 33b Mixer 34 Local oscillator 35 Phase shifter 36 ... Synthesizer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 武 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 審査官 朽名 一夫 (56)参考文献 特開 昭55−37047(JP,A) 特開 昭59−101938(JP,A) 特開 昭59−111435(JP,A) 特開 昭59−230332(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takeshi Hattori 1-1-6 Uchisaiwai-cho, Chiyoda-ku, Tokyo Examiner, Nippon Telegraph and Telephone Corporation Kazuo Kuna (56) References JP-A-55-37047 (JP, A) JP-A-59-101938 (JP, A) JP-A-59-111435 (JP, A) JP-A-59-230332 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】変調波が伝送される伝送路をシミュレーシ
ョンする伝送路シミュレータであって、前記変調波を複
素包絡線表示した同相成分波形と直交成分波形とをそれ
ぞれディジタル化した実数成分信号および虚数成分信号
をそれぞれ所望の遅延時間ずつ遅延させた複数の遅延信
号を発生する遅延手段と、該遅延手段からそれぞれ所定
遅延時間ずつ遅延されて出力される複素遅延信号のそれ
ぞれに対して複素係数を乗積する複素乗積手段と、該複
素乗積手段からの各出力信号を加算する複素加算手段
と、前記遅延時間および複素係数の値を制御する制御手
段と、前記複素加算手段からの実数成分出力信号および
虚数成分出力信号をアナログ信号に変換する変換手段
と、該変換手段からの出力信号を供給される直交変調手
段とを有することを特徴とする伝送路シミュレータ。
1. A transmission path simulator for simulating a transmission path through which a modulated wave is transmitted, wherein a real component signal and an imaginary number are provided by digitizing an in-phase component waveform and a quadrature component waveform, respectively, in which the modulated wave is represented by a complex envelope. Delay means for generating a plurality of delay signals obtained by delaying the component signals by a desired delay time, and multiplying each of the complex delay signals output from the delay means by a predetermined delay time by a complex coefficient Complex multiplying means for multiplying, complex adding means for adding each output signal from the complex multiplying means, control means for controlling the value of the delay time and complex coefficient, and real component output from the complex adding means It has a conversion means for converting a signal and an imaginary component output signal into an analog signal, and a quadrature modulation means supplied with an output signal from the conversion means. Transmission line simulator to.
【請求項2】前記複素加算手段からの実数成分出力信号
および虚数成分出力信号の自乗和を算出する自乗和算出
手段と、前記自乗和が前記変換手段の量子化単位に対し
て十分大きな値となるようにレベル正規化係数を前記複
素係数に乗算して前記変換手段に供給する乗算手段と、
前記変換手段から出力されるアナログ信号を前記レベル
正規化係数分の1に減衰させて前記直交変調手段に供給
する減衰手段とを有することを特徴とする請求項(1)
記載の伝送路シミュレータ。
2. A sum-of-squares calculating means for calculating a sum of squares of a real component output signal and an imaginary component output signal from the complex adding means, and wherein the sum of squares has a value sufficiently large with respect to a quantization unit of the conversion means. Multiplying means for multiplying the complex coefficient by a level normalization coefficient so as to supply the complex coefficient to the conversion means,
2. An attenuating means for attenuating an analog signal output from said converting means to one-half of said level normalization coefficient and supplying said signal to said quadrature modulating means.
Transmission line simulator as described.
JP8118888A 1988-04-04 1988-04-04 Transmission line simulator Expired - Lifetime JP2593510B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8118888A JP2593510B2 (en) 1988-04-04 1988-04-04 Transmission line simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8118888A JP2593510B2 (en) 1988-04-04 1988-04-04 Transmission line simulator

Publications (2)

Publication Number Publication Date
JPH01254026A JPH01254026A (en) 1989-10-11
JP2593510B2 true JP2593510B2 (en) 1997-03-26

Family

ID=13739493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8118888A Expired - Lifetime JP2593510B2 (en) 1988-04-04 1988-04-04 Transmission line simulator

Country Status (1)

Country Link
JP (1) JP2593510B2 (en)

Also Published As

Publication number Publication date
JPH01254026A (en) 1989-10-11

Similar Documents

Publication Publication Date Title
EP1058400B1 (en) Method & apparatus for reducing the peak power probability of a spread spectrum signal
CN1702986B (en) Baseband multi-path fading channel simulator
CN103491045B (en) Multi-carrier peak-clipping processing method and device
US4053713A (en) Multi-channel multiplex data transmission system
US4833479A (en) Digital poly-phase pulse compressor
US5191594A (en) Fading channel simulator
KR100851723B1 (en) Method of performing channel simulation, and channel simulator
EP0909067A1 (en) Modulator and modulation method
CN109525256B (en) Channelized transmitting structure of narrow-transition-band filter bank based on FPGA
EP1011207A2 (en) Transmission power control of baseband signal depending on the number of transmission codes
JPH07114345B2 (en) Modulator
CN1574806B (en) Method for reducing peak-to-mean of multi-carrier signal, device and mobile communication system
Ball A real-time fading simulator for mobile radio
US6118810A (en) Multi-channel base station/terminal design covering complete system frequency range
CN107484197B (en) Wireless fading channel simulation device and method of any Doppler power spectrum
US20030157905A1 (en) Transmitter and associated method for reducing the adjacent channel power during wireless communications
CN106972833B (en) Digital up-converter capable of resampling by any multiple
JP2593510B2 (en) Transmission line simulator
US5815532A (en) Method and apparatus for peak-to-average ratio control in an amplitude modulation paging transmitter
US7130361B1 (en) Telecommunication device with analog fourier transformation unit
US5214396A (en) Method and apparatus for providing a biphase modulated signal having flat envelope characteristics without a direct current component
US7586995B1 (en) Peak windowing for crest factor reduction
US6178316B1 (en) Radio frequency modulation employing a periodic transformation system
Vilella et al. Transceiver architecture and digital down converter design for a long distance, low power HF ionospheric link
JP3230769B2 (en) Fading simulator

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12