JP2593082Y2 - Gain correction amplifier circuit - Google Patents

Gain correction amplifier circuit

Info

Publication number
JP2593082Y2
JP2593082Y2 JP1993016445U JP1644593U JP2593082Y2 JP 2593082 Y2 JP2593082 Y2 JP 2593082Y2 JP 1993016445 U JP1993016445 U JP 1993016445U JP 1644593 U JP1644593 U JP 1644593U JP 2593082 Y2 JP2593082 Y2 JP 2593082Y2
Authority
JP
Japan
Prior art keywords
resistor
amplifier circuit
circuit
gain
gain correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993016445U
Other languages
Japanese (ja)
Other versions
JPH0676839U (en
Inventor
行博 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP1993016445U priority Critical patent/JP2593082Y2/en
Publication of JPH0676839U publication Critical patent/JPH0676839U/en
Application granted granted Critical
Publication of JP2593082Y2 publication Critical patent/JP2593082Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、利得補正増幅回路に関
し、さらに詳しくはサーミスタを利用する利得補正増幅
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain correction amplifier circuit, and more particularly, to a gain correction amplifier circuit using a thermistor.

【0002】[0002]

【従来の技術】温度により抵抗値が変化するサーミスタ
を用いて温度補償を行うことはよく知られており、とく
に温度係数が負、すなわち温度が上昇すれば抵抗値が減
少するNTC型サーミスタは、電子回路における利得補
正増幅回路に広く使用されている。典型的な先行技術は
図3に示されている。図示の回路は、トランジスタQ1
1によるエミッタ接地型増幅回路11である。入力端子
12に与えられた入力信号Vinは、結合コンデンサC
12を通り、ラインL11を介してトランジスタQ11
のベースに入力される。トランジスタQ11のコレクタ
には、抵抗Rcを介して電源ラインL12の電源電圧V
ccが供給され、結合コンデンサC13を介して出力ラ
インL13が接続され、出力端子13に増幅出力Vou
tが導出される。トランジスタQ11のエミッタは、抵
抗R11を介して接地され、抵抗R11と並列に、NT
C型サーミスタRtとバイパスコンデンサC11との直
列回路が接続されている。利得補正はサーミスタRtの
温度特性を利用する。バイパスコンデンサC11の容量
を、入力信号Vinの周波数に対して充分に低いインピ
ーダンスに設定すれば、エミッタ接地増幅回路11の利
得Acは、抵抗Rc,R11およびサーミスタRtの抵
抗値を参照符と同一記号で表せば、ほぼ Ac=Rc /〔 re+(R11//Rt)〕 …(1) で表される。ここにreはトランジスタQ11の内部エ
ミッタ抵抗である。また記号“//”は抵抗R11とサー
ミスタRtの並列合成抵抗を示す。エミッタ接地型増幅
回路1の利得は周囲温度が上昇すると低下するので、こ
の利得変化をサーミスタの抵抗値変化が相殺するように
動作させることにより、周囲温度の変化にともなう利得
変化を補償することができる。
2. Description of the Related Art It is well known to perform temperature compensation using a thermistor whose resistance value changes with temperature. In particular, an NTC type thermistor having a negative temperature coefficient, that is, a resistance value decreasing as the temperature rises, Widely used for gain correction amplification circuits in electronic circuits. A typical prior art is shown in FIG. The circuit shown is a transistor Q1
1 is a common-emitter type amplifier circuit 11. The input signal Vin applied to the input terminal 12 is coupled to the coupling capacitor C
12, through the line L11 and the transistor Q11
Is entered at the base of The collector of the transistor Q11 is connected to the power supply voltage V of the power supply line L12 via the resistor Rc.
cc is supplied, the output line L13 is connected via the coupling capacitor C13, and the amplified output Vou is connected to the output terminal 13.
t is derived. The emitter of the transistor Q11 is grounded via a resistor R11, and is connected in parallel with the resistor R11 to NT.
A series circuit of a C-type thermistor Rt and a bypass capacitor C11 is connected. The gain correction utilizes the temperature characteristics of the thermistor Rt. If the capacitance of the bypass capacitor C11 is set to a sufficiently low impedance with respect to the frequency of the input signal Vin, the gain Ac of the common-emitter amplifier circuit 11 will be the same as that of the resistances of the resistors Rc, R11 and the thermistor Rt. In general, Ac = Rc / [re + (R11 // Rt)] (1) Here, re is the internal emitter resistance of the transistor Q11. The symbol “//” indicates a parallel combined resistance of the resistor R11 and the thermistor Rt. Since the gain of the common-emitter type amplifier circuit 1 decreases as the ambient temperature rises, it is possible to compensate for the gain change due to the change in the ambient temperature by operating this gain change to offset the change in the resistance value of the thermistor. it can.

【0003】[0003]

【考案が解決しようとする課題】しかしながら、前述の
ような先行技術による利得補正には、通電特性に対する
考慮が不充分なため、使用中に利得が変化するといった
問題点がある。よく知られているように、回路中の抵抗
などの部品は、動作中の通電電流によるジュール熱のた
めその値が変化する。したがって温度変化による回路の
利得補正を考える際には、周囲温度の変化といった外的
要因のほかに、自己加熱による回路定数値の変化という
内的要因も考慮しなければ完全なものとはいえない。た
とえば前掲図3のエミッタ接地型増幅回路11におい
て、抵抗R11は、トランジスタQ11のコレクタ電流
Icの温度上昇による増加を自動的に抑制する負帰還機
能を有するが、通電による自己加熱で抵抗値が変化して
は設けた意味が減殺される。また前掲式(1)に示され
るように、回路利得Acは抵抗値に影響される。しかる
に前述のエミッタ接地型増幅回路11では、周囲温度の
変化といった外的要因に対してはサーミスタRtの抵抗
値が追随するため有効ではあるが、上に述べた通電特性
のような内的要因に対しては有効ではない。これは先行
技術の利得補正では、回路内に挿入されているサーミス
タRtはバイパスコンデンサC11により直流的に遮断
されているため、使用中は単なる温度センサの機能しか
持たない。このため並設されている抵抗R11や抵抗R
cなどの通電特性に追随できず、サーミスタRtによる
温度補償が充分に機能されないという結果となってい
た。
However, in the gain correction according to the prior art as described above, there is a problem that the gain changes during use due to insufficient consideration of the conduction characteristics. As is well known, the value of a component such as a resistor in a circuit changes due to Joule heat caused by a current flowing during operation. Therefore, when considering the gain correction of a circuit due to temperature changes, it is not complete without considering not only external factors such as changes in ambient temperature, but also internal factors such as changes in circuit constant values due to self-heating. . For example, in the common-emitter type amplifier circuit 11 shown in FIG. 3, the resistor R11 has a negative feedback function of automatically suppressing an increase in the collector current Ic of the transistor Q11 due to a rise in temperature. The meaning provided is then diminished. As shown in the above equation (1), the circuit gain Ac is affected by the resistance value. However, in the above-described common-emitter type amplifier circuit 11, the resistance value of the thermistor Rt is effective for an external factor such as a change in the ambient temperature, so that it is effective. Not valid for This is because, in the gain correction of the prior art, the thermistor Rt inserted in the circuit is cut off in direct current by the bypass capacitor C11, and therefore has only a function of a temperature sensor during use. Therefore, the resistors R11 and R
As a result, the temperature compensation by the thermistor Rt cannot be performed sufficiently because of the inability to follow the current-carrying characteristics such as c.

【0004】本考案の目的は、上述のような問題点を簡
単な回路変更により解決し、しかも周囲温度の変化のみ
ではなく、通電特性に対しても充分に考慮された利得補
正増幅回路を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a gain correction amplifier circuit which solves the above-mentioned problems by a simple circuit change, and which takes into account not only the change in ambient temperature but also the conduction characteristics. It is to be.

【0005】[0005]

【課題を解決するための手段】本考案は、増幅回路の利
得を決定する第1抵抗Rcと、第1抵抗Rcとともに増
幅回路の利得を決定する第2抵抗R2と、入力信号の周
波数に対して充分低いインピーダンスを有するバイパス
コンデンサC1とを備え、第1抵抗Rcがトランジスタ
Q1のコレクタに接続され、第2抵抗R2とバイパスコ
ンデンサC1とから成る並列回路がトランジスタQ1の
エミッタに接続されたエミッタ接地型増幅回路におい
て、第2抵抗R2と逆符号の温度係数を有する温度補償
用サーミスタRtを、前記並列回路に直列に接続したこ
とを特徴とする利得補正増幅回路である。
The present invention provides a first resistor Rc for determining the gain of an amplifier circuit, a second resistor R2 for determining the gain of the amplifier circuit together with the first resistor Rc, And a bypass capacitor C1 having a sufficiently low impedance, a first resistor Rc is connected to the collector of the transistor Q1, and a parallel circuit comprising the second resistor R2 and the bypass capacitor C1 is connected to the emitter of the transistor Q1. A gain correction amplifying circuit, characterized in that a temperature compensating thermistor Rt having a temperature coefficient of an opposite sign to the second resistor R2 is connected in series to the parallel circuit.

【0006】また本考案は、第1抵抗Rcおよび第2抵
抗R2とともに増幅回路の利得を決定する第3抵抗R1
を備え、第3抵抗R1を、温度補償用サーミスタRtに
並列に接続したことを特徴とする。
The present invention also provides a third resistor R1 which determines the gain of the amplifier circuit together with the first resistor Rc and the second resistor R2.
And the third resistor R1 is connected in parallel to the temperature compensation thermistor Rt.

【0007】[0007]

【作用】本考案による利得補正増幅回路では、増幅回路
の利得を決定する第2抵抗R2に直列に接続される温度
補償用サーミスタを、直流帰路に設ける。これにより前
記サーミスタには、前記トランジスタのエミッタ電流の
一部が分流して自己加熱され、周囲温度の変化のほかに
通電特性による抵抗値変化が加わっても、所望する温度
補償特性を得ることができ、増幅回路の利得を有効に補
正することができる。
In the gain correction amplifier circuit according to the present invention, a temperature compensating thermistor connected in series to the second resistor R2 for determining the gain of the amplifier circuit is provided on the DC return path. As a result, a part of the emitter current of the transistor is shunted and self-heated to the thermistor, so that a desired temperature compensation characteristic can be obtained even if a resistance value change due to a current-carrying characteristic is applied in addition to a change in ambient temperature. Thus, the gain of the amplifier circuit can be effectively corrected.

【0008】また本考案によれば、温度補償用サーミス
タRtに並列に、増幅回路の利得を決定する第3抵抗R
1を接続し、増幅回路の利得を、さらに正確に補正する
ことができるようになる。
According to the present invention, the third resistor R determines the gain of the amplifier circuit in parallel with the temperature compensating thermistor Rt.
1 is connected, so that the gain of the amplifier circuit can be more accurately corrected.

【0009】[0009]

【実施例】図1は本考案の一実施例の、利得補正増幅回
路の構成を示す回路図である。エミッタ接地型増幅回路
1を構成するトランジスタQ1のベースには、抵抗R
3,R4による分圧回路によりベースバイアス電圧が印
加されている。入力端子2に与えられた入力信号Vin
は、結合コンデンサC2を通り、ラインL2を介してト
ランジスタQ1のベースに入力される。トランジスタQ
1のコレクタには、抵抗Rcを介して電源ラインL1の
電源電圧Vccが供給され、結合コンデンサC3を介し
て出力ラインL3が接続され、出力端子3に増幅出力V
outが導出される。トランジスタQ1のエミッタに
は、本考案による利得補正増幅回路4の一端が接続さ
れ、他端は接地される。利得補正増幅回路4は、抵抗R
1,R2と、サーミスタRt、バイパスコンデンサC1
との直並列回路で形成されている。
FIG. 1 is a circuit diagram showing a configuration of a gain correction amplifier circuit according to an embodiment of the present invention. A resistor R is connected to the base of the transistor Q1 which constitutes the common-emitter type amplifier circuit 1.
3, a base bias voltage is applied by a voltage dividing circuit by R4. Input signal Vin applied to input terminal 2
Is input to the base of the transistor Q1 via the coupling capacitor C2 and the line L2. Transistor Q
1 is supplied with the power supply voltage Vcc of the power supply line L1 via the resistor Rc, the output line L3 is connected via the coupling capacitor C3, and the amplified output V
out is derived. One end of the gain correction amplifier circuit 4 according to the present invention is connected to the emitter of the transistor Q1, and the other end is grounded. The gain correction amplification circuit 4 includes a resistor R
1, R2, thermistor Rt, and bypass capacitor C1
And a series-parallel circuit.

【0010】バイパスコンデンサC1は、前述と同様
に、入力信号Vinの周波数に対して充分に低いインピ
ーダンスを有する。
As described above, the bypass capacitor C1 has a sufficiently low impedance with respect to the frequency of the input signal Vin.

【0011】本実施例において注目すべきは、前記サー
ミスタRtとバイパスコンデンサC1の接続点と抵抗R
1,R2の接続点とがラインL4で接続されていること
である。これにより前記サーミスタRtは、エミッタ側
に挿入された抵抗の一部を介して接地され、直流的な帰
路が形成されることになる。したがってサーミスタRt
にはトランジスタQ1のエミッタ電流の一部が分流し、
並設された抵抗R1,R2などと同じく動作中は通電電
流によるジュール熱で自己加熱される。抵抗R1,R2
などは正の温度係数をもつのに対し、サーミスタRtは
抵抗R1,R2などの温度係数と逆符号である。負の温
度係数をもつため、動作中の通電特性は相殺され、トラ
ンジスタQ1からみたエミッタ側の合成抵抗値の変化が
抑制され、しかもサーミスタRtの周囲温度に対する補
償機能はいささかも損なわれることがないのである。本
考案は、このようにトランジスタQ1のエミッタ側の回
路を僅かに修正するという簡単な構成により、回路の利
得補正を温度変化と通電特性の両面にわたって改善する
ことができる。
In this embodiment, it should be noted that the connection point between the thermistor Rt and the bypass capacitor C1 and the resistance R
1 and R2 are connected by a line L4. As a result, the thermistor Rt is grounded via a part of the resistor inserted on the emitter side, and a DC return is formed. Therefore, thermistor Rt
A part of the emitter current of the transistor Q1 is shunted,
Like the resistors R1 and R2 arranged in parallel, during operation, the heater is self-heated by Joule heat caused by the supplied current. Resistance R1, R2
Have a positive temperature coefficient, whereas the thermistor Rt has the opposite sign to the temperature coefficients of the resistors R1 and R2. Since it has a negative temperature coefficient, the current-carrying characteristics during operation are canceled out, the change in the combined resistance value on the emitter side viewed from the transistor Q1 is suppressed, and the compensation function of the thermistor Rt against the ambient temperature is not impaired at all. It is. According to the present invention, the gain correction of the circuit can be improved in both the temperature change and the current-carrying characteristics by the simple configuration of slightly modifying the circuit on the emitter side of the transistor Q1.

【0012】図2は、本考案による利得補正増幅回路4
を、FM受信機の中間周波増幅回路に適用した例を示す
回路図である。中間周波増幅回路21は前掲図1のエミ
ッタ接地型増幅回路1と同一構成であり、対応する部分
には同一の参照符を付して説明を省略する。図2におい
て入力端子INに加えられた入力信号IFは、前置増幅
器5によって増幅され、セラミックフィルタなどで実現
される第1バンドパスフィルタ6を介して中間周波増幅
回路21の入力端子2に入力され、トランジスタQ1の
ベースに加えられる。前記フィルタ6で直流分がカット
されるため、図1における入力側の結合コンデンサC2
は、出力側に挿入される結合コンデンサC3とともに省
略されている。中間周波増幅回路21の出力は出力端子
3を介して次段の検波回路8に入力され、検波により低
周波信号LFが取り出されて低周波増幅回路9により増
幅され、スピーカ10などから音響化される。
FIG. 2 shows a gain correction amplifier circuit 4 according to the present invention.
FIG. 9 is a circuit diagram showing an example in which is applied to an intermediate frequency amplifier circuit of an FM receiver. The intermediate frequency amplifying circuit 21 has the same configuration as that of the common-emitter type amplifying circuit 1 shown in FIG. 1 described above, and the corresponding parts are denoted by the same reference numerals and description thereof will be omitted. In FIG. 2, an input signal IF applied to an input terminal IN is amplified by a preamplifier 5 and input to an input terminal 2 of an intermediate frequency amplification circuit 21 via a first band pass filter 6 realized by a ceramic filter or the like. And applied to the base of transistor Q1. Since the DC component is cut by the filter 6, the coupling capacitor C2 on the input side in FIG.
Are omitted together with the coupling capacitor C3 inserted on the output side. The output of the intermediate frequency amplifying circuit 21 is input to the next-stage detection circuit 8 via the output terminal 3, and a low-frequency signal LF is extracted by detection, amplified by the low-frequency amplifying circuit 9, and acoustically output from the speaker 10 or the like. You.

【0013】このような回路構成において、たとえば前
段の前置増幅回路5および後段の検波回路8などにおい
て通電特性により利得低下が生じても、利得補正増幅回
路4によって前記通電特性が補正され、したがって回路
の利得低下といった不所望な問題が発生するのを防止す
ることができる。また図2に示された回路構成では、利
得補正増幅回路4を含む増幅回路は前置増幅回路5と検
波回路8の間に挿入されているが、前置増幅回路5およ
び検波回路8、さらには低周波増幅回路9などにも利得
補正増幅回路4を設けるようにしてもよく、これによっ
て装置全体にわたる利得補正が行われる。
In such a circuit configuration, for example, even if the gain is reduced due to the current-carrying characteristics in the preamplifier circuit 5 and the detection circuit 8 in the subsequent stage, the current-carrying characteristics are corrected by the gain correction amplifier circuit 4, and therefore, Undesirable problems such as a decrease in circuit gain can be prevented. In the circuit configuration shown in FIG. 2, the amplification circuit including the gain correction amplification circuit 4 is inserted between the preamplification circuit 5 and the detection circuit 8, but the preamplification circuit 5, the detection circuit 8, The low frequency amplifying circuit 9 and the like may also be provided with the gain correction amplifying circuit 4, thereby performing gain correction over the entire device.

【0014】[0014]

【考案の効果】以上のように本考案による利得補正増幅
回路では、増幅回路の利得を決定する第2抵抗R2に直
列に接続される温度補償用サーミスタを、直流帰路に設
けたので、前記サーミスタには前記トランジスタのエミ
ッタ電流の一部が分流し自己加熱され、周囲温度の変化
のほかに通電特性による抵抗値変化が加わり、所望する
温度補償特性を得て増幅回路の利得を有効に補正するこ
とができる。しかも本考案は、サーミスタの接続を変更
するという簡単な方法で前述のように利得補正を改善す
ることができるので、従来の回路にも容易かつ低コスト
で適用できる。
As described above, in the gain correction amplifier circuit according to the present invention, the temperature compensation thermistor connected in series to the second resistor R2 for determining the gain of the amplifier circuit is provided on the DC return path. , A part of the emitter current of the transistor is shunted and self-heated, and in addition to a change in ambient temperature, a change in resistance due to current-carrying characteristics is added to obtain a desired temperature compensation characteristic and effectively correct the gain of the amplifier circuit. be able to. In addition, the present invention can improve the gain correction as described above by a simple method of changing the connection of the thermistor, so that the present invention can be easily and inexpensively applied to a conventional circuit.

【0015】さらに本考案によれば、温度補償用サーミ
スタRtに並列に、増幅回路の利得を決定する第3抵抗
R1を接続したので、これによって増幅回路の利得をさ
らに正確に補正することができるようになる。
Further, according to the present invention, since the third resistor R1 for determining the gain of the amplifier circuit is connected in parallel with the temperature compensating thermistor Rt, the gain of the amplifier circuit can be corrected more accurately. Become like

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の一実施例の利得補正増幅回路の構成を
示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a gain correction amplifier circuit according to an embodiment of the present invention.

【図2】図1図示の利得補正増幅回路の適用例を示す回
路図である。
FIG. 2 is a circuit diagram showing an application example of the gain correction amplifier circuit shown in FIG. 1;

【図3】先行技術による利得補正増幅回路の構成を示す
回路図である。
FIG. 3 is a circuit diagram showing a configuration of a gain correction amplifier circuit according to the prior art.

【符号の説明】[Explanation of symbols]

1 利得補正増幅回路 2 入力端子 3 出力端子 L4 サーミスタの直流帰路 Q1 トランジスタ R1,R2 抵抗 Rt サーミスタ C1 バイパスコンデンサ Vin 入力信号 Vout 出力信号 Reference Signs List 1 gain correction amplifier circuit 2 input terminal 3 output terminal L4 DC return of thermistor Q1 transistor R1, R2 resistor Rt thermistor C1 bypass capacitor Vin input signal Vout output signal

Claims (2)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 増幅回路の利得を決定する第1抵抗Rc
と、 第1抵抗Rcとともに増幅回路の利得を決定する第2抵
抗R2と、 入力信号の周波数に対して充分低いインピーダンスを有
するバイパスコンデンサC1とを備え、 第1抵抗RcがトランジスタQ1のコレクタに接続さ
れ、 第2抵抗R2とバイパスコンデンサC1とから成る並列
回路がトランジスタQ1のエミッタに接続されたエミッ
タ接地型増幅回路において、 第2抵抗R2と逆符号の温度係数を有する温度補償用サ
ーミスタRtを、前記並列回路に直列に接続したことを
特徴とする利得補正増幅回路。
1. A first resistor Rc for determining a gain of an amplifier circuit
A second resistor R2 that determines the gain of the amplifier circuit together with the first resistor Rc, and a bypass capacitor C1 having a sufficiently low impedance with respect to the frequency of the input signal. The first resistor Rc is connected to the collector of the transistor Q1. In a common-emitter type amplifier circuit in which a parallel circuit including a second resistor R2 and a bypass capacitor C1 is connected to the emitter of the transistor Q1, a temperature compensating thermistor Rt having a temperature coefficient opposite to that of the second resistor R2 is provided. A gain correction amplifier circuit connected in series to the parallel circuit.
【請求項2】 第1抵抗Rcおよび第2抵抗R2ととも
に増幅回路の利得を決定する第3抵抗R1を備え、 第3抵抗R1を、温度補償用サーミスタRtに並列に接
続したことを特徴とする請求項1記載の利得補正増幅回
路。
2. The semiconductor device according to claim 1, further comprising a third resistor R1 for determining a gain of the amplifier circuit together with the first resistor Rc and the second resistor R2, wherein the third resistor R1 is connected in parallel to the temperature compensating thermistor Rt. The gain correction amplifier circuit according to claim 1.
JP1993016445U 1993-04-02 1993-04-02 Gain correction amplifier circuit Expired - Lifetime JP2593082Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993016445U JP2593082Y2 (en) 1993-04-02 1993-04-02 Gain correction amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993016445U JP2593082Y2 (en) 1993-04-02 1993-04-02 Gain correction amplifier circuit

Publications (2)

Publication Number Publication Date
JPH0676839U JPH0676839U (en) 1994-10-28
JP2593082Y2 true JP2593082Y2 (en) 1999-03-31

Family

ID=11916444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993016445U Expired - Lifetime JP2593082Y2 (en) 1993-04-02 1993-04-02 Gain correction amplifier circuit

Country Status (1)

Country Link
JP (1) JP2593082Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028335A (en) * 2008-07-17 2010-02-04 Epson Toyocom Corp Colpitts oscillator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121541U (en) * 1974-08-06 1976-02-17
JPS6044850A (en) * 1983-08-22 1985-03-11 Mitsubishi Heavy Ind Ltd Slurry-stability evaluating and testing apparatus
JPH0722246B2 (en) * 1988-07-25 1995-03-08 デイエツクスアンテナ株式会社 Temperature compensation circuit

Also Published As

Publication number Publication date
JPH0676839U (en) 1994-10-28

Similar Documents

Publication Publication Date Title
CA1176322A (en) Biasing circuit for power amplifier
JP2004343244A (en) High frequency amplifier circuit
JP2005512376A (en) Amplifier with bias compensation using a current mirror circuit
JPS6134749Y2 (en)
JPS6224975Y2 (en)
US4039981A (en) Variable impedance circuit
JP2004502372A (en) High frequency amplifier circuit with negative impedance cancellation
JP2593082Y2 (en) Gain correction amplifier circuit
JP2765257B2 (en) Amplifier circuit
JPS6343923B2 (en)
US5528191A (en) Logarithmic amplifier having improved speed response
JPH0349460Y2 (en)
JPS5949728B2 (en) variable impedance circuit
JP3484397B2 (en) High frequency output circuit
JPS6133483B2 (en)
JPH0221775Y2 (en)
JPS6336745Y2 (en)
JPS6130448B2 (en)
JPS6127211Y2 (en)
JPH0724807Y2 (en) DC amplifier circuit
JP3562977B2 (en) Damping circuit
JPS631514Y2 (en)
JP3617704B2 (en) Logarithmic amplifier
JP3332724B2 (en) Differential amplifier
JPH04369907A (en) High frequency amplifier circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10