JP2587125Y2 - Communication unit of multiplex communication system - Google Patents
Communication unit of multiplex communication systemInfo
- Publication number
- JP2587125Y2 JP2587125Y2 JP1991066552U JP6655291U JP2587125Y2 JP 2587125 Y2 JP2587125 Y2 JP 2587125Y2 JP 1991066552 U JP1991066552 U JP 1991066552U JP 6655291 U JP6655291 U JP 6655291U JP 2587125 Y2 JP2587125 Y2 JP 2587125Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- terminal
- communication
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】この考案は複数の通信ユニット間
で共通の通信バスを介して通信を行う多重通信システム
に用いられる通信ユニットに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication unit used in a multiplex communication system in which a plurality of communication units communicate via a common communication bus.
【0002】[0002]
【従来の技術】従来の多重通信システムとしては、例え
ば図3に示すようなものがある。本システムはポーリン
グ通信方式のもので、後述のCPU6が親局、通信ユニ
ット1 1 ,1 2 が子局となる。図3は車両用の多重通信
システムの場合を示すもので、11 ,12 は通信ユニッ
トであり、図示せずも2個以上設けられており、それぞ
れ電源入力端子2,送信端子3及び受信端子4を有して
いる。5は各通信ユニットの送信端子3及び受信端子4
が共通に接続される通信バス、6は全体を制御するCP
U、7は各通信ユニット11 ,12 の電源入力端子2に
電源を供給するバッテリ、8はイグニッションスイッチ
等の電源スイッチである。BACKGROUND ART is a conventional multiplex communication system is, for example, as shown in FIG. This system is
Communication system, and a CPU 6 to be described later has a master station and a communication unit.
Tsu door 1 1, 1 2 becomes the slave station. Figure 3 shows the case of a multiplex communication system for a vehicle, 1 1, 1 2 is the communication unit, not shown is also provided two or more, each power input terminal 2, the transmitting terminal 3 and the receiving It has a terminal 4. 5 is a transmitting terminal 3 and a receiving terminal 4 of each communication unit.
Is a common communication bus, and 6 is a CP that controls the entire system.
U, 7 each communication unit 1 1, 1 2 of a battery for supplying power to the power input terminal 2, 8 denotes a power supply switch such as an ignition switch.
【0003】通信ユニット11,12において、9は出力
回路で、電源端子10,出力端子11,基準電位端子と
しての接地端子12及び信号入力端子13を有する。1
4は送信データをパルス幅変調しそのPWM信号を信号
入力端子13に入力するPWMエンコーダ、R1,R2は
出力端子11と送信端子3との間に接続された負荷抵
抗、15は受信端子4からの信号を受信する受信回路で
ある。In the communication units 1 1 and 1 2 , an output circuit 9 has a power supply terminal 10, an output terminal 11, a ground terminal 12 as a reference potential terminal, and a signal input terminal 13. 1
4 PWM encoder for input to the signal input terminal 13 and the PWM signal pulse width modulates the transmission data, R 1, R 2 is connected to the load resistor between the output terminal 11 and the transmission terminal 3, 15 receive pin 4 is a receiving circuit that receives a signal from the control unit 4.
【0004】16は電源入力端子2に加えられるバッテ
リ7の電圧を定電圧化する定電圧回路、17は定電圧回
路16の出力電圧を平滑して電源電圧VDDと成すコンデ
ンサ、18は定電圧回路16とコンデンサ17とから成
る電源回路、19は電源電圧VDDが加えられる負荷で、
例えば受信回路15の受信データを表示する表示部の駆
動回路等を含む。Reference numeral 16 denotes a constant voltage circuit for converting the voltage of the battery 7 applied to the power input terminal 2 to a constant voltage, 17 a capacitor for smoothing the output voltage of the constant voltage circuit 16 to form a power supply voltage V DD, and 18 a constant voltage. A power supply circuit composed of a circuit 16 and a capacitor 17 is a load to which a power supply voltage V DD is applied.
For example, it includes a drive circuit of a display unit that displays the reception data of the reception circuit 15 and the like.
【0005】上記出力回路9は、図示のように、Pチャ
ンネルのMOSFET(以下、単にトランジスタとい
う)Q1とNチャンネルのトランジスタQ2とが相補的に
接続されて成り、その共通ドレイン電極Dに出力端子1
1が接続され、各トランジスタQ1,Q2のゲート電極G
1,G2が信号入力端子13に接続されている。As shown, the output circuit 9 comprises a P-channel MOSFET (hereinafter simply referred to as a transistor) Q 1 and an N-channel transistor Q 2 which are complementarily connected to each other. Output terminal 1
1 is connected to the gate electrodes G of the transistors Q 1 and Q 2.
1 and G 2 are connected to the signal input terminal 13.
【0006】図4は出力回路9をIC化した場合の断面
図であり、図示のように、N形のシリコン基板20にp
+,n+層の領域を設けることにより、ドレイン電極D、
ソース電極S、ゲート電極G1,G2を形成してトランジ
スタQ1 を構成する。また、シリコン基板20にP層を
作り、その中にp+,n+層の領域を設けることにより、
ドレイン電極D、ソース電極S、ゲート電極G1,G2を
形成してトランジスタQ2を構成する。FIG. 4 is a cross-sectional view when the output circuit 9 is integrated into an IC. As shown in FIG.
+ , N + layers, the drain electrode D,
A source electrode S and gate electrodes G 1 and G 2 are formed to form a transistor Q 1 . Also, by forming a P layer on the silicon substrate 20 and providing p + and n + layer regions therein,
A transistor Q 2 is formed by forming a drain electrode D, a source electrode S, and gate electrodes G 1 and G 2 .
【0007】次に上記構成による動作について説明す
る。通信ユニット11 が送信を行う場合について説明す
ると、この通信ユニット1 1 の出力回路9は、PWMエ
ンコーダ14に接続された信号入力端子13が共に
“H”のとき、トランジスタQ2 がONとなって出力端
子11が“L”となる。また、上記信号入力端子13が
共に“L”のときトランジスタQ1 がONとなって出力
端子11が“H”となる。従って、この出力回路9は実
質的にインバータとして動作する。また、通信ユニット
11 が送信以外の場合(受信又は他の通信ユニットが送
受信している場合)は、トランジスタQ1 のゲート電極
G1 への信号入力端子13は“H”で、かつトランジス
タQ2 のゲート電極G2 への信号入力端子13は“L”
となり、トランジスタQ1 及びQ2 は共にOFFとなり
出力端子11はハイインピーダンスとなる。Next, the operation of the above configuration will be described.
You. Communication unit 11 Explain the case of sending
Then, this communication unit1 1 Output circuit 9 is a PWM
Encoder 14Signal input terminals 13 connected to
When “H”, the transistor QTwo Turns ON and the output end
The child 11 becomes “L”. Also,The signal input terminal 13
bothTransistor Q when "L"1 Is ON and output
The terminal 11 becomes “H”. Therefore, this output circuit 9 is actually
It qualitatively operates as an inverter. Also, communication unit
11 Is other than transmission (reception or transmission by another communication unit)
If receiving), the transistor Q1 Gate electrode of
G1 Signal input terminal 13 is "H" and the transistor
TA QTwo Gate electrode GTwo Signal input terminal 13 is "L"
And the transistor Q1 And QTwo Are both OFF
The output terminal 11 becomes high impedance.
【0008】出力端子11に得られる信号は負荷抵抗R
1 ,送信端子3を介して通信バス5に送出され、CPU
6に受信される。一方、CPU6からのデータ出力は通
信バス5に送出され、通信ユニツト1 1 の受信端子4を
介してその受信回路15で受信される。The signal obtained at the output terminal 11 is a load resistance R
1, is sent to the communication bus 5 via the transmission terminal 3, CPU
6 is received. On the other hand, data output from the CPU 6 is not transmitted.
Is sent to the communication bus 5 and the communication unit 1 1 Is received by the receiving circuit 15 via the receiving terminal 4.
【0009】[0009]
【考案が解決しようとする課題】しかしながら、このよ
うな従来の多重通信システムの通信ユニットにあって
は、トランジスタQ1,Q2から成る出力回路9を用いる
構成となっていたため、例えば、図3のa点で断線が生
じ、通信ユニット11 へのバッテリ7からの給電が断た
れると、電源電圧VDDがゼロとなって、トランジスタQ
1,Q2がOFFとなるが、このとき通信バス5が“H”
になっていると、図4の点線で示すように、通信バス5
から送信端子3から電流Iが流れ込み、この電流Iはト
ランジスタQ1のドレイン電極DにおけるPN接合を通
じてこのトランジスタQ1 を通り、ゲート電極G2 から
図3の電源端子10を通り、さらに負荷19を通ってア
ースへと流れる。However, in such a communication unit of a conventional multiplex communication system, the output circuit 9 including the transistors Q 1 and Q 2 is used. disconnection occurs at the point a, the power supply from the battery 7 to the communication unit 1 1 is cut off, the power supply voltage V DD becomes zero, transistor Q
1, Q 2 but is OFF, the communication bus 5 at this time "H"
, As shown by the dotted line in FIG.
A current I flows from the transmission terminal 3 from the current I through the transistors Q 1 through PN junction at the drain electrode D of the transistor Q 1, through the power supply terminal 10 of FIG. 3 from the gate electrode G 2, further load 19 Flows through to ground.
【0010】このため、通信バス5は接地電位近くまで
レベルダウンし、信号の伝送が不能になるという問題点
があった。For this reason, there is a problem that the level of the communication bus 5 drops to a level close to the ground potential, and signal transmission becomes impossible.
【0011】この考案は、このような従来の問題点に着
目してなされたもので、電源電圧を常に監視し、電源電
圧が所定レベルに下ったときに、上述した通信バスから
負荷を通じて流れる電流Iの経路を遮断することによ
り、上記問題点を解決することを目的としている。The present invention has been made in view of such a conventional problem. The power supply voltage is constantly monitored, and when the power supply voltage falls to a predetermined level, the current flowing from the communication bus through the load described above. An object of the present invention is to solve the above problem by blocking the path of I.
【0012】[0012]
【課題を解決するための手段】この考案においては、電
源電圧を検出する電圧検出回路を設けると共に、電源回
路と出力回路の電源端子間又は出力回路の出力端子と通
信バス間の線路を開閉するように成されたスイッチを設
け、上記電源電圧が所定レベル以下となったときの上記
電圧検出回路の検出信号に上記スイッチを開放するよう
にしている。In this invention, a voltage detecting circuit for detecting a power supply voltage is provided, and a line between a power supply terminal of the power supply circuit and the output terminal of the output circuit or a line between the output terminal of the output circuit and the communication bus is opened and closed. A switch configured as described above is provided, and the switch is opened in response to a detection signal of the voltage detection circuit when the power supply voltage falls below a predetermined level.
【0013】[0013]
【作用】1つの通信ユニットの電源回路の電源電圧が低
下すると自動的に上記スイッチが開放されるので、通信
バスから出力回路への電流の流れ込みが阻止され、通信
バスは正常な状態を保持する。When the power supply voltage of the power supply circuit of one communication unit drops, the switch is automatically opened, so that the flow of current from the communication bus to the output circuit is prevented, and the communication bus maintains a normal state. .
【0014】[0014]
【実施例】以下、この考案の図面に基づいて説明する。
図1は、この考案の一実施例を示す図である。まず構成
を説明すると、電源電圧VDDのレベルを検出する電圧検
出回路21が設けられ、この電圧検出回路21は電源電
圧VDDが所定レベルまで低下すると検出信号22をを出
力する。また、電源回路18の出力端と出力回路9の電
源端子10との間の線路を開閉するスイッチ回路23が
設けられている。このスイッチ回路23は上記電圧検出
回路21の検出信号22により開放されるように成され
ている。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
FIG. 1 is a diagram showing an embodiment of the present invention. First, the configuration will be described. A voltage detection circuit 21 for detecting the level of the power supply voltage V DD is provided, and this voltage detection circuit 21 outputs a detection signal 22 when the power supply voltage V DD decreases to a predetermined level. Further, a switch circuit 23 for opening and closing a line between the output terminal of the power supply circuit 18 and the power supply terminal 10 of the output circuit 9 is provided. The switch circuit 23 is configured to be opened by the detection signal 22 of the voltage detection circuit 21.
【0015】なお、他の部分は図3と同一構成されてお
り、対応する部分には同一符号を付して説明を省略す
る。また、この図1の構成は全ての通信ユニット11,
12,13について共通である。The other parts are the same as those shown in FIG. 3. Corresponding parts have the same reference characters allotted, and description thereof will not be repeated. Further, the configuration of FIG. 1 is applied to all the communication units 11 ,
It is common for 1 2, 1 3.
【0016】次に作用を説明する。通常の通信が行われ
ているときには、スイッチ回路23はONとなってお
り、図3について説明した動作と同様の動作が行われ、
各通信ユニット間で信号の送受信が行われる。Next, the operation will be described. When normal communication is being performed, the switch circuit 23 is ON, and the same operation as that described with reference to FIG. 3 is performed.
Signals are transmitted and received between the communication units.
【0017】ここで、断線等の事故や電源回路18の故
障等により、電源電圧VDDが所定レベルまで低下する
と、これを電圧検出回路21が検出し、その検出信号2
3によりスイッチ回路23がOFFとなる。これによっ
て、図4について説明した電流Iの経路が遮断される。
従って、通信バス5の電位は正常に保持され正常な通信
を続けることができる。Here, when the power supply voltage V DD falls to a predetermined level due to an accident such as a disconnection or a failure of the power supply circuit 18, the voltage detection circuit 21 detects this and the detection signal 2
3, the switch circuit 23 is turned off. Thus, the path of the current I described with reference to FIG.
Therefore, the potential of the communication bus 5 is normally maintained, and normal communication can be continued.
【0018】図2は他の実施例を示す。この実施例は、
スイッチ回路23を出力回路10の出力端子11と送信
端子3に接続された通信バス5との間の線路に設け、電
圧検出回路21の検出信号22で制御するようにしたも
のである。FIG. 2 shows another embodiment. This example is
The switch circuit 23 is provided on a line between the output terminal 11 of the output circuit 10 and the communication bus 5 connected to the transmission terminal 3, and is controlled by the detection signal 22 of the voltage detection circuit 21.
【0019】上記構成によれば、電源電圧VDDが低下す
るとスイッチ回路23が開放されて上記電流Iが阻止さ
れるので、通信バス5が正常に保持される。According to the above configuration, when the power supply voltage V DD decreases, the switch circuit 23 is opened and the current I is blocked, so that the communication bus 5 is normally maintained.
【0020】[0020]
【考案の効果】以上説明してきたように、この考案によ
れば、その構成を電源電圧を検出する電圧検出回路を設
けると共に、電源回路と出力回路の電源端子間又は出力
回路の出力端子と通信バスとの間の線路を開閉するよう
に成され、スイッチを設け、上記電源電圧が所定レベル
以下となったときの上記電圧検出回路の検出信号に上記
スイッチをより開放するようにしたため、断線等の事故
や電源回路の故障等により、電源電圧が低下しても、通
信バスがレベルダウンして多重通信システムの通信が損
われることを防止することができるという効果が得られ
る。As described above, according to the present invention, according to the present invention, a voltage detecting circuit for detecting a power supply voltage is provided, and communication between the power supply terminal of the power supply circuit and the output terminal of the output circuit or with the output terminal of the output circuit is performed. A switch is provided to open and close a line to and from the bus, and a switch is provided. When the power supply voltage falls below a predetermined level, a detection signal of the voltage detection circuit is used to open the switch more. Thus, even if the power supply voltage is reduced due to the accident of the power supply circuit or the failure of the power supply circuit, it is possible to prevent the level of the communication bus from being lowered and the communication of the multiplex communication system from being damaged.
【図1】この考案の一実施例による多重通信システムの
通信ユニットを示す構成図である。FIG. 1 is a block diagram showing a communication unit of a multiplex communication system according to an embodiment of the present invention.
【図2】この考案の他の実施例による多重通信システム
の通信ユニットの構成図である。FIG. 2 is a block diagram of a communication unit of a multiplex communication system according to another embodiment of the present invention.
【図3】従来の多重通信システムの通信ユニットの構成
図である。FIG. 3 is a configuration diagram of a communication unit of a conventional multiplex communication system.
【図4】通信ユニットにおける出力回路をIC化した場
合の断面図である。FIG. 4 is a cross-sectional view when an output circuit in the communication unit is formed into an IC.
11,12 通信ユニット 5 通信バス 9 出力回路 10 電源端子 11 出力端子 12 基準電位端子 18 電源回路 19 負荷 21 電圧検出回路 22 検出信号 23 スイッチ回路 Q1 PチャンネルMOSFET Q2 NチャンネルMOSFET1 1 , 1 2 communication unit 5 communication bus 9 output circuit 10 power supply terminal 11 output terminal 12 reference potential terminal 18 power supply circuit 19 load 21 voltage detection circuit 22 detection signal 23 switch circuit Q 1 P-channel MOSFET Q 2 N-channel MOSFET
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04B 3/00 - 3/02 H04L 11/00 320 H03K 17/00Continuation of the front page (58) Field surveyed (Int. Cl. 6 , DB name) H04B 3/00-3/02 H04L 11/00 320 H03K 17/00
Claims (1)
ルMOSFETとが相補的に接続されその接続点を出力
端子とする出力回路が電源端子と基準電位端子間に接続
され、上記両MOSFETのゲート電極を制御すること
により、上記出力端子から通信バスに信号を送出するよ
うに成され、上記電源端子と他の負荷に対して電源電圧
を供給する電源回路を設けて成る多重通信システムの通
信ユニットにおいて、上記電源回路の電源電圧を検出す
る電圧検出回路と、上記電源回路と上記電源端子間又は
上記出力端子と上記通信バス間の線路を開閉するように
成され、上記電源電圧が所定レベル以下となったときの
上記電圧検出回路の検出信号により開放されるスイッチ
回路とを設けたことを特徴とする多重通信システムの通
信ユニット。An output circuit having a P-channel MOSFET and an N-channel MOSFET complementarily connected and having a connection point as an output terminal is connected between a power supply terminal and a reference potential terminal, and controls gate electrodes of both MOSFETs. Thus, a signal is transmitted from the output terminal to the communication bus, and the communication unit of the multiplex communication system includes a power supply circuit for supplying a power supply voltage to the power supply terminal and another load. A voltage detection circuit for detecting a power supply voltage of a circuit; and a circuit configured to open and close a line between the power supply circuit and the power supply terminal or between the output terminal and the communication bus, and when the power supply voltage falls below a predetermined level. And a switch circuit that is opened by a detection signal of the voltage detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991066552U JP2587125Y2 (en) | 1991-07-29 | 1991-07-29 | Communication unit of multiplex communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991066552U JP2587125Y2 (en) | 1991-07-29 | 1991-07-29 | Communication unit of multiplex communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0511577U JPH0511577U (en) | 1993-02-12 |
JP2587125Y2 true JP2587125Y2 (en) | 1998-12-14 |
Family
ID=13319192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991066552U Expired - Lifetime JP2587125Y2 (en) | 1991-07-29 | 1991-07-29 | Communication unit of multiplex communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2587125Y2 (en) |
-
1991
- 1991-07-29 JP JP1991066552U patent/JP2587125Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0511577U (en) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2754514B2 (en) | Line protection circuit | |
ITMI960869A1 (en) | METHOD AND CIRCUIT FOR CHECKING POWER TRANSISTORS IN A HALF-BRIDGE CONFIGURATION WITH CONTROL SIGNALS REFERRED TO ANY | |
JPH084258B2 (en) | Terminator for transceiver | |
US7414439B2 (en) | Receiver for a switched signal on a communication line | |
US6614262B2 (en) | Failsafe interface circuit with extended drain devices | |
US5966044A (en) | Pull-up circuit and semiconductor device using the same | |
US6859089B2 (en) | Power switching circuit with controlled reverse leakage | |
JP2587125Y2 (en) | Communication unit of multiplex communication system | |
EP0984360B1 (en) | Bus signal line driver | |
KR100664330B1 (en) | Databus transmitter | |
EP0766400B1 (en) | Output stage resistant to external overvoltages on its output where powered down in high impedance state | |
US6181167B1 (en) | Full duplex CMOS communication | |
JP2000307413A (en) | Current converting circuit and communication network | |
WO1997009811A1 (en) | Low jitter low power single ended driver | |
US5737165A (en) | Apparatus for databus fault isolation | |
JP3203409B2 (en) | Switch circuit for bidirectional bus line | |
JP2723991B2 (en) | Output circuit | |
US6998874B2 (en) | Method and apparatus for the transmission of differential signals | |
EP1161800B1 (en) | A portable radio transceiver | |
JPS63234653A (en) | Polarity inversion detecting circuit | |
JP2618987B2 (en) | Interface circuit | |
JPS59138150A (en) | Information transmission system | |
JP2926571B1 (en) | Outgoing connection trunk circuit | |
WO1999041836A1 (en) | Single output transistor output stage for interface applications | |
JPH05284001A (en) | Output circuit |