JP2585725B2 - Interference check method - Google Patents

Interference check method

Info

Publication number
JP2585725B2
JP2585725B2 JP63154731A JP15473188A JP2585725B2 JP 2585725 B2 JP2585725 B2 JP 2585725B2 JP 63154731 A JP63154731 A JP 63154731A JP 15473188 A JP15473188 A JP 15473188A JP 2585725 B2 JP2585725 B2 JP 2585725B2
Authority
JP
Japan
Prior art keywords
electronic component
interference
space
modeled
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63154731A
Other languages
Japanese (ja)
Other versions
JPH025499A (en
Inventor
志乃 高橋
秀明 小林
良尚 荒井
一仁 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63154731A priority Critical patent/JP2585725B2/en
Publication of JPH025499A publication Critical patent/JPH025499A/en
Application granted granted Critical
Publication of JP2585725B2 publication Critical patent/JP2585725B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Machine Tool Sensing Apparatuses (AREA)
  • Automatic Assembly (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、電子部品をプリント基板に挿入する際に発
生する干渉(ぶつかり)を予め判定し干渉チェック方法
に係り、特に、迅速に干渉の有無を判定するのに好適な
干渉チェック方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an interference check method in which interference (collision) generated when an electronic component is inserted into a printed circuit board is determined in advance, and particularly, the interference check method is rapidly performed. The present invention relates to an interference check method suitable for determining presence / absence.

[従来の技術] 従来、電子部品をプリント基板に挿入する時に発生す
る干渉を防ぐためのチェックは、人手に行うことが多か
った。また計算機によりチェックする場合は、特開昭60
-180200号に記載のように、部品の配置位置と部品形状
から部品間の重なりをチェックする方法や、昭和58年度
精機学会春季大会学術講演論文集p723〜724に記載のよ
うに、近接部品との位置関係から干渉のチェックを行う
方法がある。
[Prior Art] Conventionally, a check for preventing interference that occurs when an electronic component is inserted into a printed circuit board is often performed manually. When checking by computer, refer to
As described in -180200, there is a method to check the overlap between parts based on the arrangement position of the parts and the part shape, and as described in the 1983 SEI Spring Conference There is a method of checking for interference based on the positional relationship.

[発明が解決しようとする課題] 上記従来技術のうち人手による方法では、部品,挿入
機ヘッド,基板ホルダ等の形状を考慮しながらすべての
部品について判定するため、多くの工数がかかってしま
う。また、計算機による方法では、部品同士以外の挿入
機ヘッドと部品、あるいは基板ホルダと部品等の作業ス
ペースで発生する干渉について考慮がされていなかっ
た。つまり、従来の人手による方法は干渉をチェックす
るのに時間がかかるという問題があり、また、計算機に
よる方法も、作業スペースや挿入機ヘッドの形状に起因
する干渉が発生した場合にはこれを解消するのに時間が
かかるという問題がある。
[Problems to be Solved by the Invention] In the above-mentioned conventional technique, a manual method requires a lot of man-hours because all parts are determined while taking into account the shapes of the parts, the inserter head, the substrate holder, and the like. Further, in the method using a computer, no consideration has been given to interference occurring in the working space between the inserter head and the component other than the components, or between the substrate holder and the component. In other words, the conventional manual method has the problem that it takes time to check for interference, and the computer method also eliminates the interference caused by the work space and the shape of the inserter head. There is a problem that it takes time to do.

本発明の目的は、部品同士の干渉、作業スペースと部
品の干渉、作業スペース間の干渉を短時間で判定する干
渉チェック方式を提供することにある。
An object of the present invention is to provide an interference check method for determining interference between components, interference between a work space and components, and interference between work spaces in a short time.

[課題を解決するための手段] 上記目的は、プリント基板上に電子部品を挿入するさ
いの部品のスペース、及び挿入機ヘッド、アンビル、基
板ホルダ、ローダ、アンローダ等の作業スペースを、計
算機を用いて部品の配置情報、及び形状情報、挿入機の
形状情報から算出し、各スペースをXY平面に正射影した
図面を含む長方形で近似し、長方形の重なりを判定した
後、重なりのあった組合せについてのみ各スペースを直
方体、円柱、球の複合図形で近似し、このスペースの重
なりをチェックすることにより、達成される。
[Means for Solving the Problems] The object of the present invention is to use a computer to reduce the space for components when inserting electronic components on a printed circuit board and the working space for an inserter head, anvil, board holder, loader, unloader, and the like. After calculating from the layout information of the parts, the shape information, and the shape information of the inserter, approximating each space with a rectangle including the drawing orthogonally projected on the XY plane, judging the overlap of the rectangles, This is achieved only by approximating each space with a complex figure of a rectangular parallelepiped, a cylinder, and a sphere, and checking the overlap of these spaces.

具体的には、プリント基板上の指定された任意の位置に
第一の電子部品を挿入する場合、既に挿入された第二の
電子部品との干渉を判定する干渉チェック方法であっ
て、該第一、第二の電子部品の配置情報及び形状情報
と、該第一の部品を挿入する挿入機の形状情報とを記憶
し、 該記憶された情報から該第一の電子部品を配置するの
に必要な配置スペースと、該挿入機が該第一の電子部品
を挿入するのに必要な作業スペースと、該第二の電子部
品の配置スペースとを2次元形状でモデル化し、該2次
元形状でモデル化された第一の電子部品の配置スペース
および該挿入機の作業スペースが、該2次元モデル化さ
れた第二の電子部品の配置スペースと重なるか否かを判
定し、該2次元形状でモデル化された第一の電子部品の
配置スペースおよび該挿入機の作業スペースが、該2次
元モデル化された第二の電子部品の配置スペースと重な
ると判定された場合、該記憶情報から該第一の電子部品
の配置スペースと、該挿入機の作業スペースと、該第二
の電子部品の配置スペースとを3次元形状でモデル化
し、該3次元形状でモデル化された第一の電子部品の配
置スペースおよび該挿入機の作業スペースが、該3次元
モデル化された第二の電子部品の配置スペースと重なる
か否かを判定することにより達成される。
Specifically, when inserting the first electronic component at a designated arbitrary position on the printed circuit board, an interference check method for determining interference with the already inserted second electronic component, (1) storing arrangement information and shape information of a second electronic component and shape information of an inserter for inserting the first component, and arranging the first electronic component from the stored information; The required placement space, the working space required for the insertion machine to insert the first electronic component, and the placement space for the second electronic component are modeled in a two-dimensional shape. It is determined whether or not the placement space of the modeled first electronic component and the working space of the inserter overlap with the placement space of the two-dimensionally modeled second electronic component. Space for placing the modeled first electronic component and When it is determined that the work space of the inserter overlaps with the layout space of the two-dimensionally modeled second electronic component, the storage space of the first electronic component and the inserter's A work space and a placement space for the second electronic component are modeled in a three-dimensional shape, and a placement space for the first electronic component modeled in the three-dimensional shape and a work space for the inserter are three-dimensional. This is achieved by determining whether or not it overlaps the arrangement space of the second electronic component that has been dimensionally modeled.

もしくはプリント基板上の指定された任意の位置に第
一の電子部品を挿入する場合、既に挿入された第二の電
子部品との干渉を判定する干渉チェック方法であって、
第一の電子部品を挿入する挿入機の作業範囲および該第
一の電子部品が、該第二の電子部品と干渉するかをそれ
ぞれ2次元形状にモデル化して判定し、該第一の電子部
品および該挿入機の作業範囲が該第二の電子部品と干渉
すると判定された場合に、該第一の電子部品および該挿
入機の作業範囲が、該第二の電子部品と干渉するかをそ
れぞれ3次元形状にモデル化して判定することにより達
成される。
Or, when inserting the first electronic component at a specified position on the printed circuit board, an interference check method for determining interference with the already inserted second electronic component,
The working range of the insertion machine for inserting the first electronic component and whether the first electronic component interferes with the second electronic component are modeled and determined in a two-dimensional shape, and the first electronic component is determined. And when it is determined that the working range of the inserter interferes with the second electronic component, it is determined whether the working range of the first electronic component and the inserter interferes with the second electronic component. This is achieved by modeling and determining a three-dimensional shape.

[作用] 上記の干渉チェック方式は、部品の配置情報、及び形
状情報、挿入機の形状情報から、部品スペース、作業ス
ペースを算出し、この重なりを判定することで部品挿入
時の干渉チェックを実現する。
[Operation] The interference check method described above calculates a component space and a work space from component placement information, shape information, and shape information of an inserter, and realizes an interference check at the time of component insertion by determining the overlap. I do.

また、部品スペース及び作業スペースを長方形近似し
て重なりを判定した後、重なりのあった組合せについて
のみ直方体、円柱、球の複合図形の重なりをチェックす
ることで複雑な計算の回数を減らし短時間での干渉チェ
ックを実現する。
Also, after determining the overlap by approximating the component space and the work space to rectangles, checking the overlap of the composite figure of the rectangular parallelepiped, cylinder, and sphere only for the overlapping combination reduces the number of complicated calculations and reduces the time Realization of interference check.

[実施例] 以下、本発明の一実施例を第1図から第4図により説
明する。
Embodiment An embodiment of the present invention will be described below with reference to FIGS.

第2図は本発明の具体的な装置構成の一実施例であ
る。第2図において、10は部品の配置情報及び形状情
報、挿入機の形状情報等を格納する磁気ディスク装置、
20は干渉チェックを行う処理装置、30は干渉チェックの
結果を画面表示するグラフィックディスプレイ、40は結
果をリスト出力するプリンタである。
FIG. 2 shows an embodiment of a specific device configuration of the present invention. In FIG. 2, reference numeral 10 denotes a magnetic disk device for storing component placement information and shape information, shape information of an inserter, and the like.
Reference numeral 20 denotes a processing device for performing an interference check, reference numeral 30 denotes a graphic display for displaying a result of the interference check on a screen, and reference numeral 40 denotes a printer for outputting a list of results.

第3図は干渉の種類を示している、第3図(a),
(b)のような部品1同士、あるいは基板2裏面でのリ
ード線3同士の干渉を部品間干渉Xといい、第3図
(c)のような禁止領域(基板を挿入機に固定するため
の基板ホルダ4、基板を挿入機へ自動着脱したり、自動
搬送する基板ローダの搬送ガイドが必要とする領域等)
と部品1、挿入機ヘッド、アンビル5のと干渉を禁止領
域干渉Yといい、第3図(d)のようなリード線3のク
リンチ時のアンビル5と他部品1のリード線3との干渉
をクリンチ干渉Zといい、第3図(e)のような挿入機
ヘッド6と部品1との干渉を挿入干渉Wと呼ぶ。
FIG. 3 shows the types of interference.
Interference between the components 1 or between the lead wires 3 on the back surface of the substrate 2 as shown in FIG. 3B is referred to as inter-component interference X, and is a prohibited area (for fixing the substrate to the insertion machine) as shown in FIG. The substrate holder 4, the area required by the transfer guide of the substrate loader that automatically attaches and detaches the substrate to and from the insertion machine, etc.)
The interference between the anvil 5 and the component 1, the inserter head, and the anvil 5 is referred to as a prohibited area interference Y. The interference between the anvil 5 and the lead 3 of the other component 1 when the lead 3 is clinched as shown in FIG. Is called a clinch interference Z, and the interference between the insertion machine head 6 and the component 1 as shown in FIG.

第1図は第2図の処理装置2で行なっている干渉チェ
ックの処理フローを示している。
FIG. 1 shows a processing flow of the interference check performed by the processing device 2 of FIG.

まず、ステップ10で、部品の配置情報及び形状情報、
挿入機の形状情報等から部品スペース、作業スペースを
算出し、長方形で近似する。次に、ステップ20で、部品
スペースを表す長方形の重なりを判定する。つまり、前
述した部品間干渉Xの有無をラフにチェックする。この
ラフチェックで、干渉(重なり)有りと判定された場合
には、その組合せについて三次元形状(直方体、円柱、
球の複合形状)での干渉の有無を判定する(ステップ3
0)。つまり、部品間の干渉の有無を詳細にチェックす
る。この詳細チェックで干渉有りと判定された部品が、
実際に干渉をおこすことになる。
First, in step 10, component placement information and shape information,
A component space and a work space are calculated from the shape information of the inserter and the like, and approximated by a rectangle. Next, in step 20, it is determined whether rectangles representing component spaces overlap. That is, the presence / absence of the inter-part interference X is roughly checked. In the rough check, when it is determined that there is interference (overlap), the three-dimensional shape (a rectangular parallelepiped, a cylinder,
Determine whether there is interference in the composite shape of the sphere (Step 3)
0). That is, the presence or absence of interference between components is checked in detail. The parts determined to have interference in this detailed check
It will actually cause interference.

次に、ステップ40で、前述した禁止領域干渉Yをチェ
ックする。つまり、禁止領域と部品,挿入機ヘッドを三
次元形状で表してその重なりを判定する。この判定で重
なり有りとされたものが、禁止領域干渉Yである。
Next, at step 40, the above-described prohibited area interference Y is checked. That is, the prohibited area, the part, and the inserter head are represented by a three-dimensional shape, and the overlap is determined. What is determined to be overlapped in this determination is the prohibited area interference Y.

次に、工程内における前記クリンチ干渉Zと挿入干渉
Wをチェックする。
Next, the clinch interference Z and the insertion interference W in the process are checked.

先ず、ステップ50で、工程内のクリンチ干渉Zをチェ
ックする。つまり、第i工程のリード線クリンチ時のア
ンビルと、第i工程で挿入される部品のクリンチ後の裏
面リード線を三次元形状で表し、その重なりを判定す
る。ここで、重なり有りと判定されたものが、工程内ク
リンチ干渉Zである。
First, in step 50, the clinch interference Z in the process is checked. That is, the anvil at the time of clinching the lead wire in the i-th step and the back lead wire of the component inserted in the i-th step after clinching are represented in a three-dimensional shape, and their overlap is determined. Here, what is determined to have an overlap is the in-process clinch interference Z.

次に工程内の挿入干渉Wをチェックするのであるが、
このチェックは、前記部品間干渉X(ステップ20,30)
と同様に、ラフチェックと詳細チェックに分けて行う。
先ずステップ60で、ラフチェックを行う。このラフチェ
ックは、第i工程の部品挿入時の挿入機ヘッドと第i工
程で挿入される部品を長方形で表し、その重なりの有無
を判定する。このラフチェックで重なり有りと判定され
た場合には次のステップ70で、詳細チェックを行う。つ
まり、ステップ60で重なり有りと判定された組合せにつ
いて三次元形状で表し、その重なりを判定する。ここ
で、重なり有りとされたものが、実際に干渉する。
Next, the insertion interference W in the process is checked.
This check is based on the inter-part interference X (steps 20 and 30).
In the same way as in the above, it is divided into rough check and detailed check.
First, at step 60, a rough check is performed. In this rough check, the insertion machine head at the time of component insertion in the i-th process and the component inserted in the i-th process are represented by rectangles, and it is determined whether or not they overlap. If it is determined in the rough check that there is an overlap, a detailed check is performed in the next step 70. That is, the combination determined to have an overlap in step 60 is represented by a three-dimensional shape, and the overlap is determined. Here, what is determined to be overlapped actually interferes.

次に、工程間における前記クリンチ干渉Zと挿入干渉
Wのチェックを行う。
Next, the clinch interference Z and the insertion interference W are checked between processes.

工程間のクリンチ干渉Zのチェック(ステップ80)
は、第i工程のリード線クリンチ時のアンビルと、第i
工程以前(第i工程を含まない)で挿入される部品のク
リンチ後の裏面リード線を三次元形状(直方体,円柱,
球の複合形状)で表し重なりを判定する。ここで重なっ
たものは工程間クリンチ干渉である。
Check clinch interference Z between processes (Step 80)
Are the anvil at the time of clinching the lead wire in the i-th step and the i-th step.
Before the process (not including the i-th process), the back lead wire after clinching of the part inserted is three-dimensionally shaped (rectangular solid, cylinder,
(The composite shape of a sphere). What overlaps here is clinch interference between processes.

次に工程間の挿入干渉Wをチェックするのであるが、
このチェックは、前記工程内挿入干渉(ステップ60,7
0)と同様に、ラフチェックと詳細チェックに分けて行
う。先ず、ステップ90で、ラフチェックを行う。このラ
フチェックは、第i工程の部品挿入時の挿入機ヘッドと
第i工程以前(第i工程を含まない)で挿入される部品
を長方形で表し、その重なりの有無を判定する。このラ
フチェックで重なり有りと判定された場合には次のステ
ップ100で、詳細チェックを行う。つまり、ステップ90
で重なり有りと判定された組合せについて三次元形状で
表し、その重なりを判定する。ここで、重なり有りと判
定されたものが、工程間挿入干渉である。
Next, the insertion interference W between processes is checked.
This check is based on the in-process insertion interference (steps 60 and 7).
As in the case of (0), the rough check and the detailed check are performed separately. First, at step 90, a rough check is performed. In this rough check, the insertion machine head at the time of component insertion in the i-th step and the parts inserted before the i-th step (not including the i-th step) are represented by rectangles, and it is determined whether or not they overlap. If it is determined in the rough check that there is overlap, a detailed check is performed in the next step 100. That is, step 90
Are represented in a three-dimensional shape, and the overlap is determined. Here, what is determined to be overlapped is inter-process insertion interference.

次に、前述したステップ20,60,90での各ラフチェック
の詳細手順を第4図を参照して説明する。
Next, the detailed procedure of each of the rough checks in steps 20, 60, and 90 will be described with reference to FIG.

先ず、ステップ21で、長方形の存在する平面を左から
右に移動する線(走査線)と重なった線分が長方形の左
辺か右辺かを判定する。次のステップ22では、走査線と
重なった線分が長方形の左辺の時、その長方形とヒープ
探索木に蓄えられた長方形の重なりを調べる。ヒープ探
索木は、データ構造の一種であり、二分木の形式をと
る。このヒープ探索木は最初の空集合である。
First, in step 21, it is determined whether a line segment overlapping a line (scanning line) moving a plane on which a rectangle exists from left to right is a left side or a right side of the rectangle. In the next step 22, when the line segment overlapping the scanning line is the left side of the rectangle, the overlap between the rectangle and the rectangle stored in the heap search tree is examined. The heap search tree is a type of data structure and takes the form of a binary tree. This heap search tree is the first empty set.

次のステップ23では、走査線と重なった線分が長方形
の左辺の時、その長方形をヒープ探索木に蓄える。ヒー
プ探索木は、長方形の上端の値からみると、2分探索
木、長方形の下端の値からみるとヒープ構造をもつよう
に作る。
In the next step 23, when the line segment overlapping the scanning line is the left side of the rectangle, the rectangle is stored in the heap search tree. The heap search tree is formed so as to have a binary search tree when viewed from the upper end of the rectangle and a heap structure when viewed from the lower end of the rectangle.

ステップ24では、走査線と重なった線分が長方形の右
辺の時、ヒープ探索木から、その長方形を削除する。
In step 24, when the line segment overlapping the scanning line is the right side of the rectangle, the rectangle is deleted from the heap search tree.

最後のステップ25では、走査線の右に長方形がないか
を判定し、ある場合にはステップ21に戻る。つまり、ス
テップ21〜24を走査線がすべての右側に来るまで繰り返
す。
In the last step 25, it is determined whether or not there is a rectangle to the right of the scanning line. That is, steps 21 to 24 are repeated until the scanning lines are all to the right.

以上述べた方法では、長方形の重なりを判定する範囲
を、走査線を用いることでx方向について限定し、ヒー
プ探索木によりy方向について限定している。このた
め、判定回数が大幅に削減できる。
In the method described above, the range in which the overlap of rectangles is determined is limited in the x direction by using a scanning line, and is limited in the y direction by a heap search tree. Therefore, the number of determinations can be significantly reduced.

[発明の効果] 本発明によれば、プリント板に部品を挿入する時の、
部品同士の干渉、部品と挿入機ヘッド、アンビル、基板
ホルダ、ローダ、アンローダ等の作業スペースの干渉、
作業スペース間の干渉を計算機により短時間で判定でき
るので、NCデータ作成工数・期間の削減及び実際に挿入
機により挿入する際の干渉防止に効果がある。
[Effect of the Invention] According to the present invention, when a component is inserted into a printed board,
Interference between parts, interference between parts and work space of inserter head, anvil, board holder, loader, unloader, etc.
Since the interference between the work spaces can be determined in a short time by the computer, it is effective in reducing the man-hour and period for preparing the NC data and preventing the interference when actually inserting the data by the insertion machine.

【図面の簡単な説明】 第1図は本発明の一実施例を示す処理フロー図、第2図
は本発明の具体的な一構成装置図、第3図(a),
(b),(c),(d),(e)は干渉チェックの対象
となる干渉の例を示す図、第4図は第1図のステップ2
0,60,90の詳細なフローチャートである。 1……部品、2……基板、3……リード線、4……基板
ホルダ、5……アンビル、6……挿入機ヘッド、10……
磁気ディスク装置、20……処理装置、30……グラフィッ
クディスプレイ装置、40……プリンタ、X……部品間干
渉、Y……禁止領域干渉、Z……クリンチ干渉、W……
挿入干渉。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a processing flow chart showing an embodiment of the present invention, FIG. 2 is a diagram showing a specific constitutional apparatus of the present invention, FIG.
(B), (c), (d) and (e) show examples of interference to be checked for interference, and FIG. 4 shows step 2 in FIG.
It is a detailed flowchart of 0,60,90. 1 ... parts 2 ... substrate 3 ... lead wire 4 ... substrate holder 5 ... anvil 6 insertion machine head 10 ...
Magnetic disk device, 20 Processing device, 30 Graphic display device, 40 Printer, X Inter-component interference, Y ... Prohibited area interference, Z ... Clinch interference, W ...
Insertion interference.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 一仁 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内 (56)参考文献 特開 昭60−180200(JP,A) 特開 昭62−278672(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Kazuhito Inoue 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Pref. 62-278672 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】プリント基板上の指定された任意の位置に
第一の電子部品を挿入する場合、既に挿入された第二の
電子部品との干渉を判定する干渉チェック方法であっ
て、 該第一、第二の電子部品の配置情報及び形状情報と、該
第一の電子部品を挿入する挿入機の形状情報とを記憶
し、 該記憶された情報から該第一の電子部品を配置するのに
必要な配置スペースと、該挿入機が該第一の電子部品を
挿入するのに必要な作業スペースと、該第二の電子部品
の配置スペースとを2次元形状でモデル化し、 該2次元形状でモデル化された第一の電子部品の配置ス
ペースおよび該挿入機の作業スペースが、該2次元モデ
ル化された第二の電子部品の配置スペースと重なるか否
かを判定し、 該2次元形状でモデル化された第一の電子部品の配置ス
ペースおよひ該挿入機の作業スペースが、該2次元モデ
ル化された第二の電子部品の配置スペースと重なると判
定された場合、該記憶情報から該第一の電子部品の配置
スペースと、該挿入機の作業スペースと、該第二の電子
部品の配置スペースとを3次元形状でモデル化し、 該3次元形状モデル化された第一の電子部品の配置スペ
ースおよび該挿入機の作業スペースが、該3次元モデル
化された第二の電子部品の配置スペースと重なるか否か
を判定することを特徴とする干渉チェック方法。
When a first electronic component is inserted into a designated arbitrary position on a printed circuit board, an interference check method for judging interference with a second electronic component already inserted is provided. First, storing arrangement information and shape information of a second electronic component and shape information of an inserter for inserting the first electronic component, and arranging the first electronic component from the stored information. A two-dimensional model of an arrangement space necessary for the insertion machine, a work space necessary for the insertion machine to insert the first electronic component, and an arrangement space of the second electronic component; It is determined whether the arrangement space of the first electronic component modeled in the above and the work space of the insertion machine overlap with the arrangement space of the second electronic component modeled in two dimensions, Space for the first electronic component modeled by When it is determined that the work space of the insertion machine overlaps with the arrangement space of the two-dimensionally modeled second electronic component, the arrangement space of the first electronic component is determined from the storage information. The work space of the inserter and the placement space of the second electronic component are modeled in a three-dimensional shape, and the placement space of the first electronic component and the work space of the inserter that are modeled in the three-dimensional shape are: An interference check method, comprising: determining whether or not the space overlaps with the arrangement space of the three-dimensionally modeled second electronic component.
【請求項2】プリント基板上の指定された任意の位置に
第一の電子部品を挿入する場合、既に挿入された第二の
電子部品との干渉を判定する干渉チェック方法であっ
て、 第一の電子部品を挿入する挿入機の作業範囲および該第
一の電子部品が、該第二の電子部品と干渉するかをそれ
ぞれ2次元形状にモデル化して判定し、 該第一の電子部品および該挿入機の作業範囲が該第二の
電子部品と干渉すると判定された場合に、該第一の電子
部品および該挿入機の作業範囲が、該第二の電子部品と
干渉するかをそれぞれ3次元形状にモデル化して判定す
ることを特徴とする干渉チェック方法。
2. An interference check method for judging interference with a second electronic component already inserted when inserting a first electronic component at a designated arbitrary position on a printed circuit board. The working range of the insertion machine that inserts the electronic component and whether the first electronic component interferes with the second electronic component are each modeled and determined in a two-dimensional shape, and the first electronic component and the If it is determined that the working range of the inserter interferes with the second electronic component, it is determined whether the working range of the first electronic component and the inserter interferes with the second electronic component. An interference check method characterized in that it is modeled into a shape and determined.
JP63154731A 1988-06-24 1988-06-24 Interference check method Expired - Fee Related JP2585725B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63154731A JP2585725B2 (en) 1988-06-24 1988-06-24 Interference check method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63154731A JP2585725B2 (en) 1988-06-24 1988-06-24 Interference check method

Publications (2)

Publication Number Publication Date
JPH025499A JPH025499A (en) 1990-01-10
JP2585725B2 true JP2585725B2 (en) 1997-02-26

Family

ID=15590708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63154731A Expired - Fee Related JP2585725B2 (en) 1988-06-24 1988-06-24 Interference check method

Country Status (1)

Country Link
JP (1) JP2585725B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415438B2 (en) 1998-05-12 2003-06-09 富士通株式会社 Interference checking apparatus and method
CN111316768B (en) * 2017-11-17 2021-01-08 株式会社富士 Arithmetic device
JP7393257B2 (en) * 2020-03-10 2023-12-06 ヤマハ発動機株式会社 Interference confirmation device and mounting machine equipped with it

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180200A (en) * 1984-02-27 1985-09-13 富士フアコム制御株式会社 Part superposing check processing system
JPH0636176B2 (en) * 1986-05-28 1994-05-11 株式会社日立製作所 Printed circuit board component placement determination method

Also Published As

Publication number Publication date
JPH025499A (en) 1990-01-10

Similar Documents

Publication Publication Date Title
JPH0668696B2 (en) NC data creation method for inserter
EP1867444A2 (en) Robot simulation apparatus
EP1584999A1 (en) Offline programming device
EP0651342A2 (en) System for modeling an integrated chip package and method of operation
JP2585725B2 (en) Interference check method
US6647306B2 (en) Interference removal system for automated path planning
JPH02219179A (en) Method and device for evaluating interactive parts arrangement
Tirpak Simulation software for surface mount assembly
JP7563419B2 (en) Luggage compartment storage state detection system, luggage compartment storage state detection program, and luggage compartment storage state detection method
JP4215937B2 (en) Electronic component mounting data setting method and apparatus
JP2786792B2 (en) Component interference inspection device and CAD system
US5003495A (en) Method and apparatus for scanning, storing and reproducing artwork
JPH01100605A (en) Nc data generating method for consolidated substrate with surface
JP3128413B2 (en) Judgment method of interference state of mounted parts
JPH01145900A (en) Mounting of electronic component
JPS62278672A (en) Method for deciding disposition of parts on printed board
JPS6329807A (en) Nc data generating method for inserting machine
JP2000202747A (en) How to manage work space
JPH09134378A (en) Method and device for designing printed board
JP2917959B2 (en) Chip component mounting apparatus, chip component mounting method, and recording medium recording chip component mounting program
JPH045708A (en) Processing system for automatic generation of working data
KR970006232B1 (en) Optimization of Surface Mount Components
JPH067401Y2 (en) Data generator for chip mounter
JP3369814B2 (en) Component symbol information creation device and CAD system using the same
JP2803660B2 (en) Magnifying device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees