JP2585219B2 - Adaptive subsample for filter device - Google Patents

Adaptive subsample for filter device

Info

Publication number
JP2585219B2
JP2585219B2 JP61094317A JP9431786A JP2585219B2 JP 2585219 B2 JP2585219 B2 JP 2585219B2 JP 61094317 A JP61094317 A JP 61094317A JP 9431786 A JP9431786 A JP 9431786A JP 2585219 B2 JP2585219 B2 JP 2585219B2
Authority
JP
Japan
Prior art keywords
pixel
signal
output signal
delay
1d
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61094317A
Other languages
Japanese (ja)
Other versions
JPS62250710A (en
Inventor
典之 山口
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP61094317A priority Critical patent/JP2585219B2/en
Publication of JPS62250710A publication Critical patent/JPS62250710A/en
Application granted granted Critical
Publication of JP2585219B2 publication Critical patent/JP2585219B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン信号をディジタル符号化し、その標本化周波数を低減するサブナイキストサンプリング用フィルタ装置に関し、特にその後置フィルタの切り換えにより画質の向上を図るようにしたものである。 BACKGROUND OF THE INVENTION [Field of the Industrial] This invention digitally encoded television signal relates to the sub-Nyquist sampling filter device for reducing the sampling frequency, in particular subsequent prefilter switched by the quality it is obtained so as to improve.

〔従来の技術〕 [Prior art]

まず第3図にサブナイキストサンプリングの構成図を示す。 First shows a block diagram of a sub-Nyquist sampling Figure 3. 図において、1は画像信号をA/D(Analog to Dig In the figure, 1 is an image signal A / D (Analog to Dig
ital)変換した信号を入力するディジタル映像入力端子、110はディジタル映像入力端子1よりの信号の斜め成分を落とす2次元前置フィルタ、11は2次元前置フィルタ110の出力信号を画素毎に間引いてサブサンプリングするサブサンプルスイッチである。 ital) digital video input terminal for inputting the converted signal, 110 is a two-dimensional prefilter dropping the diagonal component of the signal from the digital video input terminal 1, 11 thinned for each pixel an output signal of the two-dimensional prefilter 110 it is a sub-sample switch for subsampling Te. 12はサブサンプルスイッチ11よりの信号を伝送する通信路、111は通信路1 12 a communication path for transmitting a signal from the sub-sample switch 11, 111 channel 1
2よりの信号を補間する2次元補間フィルタ、44は2次元補間フィルタ111の出力信号を外部へ出力するディジタル映像信号出力端子である。 2-dimensional interpolation filter for interpolating a signal from 2, 44 is a digital video signal output terminal for outputting an output signal of the two-dimensional interpolation filter 111 to the outside.

次に上記2次元前置フィルタ110及び2次元補間フィルタ111の従来の一構成例を第10図に示す。 Then it shows a conventional configuration example of the two-dimensional pre-filter 110 and the two-dimensional interpolation filter 111 in FIG. 10.

まず2次元前置フィルタ110において、2はディジタル映像入力端子1より入力された信号を1ライン遅延させる1ライン遅延器(以下1H遅延器と記す)、3は1H遅延器2の出力信号をさらに1ライン遅延させる1H遅延器、4は1H遅延器2の出力信号を1画素遅延させる1画素遅延器(以下1D遅延器と記す)、5は1D遅延器4の出力信号をさらに1画素遅延させる1D遅延器、9は1H遅延器3の出力信号を1画素遅延させる1D遅延器、10はディジタル映像入力端子1より入力される信号を1画素遅延させる1D遅延器である。 First, in the two-dimensional prefilter 110, 2 (hereinafter referred to as 1H delay device) 1-line delay unit to one-line delay a signal inputted from the digital video input terminal 1, 3 further output signal of the 1H delayer 2 1H delayer to one-line delay, 4 (hereinafter referred to as 1D delay unit) 1-pixel delay units for one pixel delaying the output signal of the 1H delay device 2, 5 to further 1-pixel delays the output signal of the 1D delayer 4 1D delayer, 9 1D delay unit for one pixel delaying the output signal of the 1H delay device 3, 10 is a 1D delay unit for one pixel delaying the signal input from the digital video input terminal 1. 101は1H遅延器2と1D遅延器5, 101 1H delayer 2 and 1D delayer 5,
9,10の出力信号の和を得るための加算器、102は1D遅延器4の出力信号を2で除算する割算器、103は加算器101 For obtaining the sum of the output signals of 9,10 adder, 102 is a divider that divides by 2 the output signal of the 1D delay unit 4, 103 an adder 101
の出力を8で除算する割算器、104は割算器102,103の出力を加算する加算器である。 Divider for dividing the output of the 8, 104 is an adder for adding the output of divider 102, 103.

また、2次元補間フィルタ111において、13は通信路1 Further, in the two-dimensional interpolation filter 111, 13 channel 1
2よりの信号を1ライン遅延させる1H遅延器、14は1H遅延器13の出力信号をさらに1ライン遅延させる1H遅延器、19は1H遅延器14の出力信号を1画素遅延させる1D遅延器、20は通信路12よりの信号を1画素遅延させる1D遅延器、15は1H遅延器13の出力信号を1画素遅延させる1D 1H delayer to one-line delay signals from 2, 14 1H delay device to further one-line delay output signal of the 1H delayer 13, 19 1D delay unit for one pixel delaying the output signal of the 1H delayer 14, 20 1D delay unit for one pixel delaying the signal from the communication path 12, 15 1D to 1 pixel delay an output signal of the 1H delayer 13
遅延器、16は1D遅延器15の出力信号をさらに1画素遅延させる1D遅延器である。 Delayer 16 is 1D delay unit for further 1 pixel delay an output signal of the 1D delay device 15. 105は1H遅延器13と1D遅延器19, 105 1H delayer 13 and the 1D delay unit 19,
20,16の出力信号を加算する加算器、106は加算器105の出力信号を4で除算する割算器、107は1D遅延器15の出力信号と割算器106の出力信号とを加算する加算器である。 Adder for adding the output signals of 20, 16, 106 divider for dividing an output signal of the adder 105 with 4, 107 adds the output signals of the divider 106 of the 1D delay unit 15 an adder.

次に動作について説明する。 Next, the operation will be described.

まずサブサンプリングについて第3図を用いて説明する。 Will be described with reference to FIG. 3 will first subsampling. 第3図において、ある画像を標本化周波数2fsで標本化した信号3aをディジタル映像入力端子1に入力する。 In FIG. 3, and inputs the sampled signal 3a to an image at a sampling frequency 2fs a digital video input terminal 1. 信号3aは画素配置で表すと第6図で示すように、またx方向,y方向でサンプリングした2次元空間スペクトラムで表すと第8図で示すようになる。 Signal 3a, as shown in Figure 6 is represented by pixels arranged, also becomes as shown in FIG. 8 is represented by the x-direction, two-dimensional space spectrum sampled at y-direction. 第6図において、Txは1画素間隔を、Tyは1ライン間隔を示している。 In Figure 6, Tx is one pixel spacing, Ty represents one line interval. 第8図において、標本化周波数は1/Ty,1/Txを基本周期とする格子点上に存在するため、折り返し雑音なしに映像が再生できる2次元空間スペクトラム領域は水平空間周波数1/2Tx,垂直空間周波数1/2Tyの長方形領域である。 In Figure 8, since the sampling frequency present on the grid points to the fundamental period of 1 / Ty, 1 / Tx, 2-dimensional spatial spectrum region image can be reproduced without aliasing noise is horizontal spatial frequency 1 / 2Tx, a rectangular region of a vertical spatial frequency 1 / 2TY. 通常、サブサンプリングでは標本化周波数を1ライン毎に180゜位相をずらしたPASS(Phase Alternative Usually, PASS (Phase Alternative shifted 180 ° out of phase with the sampling frequency for each line in the sub-sampling
Sub−Nyquist Sampling)方式が採用されている。 Sub-Nyquist Sampling) method has been adopted. 第3 Third
図のサブサンプリング後の信号3cは画素配置で表すと第7図の千鳥格子状標本点となり、x方向,y方向でサンプリングした2次元空間スペクトラムでは第9図のように表される。 Signal 3c after subsampling in FIG become staggered sample point Figure 7 is represented by pixels arranged, x-direction, the two-dimensional space spectrum sampled at y-direction is expressed as FIG. 9. 第9図において、標本化周波数は千鳥格子状の点に表され、折り返し雑音なしに映像が再生できる2 The In FIG. 9, the sampling frequency is expressed in terms of staggered, can play video without aliasing 2
次元空間スペクトラム領域は水平空間周波数1/2Tx,垂直空間周波数1/2Tyを直線で結んだ三角形領域となる、画像上では細い斜め線が存在すると折り返し雑音が発生する。 Dimensional space spectrum region horizontal spatial frequency 1 / 2Tx, a triangular region formed by connecting a straight line vertical spatial frequency 1 / 2TY, aliasing occurs when a thin diagonal line is present in the image. このためサブサンプルフィルタでは斜め成分を落とすことが重要である。 Therefore the sub-sample filter it is important to drop the diagonal components.

第3図において、ディジタル映像入力端子1より入力された信号3aは斜め成分を落とすため基本クロック2fs In a third diagram, signals 3a inputted from the digital video input terminal 1 is the basic clock 2fs to drop oblique component
で動作する2次元前置フィルタ110に入力される。 In is input to the two-dimensional pre-filter 110 operating. 2次元前置フィルタ110を通った信号3bは斜め成分の落ちた信号となり、サブサンプルスイッチ11によりサブサンプリングされ信号3cとなる。 Signal 3b which has passed through the two-dimensional pre-filter 110 becomes a fallen signals diagonal components, sub-sampled the signal 3c by the sub-sampling switch 11. 信号3cはサンプルクロックfs Signal 3c sample clock fs
毎にリサンプルされた信号となるため、画像情報が半分に減少したこととなる。 Since the resampled signal for each, so that the image information is reduced by half. そしてこの信号3cは通信路12を用いて伝送され、伝送された信号はサンプルクロックfs And this signal 3c is transmitted using a communication path 12, the transmitted signal is a sample clock fs
毎の信号となる。 The signal of each. 次に受信側でサンプルクロックを2fs Then 2fs the sample clock at the receiving end
にするため、第7図において×印で示された欠落画素は2次元補間フィルタ111により補間されると共に、斜め成分が落とされる。 For missing pixels indicated by × mark in Figure 7 together with is interpolated by two-dimensional interpolation filter 111, an oblique component is dropped. そして補間された信号3dは、サンプルクロックが2fsとなった信号としてディジタル映像出力端子44に出力される。 The interpolated signal 3d, the sample clock is output to the digital video output terminal 44 as a signal that a 2fs.

以上サブサンプリングにおけるフィルタリングの重要性を第3図を用いて説明した訳であるが、次に従来のフィルタリングの一具体例について第10図を用いて説明する。 Although the importance of filtering in subsampling is reason described with reference to FIG. 3, then an example of a conventional filtering will be described with reference to Figure 10. 映像入力端子1より入力された信号10aは、サブサンプルスィッチ11の入力信号10bとなるまでに、下記(1)式の伝達特性を実現した2次元前置フィルタ110 Signal 10a inputted from the video input terminal 1, sub-sample switch on until the input signal 10b of 11, the following equation (1) two-dimensional pre-filter 110 which realizes the transfer characteristic of the
により斜め成分が落とされる。 Diagonal component is dropped by.

Z -L :画像上1ライン遅延 Z -1 :画像上1画素遅延 信号10bは2fsのサンプリングクロックで処理されているため、サブサンプルスイッチ11でライン毎に180゜位相反転するfsのクロックでサブサンプルされ、これを画素配置で表すと第7図の千鳥格子サンプリングとなる。 Z -L: image on the one-line delay Z -1: Since the image on one pixel delayed signal 10b is being processed at the sampling clock of 2fs, sub in the fs to 180 ° phase inverted every line in the sub-sample switch 11 Clock It is sampled, a houndstooth sampling Figure 7 Expressing this in pixel arrangement.
サブサンプリングされた信号10cは通信路12により伝送クロックfsで伝送される。 Subsampled signal 10c is transmitted in the transmission clock fs by channel 12. このようにして伝送された信号は第7図の欠落サンプル点に0挿入された2fsのクロックの信号である。 The signals thus transmitted by the a clock signal of 2fs which is 0 inserted to the missing sample point Figure 7. そして通信路12よりの信号が入力される受信側では、該入力信号がディジタル映像出力端子 Then the receiving side the signal from the communication path 12 is input, the input signal is a digital video output terminal
44の出力映像信号10dとなるまでに、上記(1)式の伝達特性を実現した補間フィルタ111により欠落サンプル点が補間される。 Until the output video signal 10d of 44 missing sample points by interpolation filter 111 which realizes the transfer characteristic of the equation (1) is interpolated.

以上のフィルタは2次元前置フィルタ110、2次元補間フィルタ111共に斜め成分を落とすフィルタとなっている。 More filters has a filter to drop the diagonal components together two-dimensional prefilter 110, a 2-dimensional interpolation filter 111.

〔発明が解決しようとする問題点〕 [Problems to be Solved by the Invention]

従来のサブサンプルフィルタは以上のように構成されており、画像情報に斜め高域成分が存在しない場合にも斜め方向のフィルタリングを無条件に行うため、画像の一部に水平,垂直解像度の高い成分を含んでいる場合にはその部分の画質が劣化してしまう。 Conventional subsampling filter is configured as described above, for performing the oblique direction filtering even in the absence of an oblique high-frequency component in the image information unconditionally, horizontal part of the image, a high vertical resolution if it contains a component deteriorates the image quality of the portion. そこでこれを防止するためには、フィルタの次数の高い、即ちハードウェアが複雑なフィルタを用いる必要があり、ハードウェア規模が大きくなるという欠点があった。 Therefore, in order to prevent this, a high order filter, i.e. must hardware using complicated filter, it has a drawback that the hardware scale increases.

この発明は、上記のような問題点を解消するためになされたもので、従来同様のハードウェア規模で、従来より水平,垂直解像度の高い画質を得ることができ、しかも誤検出の少ない適応型サブサンプル用フィルタ装置を得ることを目的とする。 The present invention has been made to solve the above problems, in the conventional same hardware scale, conventionally horizontal, it is possible to obtain a high vertical resolution quality, moreover erroneous less adaptive of detection and to obtain a sub-sample filter device.

〔問題点を解決するための手段〕 [Means for Solving the Problems]

この発明に係る適応型サブサンプル用フィルタ装置は、後置フィルタに、水平方向ローパスフィルタ(Low The adaptive sub-sample filter device according to the present invention, the post-filter, the horizontal low-pass filter (Low
Pass Filter:LPF)及び垂直方向LPFと、画像の局所的な水平方向変化と垂直方向変化とを検出してこれらを比較する比較手段と、注目画素と該注目画素に隣接する4つの欠落サンプル点における上記比較結果により上記水平方向LPFと垂直方向LPFの出力値のうちいずれかを選択する切り換え手段とを設けたものである。 Pass Filter: LPF) and a vertical LPF, image local horizontal variation and comparing means for comparing these vertical changes and detect and four missing sample points adjacent to the target pixel and target pixel of the comparison result by those provided and switching means for selecting one of the output values ​​of the horizontal LPF and a vertical LPF in.

〔作用〕 [Action]

この発明においては、画像の局所的な水平方向変化と垂直方向変化とを検出し、その検出結果により水平方向高域成分の多い画像には垂直方向LPFを、垂直方向高域成分の多い画像には水平方向LPFをかけ、これにより誤検出が少なく高解像度の画質が得られる。 In the present invention, to detect the local horizontal variation of the image and the vertical direction changes, the vertical LPF for many images horizontal high frequency component by the detection result, the vertical high-frequency component with many images is multiplied by the horizontal LPF, the erroneous detection is less of a high-resolution image quality which is obtained.

〔実施例〕 〔Example〕

以下、本発明の実施例を図について説明する。 Hereinafter, an embodiment of the present invention FIG. About. 第1図は本発明の一実施例による適応型サブサンプル用フィルタ装置の後置フィルタ(補間フィルタ)、即ち受信側の構成を示したものである。 Figure 1 is post-filter of the adaptive sub-sample filter device according to an embodiment of the present invention (interpolation filter) is namely shows the configuration of the receiving side. 図において、12は通信路、13 In the figure, 12 is a communication path, 13
はこの通信路12よりの信号を1ライン遅延させる1H遅延器、15は1H遅延器13の出力信号を1画素遅延させる1D遅延器、16は1D遅延器15の出力信号をさらに1画素遅延させる1D遅延器、17,18はそれぞれ1H遅延器13,1D遅延器16 The 1H delay device for one-line delayed signal from the communication path 12, 15 1D delay unit for one pixel delaying the output signal of the 1H delayer 13, 16 to further 1-pixel delays the output signal of the 1D delay unit 15 1D delay unit, respectively, 17, 18 IH delayer 13,1D delayer 16
の出力信号を2で除算する割算器、23は割算器17,18の2つの出力信号を加算する加算器、31は加算器23の出力信号を1ライン遅延させる1H遅延器、35は1H遅延器31の出力信号を1画素遅延させる1D遅延器である。 Divider for dividing the output signal by 2, 23 is an adder for adding the two output signals of the divider 17, 18, 31 1H delay device for one-line delay output signal of the adder 23, 35 the output signal of the 1H delay device 31 is a 1D delay unit for one-pixel delay. そしてこれらの各構成要素により、水平方向ディジタルフィルタ(水平方向LPF)が構成されている。 And by each of these components, the horizontal digital filter (horizontal LPF) is formed.

14は1H遅延器13の出力信号をさらに1ライン遅延させる1H遅延器、19は1H遅延器14の出力信号を1画素遅延させる1D遅延器、20は通信路12よりの信号を1画素遅延する1D遅延器、21,22はそれぞれ1D遅延器20,19の出力信号を2で除算する割算器、25は割算器21,22の2つの出力信号を加算する加算器、32は加算器25の出力信号を1ライン遅延させる1H遅延器、36は1H遅延器32の出力信号を1画素遅延させる1D遅延器である。 14 1H delay device to further one-line delay output signal of the 1H delayer 13, 19 1D delay unit for one pixel delaying the output signal of the 1H delayer 14, 20 1-pixel delays the signal from the communication channel 12 1D delay unit, respectively 21 and 22 divider for dividing by two the output signal of the 1D delay unit 20, 19, 25 an adder for adding the two output signals of the divider 21, 22, 32 adders 1H delayer to one-line delay output signal 25, 36 is a 1D delay unit for one pixel delaying the output signal of the 1H delay device 32. そして通信路12より And from the communication path 12
1D遅延器36に至る各構成用により、垂直方向LPFが構成されている。 By for each component leading to 1D delay unit 36, the vertical LPF is configured.

また、24は1D遅延器20の出力信号から1D遅延器19の出力信号を減算する減算器、26は1H遅延器13の出力信号から1D遅延器16の出力信号を減算する減算器、27,28はそれぞれ減算器26,24の出力信号の絶対値をとる絶対値回路である。 Further, 24 is a subtractor for subtracting the output signal of the 1D delay unit 19 from the output signal of the 1D delay unit 20, 26 is a subtractor for subtracting the output signal of the 1D delay unit 16 from the output signal of the 1H delay unit 13, 27, 28 is an absolute value circuit which takes the absolute value of the respective output signal of the subtracter 26, 24. 29は絶対値回路27,28の2つの出力信号を比較する比較器、33は比較器29の出力信号を1ライン遅延させる1H遅延器、37は1H遅延器33の出力信号を1画素遅延させる1D遅延器、38は比較器29の出力信号を2画素遅延させる2D遅延器、39は比較器29の出力信号を2ライン遅延させる2H遅延器、40は2H遅延器39の出力信号を2画素遅延させる2D遅延器である。 29 denotes a comparator for comparing the two output signals of the absolute value circuits 27, 33 1H delay device for one-line delay output signal of the comparator 29, 37 is 1 pixel delay an output signal of the 1H delayer 33 1D delay unit, 38 is 2D delay unit for 2-pixel delay an output signal of the comparator 29, 39 2H delay device which 2 line delay an output signal of the comparator 29, two pixels output signal of the 2H delay circuit 39 is 40 a 2D delay device for delaying. 41はゲート回路群で構成される判断回路、42は判断回路41の出力信号により、1D 41 judging circuit constituted by the gate circuit group, 42 by the output signal of the decision circuit 41, 1D
遅延器35の出力信号か又は1D遅延器36の出力信号か、即ち水平方向LPFの出力信号か垂直方向LPFの出力信号かのいずれか一方を選択する切り換えスイッチである。 Whether the output signal of the output signal or 1D delay unit 36 ​​of the delay unit 35, i.e., a changeover switch for selecting one of whether the output signal of the output signal or the vertical LPF horizontal LPF.

30は1D遅延器15の出力信号を1ライン遅延させる1H遅延器、34は1H遅延器30の出力信号を1画素遅延させる1D 30 1H delay device for one-line delay output signal of the 1D delay unit 15, 34 1D to 1 pixel delay an output signal of the 1H delayer 30
遅延器、43は切り換えスイッチ42の出力信号と1D遅延器 Delayer, 43 output signal and 1D delay unit of the switch 42
34の出力信号とを加算する加算器、44は加算器43の出力信号を外部に出力するディジタル映像出力端子である。 The output signal 34 an adder for adding, 44 is a digital video output terminal for outputting an output signal of the adder 43 to the outside.

次に第1図に従って2次元後置フィルタ、即ち受信側の動作について説明する。 Then the two-dimensional post-filter, namely the receiving side operation will be described with reference to Figure 1.

通信路12より入力される信号1aは、第7図の欠落サンプル点に0データを挿入した信号である。 Signal 1a is inputted from the communication path 12 is a signal obtained by inserting 0 data to the missing sample points Figure 7. この入力信号 This input signal
1aは1H遅延器13により1ライン遅延され、さらに1D遅延器15,16により各々1画素遅延される。 1a is one line delayed by 1H delay device 13, is further each one pixel delayed by 1D delay unit 15, 16. 1H遅延器13の出力信号は割算器17により2で除算され、1D遅延器16の出力信号は割算器18により2で除算される。 The output signal of the 1H delayer 13 by divider 17 is divided by 2, the output signal of the 1D delay unit 16 is divided by a divider 18 by 2. 割算器17,18 Divider 17 and 18
の出力信号は加算器23により加算されて、さらに1H遅延器31により1ライン遅延され、1D遅延器35により1画素遅延されて出力信号1bとなる。 The output signals are added by the adder 23, is further delayed by one line by the 1H delay circuit 31, the 1D delay unit 35 is delayed by one pixel becomes the output signal 1b. ここで入力信号1aから1D 1D from where the input signal 1a
遅延器35の出力信号1bまでの水平方向LPFの伝達特性は、 H(Z)=Z -1・(1+Z -2 )・Z -2L /2 で表される。 Transfer characteristic of the horizontal LPF until the output signal 1b of the delay device 35 is expressed by H (Z) = Z -1 · (1 + Z -2) · Z -2L / 2. この伝達特性は画素配置上の演算として第2図においてE点を求めるのに E=(A+B)/2 の演算を行うことに相当する。 The transfer characteristic corresponds to performing the calculation of E = (A + B) / 2 to determine the point E in FIG. 2 as a calculation on the pixel arrangement. このとき信号1aは1画素毎に0データが挿入された信号であるから、信号1bはE At this time since the signal 1a is 0 signal data is inserted for each pixel, signal 1b is E
点が0挿入データのときには水平方向LPFの出力値が得られ、E点が0挿入データでないときには0となる。 Point is 0 the output value of the horizontal LPF when the insertion data is obtained, it becomes 0 when the point E is not zero insertion data.

一方、通信路12より入力される信号1aは1D遅延器20により1画素遅延され、さらに割算器21によって2で除算される。 On the other hand, the signal 1a is inputted from the communication path 12 is 1 pixel delay by 1D delay unit 20, is divided by 2 by the addition divider 21. また1H遅延器13の出力信号はさらに1H遅延器14 The output signal is further 1H delay unit 14 of the 1H delayer 13
により1ライン遅延され、その出力が1D遅延器19によって1画素遅延される。 1 is line delay, the output is delayed by one pixel by 1D delay unit 19 by. 1D遅延器19の出力信号は割算器22 1D delay unit output signal 19 is the divider 22
によって2で除算され、これら割算器21,22の出力信号は加算器25によって加算されて、さらに1H遅延器32により1ライン遅延され、1D遅延器36により1画素遅延されて出力信号1cとなる。 By being divided by 2, the output signal of the divider 21 and 22 are added by the adder 25, is further 1H delay unit 32 by 1 line delay, and the output signal 1c is one pixel delayed by 1D delay unit 36 Become. ここで入力信号1aから1D遅延器36 Here 1D from the input signal 1a delayer 36
の出力信号1cまでの垂直方向LPFの伝達特性は、 H(Z)=Z -L・(1+Z -2L )・Z -2 /2 で表される。 Transfer characteristics of the vertical LPF for the output signal 1c of is represented by H (Z) = Z -L · (1 + Z -2L) · Z -2 / 2. この伝達特性は画素配置上の演算として、 The transfer characteristic as a calculation on the pixel arrangement,
第2図においてE点を求めるのに、 E=(C+D)/2 の演算を行うことに相当する。 To determine the point E in FIG. 2, it corresponds to performing the calculation of E = (C + D) / 2. このとき、信号1aは1画素毎に0データが挿入された信号であるから、信号1cはE点が0挿入データのときには垂直方向LPFの出力値が得られ、E点が0挿入データでないときには0となる。 At this time, since the signal 1a is 0 signal data is inserted for each pixel, signal 1c is output value of the vertical LPF when the 0 insertion data point E is obtained, when point E is not zero insertion data 0.

以上に述べた2つのLPFの出力信号を次に述べる論理で選択する。 Selecting at described below logical output signals of the two LPF mentioned above.

まず減算器26により1H遅延器13の出力信号から1D遅延器16の出力信号を減算し、この出力信号の絶対値を絶対値回路27により信号1dとして得る。 First the output signals of the 1D delay unit 16 from the output signal of the 1H delay unit 13 subtracts the subtraction unit 26 is obtained as a signal 1d absolute value of the output signal by the absolute value circuit 27. 一方、減算器24により1D遅延器20の出力信号から1D遅延器19の出力信号を減算し、この出力信号の絶対値を絶対値回路28により信号 On the other hand, subtracts the output signal of the 1D delay unit 19 from the output signal of the 1D delay unit 20 by subtractor 24, the signal the absolute value of the output signal by the absolute value circuit 28
1eとして得る。 Get as 1e. 比較器29は信号1dと信号1eとを比較し、 The comparator 29 compares the signal 1d and the signal 1e,
1ビットの信号を出力する。 And it outputs a 1-bit signal. 比較器29の出力信号は1H遅延器33により1ライン遅延され、さらに1D遅延器37により1画素遅延される。 The output signal of the comparator 29 is delayed by one line by the 1H delay circuit 33 is 1 pixel delay by more 1D delay device 37. また比較器29の出力信号は2D遅延器38により2画素遅延される。 The output signal of the comparator 29 is 2 pixels delayed by 2D delayer 38. また比較器29の出力信号は2H遅延器39により2ライン遅延され、さらに2D遅延器 The output signal of the comparator 29 is two lines delayed by 2H delayer 39, further 2D delayer
40により2画素遅延される。 40 by the 2-pixel delay. 判断回路41は前述したようにゲート回路群で構成されており、1D遅延器37,比較器2 Decision circuit 41 is constituted by a gate circuit group as described above, 1D delay device 37, a comparator 2
9,2D遅延器38,40,2H遅延器39の5つの出力信号が入力され、第5図に示す判断基準に従って出力1fを得る。 9,2D delayer five output signals of 38,40,2H delayer 39 is input to obtain an output 1f according to the judgment criteria shown in Figure 5.

比較器29の出力から信号1fまでの信号の流れは、注目する欠落サンプル点の内挿にあたって、第4図に示す注目点αの空間上1画素左上の欠落サンプル点βと空間上1画素右上の欠落サンプル点γにおいて水平方向LPF,垂直方向LPFのいずれを選択したか、また注目点αの空間上1画素左下の欠落サンプル点δと空間上1画素右下の欠落サンプル点εにおいていずれのLPFを選択するかにより、注目点αで水平方向LPF,垂直方向LPFのいずれを用いるかを判断するものである。 Signal flow from the output to the signal 1f of the comparator 29, when the interpolation of the missing sampling points of interest, the missing sampling points β and space on a pixel top right of the space on a pixel upper left of the target point α shown in FIG. 4 missing sample point horizontally in gamma LPF, has been selected either vertical LPF, also one in the missing sample points spatially missing sample points δ and space on one pixel lower right one pixel lower left of the point of interest alpha epsilon the select a LPF, horizontal LPF at target point alpha, is to determine whether to use the one of the vertical LPF.

第5図に垂直方向LPFを用いる場合の信号を1,水平方向LPFを用いる場合の信号を0として切り換えスイッチ4 1 a signal in the case of using the vertical LPF in FIG. 5, the changeover switch 4 a signal in the case of using the horizontal LPF 0
7の選択基準を示す。 Show the 7 selection criteria. 図中、α,β,γ,δ,εはそれぞれ欠落サンプル点α,β,γ,δ,εを注目画素としたときの比較器29の出力信号を示す。 In the figure, α, β, γ, δ, ε, respectively the missing sample points α, β, γ, δ, it shows the output signal of the comparator 29 when the pixel of interest and epsilon. このような選択基準で選択された信号1gは、加算器43により1D遅延器15の出力を1H遅延器30,1D遅延器34でさらに1ライン,1画素遅延された信号1hと加算され、補間されたディジタル映像出力信号1iとしてディジタル出力端子44から出力される。 Such signal 1g selected by the selection criteria is added to the output of the 1D delay unit 15 by the adder 43, and 1 line at 1H delay unit 30,1D delay unit 34, a 1-pixel delayed signal 1h, interpolation output from the digital output terminal 44 as a digital video output signal 1i that is. ここで入力信号1aから1D遅延器34の出力信号1hまでの伝達特性は、 H(Z)=Z -2・Z -2Lで表される。 Wherein the transfer characteristic from the input signal 1a to the output signal 1h of 1D delay unit 34 is represented by H (Z) = Z -2 · Z -2L. またサブサンプルにより0挿入されるために、信号1hと1gはどちらかが交互に0となる信号である。 In order to 0 is inserted by subsampled signal 1h and 1g is a signal that either becomes 0 alternately. 従って入力信号1aからディジタル映像出力端子44の出力信号1iまでの0挿入も含めた伝達特性は(εを注目画素とした場合)、 水平方向LPFを選択した場合には、 H(Z)=Z -1・(1+Z -1・Z -2L /2 垂直方向LPFを選択した場合には、 H(Z)=Z -L・(1+Z -L・Z -2 /2 となる。 Thus (when the pixel of interest epsilon) transfer characteristic zero inserter was also included for the output signal 1i of the digital video output terminal 44 from the input signal 1a is, when selecting the horizontal LPF is H (Z) = Z when the -1 · (1 + Z -1) was selected 2 · Z -2L / 2 vertical LPF becomes H (Z) = Z -L · (1 + Z -L) 2 · Z -2 / 2. この選択論理は、第2図の画素配置上の演算としては、E点を求めるのに 信号1dは|A−B|, 信号1eは|C−D| に相当し、第4図におけるα,β,γ,δ,ε点での比較器29の出力をそれぞれSα,Sβ,Sγ,Sδ,Sεとすると、 |A−B|<|C−D|の場合がSα=0, |A−B|≧|C−D|の場合がSα=1 に相当する。 The selection logic, the calculation on the pixel arrangement of FIG. 2, the signal 1d to determine the point E | A-B |, the signal 1e is | C-D | corresponds to, alpha in Figure 4, β, γ, δ, when respectively Sα, Sβ, Sγ, Sδ, Sε the output of the comparator 29 at the ε point, | a-B | <| C-D | where is Sα = 0, | A- B | ≧ | C-D | for corresponds to S.alpha = 1. 従って、 Sβ=0,Sγ=0,Sδ=0,Sε=0のとき又は Sα=0かつSβ,Sγ,Sδ,Sεのうち少なくとも1つは0でないときには E=(A+2E+B)/2 Sβ=1,Sγ=1,Sδ=1,Sε=0のとき又は Sα=0かつSβ,Sγ,Sδ,Sεのうち少なくとも1つは1でないときには E=(C+2E+D)/2 なる選択をするものである。 Therefore, Sβ = 0, Sγ = 0, Sδ = 0, Sε = 0 when or S.alpha = 0 and Sβ, Sγ, Sδ, when not zero, at least one of the Sε E = (A + 2E + B) / 2 Sβ = 1 , Sγ = 1, Sδ = 1, Sε = 0 when or S.alpha = 0 and Sβ, Sγ, Sδ, at least one of Esuipushiron when not 1 in which the E = (C + 2E + D) / 2 becomes selected. このように注目画素α点のみで判断すると誤検出の危険性があるので、注目画素と周辺画素の総合判断によりLPFの切り換えを行うと誤検出が少なくなる。 Since the risk for that the detection error determining only the pixel of interest α point, the erroneous detection is reduced when performing the switching of the LPF by overall judgment of the pixel of interest and peripheral pixels. これにより画像によって水平方向変化の少ない画像には水平方向LPFを、垂直方向変化の少ない画像には垂直方向LPFを少ない誤判断で選択して欠落画素を補間することになり、精度の高い適応的な補間フィルタリングが実現できる。 Thus the horizontal LPF in images with less horizontally change the image, the image having less vertical direction change will interpolating missing pixel by selecting a small misjudgment vertical LPF, highly accurate adaptive Do interpolation filtering can be realized.

このような本実施例装置では、画像の局所的な性質により、水平方向高域成分の多い画像には垂直LPFを、垂直方向高域成分の多い画像には水平方向LPFをかけるので、従来同様の回路規模で従来より水平,垂直解像度の高い画質を忠実に再生することができる。 In such embodiment device, by the local nature of the image, the vertical LPF on many images horizontal high frequency component, since the vertical high-frequency component with many images multiplying the horizontal LPF, conventional similar horizontal conventionally in the circuit scale can be reproduced with high vertical resolution quality faithfully.

〔発明の効果〕 〔Effect of the invention〕

以上のように、この発明に係るサブサンプル用フィルタ装置によれば、その後置フィルタに水平方向LPF及び垂直方向LPFを設けるとともに、画像の局所的な水平方向変化及び垂直方向変化を少ない誤検出で検出し、水平方向変化の多い画像には垂直方向LPFの出力を、垂直方向変化の多い画像には水平方向LPFの出力を選択して出力するようにしたので、少ないハードウェアで高解像度の画質が得られる効果がある。 As described above, according to the sub-sample filter device according to the present invention, then provided with a horizontal LPF and a vertical direction LPF in prefilter, with less false detection the local horizontal variation and vertical changes in the image detecting an output of the vertical LPF for many images horizontally changes, since the large image of the vertical direction change was to select and output the output of the horizontal LPF, high-resolution image quality with less hardware there is an effect that can be obtained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図はこの発明の一実施例による適応型サブサンプル用フィルタ装置の後置フィルタを示すブロック図、第2 Figure 1 is a block diagram showing a post-filter of the adaptive sub-sample filter device according to an embodiment of the present invention, the second
図は本発明及び従来例を画素上の演算として説明するための画素上の配置図、第3図はPASS方式を説明するためのPASS方式ブロック図、第4図は本発明の後置フィルタにおける2つのLPFの選択論理を説明するための画素上の配置図、第5図は本発明の後置フィルタにおける2つのLPFの選択基準を示す図、第6図はサブサンプルする前のサンプリング点を示す画素配置図、第7図はサブサンプリング後のサンプリング点を示す画素配置図、第8 Figure layout on a pixel for explaining the present invention and a conventional example as a calculation on the pixel, Fig. 3 is PASS system block diagram for explaining the PASS system, Figure 4 is the post-filter of the present invention layout on a pixel for explaining the selection logic of the two LPF, FIG. 5 is a diagram showing a selection criterion for the two LPF in post filter of the present invention, the sampling point before FIG. 6 is to sub-sample pixel arrangement diagram showing, FIG. 7 is a pixel arrangement diagram showing a sampling point after subsampling, 8
図は第6図に示したサンプリング点の2次元空間スペクトラムを示す図、第9図は第7図に示したサンプリング点の2次元空間スペクトラムを示す図、第10図は従来例によるサブサンプル用前置フィルタ及び補間フィルタを示すブロック図である。 Figure is a diagram showing a two-dimensional space spectrum sampling points shown in FIG. 6, FIG. 9 is a diagram showing a two-dimensional space spectrum sampling points shown in FIG. 7, sub-samples by Fig. 10 prior art before a block diagram showing a prefilter and an interpolation filter. 11……サブサンプル用スイッチ、12……通信路、13,14, 11 ...... subsample switch, 12 ...... communication path 13, 14,
30〜33……1ライン遅延器、15,16,19,20,34〜37……1 30 to 33 ...... 1 line delay device, 15,16,19,20,34~37 ...... 1
画素遅延器、17,18,21,22……割算器、24,26……減算器、23,25,43……加算器、27,28……絶対値回路、29… Pixel delay circuit, 17,18,21,22 ...... divider, 24, 26 ...... subtractor, 23,25,43 ...... adder, 27, 28 ...... absolute value circuit, 29 ...
…比較器、38,40……2画素遅延器、39……2ライン遅延器、41……判断回路、42……切り換えスイッチ、110 ... comparator, 38, 40 ...... 2-pixel delay circuit, 39 ...... 2-line delay unit, 41 ...... determination circuit, 42 ...... changeover switch, 110
……2次元前置フィルタ、111……2次元後置フィルタ。 ...... 2-dimensional pre-filter, 111 ...... two-dimensional post-filter. なお図中同一符号は同一又は相当部分を示す。 Note figure designate the same or corresponding parts.

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】ディジタル化されたテレビジョン信号の標本化周波数を通信路上で低減するPASS方式(Phase Alte 1. A PASS scheme that reduces the sampling frequency of the digitized television signals on the communication path (Phase Alte
    rnative Sub−Nyquist Sampling)に用いるディジタルフィルタ装置であって、 受信側に設けられ欠落した画素を内挿により補間するための補間フィルタが、 伝達特性が、 H(Z)=(1+Z -1・Z -L /2 但し、Z -L :空間上1ライン遅延, Z -1 :空間上1画素遅延 である水平方向ディジタルフィルタと、 伝達特性が、 H(Z)=(1+Z -L・Z -1 /2 である垂直方向ディジタルフィルタと、 内挿すべき注目画素の空間上1ライン上,下の画素の画素値間の垂直方向差分絶対値V 0と上記注目画素の空間上1画素前,後の画素の画素値間の水平方向差分絶対値H 0 A digital filter device for use in rnative Sub-Nyquist Sampling), the interpolation filter for interpolating the interpolation of missing pixels provided on the reception side, the transmission characteristic, H (Z) = (1 + Z -1) 2 · Z -L / 2 where, Z -L: space on one line delay, Z -1: a horizontal digital filter is a spatial one-pixel delay, the transfer characteristic, H (Z) = (1 + Z -L) 2 · Z -1 / and 2 in which the vertical digital filter, the space on one line of the pixel of interest to be interpolated, the space on one pixel in the vertical direction difference absolute value V 0 and the target pixel between the pixel value below the pixel before, the horizontal difference absolute value between the pixel values after the pixel H 0
    とを得てこれらを比較する比較手段と、 上記注目画素の空間上1画素左上の欠落サンプル点を注目画素としたときの各差分絶対値V −1,−1 、H DOO comparison means for comparing them to give a space on a respective difference absolute value V -1 when the missing sample point of the pixel upper left to the target pixel of the target pixel, -1, H
    −1,−1 、 上記注目画素の空間上1画素右上の欠落サンプル点を注目画素としたときの各差分絶対値V 1,−1 、H 1,−1 、 上記注目画素の空間上1画素左下の欠落サンプル点を注目画素としたときの各差分絶対値V −1,1 、H −1,1 、 上記注目画素の空間上1画素右下の欠落サンプル点を注目画素としたときの各差分絶対値V 1,1 、H 1,1から Vx,y>Hx,y(x=1,−1、y=1,−1)の場合,若しくはx=−1,1、y=−1,1の4組の組み合わせのうち1組以上の組み合わせがVx,y≦Hx,yとなり、かつV 0 >H 0の場合には上記水平方向ディジタルフィルタの出力値を、 Vx,y≦Hx,y(x=−1,1、y=−1,1)の場合若しくは上記4組の組み合わせのうち1組以上の組み合わせがVx,y -1, -1, the difference absolute value V 1 of the when the target pixel missing sample point spatial pixel top right of the target pixel, -1, H 1, -1, space on a pixel of the target pixel the lower left of the missing sampling points each difference absolute value V when the pixel of interest -1,1, H -1,1, each of when the target pixel missing sample point spatial pixel lower right of the pixel of interest absolute difference value V 1, 1, from H 1,1 Vx, y> Hx, y (x = 1, -1, y = 1, -1) if the, or x = -1,1, y = -1 , 1 four sets of combinations of one or more sets of combinations Vx, y ≦ Hx, y becomes and the output value of the horizontal digital filter in the case of V 0> H 0, Vx, y ≦ Hx, y (x = -1,1, y = -1,1) in the case or a combination of one or more pairs of the four sets of combinations Vx, y
    >Hx,yとなり、かつV 0 ≦H 0の場合には上記垂直方向ディジタルフィルタの出力値を選択して出力する切り換え手段とからなるものであることを特徴とする適応型サブサンプル用フィルタ装置。 > Hx, y becomes and the adaptive sub-sample filter apparatus, characterized in that comprising a switching means for selecting and outputting the output value of the vertical digital filter in the case of V 0 ≦ H 0 .
JP61094317A 1986-04-23 1986-04-23 Adaptive subsample for filter device Expired - Lifetime JP2585219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61094317A JP2585219B2 (en) 1986-04-23 1986-04-23 Adaptive subsample for filter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61094317A JP2585219B2 (en) 1986-04-23 1986-04-23 Adaptive subsample for filter device

Publications (2)

Publication Number Publication Date
JPS62250710A JPS62250710A (en) 1987-10-31
JP2585219B2 true JP2585219B2 (en) 1997-02-26

Family

ID=14106898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61094317A Expired - Lifetime JP2585219B2 (en) 1986-04-23 1986-04-23 Adaptive subsample for filter device

Country Status (1)

Country Link
JP (1) JP2585219B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093525A (en) 2015-01-29 2016-08-08 가부시키가이샤 시마노 Joint pin and reciprocating mechanism using the joint pin for fishing reel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605963A (en) * 1983-08-15 1986-08-12 Rca Corporation Reduction of control bits for adaptive sub-nyquist encoder
JPH02912B2 (en) * 1984-06-15 1990-01-09 Mitsubishi Electric Corp

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093525A (en) 2015-01-29 2016-08-08 가부시키가이샤 시마노 Joint pin and reciprocating mechanism using the joint pin for fishing reel

Also Published As

Publication number Publication date
JPS62250710A (en) 1987-10-31

Similar Documents

Publication Publication Date Title
US4864394A (en) Motion vector selection in television images
KR940002156B1 (en) Horizontal compression of pixels in a reduced-size video image
US4965667A (en) Method and apparatus for processing signals conveyed in sub-sampled form by way of a transmission channel or record carrier
US5666164A (en) Image signal converting apparatus
EP0348207A2 (en) Image motion vector detecting apparatus
JP2900369B2 (en) Reduction method number of motion vectors of a digital television picture
US5608464A (en) Digital video effects generator
US4603350A (en) Interlaced digital video input filter/decimator and/or expander/interpolator filter
KR100611517B1 (en) Method and system for interpolation of digital signals
EP0204450B1 (en) Bandwidth compressed transmission system
CN1167266C (en) Method for detection of motion interleaved video sequency and device for detection of motion
US4890161A (en) Decoding apparatus
US5070403A (en) Video signal interpolation
KR100575116B1 (en) Preprocessing process and devices for motion estimation
US5182645A (en) Apparatus for deriving a compatible low-definition interlaced television signal and other components for reconstructing the original signal from an interlaced high-definition television signal
US4868654A (en) Sub-nyquist sampling encoder and decoder of a video system
EP0217628B1 (en) Interpolation filter with motion compensation
US4864393A (en) Motion vector estimation in television images
US4794454A (en) Movement detection circuit of a video signal used in a television receiver
US5963261A (en) Low cost scan converter for television receiver
US5847772A (en) Adaptive filter for video processing applications
US4674125A (en) Real-time hierarchal pyramid signal processing apparatus
KR100273815B1 (en) Video noise reduction system employing plural frequency bands
EP0082489A2 (en) Picture signal processing system including spatio-temporal filter
AU615701B2 (en) High definition video signal processing