JP2583962B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2583962B2
JP2583962B2 JP63113146A JP11314688A JP2583962B2 JP 2583962 B2 JP2583962 B2 JP 2583962B2 JP 63113146 A JP63113146 A JP 63113146A JP 11314688 A JP11314688 A JP 11314688A JP 2583962 B2 JP2583962 B2 JP 2583962B2
Authority
JP
Japan
Prior art keywords
diffusion
antimony
oxide film
temperature
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63113146A
Other languages
Japanese (ja)
Other versions
JPH01283822A (en
Inventor
正男 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63113146A priority Critical patent/JP2583962B2/en
Publication of JPH01283822A publication Critical patent/JPH01283822A/en
Application granted granted Critical
Publication of JP2583962B2 publication Critical patent/JP2583962B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、バイ・ポーラ集積回路コレクタ埋込層等の
アンチモン不純物拡散層を有する半導体装置の製造方法
に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having an antimony impurity diffusion layer such as a collector buried layer for a bipolar integrated circuit.

従来の技術 半導体装置のアンチモン不純物拡散層を形成する方法
として、近年、アンチモン・ガラス溶液を半導体基板表
面に塗布して拡散するいわゆる塗布拡散法が広く行なわ
れるようになってきた。
2. Description of the Related Art As a method of forming an antimony impurity diffusion layer of a semiconductor device, a so-called application / diffusion method of applying and diffusing an antimony / glass solution onto a semiconductor substrate surface has recently been widely used.

以下に、従来のアンチモン塗布拡散法について説明す
る。
Hereinafter, the conventional antimony application / diffusion method will be described.

アンチモン塗布拡散法は、まずアンチモンを含有する
不純物、例えば、三塩化アンチモン(SbCl3)、又はア
ルコキシンアンチモン(Sb(OR))と、二酸化ケイ素
(Sio2)及びアセトン等の有機溶媒を混合したアンチモ
ン・ガラス溶液を、半導体基板主表面にスピンナ等を用
いて塗布し、約350℃以上30分以上、酸化性ガス中でベ
ーキング処理を施す。すると、前記有機溶媒はほとんど
蒸発して、アンチモン化合物、例えば、Sb2O3又は、Sb2
O5を含有したアンチモン・ガラス層に置き換わる。しか
る後、1230℃〜1270℃の高温,酸化性ガス中で熱拡散を
行なうことで、所望のアンチモン拡散層を形成しようと
するものである。
In the antimony coating diffusion method, first, antimony-containing impurities, for example, antimony trichloride (SbCl 3 ) or alkoxyne antimony (Sb (OR) 3 ) are mixed with an organic solvent such as silicon dioxide (Sio 2 ) and acetone. The antimony glass solution is applied to the main surface of the semiconductor substrate using a spinner or the like, and is baked in an oxidizing gas at about 350 ° C. or more for 30 minutes or more. Then, the organic solvent almost evaporates, and an antimony compound, for example, Sb 2 O 3 or Sb 2
O 5 replaces the antimony glass layer containing. Thereafter, a desired antimony diffusion layer is to be formed by performing thermal diffusion in an oxidizing gas at a high temperature of 1230 ° C. to 1270 ° C.

発明が解決しようとする課題 前記の方法により、アンチモン(Sb)の熱拡散を行な
った場合、半導体基板表面に、ローゼットが発生するこ
とがある。このローゼットとは、Sb・Si・Oの化合物
で、突起状をしており、通常の、例えば、HF/H2Oエッチ
ング液では、エッチング不可能で、特別なエッチング液
を必要とする。更に、ローゼット上ではエピタキシャル
成長がうまくゆかず、結晶欠陥を発生させてしまう。し
かも、現在、ローゼットの発生機構はまだ解明されてい
ない。従来の技術では、前記アンチモン・ガラス層の膜
厚を500〜1000Åと、極力薄くすることによりローゼッ
トの発生を抑制していた。ところが、この方法では、熱
拡散温度中で、前記アンチモン化合物、Sb2O3又は、Sb2
O5が、前記ガラス層表面から昇華し始め、数分間で、前
記ガラス層と、半導体基板界面のSb素子濃度が減少して
しまうため、半導体基板に十分拡散してゆかない。しか
も、半導体基板と前記アンチモン化合物を含有したガラ
ス層との界面に、酸化性ガス中のO2が拡散してきて、Sb
が拡散する前に反応律速により急速に酸化膜が成長する
ため、前記酸化膜が障害となり、Sbが前記酸化膜を拡散
して半導体基板に到達するのに時間を要する。このた
め、アンチモン拡散層のシート抵抗(Rs)が下がりにく
く、例えば、Rsを20Ω/□程度に下がるには400〜700分
もの長時間拡散を行なわねばならず、そうするとローゼ
ットが発生するという問題があった。
Problems to be Solved by the Invention When thermal diffusion of antimony (Sb) is performed by the above method, a rosette may be generated on the surface of the semiconductor substrate. And the rosette, a compound of Sb · Si · O, has a protruding, usually, for example, in the HF / H 2 O etching solution, an etching impossible, and requires a special etching solution. Further, epitaxial growth does not work well on the rosette, causing crystal defects. Moreover, the mechanism of rosette generation has not yet been elucidated. In the prior art, the generation of a rosette was suppressed by making the film thickness of the antimony glass layer as thin as 500 to 1000 mm. However, in this method, the antimony compound, Sb 2 O 3 or Sb 2
O 5 is started to sublimate from the glass layer surface, a few minutes, and the glass layer, because the Sb element concentration of the semiconductor substrate interface is reduced, not Yuka sufficiently diffused into the semiconductor substrate. Moreover, at the interface between the semiconductor substrate and the glass layer containing the antimony compound, O 2 in the oxidizing gas diffuses,
Since the oxide film grows rapidly due to the reaction rate before diffusion of the oxide film, the oxide film becomes an obstacle, and it takes time for Sb to diffuse through the oxide film and reach the semiconductor substrate. For this reason, the sheet resistance (Rs) of the antimony diffusion layer is unlikely to decrease. For example, to reduce Rs to about 20Ω / □, it is necessary to perform diffusion for as long as 400 to 700 minutes, which causes a problem of generating a rosette. there were.

本発明は、前記従来の問題点を解決するもので、薄い
アンチモン・ガラス層を用いて、シート抵抗(Rs)を速
やかに下げる方法を提供することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method for quickly reducing the sheet resistance (Rs) using a thin antimony glass layer.

課題を解決するための手段 この目的を達成するために、本発明の半導体装置の製
造方法は、半導体基板の主表面上の絶縁膜の所定領域を
開口した後にアンチモン・ガラス溶液を塗布する第1の
工程と、次に、前記アンチモン・ガラス溶液の塗布層中
の有機溶媒を揮散させてアンチモン・ガラス層を形成す
る第2の工程と、次に、酸化性ガス中で第1の拡散温度
の加熱処理を行い前記アンチモン・ガラス層と前記半導
体基板との界面に酸化膜を10Å/分以下の遅い速度で成
長させつつアンチモン不純物を拡散する第3の工程と、
続けて、前記酸化性ガス中で前記第1の拡散温度より高
い第2の拡散温度の加熱処理する第4の工程とを含むも
のである。
Means for Solving the Problems In order to achieve this object, a method of manufacturing a semiconductor device according to the present invention is directed to a method of applying an antimony glass solution after opening a predetermined region of an insulating film on a main surface of a semiconductor substrate. A second step of evaporating the organic solvent in the coating layer of the antimony glass solution to form an antimony glass layer, and then forming a first diffusion temperature in an oxidizing gas at a first diffusion temperature. A third step of performing a heat treatment to diffuse an antimony impurity while growing an oxide film on the interface between the antimony glass layer and the semiconductor substrate at a slow rate of 10 ° / min or less;
And a fourth step of performing a heat treatment at a second diffusion temperature higher than the first diffusion temperature in the oxidizing gas.

作用 この製造方法によれば、まず、第1,第2の工程でアン
チモン・ガラス層を形成し、第3の工程で酸化性ガス中
の第1の拡散温度による加熱処理を行い10Å/分以下の
遅い速度で酸化膜を成長させつつアンチモン不純物を拡
散するので、酸化膜の成長速度より早い拡散速度で拡散
を進行させ、酸化膜を通した拡散がなされ、その後、第
1の拡散温度より高い第2の拡散温度で拡散を行うと、
それまでに成長した酸化膜の厚さが薄いため、拡散温度
の上昇によって酸化膜の成長速度が速まっても、アンチ
モン不純物は途切れることなく拡散してゆく。そのた
め、薄いアンチモン・ガラス層を使用した場合であって
も、短時間で十分に低いシート抵抗(Rs)を実現するこ
とが可能となる。
According to this manufacturing method, first, an antimony glass layer is formed in the first and second steps, and a heat treatment is performed at the first diffusion temperature in the oxidizing gas in the third step, and the heat treatment is performed at 10 ° / min or less. The antimony impurities are diffused while growing the oxide film at a slow speed, so that the diffusion proceeds at a diffusion speed faster than the growth speed of the oxide film, diffusion through the oxide film is performed, and thereafter, the temperature is higher than the first diffusion temperature. When diffusion is performed at the second diffusion temperature,
Since the thickness of the oxide film grown up to that time is small, even if the growth rate of the oxide film is increased by the increase in the diffusion temperature, the antimony impurities diffuse without interruption. Therefore, even when a thin antimony glass layer is used, a sufficiently low sheet resistance (Rs) can be realized in a short time.

実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図,第2図及び第3図は本発明の一実施例で、そ
れぞれ、半導体装置の断面図、熱拡散の昇降温プロファ
イル例、及び界面酸化膜成長速度を示している。
FIGS. 1, 2, and 3 show one embodiment of the present invention, and show a cross-sectional view of a semiconductor device, an example of a temperature rise / fall profile of thermal diffusion, and an interfacial oxide film growth rate, respectively.

第1図においては、1はP形シリコンから成る半導体
基板、2a,2bは半導体基板1の上に成長させたフィール
ド酸化膜、3はスピン・オン塗布法等により形成した、
約1000Å以下の膜厚を持つアンチモン・ガラス層、4は
ガラス層3からSbが拡散して形成されたN形り拡散層で
ある。
In FIG. 1, 1 is a semiconductor substrate made of P-type silicon, 2a and 2b are field oxide films grown on the semiconductor substrate 1, and 3 is formed by a spin-on coating method or the like.
The antimony glass layer 4 having a thickness of about 1000 ° or less is an N-shaped diffusion layer formed by diffusing Sb from the glass layer 3.

第2図において、5は昇降温プロファイル、6,7は実
効的に拡散が進行する、それぞれ第1,第2の拡散時間、
6T,7Tはそれぞれ第1,第2の拡散温度を示し、酸化性ガ
ス中で拡散が行なわれる。第1の拡散温度6T及び酸化性
ガス流量は前記界面で成長する酸化膜の成長速度が、供
給律速されるように設定されている。
In FIG. 2, 5 is the temperature rise / fall profile, and 6 and 7 are the first and second diffusion times, respectively, in which the diffusion proceeds effectively.
6T and 7T indicate first and second diffusion temperatures, respectively, and diffusion is performed in an oxidizing gas. The first diffusion temperature 6T and the oxidizing gas flow rate are set so that the supply rate is controlled for the growth rate of the oxide film growing at the interface.

第3図において、8,9はそれぞれ前記第1,第2の拡散
温度における、前記酸化膜の成長カーブであって、第1
の拡散を行なっている間、酸化膜は一様に成長し、供給
律速であることを示している。更には、成長速度の平均
がSb拡散速度より遅く、約10Å/分以下である。尚、10
は従来の方法で拡散を行なった場合の前記酸化膜の成長
カーブの例であって、拡散開始直後急峻に立上ってお
り、反応律速であることを示している。
In FIG. 3, reference numerals 8 and 9 denote growth curves of the oxide film at the first and second diffusion temperatures, respectively.
The oxide film grows uniformly during the diffusion of, indicating that the supply is rate-determined. Further, the average of the growth rate is lower than the Sb diffusion rate, and is about 10 ° / min or less. In addition, 10
Is an example of the growth curve of the oxide film when diffusion is performed by a conventional method, and shows a sharp rise immediately after the start of diffusion, indicating that the reaction is rate-determined.

以上のように構成された本実施例の半導体装置の製造
方法について、以下その動作を説明する。
The operation of the method of manufacturing the semiconductor device according to the present embodiment configured as described above will be described below.

まず、第1図の約1000Å以下の膜厚のアンチモン・ガ
ラス層3を形成し、第2図の昇降温プロファイル5を用
い、酸化性ガス中で拡散すると、アンチモン・ガラス層
3と半導体装置1との界面に酸化膜が生成されるが、前
記酸化膜の成長膜厚は、第1の拡散温度6Tにて第3図
中、8のカーブに従って成長するよう決められており、
そのため、拡散開始直後には、前記成長膜厚はほぼ0で
あって、障害とはならない。このため、Sbは、容易に半
導体基板1に拡散してゆく。拡散時間の経過につれて、
前記成長膜厚は、一様に増加してゆくが、約10Å/分以
下の遅い速度であり、Sb拡散速度の方が速いため、Sbは
途切れることなく拡散されてゆく。更に、拡散を加速す
る目的で第2の拡散温度7Tに昇温すると、前記成長膜厚
は9のカーブに従い増速するが、既に、第1の拡散温度
6T下で成長した酸化膜があるために、供給律速され、し
かも前記同様、Sb拡散速度の方が速いように設定されて
いるため、Sbは途切れることなく拡散してゆく。
First, the antimony glass layer 3 having a thickness of about 1000 ° or less in FIG. 1 is formed, and is diffused in an oxidizing gas using the temperature rise / fall profile 5 in FIG. An oxide film is formed at the interface with the oxide film, and the grown film thickness of the oxide film is determined to grow at a first diffusion temperature 6T according to the curve 8 in FIG.
Therefore, immediately after the start of diffusion, the grown film thickness is almost 0, and does not become an obstacle. Therefore, Sb easily diffuses into the semiconductor substrate 1. As the diffusion time elapses,
The thickness of the grown film uniformly increases, but has a slow speed of about 10 ° / min or less. Since the Sb diffusion speed is higher, Sb is diffused without interruption. Further, when the temperature is increased to the second diffusion temperature 7T for the purpose of accelerating the diffusion, the growth film thickness is increased according to the curve of 9, but the first diffusion temperature has already been increased.
Since there is an oxide film grown under 6T, the supply is rate-limited, and the Sb diffusion rate is set to be higher as described above, so that Sb diffuses without interruption.

以上のように、本実施例によれば、アンチモン・ガラ
ス層3と半導体基板1との界面に生成する酸化膜の成長
速度を供給律速し、約10Å/分以下としたことにより、
Sbを効率良く拡散することが出来る。特に本実施例のよ
うに、第1の拡散温度6T、第1の拡散温度により高い第
2の拡散温度7Tを設けた熱拡散の昇降温プロファイルの
構成では、酸化性ガス流量を多くした状態で、前記条件
を満足できるため、シート抵抗(Rs)のバラツキが少な
く、しかも、第2の拡散温度7Tが高温であるため、短時
間でシート抵抗(Rs)を下げることが可能となる。
As described above, according to the present embodiment, the growth rate of the oxide film generated at the interface between the antimony / glass layer 3 and the semiconductor substrate 1 is controlled to be about 10 ° / min by controlling the supply rate.
Sb can be diffused efficiently. In particular, as in the present embodiment, in the configuration of the temperature rise / fall temperature profile of thermal diffusion in which the first diffusion temperature 6T and the second diffusion temperature 7T higher than the first diffusion temperature are provided, the oxidizing gas flow rate is increased. Since the above conditions can be satisfied, the variation in the sheet resistance (Rs) is small, and since the second diffusion temperature 7T is high, the sheet resistance (Rs) can be reduced in a short time.

尚、本発明は、前記実施例にとどまらず、熱拡散の昇
降温プロファィルと酸化性ガス流量の組合せにおいて、
界面で生成する酸化膜が供給律速による成長を行なうこ
と、及び平均的な成長速度がSbの拡散速度より遅いこと
の二つの条件を満たすものは、全て包含する。
In addition, the present invention is not limited to the above embodiment, the combination of the temperature rise and fall profile of thermal diffusion and the oxidizing gas flow rate,
An oxide film that satisfies two conditions, that is, an oxide film formed at the interface grows under supply-controlled rate, and that an average growth rate is lower than the diffusion rate of Sb, is included.

発明の効果 本発明は、アンチモン・ガラス層を形成した後、第3
の工程で酸化性ガス中の第1の拡散温度による加熱処理
を行い10Å/分以下の遅い速度で酸化膜を成長させつつ
アンチモン不純物を拡散するので、酸化膜の成長速度よ
り速い拡散速度での拡散を進行させて、酸化膜を通した
拡散がなされ、その後、より高い第2の拡散温度で拡散
を行っても、それまでに成長した酸化膜の厚さが薄いた
め、酸化膜の成長速度が速まっても、アンチモン不純物
が途切れることなく速やかに拡散され、ローゼットの少
ない半導体装置の製造方法を実現し得るものである。
Effect of the Invention The present invention provides a third method after forming an antimony glass layer.
In the step, heat treatment is performed at the first diffusion temperature in the oxidizing gas to diffuse the antimony impurities while growing the oxide film at a low rate of 10 ° / min or less. Even if the diffusion proceeds and diffusion is performed through the oxide film, and then diffusion is performed at a higher second diffusion temperature, the oxide film grown so far has a small thickness. However, even if the speed increases, the antimony impurity is rapidly diffused without interruption, and a method for manufacturing a semiconductor device with a small amount of rosette can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例における半導体装置の断面
図、第2図は本発明の一実施例における熱拡散の昇降温
プロファイルを示す図、第3図は同実施例における界面
酸化膜成長速度を示す図である。 1……P形シリコン半導体基板、2a,2b……フィールド
酸化膜、3……アンチモン・ガラス層、4……N形拡散
層、5……昇降温プロファイル、6,7……第1,第2の拡
散時間、6T,7T……第1,第2の拡散温度、8,9……第1,第
2の拡散温度における成長カーブ、10……従来の方法で
拡散を行なった場合の成長カーブ例。
FIG. 1 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention, FIG. 2 is a diagram showing a temperature rise / fall profile of thermal diffusion according to one embodiment of the present invention, and FIG. It is a figure showing a speed. 1 ... P-type silicon semiconductor substrate, 2a, 2b ... field oxide film, 3 ... antimony glass layer, 4 ... N-type diffusion layer, 5 ... temperature rise / fall profile, 6,7 ... first, first Diffusion time 2, 6T, 7T: first and second diffusion temperatures, 8, 9: growth curves at first and second diffusion temperatures, 10: growth when diffusion is performed by a conventional method Curve example.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板の主表面上の絶縁膜の所定領域
を開口した後にアンチモン・ガラス溶液を塗布する第1
の工程と、 次に、前記アンチモン・ガラス溶液の塗布層中の有機溶
媒を揮散させてアンチモン・ガラス層を形成する第2の
工程と、 次に、酸化性ガス中で第1の拡散温度の加熱処理を行い
前記アンチモン・ガラス層と前記半導体基板との界面に
酸化膜を10Å/分以下の遅い速度で成長させつつアンチ
モン不純物を拡散する第3の工程と、 続けて、前記酸化性ガス中で前記第1の拡散温度より高
い第2の拡散温度の加熱処理する第4の工程とを含む半
導体装置の製造方法。
A first method of applying an antimony glass solution after opening a predetermined region of an insulating film on a main surface of a semiconductor substrate.
Next, a second step of forming an antimony glass layer by volatilizing the organic solvent in the coating layer of the antimony glass solution, and then forming a first diffusion temperature in an oxidizing gas. A third step of performing a heat treatment to diffuse an antimony impurity while growing an oxide film on the interface between the antimony glass layer and the semiconductor substrate at a slow rate of 10 ° / min or less; And performing a heat treatment at a second diffusion temperature higher than the first diffusion temperature.
JP63113146A 1988-05-10 1988-05-10 Method for manufacturing semiconductor device Expired - Lifetime JP2583962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63113146A JP2583962B2 (en) 1988-05-10 1988-05-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63113146A JP2583962B2 (en) 1988-05-10 1988-05-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01283822A JPH01283822A (en) 1989-11-15
JP2583962B2 true JP2583962B2 (en) 1997-02-19

Family

ID=14604735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63113146A Expired - Lifetime JP2583962B2 (en) 1988-05-10 1988-05-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2583962B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7051633B2 (en) * 2018-07-30 2022-04-11 グローバルウェーハズ・ジャパン株式会社 Manufacturing method of silicon wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270756A (en) * 1975-12-10 1977-06-13 Oki Electric Ind Co Ltd Impurity diffusion method
JPS58117A (en) * 1981-06-25 1983-01-05 Fujitsu Ltd Manufacture of semiconductor device
JPS6092611A (en) * 1983-10-26 1985-05-24 Rohm Co Ltd Diffusing method of impurity of semiconductor element

Also Published As

Publication number Publication date
JPH01283822A (en) 1989-11-15

Similar Documents

Publication Publication Date Title
US4290830A (en) Method of selectively diffusing aluminium into a silicon semiconductor substrate
US4274892A (en) Dopant diffusion method of making semiconductor products
US4351677A (en) Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate
US4514440A (en) Spin-on dopant method
JP2583962B2 (en) Method for manufacturing semiconductor device
JPS6133253B2 (en)
US4219373A (en) Method of fabricating a semiconductor device
JPS6234152B2 (en)
JP2578880B2 (en) Method for manufacturing semiconductor device
JPS5812732B2 (en) Manufacturing method for semiconductor devices
US3771028A (en) High gain, low saturation transistor
JP2519207B2 (en) Method for manufacturing semiconductor device
JPH0834193B2 (en) Method for manufacturing semiconductor device
JP3039646B1 (en) Method for manufacturing semiconductor device
JPH01283821A (en) Manufacture of semiconductor device
JP3639423B2 (en) Method for forming semiconductor thermal diffusion layer
JPH049371B2 (en)
JPS61166074A (en) Insulated gate type transistor and manufacture thereof
JP3173712B2 (en) Method for manufacturing semiconductor device
JPH01147869A (en) Manufacture of semiconductor device
JPH04137619A (en) Manufacture of semiconductor device
JPS5856462A (en) Manufacture of semiconductor device
JPS5916346A (en) Manufacture of semiconductor device
JPH0669036B2 (en) Method for manufacturing semiconductor device
JPH06105695B2 (en) Method for manufacturing semiconductor device