JP2579651Y2 - Signal switching circuit - Google Patents
Signal switching circuitInfo
- Publication number
- JP2579651Y2 JP2579651Y2 JP1991056992U JP5699291U JP2579651Y2 JP 2579651 Y2 JP2579651 Y2 JP 2579651Y2 JP 1991056992 U JP1991056992 U JP 1991056992U JP 5699291 U JP5699291 U JP 5699291U JP 2579651 Y2 JP2579651 Y2 JP 2579651Y2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- resistor
- control signal
- signal
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】[Detailed description of the invention]
【0001】[0001]
【産業上の利用分野】本考案は信号切り換え回路に係
り、特に入力高周波信号を切り換えて選択出力する信号
切り換え回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal switching circuit, and more particularly to a signal switching circuit for switching an input high-frequency signal and selectively outputting the signal.
【0002】[0002]
【従来の技術】図2は従来の高周波信号の信号切り換え
回路の一例を適用した選局回路の一部の回路図である。
同図において、10は従来の信号切り換え回路を示して
おり、トランジスタQ1 により増幅された入力高周波信
号である中間周波信号aを、制御信号入力端子5,11
に入力される2値制御信号に応じて出力端子3,4のい
ずれか一方に出力する。2. Description of the Related Art FIG. 2 is a circuit diagram of a part of a channel selection circuit to which an example of a conventional signal switching circuit for high frequency signals is applied.
In the figure, 10 shows a conventional signal switching circuit, an intermediate frequency signal a is input high frequency signal amplified by the transistor Q 1, the control signal input terminal 5 and 11
Is output to one of the output terminals 3 and 4 according to the binary control signal input to.
【0003】中間周波信号aは、例えば衛星よりの12
GHz帯の電波をアンテナにより受信して950〜18
00MHz帯の高周波信号に変換して増幅した後、所望
のチャンネルデータにより発振周波数を制御される局部
発振周波数と混合され402.78MHzに周波数変換
された中間周波信号である。The intermediate frequency signal a is, for example, 12
950-18 in the GHz band
This intermediate frequency signal is converted to a high frequency signal of the 00 MHz band, amplified, mixed with a local oscillation frequency whose oscillation frequency is controlled by desired channel data, and frequency-converted to 402.78 MHz.
【0004】この中間周波信号aは、日本の放送衛星の
場合、その帯域幅は27MHzとされている。しかし、
民間の通信衛星の場合には周知の如く衛星により帯域幅
が異なる場合がある。例えば、「JC−SAT」の場合
は放送衛星と同様に27MHzであるが、「スーパーバ
ード」の場合には36MHzの帯域幅とされている。This intermediate frequency signal a has a bandwidth of 27 MHz in the case of a Japanese broadcasting satellite. But,
As is well known, the bandwidth of a commercial communication satellite may differ depending on the satellite. For example, in the case of "JC-SAT", the bandwidth is 27 MHz as in the case of the broadcast satellite, whereas in the case of "super bird", the bandwidth is 36 MHz.
【0005】したがって、信号切り換え回路10の出力
端子3,4夫々に、受信する通信衛星の中間周波信号a
の帯域幅に応じて通過帯域幅の異なる表面弾性波フィル
タ6,7を接続し所定の帯域制限をし、ノイズを防止し
ていた。以下、図2の回路について簡単に説明する。Therefore, the intermediate frequency signal a of the communication satellite to be received is supplied to the output terminals 3 and 4 of the signal switching circuit 10, respectively.
The surface acoustic wave filters 6 and 7 having different passbands in accordance with the bandwidths are connected to limit a predetermined band to prevent noise. Hereinafter, the circuit of FIG. 2 will be briefly described.
【0006】トランジスタQ1 のべースには入力端子2
よりコンデンサC5 を介して入力高周波信号である中間
周波信号aが入力され、この中間周波信号aを増幅して
コレクタに出力する。トランジスタQ1 のコレクタは抵
抗R4 を介して電源電圧VCC2 (+12V)に接続され
ている。[0006] The transistor Q 1 is in total over the scan input terminal 2
More intermediate frequency signal a is input RF signal through a capacitor C 5, and outputs the collector amplifies the intermediate frequency signal a. The collector of the transistor Q 1 is connected to the power supply voltage V CC2 via the resistor R 4 (+ 12V).
【0007】一方、ダイオードD1 ,D5 は共通接続さ
れたカソードを抵抗R3 を介して接地されており、トラ
ンジスタQ1 の出力中間周波信号aはコンデンサC6 を
介してダイオードD1 ,D5 の共通接続点に供給されて
いる。On the other hand, the diodes D 1 and D 5 have their commonly connected cathodes grounded via a resistor R 3, and the output intermediate frequency signal a of the transistor Q 1 is passed through a capacitor C 6 to the diodes D 1 and D 5. It is supplied to 5 common connection points.
【0008】ダイオードD1 ,D5 夫々のアノードは、
抵抗R1 ,R2 を介して制御信号入力端子5,11に接
続されている。制御信号入力端子5,11には、受信す
る通信衛星に応じて+12Vをハイレベル、0Vをロー
レベルとする2値制御信号VC1及びVC2が供給される。The anodes of the diodes D 1 and D 5 are:
They are connected to control signal input terminals 5 and 11 via resistors R 1 and R 2 . The control signal input terminals 5 and 11 are supplied with binary control signals V C1 and V C2 that set + 12V to a high level and 0V to a low level according to the communication satellite to be received.
【0009】VC1がハイレベルでVC2がローレベルの時
は、ダイオードD1 はオンしダイオードD5 はオフする
ため、中間周波信号aはコンデンサC1 を介して出力端
子3に出力される。When V C1 is high and V C2 is low, the diode D 1 is turned on and the diode D 5 is turned off, so that the intermediate frequency signal a is output to the output terminal 3 via the capacitor C 1. .
【0010】またこの時、VC1がハイレベルとなるため
表面弾性波フィルタ6の出力と出力端子8との間に配設
したダイオードD3 はオンし、表面弾性波フィルタ7の
出力と出力端子8との間に配設したトランジスタQ4 は
オフする。よって、中間周波信号aは表面弾性波フィル
タ6を通過して帯域制限され、ダイオードD3 を介して
出力端子8に出力される。At this time, since V C1 becomes high level, the diode D 3 disposed between the output of the surface acoustic wave filter 6 and the output terminal 8 turns on, and the output of the surface acoustic wave filter 7 and the output terminal transistor Q 4 which is arranged between the 8 are turned off. Therefore, the intermediate-frequency signal a is bandwidth limited to pass through the surface acoustic wave filter 6, is output to the output terminal 8 via the diode D 3.
【0011】VC2がハイレベルでVC1がローレベルの時
は、ダイオードD5 はオンしダイオードD1 はオフする
ため、中間周波信号aはコンデンサC2 を介して出力端
子4に出力される。またこの時、VC1がローレベルとな
るためダイオードD3 はオフし、トランジスタQ4 は動
作して表面弾性波フィルタ7を通過して帯域制限された
中間周波信号aを増幅して利得を調整し出力端子8に出
力する。[0011] When V C1 is at a low level V C2 is at high level, the diode D 5 is turned on to diode D 1 is turned off, an intermediate frequency signal a is outputted to the output terminal 4 via a capacitor C 2 . At this time, since V C1 becomes low level, the diode D 3 is turned off and the transistor Q 4 operates to amplify the band-limited intermediate frequency signal a passing through the surface acoustic wave filter 7 to adjust the gain. And outputs it to the output terminal 8.
【0012】所定の帯域制限をされて出力端子8に出力
された中間周波信号aは、増幅された後FM復調されて
所望の信号が取り出される。The intermediate frequency signal a which has been subjected to a predetermined band limitation and output to the output terminal 8 is amplified and then FM-demodulated to extract a desired signal.
【0013】[0013]
【考案が解決しようとする課題】しかしながら従来の信
号切り換え回路では、信号を切り換えるために抵抗R1
R3 、R5 とダイオードD1 ,D5 の部品を必要とし、
抵抗R3 による消費電力も無視できなかった。また、制
御信号としてVC1とVC2の2種類が必要であった。However, in a conventional signal switching circuit, a resistor R 1 is used to switch a signal.
It requires components of R 3 and R 5 and diodes D 1 and D 5 ,
Power consumption by the resistor R 3 also can not be ignored. Also, two types of control signals, V C1 and V C2 , were required.
【0014】上記の点に鑑み本考案では、部品点数と消
費電力を低減出来、1種類の制御信号で信号の切り換え
が可能な信号切り換え回路を提供することを目的とす
る。In view of the above, it is an object of the present invention to provide a signal switching circuit that can reduce the number of components and power consumption and can switch signals with one type of control signal.
【0015】[0015]
【課題を解決するための手段】上記の問題点を解決する
ために本考案では、一端を電源電圧に接続されたコイル
と、 入力高周波信号を増幅して前記コイルの他端に供給
する増幅回路と、 前記コイルと前記増幅回路との接続点
にカソードが接続された第1のダイオードと、 前記コイ
ルと前記増幅回路との接続点にアノードが接続された第
2のダイオードと、 一端に2値制御信号が入力され、他
端に前記第1のダイオードのアノードが接続された第1
の抵抗と、 一端に前記2値制御信号が入力され、他端に
前記第2のダイオードのカソードが接続された第2の抵
抗とを具備し、 前記2値制御信号が第1のレベルのと
き、前記第1のダイオードと前記第1の抵抗との接続
点、及び、前記第2のダイオードと前記第2の抵抗との
接続点の電位が、前記電源電圧より前記第1のダイオー
ドの順方向オン電圧以上、大きくなり、前記第1のダイ
オードをオン、前記第2のダイオードをオフし、前記2
値制御信号が第2のレベルのとき、前記第1のダイオー
ドと前記第1の抵抗との接続点、及び、前記第2のダイ
オードと前記第2の抵抗との接続点の電位が前記電源電
圧より前記第2のダイオードの順方向オン電圧以上、小
さくなり、前記第1のダイオードをオフ、前記第2のダ
イオードをオンし、前記入力高周波信号を前記第1のダ
イオードと前記第1の抵抗との接続点又は前記第2のダ
イオードと前記第2の抵抗との接続点のいずれかに選択
出力するよう、前記2値制御信号及び前記電源電圧を設
定してなる。In order to solve the above-mentioned problems, the present invention provides a coil having one end connected to a power supply voltage.
And amplify the input high frequency signal and supply it to the other end of the coil
Connection point of the amplifier circuit, and the coil and the amplifier circuit
A first diode having a cathode connected to the carp
The anode is connected to the connection point between the
Two diodes and a binary control signal at one end
A first end connected to the anode of the first diode;
And the binary control signal is input to one end and the other end is
A second resistor to which the cathode of the second diode is connected
And wherein the binary control signal is at a first level.
Connection between the first diode and the first resistor
A point between the second diode and the second resistor.
The potential of the connection point is higher than the power supply voltage by the first diode.
Larger than the forward on-state voltage of the
Turn on the diode, turn off the second diode,
When the value control signal is at the second level, the first diode
A connection point between the diode and the first resistor, and the second die
The potential at the connection point between the diode and the second resistor is equal to the power supply voltage.
Voltage which is equal to or higher than the forward ON voltage of the second diode.
The first diode is turned off, and the second diode is turned off.
Turn on the diode, and apply the input high frequency signal to the first
A connection point between an electrode and the first resistor or the second
Select one of the connection points between the diode and the second resistor
Output the binary control signal and the power supply voltage.
Be determined .
【0016】[0016]
【作用】上記構成の本考案によれば、電源電圧によりカ
ソードをバイアスされた第1のダイオードと電源電圧に
よりアノードをバイアスされた第2のダイオードのいず
れか一方が2値制御信号によってオンし、トランジスタ
により増幅された入力高周波信号は第1及び第2の抵抗
いずれかの他端に選択出力されるよう作用する。According to the present invention, one of the first diode whose cathode is biased by the power supply voltage and the second diode whose anode is biased by the power supply voltage is turned on by the binary control signal. The input high-frequency signal amplified by the transistor acts so as to be selectively output to the other end of one of the first and second resistors.
【0017】[0017]
【実施例】図1は本考案の一実施例を適用した選局回路
の一部の回路図である。同図中、図2と同一構成部分に
は同一符号を付してある。同図において、1は本考案の
一実施例の信号切り換え回路を示しており、トランジス
タQ1 により増幅された入力高周波信号である中間周波
信号aを、制御信号入力端子5に入力される2値制御信
号に応じて出力端子3,4のいずれか一方に出力する。1 is a circuit diagram of a part of a tuning circuit to which an embodiment of the present invention is applied. 2, the same components as those in FIG. 2 are denoted by the same reference numerals. In FIG. 1, reference numeral 1 denotes a signal switching circuit according to an embodiment of the present invention, which converts an intermediate frequency signal a, which is an input high frequency signal amplified by a transistor Q 1 , into a binary signal input to a control signal input terminal 5. The signal is output to one of the output terminals 3 and 4 according to the control signal.
【0018】トランジスタQ1 のべースには入力端子2
よりコンデンサC5 を介して入力高周波信号である中間
周波信号aが入力され、この中間周波信号aを増幅して
コレクタに出力する。トランジスタQ1 のコレクタはコ
イルL1 を介して電源電圧VCC1 (+5V)に接続され
ている。トランジスタQ1 のコレクタ負荷は、+5Vの
電源電圧VCC1 に対して動作点を合わせるためにコイル
負荷とされている。[0018] The transistor Q 1 is in total over the scan input terminal 2
More intermediate frequency signal a is input RF signal through a capacitor C 5, and outputs the collector amplifies the intermediate frequency signal a. The collector of the transistor Q 1 is connected to the power supply voltage V CC1 via the coil L 1 (+ 5V). Collector load of the transistor Q 1 is a coil load in order to match the operating point with respect to the power supply voltage V CC1 of + 5V.
【0019】一方、第1のダイオードであるダイオード
D1 のカソードと第2のダイオードであるダイオードD
2 のアノードとは共通接続されてトランジスタQ1 のコ
レクタに直結されている。On the other hand, the cathode of the diode D1 as the first diode and the diode D1 as the second diode
The second anode is connected directly connected in common to the collector of the transistor Q 1.
【0020】ダイオードD1 のアノードは第1の抵抗で
ある抵抗R1 を介して、また、ダイオードD2 のカソー
ドは第2の抵抗である抵抗R2 を介して、夫々制御信号
入力端子5に接続されている。制御信号入力端子5に
は、受信する通信衛星の帯域幅に応じて状態を変化する
2値制御信号VC1が供給される。2値制御信号VC1は、
+12Vをハイレベル、0Vをローレベルとされてい
る。The anode of the diode D 1 is connected to a control signal input terminal 5 via a resistor R 1 which is a first resistor, and the cathode of the diode D 2 is connected to a control signal input terminal 5 via a resistor R 2 which is a second resistor. It is connected. The control signal input terminal 5 is supplied with a binary control signal V C1 whose state changes according to the bandwidth of the receiving communication satellite. The binary control signal V C1 is
+ 12V is at a high level, and 0V is at a low level.
【0021】したがって、2値制御信号VC1がハイレベ
ル(+12V)となると、ダイオードD1 はアノードを
抵抗R1 を介して+12VのVC1に接続され、カソード
をコイルL1 を介して+5Vの電源電圧VCC1 に接続さ
れて順バイアスされるためオンする。Therefore, when the binary control signal V C1 becomes high level (+12 V), the diode D 1 has its anode connected to +12 V V C1 through the resistor R 1 and its cathode connected to +5 V V through the coil L 1 . It is turned on because it is connected to the power supply voltage V CC1 and is forward biased.
【0022】一方この時、ダイオードD2 はカソードを
抵抗R2 を介して+12VのVC1に接続され、アノード
をコイルL1 を介して+5Vの電源電圧VCC1 に接続さ
れて逆バイアスされるためオフする。よって、トランジ
スタQ1 により増幅された中間周波信号aは、ダイオー
ドD1 及びコンデンサC1 を介して出力端子3に出力さ
れ、表面弾性波フィルタ6に供給される。On the other hand, at this time, the diode D 2 has its cathode connected to +12 V V C1 via the resistor R 2 and its anode connected to the +5 V power supply voltage V CC1 via the coil L 1 and is reverse biased. Turn off. Therefore, the intermediate frequency signal a amplified by the transistor Q 1 is output to the output terminal 3 via the diode D 1 and the capacitor C 1 and is supplied to the surface acoustic wave filter 6.
【0023】またこの時、VC1がハイレベルであるので
ダイオードD3 はオンし、トランジスタQ4 はオフす
る。よって、中間周波信号aは表面弾性波フィルタ6を
通過して所定の帯域制限をされた後、ダイオードD3 を
介して出力端子8に出力される。At this time, since V C1 is at the high level, the diode D 3 is turned on and the transistor Q 4 is turned off. Therefore, the intermediate-frequency signal a after being a predetermined band restriction through the surface acoustic wave filter 6, is output to the output terminal 8 via the diode D 3.
【0024】また、2値制御信号VC1がローレベル(0
V)となると、ダイオードD1 はアノードを抵抗R1 を
介して接地され、カソードをコイルL1 を介して+5V
の電源電圧VCC1 に接続されて逆バイアスされるためオ
フする。When the binary control signal V C1 is at a low level (0
V), the diode D 1 has an anode grounded via a resistor R 1 and a cathode connected to +5 V via a coil L 1.
Off to be connected to the power supply voltage V CC1 in reverse bias.
【0025】更に、ダイオードD2 はカソードを抵抗R
2 を介して接地され、アノードをコイルL1 を介して+
5Vの電源電圧VCC1 に接続されて順バイアスされるた
めオンする。よって、トランジスタQ1 により増幅され
た中間周波信号aは、ダイオードD2 及びコンデンサC
2 を介して出力端子4に出力され、表面弾性波フィルタ
7に供給される。Further, the diode D 2 has a cathode connected to a resistor R
Via 2 is grounded, the anode through the coil L 1 +
It is turned on because it is connected to the power supply voltage V CC1 of 5 V and is forward biased. Therefore, the intermediate-frequency signal a amplified by the transistor Q 1 is, the diode D 2 and the capacitor C
The signal is output to the output terminal 4 via 2 and supplied to the surface acoustic wave filter 7.
【0026】一方、VC1がローレベルの時は、ダイオー
ドD3 はオフし、トランジスタQ4は動作して表面弾性
波フィルタ7を通過して帯域制限された中間周波信号a
を増幅して利得を調整し出力端子8に出力する。On the other hand, when V C1 is at a low level, the diode D 3 is turned off and the transistor Q 4 operates to pass the band-limited intermediate frequency signal a through the surface acoustic wave filter 7.
Is amplified to adjust the gain and output to the output terminal 8.
【0027】このように上記実施例によれば、従来の信
号切り換え回路よりも少ない部品点数の回路によって、
入力高周波信号である中間周波信号aを増幅し、2値制
御信号により通過帯域幅の異なる2種類の表面弾性波フ
ィルタのいずれかに出力してその帯域幅に応じた帯域制
限を施し、利得を調整して出力端子に出力することが出
来る。As described above, according to the above embodiment, a circuit having a smaller number of components than a conventional signal switching circuit can be used.
The intermediate frequency signal a, which is an input high-frequency signal, is amplified, output to one of two types of surface acoustic wave filters having different pass bandwidths by a binary control signal, and subjected to band limitation according to the bandwidth, thereby increasing the gain. It can be adjusted and output to the output terminal.
【0028】[0028]
【考案の効果】上述の如く本考案によれば、従来よりも
少ない部品点数の回路により1種類の2値制御信号を用
いて入力高周波信号を切り換えて選択出力することが可
能であり、また抵抗が削減されるために、従来の回路に
比べて消費電力を低減出来る特長がある。As described above, according to the present invention, it is possible to select and output an input high-frequency signal by using a single type of binary control signal by using a circuit having a smaller number of components than in the prior art. Therefore, there is an advantage that power consumption can be reduced as compared with the conventional circuit.
【図1】本考案の一実施例を適用した選局回路の一部の
回路図である。FIG. 1 is a circuit diagram of a part of a tuning circuit to which an embodiment of the present invention is applied.
【図2】従来の高周波信号の信号切り換え回路の一例を
適用した選局回路の一部の回路図である。FIG. 2 is a circuit diagram of a part of a channel selection circuit to which an example of a conventional signal switching circuit for a high-frequency signal is applied.
1,10 信号切り換え回路 Q1 トランジスタ L1 コイル R1 抵抗(第1の抵抗) R2 抵抗(第2の抵抗) D1 ダイオード(第1のダイオード) D2 ダイオード(第2のダイオード) VC1 2値制御信号 VCC1 電源電圧1,10 signal switching circuit Q 1 transistor L 1 coil R 1 resistor (first resistor) R 2 resistor (second resistor) D 1 diode (first diode) D 2 diodes (second diode) V C1 Binary control signal V CC1 power supply voltage
Claims (1)
増幅回路と、 前記コイルと前記増幅回路との接続点にカソードが接続
された第1のダイオードと、 前記コイルと前記増幅回路との接続点にアノードが接続
された第2のダイオードと、 一端に2値制御信号が入力され、他端に前記第1のダイ
オードのアノードが接続された第1の抵抗と、 一端に前記2値制御信号が入力され、他端に前記第2の
ダイオードのカソードが接続された第2の抵抗とを具備
し、 前記2値制御信号が第1のレベルのとき、前記第1のダ
イオードと前記第1の抵抗との接続点、及び、前記第2
のダイオードと前記第2の抵抗との接続点の電位が、前
記電源電圧より前記第1のダイオードの順方向オン電圧
以上、大きくなり、前記第1のダイオードをオン、前記
第2のダイオードをオフし、前記2値制御信号が第2の
レベルのとき、前記第1のダイオードと前記第1の抵抗
との接続点、及び、前記第2のダイオードと前記第2の
抵抗との接続点の電位が前記電源電圧より前記第2のダ
イオードの順方向オン電圧以上、小さくなり、前記第1
のダイオードをオフ、前記第2のダイオードをオンし、
前記入力高周波信号を前記第1のダイオードと前記第1
の抵抗との接続点又は前記第2のダイオードと前記第2
の抵抗との接続点のいずれかに選択出力するよう、前記
2値制御信号及び前記電源電圧を設定してなる 信号切り
換え回路。1. A coil having one end connected to a power supply voltage and an input high-frequency signal amplified and supplied to the other end of the coil.
A cathode is connected to an amplifier circuit and a connection point between the coil and the amplifier circuit.
Anode is connected to the connected first diode and a connection point between the coil and the amplifier circuit.
A second control signal is input to one end and the first diode is connected to the other end.
A first resistor to which an anode of an anode is connected; the binary control signal input to one end;
A second resistor connected to the cathode of the diode.
When the binary control signal is at the first level, the first
A connection point between an electrode and the first resistor;
The potential at the connection point between the diode and the second resistor is
A forward ON voltage of the first diode from the power supply voltage;
As described above, when the first diode is turned on,
Turning off the second diode, and the binary control signal
At the level, the first diode and the first resistor
And the second diode and the second
The potential at the connection point with the resistor is higher than the power supply voltage by the second
It becomes smaller than the forward ON voltage of the
Turning off the second diode, turning on the second diode,
The input high-frequency signal is supplied to the first diode and the first
Or the second diode and the second node.
Selective output to one of the connection points with the resistor
A signal switching circuit configured to set a binary control signal and the power supply voltage .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991056992U JP2579651Y2 (en) | 1991-07-22 | 1991-07-22 | Signal switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991056992U JP2579651Y2 (en) | 1991-07-22 | 1991-07-22 | Signal switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0511572U JPH0511572U (en) | 1993-02-12 |
JP2579651Y2 true JP2579651Y2 (en) | 1998-08-27 |
Family
ID=13042992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991056992U Expired - Lifetime JP2579651Y2 (en) | 1991-07-22 | 1991-07-22 | Signal switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2579651Y2 (en) |
-
1991
- 1991-07-22 JP JP1991056992U patent/JP2579651Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0511572U (en) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6795128B2 (en) | Television tuner capable of receiving FM broadcast | |
JPH04230114A (en) | Circuit device for switching range of tuner | |
US6903783B2 (en) | Tuner for receiving television signal in VHF band and UHF band | |
EP0473120B1 (en) | Double super-heterodyne tuner | |
JP2579651Y2 (en) | Signal switching circuit | |
JP3898447B2 (en) | Combination tuner | |
JPS6043696B2 (en) | VHF tuner interstage tuning coupling circuit | |
US5214399A (en) | Circuit configuration for range changing in tuners | |
JP2578854B2 (en) | Receiver circuit | |
JP3713412B2 (en) | Intermediate frequency circuit of television tuner | |
US7414675B2 (en) | Television tuner being capable of receiving FM broadcast signal | |
KR900002659Y1 (en) | Television tuner | |
JP3745949B2 (en) | Television tuner | |
JP3163964B2 (en) | High frequency signal receiver | |
JPS6123872Y2 (en) | ||
JPS6219007Y2 (en) | ||
JPS6121885Y2 (en) | ||
JPH0132433Y2 (en) | ||
JPH07307622A (en) | Power source circuit for low-noise amplifier | |
JP2679999B2 (en) | AGC circuit | |
KR100423406B1 (en) | Switching circuit for rf amplification in television tuner | |
JPH0510419Y2 (en) | ||
JPH0510843B2 (en) | ||
JPS646601Y2 (en) | ||
JPS645395Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20081129 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20091129 |
|
LAPS | Cancellation because of no payment of annual fees |