JP2577531Y2 - Memory backup device - Google Patents

Memory backup device

Info

Publication number
JP2577531Y2
JP2577531Y2 JP1987183279U JP18327987U JP2577531Y2 JP 2577531 Y2 JP2577531 Y2 JP 2577531Y2 JP 1987183279 U JP1987183279 U JP 1987183279U JP 18327987 U JP18327987 U JP 18327987U JP 2577531 Y2 JP2577531 Y2 JP 2577531Y2
Authority
JP
Japan
Prior art keywords
data
memory
battery
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987183279U
Other languages
Japanese (ja)
Other versions
JPH0187452U (en
Inventor
克己 室井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1987183279U priority Critical patent/JP2577531Y2/en
Publication of JPH0187452U publication Critical patent/JPH0187452U/ja
Application granted granted Critical
Publication of JP2577531Y2 publication Critical patent/JP2577531Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Calculators And Similar Devices (AREA)
  • Electric Clocks (AREA)
  • Power Sources (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は電池交換時に機器内のメモリ部の内容を保護
するメモリバックアップ装置に関する。 〔従来技術〕 従来のメモリバックアップ装置の一例を第12図に示
す。同図において、CPU等を含む主回路1と、この主回
路1の指示に基づきデータの読み出しおよび書き込み等
が行われるRAM2とは、通常時は、例えば1.5Vの電池3か
ら供給される電圧によって駆動されている。一方、RAM2
にはバックアップ用コンデンサ4が並列接続されると共
に、このコンデンサ4と電池3間には逆流防止用のダイ
オード5が接続されている。コンデンサ4は、通常時は
電池3によって充電されたままであるが、電池3の交換
時にはRAM2に対して放電電圧を供給することにより、RA
M2の内容が消去されるのを一定時間だけ防止できるよう
になっている。 〔従来技術の問題点〕 上記従来のバックアップ装置においては、バックアッ
プすべきデータは全てRAM2に記憶させておき必要に応じ
てRAM2をアクセスしてデータのリード・ライトを行うこ
とになる。然して、保護すべきデータの数が多く、RAM2
のメモリ容量が多い場合、通常使用状態におけるRAM2の
アクセスの際には多数のアドレスの中から所望のアドレ
スを指定してリード・ライトを行わせる為に時間がかか
るばかりか、回路も複雑となり、また、消費電力も増え
るという欠点があった。 従って、上記RAM2とは別に主回路1中にもメモリを設
けておき、通常頻繁に使用されるデータはこのメモリに
記憶させてリード・ライトを行わせることが考えられる
が、この場合には、主回路1中のメモリは、電池交換時
にはバックアップされないのでデータが消えてしまうと
いう欠点があった。 [考案の目的] 本考案は、上記事情に鑑みてなされたもので、電池交
換時にバックアップされるメモリと、バックアップされ
ないメモリとを備え、バックアップされるメモリのデー
タとバックアップされないメモリのデータに対して所定
の機能を実行する装置において、電池交換作業をしてバ
ックアップされないメモリのデータが消えてしまって
も、電池交換後に所定の機能を実行できるメモリバック
アップ装置を提供することを目的とする。 [考案の要点] 本考案は、上記目的を達成するために、電池電源が外
されたときに補助電源手段からバックアップ電圧が供給
される第1のメモリと、この第1のメモリに記憶されて
いるデータに関連するデータと関連しないデータとが記
憶され電池電源が外されたときに電圧の供給が遮断され
る第2のメモリとを備えた装置において、電池電源が交
換出来る状態にするために所定の部材が所定の位置から
移動されたこと、及び電池交換後に所定の部材を所定の
位置に戻したことを検出する検出手段を設け、この検出
手段により所定の部材が所定の位置から移動されたこと
が検出されたときに、第2のメモリに記憶されている第
1のメモリのデータに関連するデータのみを第1のメモ
リに転送し、電池電源の交換後に第1のメモリに転送さ
れた第2のメモリのデータを第2のメモリに戻すように
した点を要点とする。 [実施例] 以下、本考案の実施例について、図面を参照しながら
説明する。 第1図は、本考案の一実施例を適用したデータバンク
機能付き電子腕時計の全体回路図である。まず、第1図
を用いて、本実施例の構成および動作を概略的に説明す
る。 第1図においては、電源部として、交換可能な3Vの電
池(例えばリチウム電池)11、この電池電圧を半分に降
圧する降圧回路(例えばボルデジハーバー)12、この降
圧電圧を受けそれ以下の一定電圧(ここでは−1.25Vと
する)を出力する定電圧回路13、及び電池電圧の低下を
検出する電圧検出回路14等を備えている。電池11のプラ
ス側は接地されており、このグランドレベルV0(=0)
とし、これに対するマイナス側の電圧レベル(すなわち
電池電圧)をV2(=−3V)とする。また、定電圧回路13
の一定の出力電圧レベルをV1(=−1.2V)とする。 上記の電圧V1によって、主回路部15が駆動される。こ
の主回路部15は、ROMおよび小容量のRAM等を内部に含む
時計回路であり、時刻を計数して表示する時計機能の
他、アラーム機能やステップウォッチ機能を備え、更に
は、後述するメモリ部16に格納された各種データ(例え
ば電話番号データ等)を読み出して表示させる機能等を
も備えている。主回路部15には小容量のコンデンサC0
並列接続されており、振動その他による電源供給の瞬間
的な変動や中断があった場合、上記コンデンサC0の放電
電圧で主回路部15の動作を補償できるようになってい
る。なお、主回路部15の具体的な回路構成及び動作につ
いては、後に第3図に基づき詳述する。 メモリ部16は、各種データを記憶するための大容量の
RAMであり、その概略構成を第2図に示す。同図に示さ
れるように、メモリ部16は、例えば名前や文字等の項目
データを6文字分記憶可能な項目データ記憶領域Xaと、
それに対応する電話番号等の数字データを12文字分記憶
可能な数字データ記憶領域Xbとからなる例えば50本のレ
ジスタX(X0,X1,X2…)を備えると共に、電池交換時
に主回路部15から転送されてくるデータ(例えばレジス
タXの使用本数等)を一時的に記憶するためのレジスタ
Y(Y0,Y1,Y2…)を備えている。第1図に戻り、メモ
リ部16には、電池交換時のバックアップ用補助電源とし
てのコンデンサC1が並列接続されており、電池交換時に
は上記補助電源のコンデンサC1の放電電圧でメモリ部16
の内容を補償できるようになっている。 電圧制御部17は、上記メモリ部16に供給される電圧Vx
を制御して、コンデンサC1と共にメモリ部16の内容を保
護するための制御回路である。すなわち、電圧制御部17
は、後述するスイッチS1の開閉及び主回路部15から出力
される信号a,AC等に従って電圧V1,V2を互いに切り換
え、これを電圧Vxとしてメモリ部16に供給する。また、
メモリ部16を動作可能にするチップイネーブル信号CE2
と、メモリ部16に対しデータの読み出し及び書き込み時
に与えられるリード・ライト信号R2とを制御し、それぞ
れ信号CET,RTとしてメモリ部16に与える。電圧制御部17
の具体的な構成及び動作については、第5図及び第6図
に基づき後述する。 更に第1図には、電池交換時に投入されるスイッチ
S1、各部を初期化(例えばメモリ部16のクリア)した
り、あるいは電池交換後に主回路部15の動作を開始させ
たりするACスイッチS2、および主回路部15に対し各種機
能のデータを入力したり、あるいは制御指令を与える操
作スイッチ群S3が示されている。これらの中で、特にス
イッチS1及びS2の具体的構成を第10図及び第11図に基づ
き以下に説明する。ここで、第10図は本実施例を適用し
た電子腕時計の拡大断面図であり、第11図(a)及び
(b)は第10図におけるスイッチS1についての要部拡大
断面図である。 まず、第10図において、腕時計ケース21の上面には時
計ガラス22が装着されており、内部には時計モジュール
23が収納され、下部には裏蓋24が取付けられている。時
計モジュール23は、上部ハウジング25と下部26との間
に、第1図に示した諸回路を有するLSI(図示せず)等
が取付けられた回路基板27を備えると共に、この回路基
板27の上方にインターコネクタ28aを介して液晶表示パ
ネル28に表示駆動信号が供給されるように配置された構
成である。上記の上部及び下部ハウジング25,26は薄い
金属板からなる地板29により回路基板27を介して相互に
固定されたまま、裏蓋24とは別体の抑えリング30を介し
て時計ケース21内に装着されている。なお、第10図には
示されていないが、時計モジュール23の下部ハウジング
26内には、第1図に示した電池11が収納されており、そ
のプラス側が地板29に接続されている。すなわち、地板
29の電圧レベルはV0(グランドレベル)となっている。 さて、本実施例の第1図で示したスイッチS1は第10図
に示すように時計モジュール23の右下隅に設けられ、第
11図(a)および(b)に示すように電池交換時におけ
る抑えリング30の開閉に応じてオン、オフにするように
構成されている。すなわち、第11図に示すように、まず
下部ハウジング26内には段差状の貫通孔26aが形成さ
れ、その中に、導電性を有するコイルばね31が配置され
ている。このコイルばね31は、その自由端31aが固定端3
1bよりも大きな渦巻状に形成されており、自由端31aが
貫通孔26aの大径側に配置され、固定端31bが貫通孔26a
の小径側に配置されると共に、この固定端31bが回路基
板27の電極端子(第1図の電圧制御部17への入力端子)
に接続されている。またコイルばね31の自由端31aに
は、これとほぼ同じ円板状の薄い導電性の金属板からな
る端子板32が取付けられており、この端子板32はコイル
ばね31の付勢力を受けながら貫通孔26aの大径側を上下
に移動可能となっている。端子板32の周縁には、そこか
ら下方へ若干突出するように接触部32aが折曲形成され
ており、端子板32が下方へ移動した際に上記接触部32a
が地板29と接触するようになっている。更に、端子板32
の上記接触部32aとは反対側の周縁には、そこから上方
へ比較的長く延び、かつその先端が下部ハウジング26内
の段差部26bの上方に位置するように外側へフック状に
折り返された位置的規制部32bが形成されており、地板2
9を取外した際には、位置規制部32が段差部26bに係止さ
れることにより端子板32及びコイルばね31が外部に飛び
出すのを防止できるようになっている。また地板29には
コイルばね31と対応して円形状の孔29aが形成されると
共に、抑えリング30の内側面には上記の孔29a中に挿入
可能な位置に押圧部30aが突出して設けられている。 上記構成からなるスイッチS1は、電池11が下部ハウジ
ング26内に収納されて抑えリング30が装着された通常状
態で、第11図(a)に示すように抑えリング30の押圧部
30aが地板29の孔29aを介して内部に突出し、端子板32を
コイルばね31に抗して押圧するので、端子板32の接触部
32a(第1図の端子S1bに相当)が地板29(第1図の端子
S1aに相当)から離隔され、よってオフ状態となる。一
方、電池交換のために抑えリング30を取外した場合は、
第11図(b)に示すようにコイルばね31によって端子板
32が下方に付勢されるので、接触部32aが地板29に接触
し、よってオン状態となる。 また、もう1つのスイッチS2も、第10図に示されるよ
うに下部ハウジング26に設けられている。すなわち、下
部ハウジング26の一部に貫通孔26cが形成されており、
その中の回路基板27の下面に、第1図に示した主回路部
15への入力端子である電極端子27aが設けられると共
に、地板29の上記貫通孔26cと対応する位置に小径の孔2
9bが形成されたものである。更に、抑えリング30の上記
貫通孔26cと対応する位置にも孔30bが形成されている。
このように構成されたACスイッチS2は、電極27a(第1
図の端子S2bに相当)と地板29(第1図の端子S2aに相
当)を不図示の治具等で導通させることによってオン状
態となり、それ以外の場合はオフ状態となる。 次に、主回路部15の具体的な回路構成及び動作につい
て、第3図に基づき説明する。 ROM41は各機能をコントロールするマイクロプログラ
ムやデータを内蔵している固定メモリであり、各メモリ
へのアドレス信号A、各種データD、プログラムの指定
を行うインストラクション信号I、および次のアドレス
を指定するネクストアドレス信号Nを出力する。ROM制
御部42は、ROMIからのネクストアドレス信号N、演算回
路45の出力、インストラクションデコーダ44の出力、電
圧検出回路14(第1図)の出力等に基づきROM41を制御
する。RAM43は、第1図に示したメモリ部16よりも小容
量であり、ROM41のアドレス信号Aに基づき、読出し/
書込みのアクセスが頻繁に行われるデータを記憶するメ
モリである。RAM43は、例えば第4図に示すように、表
示データを記憶する表示レジスタD、時刻データを記憶
する時刻レジスタT、アラーム時刻データを記憶するア
ラーム時刻レジスタA、ストップウォッチデータを記憶
するストップウォッチレジスタS、その他の各種レジス
タn,i,P0,P1及び各種フラグM,F0,F1,F2等から構成さ
れている。ここで、レジスタP0はメモリ部16に記憶され
ているデータの本数(すなわち、第2図に示したレジス
タXの使用本数)を記憶し、レジスタP1はそのうちの現
在指定されているデータのアドレスを記憶する。 インストラクションデコーダ44はROM41のインストラ
クション信号Iのデコードして、各ブロックにコントロ
ール信号を送るブロックである。演算回路(ALU)45はR
OM41、RAM43、メモリ部16等から送られてきたデータの
算術論理演算を行い、その演算結果をメモリ部16、RAM4
3、ROM制御部42等へ送る。 発振器46は一定周期のクロック信号を作成し、タイミ
ングジェネレータ47および分周回路48に出力する。タイ
ミングジェネレータ47はクロック信号を所定の周波数ま
で分周し、各ブロック及び電圧検出回路14を時系列にコ
ントロールするタイミング信号を出力する。特に、RAM4
3に対してはチップイネーブル信号CE1及びリード・ライ
ト信号R1を出力し、電圧制御部17に対してはメモリ部16
のためのチップイネーブル信号CE2及びリード・ライト
信号R2並びに後述する電圧切換のための信号aを出力す
る。分周回路48は発振器46からのクロック信号を分周す
るカウンタで、計時処理等に使用される一定周期の計時
信号を作成している。キー入力部49は、第1図に示した
スイッチS1〜S3を含んでおり、これらのキー操作に基づ
いて各種機能が実行される。尚、これら多数のキーのう
ち、特にACスイッチS2(第10図参照)が操作された時に
信号ACが出力され、この信号ACによって発振器46の発振
が開始されたり、あるいは各部が初期化されたりする。
信号ACは電圧制御部17へも送られる。 液晶表示装置50は、第10図に示した液晶表示パネル28
を含む構成であり、RAM43の表示レジスタDに入ってい
るデータ(例えば通常の時刻データ、ストップウォッチ
データ、あるいはメモリ部16から送られた電話番号デー
タ等)を表示制御部51の制御に従って表示する。具体的
な表示例については、第9図に基づき後述する。 次に、電圧制御部17の具体的な構成及び動作につい
て、第5図及び第6図に基づき説明する。第5図には、
一点鎖線で囲まれた電圧制御部17の他に、大容量RAMか
らなるメモリ部16、そのバックアップ用のコンデンサ
C1、及び、第1図並びに第11図に示したのと同一のスイ
ッチS1が示されている。第6図には、第5図における各
部の信号及び電圧波形が示されている。 まず、通常時(電池交換時以外の時)には、第11図
(a)示したようにスイッチS1がオフ状態にある。この
場合、ラッチ回路61中のノア(NOR)回路61aの一方の入
力がローレベル(=V0)となる。また、もう1つのラッ
チ回路62の出力は通常ローレベル(=V1>V2)であり、
このV1がレベルシフタ63によって確実に低いレベルV2
切換えられるので、上記ノア回路61aのもう一方の入力
もローレベル(=V2)となる。よって、ノア回路61aの
出力はハイレベルとなり、これに伴ってノア回路61bの
出力(信号c)がローレベルになる。なお、上記レベル
シフタ63、及び後述するレベルシフタ64,68,69,71は、
いずれも例えばCMOSインバータによって構成され、入力
信号がハイレベル(=0V)の場合はそのままハイレベル
の信号を出力し、一方、入力信号がローレベル(=V1
しくはVx)の場合はそれよりも確実に低いローレベル
(=V2)にレベルシフトして出力する回路である。 上記信号cがローレベルがある場合は、インバータ回
路61cの出力(信号d)がハイレベルになると共に、レ
ベルシフタ64の出力(信号e)がローレベル(=V2)に
なる。従って、トランジスタ65はオン状態であり、かつ
トランジスタ66はオフ状態である(この時点ではトラン
ジスタ67もオフ状態にある)ため、メモリ部16に供給さ
れる電圧Vxとしては、第1図に示した定電圧回路13の出
力電圧であるV1が選択され出力される。またこの場合、
ラッチ回路61中のノア回路61dの一方の入力信号cと同
じローレベルとなり、またもう一方の入力は、主回路部
15からのチップイネーブル信号CE2(=V0もしくはV1
がレベルシフタ68を介して得られレベル(=V0もしくは
V2)となる。よってノア回路61dからは上記チップイネ
ーブル信号CE2の反転した信号が出力され、これがメモ
リ部16に対し実際のチップイネーブル信号CETとして与
えられる。このチップイネーブル信号が与えられた時に
のみ、メモリ部16が動作可能となる。また、主回路部15
からのリード・ライト信号R2がレベルシフタ69を介して
得られる信号(=V0もしくはV2)が、メモリ部16に対し
実際のリード・ライト信号RTとして与えられる。このリ
ード・ライト信号RTがハイレベル時には、主回路部15か
らのアドレス信号A(A0乃至A11)に基づきデータ出力
信号O(O0乃至O3)の読み出しが可能となり、一方ロー
レベルの時には、アドレス信号Aに基づきデータ入力信
号I(I0乃至I4)の書き込みが可能となる。 次に、電池交換時について、第6図を参照しながら述
べる。まず、電池を取外すにあたっては、第10図に示し
た裏蓋24が開けられ、更にその内側にある抑えリング30
が取外される。すると、第11図(b)に示したように、
スイッチS1がオン状態に切換わる(第6図(a))。ス
イッチS1がオンすると、主回路部15では、RAM43に記憶
されているデータのうち消去されては困るデータ、すな
わち第4図に示したレジスタP0の内容(メモリ部16に記
憶されているデータの本数)及びレジスタP1の内容(メ
モリ部16に記憶されているデータのうち、現在の指定さ
れているデータのアドレス)等を、メモリ部16の第2図
に示したレジスタY0,Y1等へ転送する。 なお、スイッチS1がオンすることによりノア回路61a
の一方の入力がハイレベル(=V0)となり、その出力が
ローレベルに切換わるが、上記の転送が終了するまでは
信号bが相変わらずローレベルであり、ノア回路61eの
出力がハイレベルのままであるため、ノア回路61bの出
力(信号c)もローレベルのままとなる。すなわち、メ
モリ部16へ供給される電圧Vxとしては、V1が選択された
ままである。 上記のデータ転送が終了したところで、主回路部15は
ラッチ回路62への入力信号(すなわちメモリ部16への入
力信号I2)をハイレベルにして送出すると共に信号aを
トリガとしてラッチ回路62に与える。これによりラッチ
回路62は信号I2を取り込み出力がハイレベルとなり、よ
って信号bが第6図(b)に示すようにハイレベルに切
換わる。すると、ノア回路61eの出力がローレベルにな
るため、ノア回路61bの2つの入力がいずれもローレベ
ルとなり、よってその出力(信号c)は第6図(c)に
示すようにハイレベルに切換わる。 上記信号cがハイレベルとなった場合は、主回路部15
からのチップイネーブル信号CE2にかかわらず、ノア回
路61dの出力(実際のチップイネーブル信号CET)が第6
図(d)に示すようにローレベルとなるため、メモリ部
16の動作が不可能となる。また、この場合、インバータ
回路61cの出力である信号dが第6図(e)に示すよう
にローレベルになると共に、レベルシフタ64の出力であ
る信号eが第6図(f)に示すようにハイレベルになる
ため、トランジスタ65がオフし、かつトランジスタ66が
オンする。これにより、メモリ部16へ供給される電圧Vx
としては、電池電圧であるV2が選択される。この際Vx
は、第6図(h)に示すように、コンデンサC1の充電曲
線に沿ってV1からV2まで変化する。この際、コンデンサ
C1と電池11との間にダイオード70が接続されることによ
り、電流の逆流が防止されることにより、電池の逆流が
防止される。なお、信号cは、ローレベル(=Vx)を確
実に低いローレベル(=V2)に切換えるためレベルシフ
タ71を介して主回路部15に送られる。 以上のことから、電池交換時には、電池11を取外すに
先立って(抑えリング30を開くと)スイッチS1が投入さ
れ、その後に電池電圧V2がメモリ部16に供給されると共
に、電池電圧V2によってコンデンサC1が充電される。な
お電池11を取外す前に、第10図に示したACスイッチS2
オンするようにすれば、万一トランジスタ66がオンに切
換わらずにいた場合であっても、これに対して並列接続
されたもう1つのトランジスタ67をオンすることができ
るので、メモリ部16およびコンデンサC1へ電池電圧V2
確実に供給することができる。 その後、第10図に示した下部ハウジング26から電池11
を取外した場合、電圧V1,V2は第6図に示す如くいずれ
もゼロになる。この間においては第6図(h)に示すよ
うに、コンデンサC1の放電電圧がメモリ部16に供給され
る。この際、コンデンサC1に初めに充電されている電圧
は、電圧V1の少なくとも2倍近くの高い電圧V2であるた
め、その放電電圧でメモリ部16を補償できる時間は非常
に長くなる。なお、電池11が取外されることにより、電
圧V1出力がなくなるので主回路部15の各部は動作停止と
なり、第3図に示した発振器46も発振を停止する。 新しい電池を下部ハウジング26に装着した場合は、そ
の電池電圧V2がメモリ部16及びコンデンサC1に供給さ
れ、電気Vxは第6図(h)に示すようにコンデンサC1
充電曲線に沿ってV2まで上昇する。この時点では、主回
路部15の各部がまだ動作が停止されたままである。そこ
で次に、第6図(g)に示すようにACスイッチS2をオン
すれば、第3図に示した発振器46が発振を開始し、それ
に伴い各処理(例えば、後述する第7図の処理)が開始
する。 その後、新しい電池を覆って抑えリング30を取付ける
と、スイッチS1が第11図(a)にしたようにオフ状態に
切換わる。スイッチS1がオフすると、一定の立ち上がり
時間後、主回路部15からラッチ回路62へ入力信号(すな
わちメモリ部16への入力信号I2)がローレベルに設定さ
れ、それと共に信号aがトリガとしてラッチ回路62に与
えられる。これにより、ラッチ回路62の出力がローレベ
ル(=V1)となるので、レベルシフタ63の出力(信号
b)も第6図(b)に示すように確実にローレベル(=
V2)となる。すると、ノア回路61aの2つの入力はいず
れもローレベルとなるので、その出力がハイレベルに切
換り、それに伴いノア回路61bの出力(信号c)も第6
図(c)に示すようにローレベルに切換わる。 信号cがローレベルとなったことにより、インバータ
回路61cの出力(信号d)が第6図(e)に示すように
ハイレベルとなり、またレベルシフタ64の出力(信号
e)が第6図(f)に示すようにローレベルとなる。よ
って、トランジスタ65がオンし、かつトランジスタ66が
オフする(トランジスタ67も信号ACがない限りオフ状態
にある)ことから、メモリ部16へ供給される電圧Vxが第
6図(h)に示すようにV2からV1に切換わる。また、ノ
ア回路61dの出力(信号CET)には、主回路部15からのチ
ップイネーブル信号CE2の反転したレベルが現れ、もし
チップイネーブル信号CE2がローレベルであれば、信号C
ETは第6図(d)に示すようにハイレベルとなり、メモ
リ部16が動作可能となる。 その後、前述した電池の取外し前にRAM43からメモリ
部16のレジスタY(第2図参照)に転送されていたデー
タが、RAM43の元のレジスタに戻される。そして、それ
らのデータについてのエラーチェック等が行われた後、
通常時の動作が開始される。上記エラーチェックの詳細
については、第8図に基づき後述する。なお、通常時に
おいてACスイッチS2がオンされた場合は、メモリ部16及
びRAM43に記憶されているデータが全てクリアされる
他、各部の初期化が行われる。 次に第3図に示した主回路部15による全体的な処理動
作について、第7図に基づき説明する。なお、第7図で
使用されているフラグF0,F1,F2は第4図に示したもの
と同一であり、F0は電池電圧の低下時に「1」とされる
フラグ、F1は電池交換時にスイッチS1がオフされた(す
なわち抑えリング30が開けられた)時に「1」とされる
フラグ、F2はスイッチS3キーがノーファンクションとさ
れた時に「1」とされるフラグである。これらのフラグ
はACスイッチS2がオンされることにより、すべて「0」
になる。 まずステップT1において、例えば時計機能、アラーム
機能、ストップウォッチ機能およびデータバンク機能等
の各種機能に関し、通常の計時処理やキー処理を行う。
ただし、フラグF2が1であれば、上記のキー処理は行わ
ない。その後、ステップT2で電池電圧(V2)が所定レベ
ルよりも低下しているかどうかを判断し、もし低下して
いればステップT3に進み、ここで例えば表示等により電
池電圧の低下を知らせ、それと同時にフラグF0に1を入
れる。なお、電池電圧の判断は、第1図に示した電圧検
出回路14の出力に基づいて行われる。 続いてステップT4において、スイッチS1がオン状態に
あるかどうか(すなわち、第10図に示した抑えリング30
が開けられているがどうか)を見て、スイッチS1がオン
であれば、ステップT5でF1=0かどうかを見る。スイッ
チS1がオンで、かつF1=0の場合は、電池交換のために
抑えリング30が開けられた直後の状態であることから、
ステップT6でフラグF2が1かどうか(すなわち、キーが
ノーファンクションにされているかどうか)を見て、F2
=1でなければステップT7でF2に1を入れることにより
キーをノーファンションにする。F2=1となっている場
合は、上述したようにステップT1の処理が行われない。
続いてステップT6へ進み、前述したRAM43からメモリ部1
6へのデータ転送を行い、その終了後、ステップT9でバ
ックアップ処理として信号aを電圧制御部17へ送る(第
5図及び第6図(b)参照)。この信号aにより、メモ
リ部16への供給電圧VxがV1からV2に切換えられ(第6図
(g)参照)、コンデンサC1によるバックアップが可能
になる。 一方、上記ステップT4において、スイッチS1がオフ状
態にある場合は、ステップT10でフラグF1=0かどうか
を見る。スイッチS1がオフで、かつF1=0の場合には、
電池交換が終了して抑えリング30が閉じられた直後の状
態であることから、ステップT11で、前述したメモリ部1
6からRAM43へのデータ転送(スイッチT8で転送されたデ
ータを元に戻す処理)を行う。続いて、ステップT12
進み、上記の転送されたデータ及びメモリ部16内のデー
タについてエラー検出を行う。この処理については、第
8図に基づき後述する。エラーが発見された場合には、
ステップT15で全てのデータをクリアし、かつ各部の初
期化(イニシャライズ)を行うことにより、以後の正常
な処理を可能にする。 また、上記ステップT10でF1=0でなければ、既に電
池交換が終了し(あるいは、電池交換がまだ行われてお
らず)通常の処理が続行されている状態であることか
ら、ステップT13でフラグF1に1を入れた後、ステップT
14でACスイッチS2の操作の有無を見る。ACスイッチS2
操作された時は、ステップT15で全てのデータをクリア
し、かつ各種の初期化を行う。 次に、上記ステップT12のエラー検出処理を第8図を
用いて説明する。 まずステップU1において、上記ステップT11で転送さ
れた本数データが所定の本数(すなわち、第2図に示し
たメモリ部16のレジスタXに記憶可能な最大本数であ
り、例えば50本)の範囲内にあるかどうかを見て、この
範囲内になければ「エラー」とする。本数データが所定
の本数の範囲内にある場合は、ステップU2でレジスタn
に1を入れる。 そこで次に、ステップU3でnの内容が上記の本数デー
タ以下であるかどうかを見て、本数データ以下であれば
ステップU4に進んでレジスタiに1を入れる。そしてス
テップU5で、メモリ部16に記憶されているn本目のデー
タに含まれる項目データのうちi番目の文字がアルファ
ベットの「A」〜「Z」及び「−」(ハイフン)のいず
れかであるかを見て、この範囲になければ「エラー」と
する。上記i番目の文字が上記の範囲にあれば、ステッ
プU6でレジスタiに1を加える。そしてステップU7でi
の内容が項目データの最大文字数である6以下かどうか
見て、iがまだ6以下であればステップU5にもどる。す
なわち、エラーがない限り、項目データの全ての文字に
ついて上記ステップU5のチェックを行う。 上記ステップU7でi>6となった場合は、ステップU8
に進んでiに1を入れる。そして、ステップU9で、n本
目のデータに含まれる数字データのうちi番目の数字が
「0」〜「9」及び「〜」(ハイフン)のいずれかであ
るかを見て、この範囲になければ「エラー」とする。上
記i番目の数字が上記の範囲にあれば、ステップU10
iに1を加える。そして、ステップU11で、iの内容が
数字データの最大文字数である12以下かどうかを見て、
iがまだ12以下であればステップU9に戻る。すなわち、
エラーがない限り、数字データの全ての数字について上
記ステップU9のチェックを行う。 上記ステップU11でi>12となった場合は、ステップU
12でnに1を加えた後、ステップU3に戻ってnが本数デ
ータ以下であるかどうかを見る。nが本数データ以下で
あれば、そのn本目のデータについて新たに上記ステッ
プU4〜U12の処理を行うことにより、エラーチェックを
する。このようにして、本数データに等しい全データに
ついてエラーチェックが終了したら、すなわちステップ
U3でnが本数データを越えたら、エラー検出処理を終了
する。 ただし、第7図及び第8図に示した処理は、電池の挿
入後はACスイッチS2をオンしないと開始しないようにな
っている。ACスイッチS2をオンした場合は、上述したフ
ラグF0,F1,F2やレジスタn,i等には0が入れられる。 なお、第7図には示さなかったが、フローの最後の表
示処理を行う、この処理は、第3図において、RAM43の
表示レジスタD(第4図参照)を表示制御部51により液
晶装置50に表示させる処理である。その表示例を第9図
に示す。その表示例を第9に示す。同図(a)は通常の
時刻表示の一例であり、この例では現在時刻が「1986年
12月29日月曜日午後10時58分50秒」であることを示して
いる。同図(b)はデータバンク表示の一例であり、上
側の表示領域には名前や文字等からなる6文字分の項目
データ(第2図におけるレジスタXaの内容)が表示さ
れ、下側の表示領域には上記項目データに対応する電話
番号等からなる12文字分の数字データ(第2図における
レジスタXbの内容)が表示される。同図の例では「CASI
O」の電話番号が「0425−55−7211」であることを示し
ている。また、第9図(a)に示したような通常の時刻
表示中に電池電圧の低下が検出された時(すなわち上記
のステップT3でF0に1が入れられた時)は、例えば第9
図(c)に示すように「Bat.」が表示され、これにより
使用者は電池電圧が低下したことを知ることができる。
電池交換のために裏蓋24を開け、更に抑えリング30を開
けた場合(すなわちスイッチS1がオン状態にある時)
は、例えば第9図(d)に示すように「OPEN」が表示さ
れ、これにより、たとえキーを操作してもノーファクシ
ョンであることが知らされる。電池交換を終えて抑えリ
ング30及び裏蓋24を閉じた直後は上記ステップT12(U1
〜U12)によりエラー検出が行われるが、このエラー検
出中は例えば第9図(e)に示すように「CHECK」が表
示される。 上述したように、本実施例では、電池交換の際、電池
の取外しに先立ってスイッチS1が投入されることによ
り、メモリ部16へRAM43の消去されては困る保護すべき
データ、例えばデータの本数データ、指定されているデ
ータのアドレス等が転送されるので、電池交換時に保護
することが出来る。 また、上記実施例はデータバンク機能付き電子腕時計
に適用されたものであるが、本考案はこのような電子時
計に限らず、電池交換時にバックアップの必要な各種の
メモリ部を有する様々な電子機器例えば小型電子式計算
機、電子手帳、電子スケジューラ、電子カメラ、ワープ
ロ等に適用され得るものである。 [考案の効果] 以上説明したように、本考案によれば、電池交換時に
電池を交換できる状態にするために、所定の部材を所定
の位置から移動したときにバックアップされない第2の
メモリに記憶されたデータのうち、バックアップされる
第1のメモリに記憶されているデータに関連するデータ
のみを、バックアップされる第1のメモリに転送記憶し
て、電池交換後に転送したデータをバックアップされな
い第2のメモリに戻すようにしたので、電池交換後に両
方のメモリに記憶されているデータに対して所定の機能
を実行することができるばかりか、必要なデータを転送
しないで電池を交換してしまうことを確実に防止でき、
しかも、バックアップされるメモリの容量も少なくてよ
いものである。
[Detailed description of the invention] [Technical field of invention]   The invention protects the contents of the memory section in the device when replacing the battery
And a memory backup device. (Prior art)   Fig. 12 shows an example of a conventional memory backup device.
You. In the figure, a main circuit 1 including a CPU and the like,
Reading and writing of data based on the instruction of path 1
Is normally performed, for example, when the 1.5V battery 3
It is driven by the voltage supplied from it. On the other hand, RAM2
When the backup capacitor 4 is connected in parallel
In addition, a die for preventing backflow is provided between the capacitor 4 and the battery 3.
Aether 5 is connected. The capacitor 4 is normally
The battery 3 remains charged, but the battery 3 needs to be replaced.
At times, by supplying a discharge voltage to RAM2, RA
To prevent the contents of M2 from being erased for a certain period of time
It has become. [Problems of the prior art]   In the conventional backup device described above, the backup
All data to be stored is stored in RAM2 and
To access RAM2 to read / write data.
And However, the amount of data to be protected is
If the memory capacity of RAM2 is large,
At the time of access, a desired address is
It takes time to read and write by specifying the
Not only does the circuit become more complex, it also consumes more power
Had the disadvantage of   Therefore, a memory is provided in the main circuit 1 separately from the RAM 2.
Keep in mind that frequently used data is stored in this memory.
It is conceivable to read and write by storing
However, in this case, the memory in the main circuit 1 is used when the battery is replaced.
Will not be backed up, so if data is lost
There was a drawback. [Purpose of the invention]   The present invention has been made in view of the above circumstances, and has a battery exchange.
Memory that is backed up when
Data in the memory to be backed up
Data for data that is not backed up
In a device that performs the functions of
Data in memory that cannot be backed up has disappeared
Also, a memory bag that can execute specified functions after battery replacement
It is intended to provide an up device. [Key points of the invention]   In order to achieve the above object, the present invention
Backup voltage is supplied from the auxiliary power supply when
A first memory to be stored and stored in the first memory
Data related to existing data and unrelated data
Voltage supply is cut off when battery power is removed
In a device provided with a second memory,
The specified member is moved from the specified position to make it replaceable.
After the battery has been replaced and the battery has been replaced,
Detecting means for detecting the return to the position is provided.
That a given member has been moved from a given position by means
Is detected, the number stored in the second memory is
Only the data related to the data in the first memory is stored in the first memo.
To the first memory after replacing the battery power.
To return the data in the second memory to the second memory
The point that was done is the main point. [Example]   Hereinafter, embodiments of the present invention will be described with reference to the drawings.
explain.   FIG. 1 shows a data bank to which an embodiment of the present invention is applied.
1 is an overall circuit diagram of an electronic wristwatch with functions. First, Figure 1
The configuration and operation of the present embodiment will be schematically described using
You.   In FIG. 1, a replaceable 3V power supply
Pond (eg lithium battery) 11, reduces this battery voltage by half
Step-down circuit (for example, Voldi Harbor)
Voltage and receive a lower voltage (here -1.25V
The constant voltage circuit 13 that outputs
A voltage detection circuit 14 and the like for detection are provided. Battery 11
The ground side is grounded, and this ground level V0(= 0)
And the negative voltage level (ie,
Battery voltage) to VTwo(= -3V). In addition, the constant voltage circuit 13
Constant output voltage level of V1(= -1.2V).   Voltage V above1Thereby, the main circuit unit 15 is driven. This
Main circuit portion 15 includes a ROM, a small-capacity RAM, and the like inside.
A clock circuit that counts and displays the time.
Other features include an alarm function and a step watch function.
Indicates various data stored in the memory unit 16 (for example,
Function to read and display phone number data, etc.)
It also has. The main circuit 15 has a small capacitor C0But
Connected in parallel, the moment of power supply due to vibration or other
If there is any fluctuation or interruption,0Discharge of
The operation of the main circuit section 15 can be compensated by voltage.
You. Note that the specific circuit configuration and operation of the main circuit section 15 are described below.
Details will be described later with reference to FIG.   The memory unit 16 has a large capacity for storing various data.
FIG. 2 shows a schematic configuration of the RAM. Shown in the figure
Memory section 16 stores items such as names and characters.
An item data storage area Xa capable of storing data for six characters,
Stores 12 characters of corresponding numeric data such as telephone numbers
For example, 50 records composed of possible numerical data storage areas Xb
Xista X0, X1, XTwo…) And when replacing batteries
Data transferred from the main circuit unit 15 (for example,
Register for temporarily storing the number of used X
Y (Y0, Y1, YTwo…). Returning to Fig. 1, note
The rear section 16 is used as an auxiliary power supply for backup when replacing the battery.
Capacitor C1Are connected in parallel.
Is the capacitor C of the auxiliary power supply1Memory section 16 with the discharge voltage of
Can be compensated for.   The voltage control unit 17 includes a voltage Vx supplied to the memory unit 16.
Control the capacitor C1Along with the contents of memory 16
This is a control circuit for protection. That is, the voltage control unit 17
Is a switch S described later1Open / close and output from main circuit 15
Voltage V according to the signal a, AC, etc.1, VTwoSwitch to each other
This is supplied to the memory unit 16 as the voltage Vx. Also,
Chip enable signal CE that enables the memory section 16 to operateTwo
And when reading and writing data to the memory unit 16
Read / write signal R applied toTwoAnd control each
The signals are given to the memory unit 16 as the signals CET and RT. Voltage controller 17
FIGS. 5 and 6 show the specific configuration and operation of FIG.
It will be described later based on   FIG. 1 shows a switch which is turned on when the battery is replaced.
S1, Each part was initialized (for example, the memory part 16 was cleared)
Operation of the main circuit section 15 after battery replacement
AC switch STwo, And the main circuit section 15
Operation data input or control command
Operation switch group SThreeIt is shown. Of these, in particular
Switch S1And STwoThe specific configuration of
This will be described below. Here, FIG. 10 shows the application of this embodiment.
FIG. 11 (a) is an enlarged sectional view of the electronic wrist watch,
(B) is the switch S in FIG.1Main part expansion about
It is sectional drawing.   First, in FIG. 10, the watch
A total glass 22 is attached, and a clock module inside
23 is accommodated, and a back cover 24 is attached to the lower part. Time
The total module 23 is located between the upper housing 25 and the lower
And an LSI (not shown) having the circuits shown in FIG.
And a circuit board 27 on which the
A liquid crystal display panel is mounted above the plate 27 through an interconnector 28a.
A structure arranged to supply a display drive signal to the
It is good. The above upper and lower housings 25 and 26 are thin
Mutually via the circuit board 27 by the ground plate 29 made of a metal plate
While being fixed, via the retaining ring 30 separate from the back cover 24
And is mounted in the watch case 21. FIG. 10 shows
Although not shown, the lower housing of the watch module 23
The battery 11 shown in FIG.
Is connected to the main plate 29. That is, the ground plane
29 voltage levels are V0(Ground level).   Now, the switch S shown in FIG.1Figure 10
Is provided in the lower right corner of the watch module 23 as shown in FIG.
11 As shown in Fig. (A) and (b),
On and off according to the opening and closing of the holding ring 30
It is configured. That is, first, as shown in FIG.
A stepped through hole 26a is formed in the lower housing 26.
The coil spring 31 having conductivity is arranged therein.
ing. The free end 31a of the coil spring 31 has a fixed end 3
It is formed in a spiral shape larger than 1b, and the free end 31a is
The fixed end 31b is disposed on the large diameter side of the through hole 26a, and the fixed end 31b is
And the fixed end 31b is connected to the circuit board.
Electrode terminal of plate 27 (input terminal to voltage control unit 17 in FIG. 1)
It is connected to the. Also, at the free end 31a of the coil spring 31
Is made of a thin conductive metal plate,
Terminal plate 32 is attached, and this terminal plate 32
Up and down the large diameter side of the through hole 26a while receiving the urging force of the spring 31
It is possible to move to. At the periphery of the terminal plate 32,
The contact portion 32a is bent so as to project slightly downward from
The contact portion 32a when the terminal plate 32 moves downward.
Are brought into contact with the main plate 29. Furthermore, the terminal board 32
Above the contact portion 32a on the side opposite to the contact portion 32a.
To the lower housing 26
Hook outward so that it is located above the step 26b
A folded position regulating portion 32b is formed, and the main plate 2
9 is removed, the position regulating part 32 is locked to the step 26b.
As a result, the terminal plate 32 and the coil spring 31 fly outside.
It can be prevented from being put out. Also on the main plate 29
When a circular hole 29a is formed corresponding to the coil spring 31,
Both are inserted into the hole 29a on the inner surface of the holding ring 30
The pressing portion 30a is provided so as to protrude at a possible position.   Switch S having the above configuration1The battery 11 is in the lower housing
Normal state with the holding ring 30 mounted inside the ring 26
In this state, as shown in FIG.
30a protrudes inside through the hole 29a of the base plate 29, and the terminal plate 32 is
Since it is pressed against the coil spring 31, the contact portion of the terminal plate 32
32a (terminal S in FIG. 1)1The ground plate 29 (corresponding to b)
S1a), and is turned off. one
If you remove the retaining ring 30 for battery replacement,
As shown in FIG. 11 (b), the terminal plate is
32 is urged downward, so that the contact portion 32a contacts the main plate 29.
Then, it is turned on.   Another switch STwoIs also shown in Figure 10.
As shown in FIG. That is, below
A through hole 26c is formed in a part of the housing 26,
The main circuit part shown in FIG.
When an electrode terminal 27a, which is an input terminal to 15, is provided,
Then, a small-diameter hole 2 is provided at a position corresponding to the through hole 26c of the base plate 29.
9b is formed. Furthermore, the above of the holding ring 30
A hole 30b is also formed at a position corresponding to the through hole 26c.
AC switch S configured in this wayTwoIs the electrode 27a (first
Terminal S in the figureTwob) and ground plate 29 (terminal S in FIG. 1)Twoa to phase
Is turned on by conducting the current with a jig (not shown).
State, otherwise it is off.   Next, the specific circuit configuration and operation of the main circuit section 15 will be described.
A description will be given based on FIG.   ROM41 is a microprogram that controls each function.
This is a fixed memory with built-in memory and data.
Signal A, various data D, program designation to
Signal I for performing the following and the next address
Is output. ROM system
The control unit 42 receives the next address signal N from ROMI,
The output of the path 45, the output of the instruction decoder 44,
ROM 41 is controlled based on the output of pressure detection circuit 14 (Fig. 1)
I do. The RAM 43 has a smaller capacity than the memory unit 16 shown in FIG.
Read / read based on the address signal A of the ROM 41.
A memory for storing data that is frequently accessed for writing.
Mori. The RAM 43 stores a table as shown in FIG. 4, for example.
Display register D for storing display data, storing time data
Time register T to store alarm time data.
Alarm time register A, stores stopwatch data
Stopwatch register S and other various registers
N, i, P0, P1And various flags M and F0, F1, FTwoComposed of etc.
Have been. Where register P0Is stored in the memory unit 16
The number of data (ie, the register shown in FIG. 2)
Register number)1Is the current
The address of the currently specified data is stored.   The instruction decoder 44 is a ROM 41
Decodes the control signal I and controls each block.
This is a block that sends a rule signal. Arithmetic circuit (ALU) 45 is R
OM41, RAM43, data sent from the memory unit 16, etc.
Performs an arithmetic and logic operation, and stores the operation result in the memory unit 16 and RAM4.
3. Send to ROM control unit 42, etc.   The oscillator 46 generates a clock signal having a fixed period, and
The signal is output to the scaling generator 47 and the frequency dividing circuit 48. Thailand
Generator 47 converts the clock signal to a predetermined frequency.
, And blocks and the voltage detection circuit 14 are time-series
Control timing signal is output. In particular, RAM4
Chip enable signal CE for 31And read / write
Signal R1Is output to the voltage controller 17 and the memory 16
Enable signal CE forTwoAnd read / write
Signal RTwoAnd a signal a for voltage switching described later is output.
You. The frequency divider 48 divides the clock signal from the oscillator 46
Time counter that is used for timekeeping
Creating a signal. The key input unit 49 is as shown in FIG.
Switch S1~ SThreeAnd based on these key operations
And various functions are executed. Note that these many keys
And especially AC switch STwo(See Figure 10) is operated
The signal AC is output, and the signal AC
Is started, or each part is initialized.
The signal AC is also sent to the voltage control unit 17.   The liquid crystal display device 50 includes the liquid crystal display panel 28 shown in FIG.
Is included in the display register D of the RAM 43.
Data (eg normal time data, stopwatch
Data or telephone number data sent from the memory unit 16.
Are displayed according to the control of the display control unit 51. concrete
A detailed display example will be described later with reference to FIG.   Next, the specific configuration and operation of the voltage control unit 17 will be described.
A description will be given based on FIGS. 5 and 6. In FIG.
In addition to the voltage control unit 17 enclosed by the dashed line,
Memory section 16 and its backup capacitor
C1, And the same switch as shown in FIGS. 1 and 11.
Switch S1It is shown. FIG. 6 shows each of the components in FIG.
The signal and voltage waveforms of the unit are shown.   First, during normal times (other than when replacing the battery),
(A) Switch S as shown1Is in the off state. this
Case, one input of the NOR (NOR) circuit 61a in the latch circuit 61
Force is low level (= V0). Also, another rack
The output of the switch circuit 62 is normally low level (= V1> VTwo)
This V1Is surely low level V by the level shifter 63TwoTo
The other input of the NOR circuit 61a
Also low level (= VTwo). Therefore, the NOR circuit 61a
The output becomes high level, and the NOR circuit 61b
The output (signal c) becomes low level. The above level
The shifter 63, and the level shifters 64, 68, 69, 71 described later,
Both are composed of, for example, CMOS inverters and input
If the signal is high level (= 0V), it is high level
Is output, while the input signal is low level (= V1Also
Or Vx), which is definitely lower
(= VTwo) Is a circuit for level-shifting and outputting.   If the signal c has a low level, the inverter circuit
When the output (signal d) of the path 61c goes high,
The output (signal e) of the bell shifter 64 is low level (= VTwo)
Become. Therefore, the transistor 65 is on, and
Transistor 66 is off (at this point, the transistor
(The register 67 is also in the off state.)
The output voltage of the constant voltage circuit 13 shown in FIG.
V is the force voltage1Is selected and output. Also in this case,
The same as one input signal c of the NOR circuit 61d in the latch circuit 61.
And the other input is the main circuit
Chip enable signal CE from 15Two(= V0Or V1)
Is obtained through the level shifter 68 (= V0Or
VTwo). Therefore, from the NOR circuit 61d, the chip rice
Cable signal CETwoThe inverted signal of
To the control section 16 as the actual chip enable signal CET.
available. When this chip enable signal is given
Only in this case, the memory unit 16 can operate. In addition, the main circuit 15
Read / write signal R fromTwoThrough the level shifter 69
Obtained signal (= V0Or VTwo) For the memory unit 16
It is provided as an actual read / write signal RT. This resource
When the read / write signal RT is high, the main circuit 15
Address signal A (A0To A11) Based on data output
Signal O (O0Or OThree) Can be read, while low
Level, the data input signal is
Issue I0Or IFour) Can be written.   Next, the time of battery replacement will be described with reference to FIG.
Bell. First, when removing the battery,
The back cover 24 is opened, and the holding ring 30 inside
Is removed. Then, as shown in FIG. 11 (b),
Switch S1Is turned on (FIG. 6 (a)). S
Switch S1Is turned on, the main circuit 15 stores it in the RAM 43.
Data that cannot be erased,
That is, the register P shown in FIG.0(Written in memory section 16)
Number of stored data) and register P1Content (me
Out of the data stored in memory 16
The addresses of data stored in the memory unit 16 are shown in FIG.
Register Y shown in0, Y1And so on.   Note that switch S1Turns on, the NOR circuit 61a
Is high level (= V0) And the output is
It switches to low level, but until the above transfer is completed
The signal b is still at the low level and the NOR circuit 61e
Since the output remains at the high level, the output of the NOR circuit 61b is output.
The force (signal c) also remains at the low level. That is,
The voltage Vx supplied to the memory unit 16 is V1Was selected
Remains.   When the above data transfer is completed, the main circuit unit 15
The input signal to the latch circuit 62 (that is, the input signal to the memory section 16)
Force signal ITwo) At a high level for transmission and signal a
This is given to the latch circuit 62 as a trigger. This allows the latch
Circuit 62 is signal ITwoAnd the output goes high,
Signal b is switched to a high level as shown in FIG.
Be replaced. Then, the output of the NOR circuit 61e becomes low level.
Therefore, both inputs of the NOR circuit 61b are low level.
And the output (signal c) is shown in FIG. 6 (c).
It switches to high level as shown.   When the signal c goes high, the main circuit 15
Chip enable signal CE fromTwoRegardless of Noah times
The output of the path 61d (actual chip enable signal CET) is the sixth
As shown in FIG. 4D, the memory section is at a low level.
16 operations become impossible. In this case, the inverter
The signal d which is the output of the circuit 61c is as shown in FIG.
Low level and the output of level shifter 64
Signal e goes high as shown in FIG. 6 (f).
Therefore, the transistor 65 is turned off and the transistor 66 is turned off.
Turn on. As a result, the voltage Vx supplied to the memory unit 16
Is the battery voltage VTwoIs selected. At this time, Vx
Is a capacitor C as shown in FIG.1Charging song
V along the line1To VTwoTo change. At this time, the capacitor
C1The diode 70 is connected between the
As a result, the backflow of the battery is prevented,
Is prevented. Note that signal c has a low level (= Vx).
Really low level (= VTwoLevel shift to switch to)
It is sent to the main circuit section 15 via the data 71.   From the above, when replacing the battery, remove the battery 11
Prior to opening switch ring 30, switch S1Is thrown
And then the battery voltage VTwoIs supplied to the memory unit 16
And the battery voltage VTwoBy the capacitor C1Is charged. What
Before removing the battery 11, remove the AC switch S shown in FIG.TwoTo
If it is turned on, the transistor 66 will be turned on.
Even if it did not change, parallel connection to this
Can turn on another transistor 67
Therefore, the memory unit 16 and the capacitor C1Battery voltage VTwoTo
It can be supplied reliably.   Thereafter, the battery 11 is moved from the lower housing 26 shown in FIG.
If removed, the voltage V1, VTwoIs any as shown in FIG.
Also becomes zero. In the meantime, it is shown in FIG.
U, capacitor C1Is supplied to the memory unit 16
You. At this time, capacitor C1The voltage that is initially charged
Is the voltage V1Voltage V at least twice as high asTwoIs
Therefore, the time during which the memory section 16 can be compensated by the discharge voltage is extremely short.
Become longer. When the battery 11 is removed, the
Pressure V1Since there is no output, each part of the main circuit 15 stops operating.
Thus, the oscillator 46 shown in FIG. 3 also stops oscillating.   If a new battery is installed in the lower housing 26,
Battery voltage VTwoIs the memory unit 16 and capacitor C1Supplied to
The electric Vx is supplied to the capacitor C as shown in FIG.1of
V along the charge curveTwoTo rise. At this point,
The operation of each section of the road section 15 is still stopped. There
Then, as shown in FIG. 6 (g), the AC switch STwoOn
Then, the oscillator 46 shown in FIG. 3 starts oscillating,
(For example, the processing of FIG. 7 described later) starts
I do.   After that, cover the new battery and install the retaining ring 30
And switch S1Is turned off as shown in Fig. 11 (a).
Switch. Switch S1Is off, constant rise
After a lapse of time, the main circuit unit 15 inputs the input signal
That is, the input signal I to the memory unit 16Two) Is set to low level
At the same time, the signal a is given to the latch circuit 62 as a trigger.
available. As a result, the output of the latch circuit 62 becomes low level.
(= V1), The output of the level shifter 63 (signal
b) also ensures that the low level (=
VTwo). Then, the two inputs of the NOR circuit 61a are not needed
Since both are at low level, the output is switched to high level.
Accordingly, the output (signal c) of the NOR circuit 61b is also set to the sixth
The state is switched to the low level as shown in FIG.   When the signal c goes low, the inverter
As shown in FIG. 6 (e), the output (signal d) of the circuit 61c is
High level and the output of level shifter 64 (signal
e) becomes low level as shown in FIG. 6 (f). Yo
Therefore, the transistor 65 is turned on, and the transistor 66 is turned on.
Turns off (transistor 67 is off unless signal AC is applied)
The voltage Vx supplied to the memory unit 16
6 As shown in FIG.TwoTo V1Switch to. Also,
The output (signal CET) of the circuit 61d is
Enable signal CETwoAn inverted level of
Chip enable signal CETwoIs low, the signal C
ET becomes high level as shown in FIG.
The re-section 16 becomes operable.   After that, before removing the battery,
The data transferred to register Y (see FIG. 2) of unit 16
Is returned to the original register of the RAM 43. And it
After an error check, etc. on these data,
Normal operation is started. Details of the above error check
Will be described later with reference to FIG. In addition, at normal time
AC switch STwoIs turned on, the memory section 16 and
And all data stored in RAM43 are cleared
In addition, initialization of each unit is performed.   Next, the overall processing operation of the main circuit unit 15 shown in FIG.
The operation will be described with reference to FIG. In FIG. 7,
Flag F used0, F1, FTwoIs the one shown in Fig. 4.
Is the same as F0Is set to "1" when the battery voltage drops
Flag, F1Is the switch S when replacing the battery.1Is turned off
"1" when the restraining ring 30 is opened)
Flag, FTwoIs switch SThreeThe key is no function
This is a flag that is set to "1" when it is pressed. These flags
Is AC switch STwoAre turned on, all "0"
become.   First step T1In, for example, clock function, alarm
Function, stopwatch function, data bank function, etc.
Performs normal timekeeping processing and key processing for various functions.
However, flag FTwoIs 1, the above key processing is performed.
Absent. Then step TTwoAnd the battery voltage (VTwo) Is the specified level
To determine if it is lower than
Step T if availableThreeAnd here, for example,
To notify the battery voltage drop,0Enter 1 in
It is. The determination of the battery voltage is based on the voltage detection shown in FIG.
This is performed based on the output of the output circuit 14.   Then step TFourAt switch S1Is on
If there is (ie, the holding ring 30 shown in FIG. 10)
The switch S1Is on
Then step TFiveIn F1Check if = 0. Switch
Chi S1Is on and F1If = 0, replace the battery
Since it is in the state immediately after the holding ring 30 is opened,
Step T6With flag FTwoIs 1 (ie, the key is
See if it is no function)Two
If T = 1, step T7In FTwoBy putting 1 in
Make the key no function. FTwo= 1
If so, step T as described above1Is not performed.
Then step T6Go to RAM 43
Transfer data to step 6, and after that, step T9In ba
The signal a is sent to the voltage control unit 17 as a
FIG. 5 and FIG. 6 (b)). With this signal a, note
Supply voltage Vx to the rear section 16 is V1To VTwo(Fig. 6
(See (g)), Capacitor C1Can be backed up by
become.   On the other hand, step TFourAt switch S1Is off
State, step TTenWith flag F1= 0
I see. Switch S1Is off and F1If = 0,
Immediately after the battery replacement is completed and the holding ring 30 is closed
State T11In the memory section 1 described above
Data transfer from 6 to RAM43 (switch T8Data transferred by
Data restoration process). Then, step T12To
Proceeds to the above-mentioned transferred data and the data in the memory section 16.
Error detection for the data. For this processing,
It will be described later with reference to FIG. If any errors are found,
Step TFifteenTo clear all data and
By performing initialization (initialization)
Processing.   In addition, step TTenIn F1= 0,
Battery replacement is complete (or battery replacement has not
Not) that normal processing is continuing
Step T13With flag F1After entering 1 in step T
14With AC switch STwoSee if there is any operation. AC switch STwoBut
When operated, step TFifteenClear all data with
And performs various initializations.   Next, step T12Figure 8 shows the error detection process
It will be described using FIG.   First step U1In the above step T11Transferred by
The data of the number of lines is a predetermined number (that is, as shown in FIG.
Is the maximum number that can be stored in the register X of the memory unit 16
To see if it is within the range
If it is not within the range, it is regarded as "error". Number data is prescribed
If the number is within the range, step UTwoAnd register n
Put 1 in.   So next, step UThreeAnd the content of n is the above number data
To see if it is less than or equal to
Step UFourAnd enter 1 in the register i. And su
Tep UFiveIs the n-th data stored in the memory unit 16.
Of the item data included in the data
Bet "A" to "Z" and "-" (hyphen)
If it is not in this range, an error
I do. If the i-th character is in the above range,
U6Adds 1 to the register i. And step U7And i
Is less than or equal to 6 which is the maximum number of characters of item data
Look, if i is still less than 6, step UFiveGo back. You
That is, unless there is an error, all characters in the item data
Step U aboveFiveCheck.   Step U above7If i> 6, step U8
And enter 1 in i. And step U9And n
Of the numerical data included in the eye data
One of "0" to "9" and "~" (hyphen)
If it is not in this range, it is determined as “error”. Up
If the i-th digit is in the above range, step UTenso
Add 1 to i. And step U11And the content of i is
Check if the maximum number of characters of numeric data is 12 or less,
If i is still less than 12, step U9Return to That is,
Unless there is an error, all numbers in the numeric data
Step U9Check.   Step U above11If i> 12, step U
12After adding 1 to n with step UThreeTo return to n
To see if it is less than n is less than the number data
If there is, the above step is repeated for the n-th data.
UFour~ U12Error check by performing
I do. In this way, all data equal to the number data
When the error check is completed for
UThreeWhen n exceeds the number of data, the error detection process ends.
I do.   However, the processing shown in FIG. 7 and FIG.
AC switch S after enteringTwoWill not start unless you turn on
ing. AC switch STwoIf you turn on the
Lug F0, F1, FTwoAnd registers n, i, etc. are filled with 0.   Although not shown in FIG. 7, the last table of the flow is shown.
This processing is performed in the RAM 43 in FIG.
The display control unit 51 controls the display register D (see FIG.
This is a process for displaying on the crystal device 50. Fig. 9 shows a display example.
Shown in A ninth example is shown. FIG. 3A shows a normal
This is an example of time display. In this example, the current time is "1986
Monday, December 29, 10:58:50 pm "
I have. FIG. 2B shows an example of a data bank display.
In the display area on the side, items for 6 characters consisting of names, characters, etc.
The data (contents of register Xa in Fig. 2) is displayed
In the lower display area, the telephone corresponding to the above item data is displayed.
Numerical data of 12 characters consisting of numbers etc.
Register Xb) is displayed. In the example of the figure, "CASI
O indicates that the phone number is "0425-55-7211"
ing. Also, the normal time as shown in FIG.
When a low battery voltage is detected during display (that is,
Step TThreeIn F0Is set to 1), for example, ninth
“Bat.” Is displayed as shown in FIG.
The user can know that the battery voltage has dropped.
Open the back cover 24 to replace the battery, and then open the holding ring 30.
(Ie switch S1Is on)
Indicates that “OPEN” is displayed, for example, as shown in FIG.
As a result, no facsimile
Is notified. After replacing the battery,
Immediately after closing the ring 30 and the back cover 24,12(U1
~ U12) Performs error detection.
During the trip, for example, "CHECK" is displayed as shown in Fig. 9 (e).
Is shown.   As described above, in the present embodiment, when replacing the battery,
Switch S prior to removal of1Is introduced
To protect the RAM 43 from being erased to the memory unit 16
Data, for example, the number of data,
Data address, etc., protects when replacing batteries
You can do it.   The above embodiment is an electronic wristwatch with a data bank function.
The present invention is applied to such electronic time.
Not only the total meter, but also various
Various electronic devices having a memory unit, for example, small electronic calculations
Machine, electronic organizer, electronic scheduler, electronic camera, warp
It can be applied to b. [Effect of the invention]   As described above, according to the present invention, when replacing the battery,
To make the battery ready for replacement, attach the specified members
Not backed up when moving from the second position
Of the data stored in memory, it is backed up
Data related to data stored in the first memory
Only in the first memory to be backed up
Backup the data transferred after battery replacement.
To the second memory so that both batteries can be
Function for the data stored in the other memory
Not only can you perform, but also transfer the required data
Battery can be reliably prevented without
Moreover, the amount of memory to be backed up is small.
It is a thing.

【図面の簡単な説明】 第1図は本考案の一実施例を適用したデータバンク機能
付き電子腕時計の全体回路図、 第2図は第1図中のメモリ部16の概略構成図、 第3図は第1図中の主回路部15の詳細な回路図、 第4図は第3図中のRAM43の概略構成図、 第5図は第1図中の電圧制御部17及びその近傍について
の詳細な回路図、 第6図は電圧制御部17の主要動作を説明するためのタイ
ミングチャート、 第7図は主回路部15による全体的な処理動作を示すフロ
ーチャート、 第8図は第7図中のステップT12の処理(エラー検出処
理)を詳細に示すフローチャート、 第9図(a)〜(e)は第3図中の液晶表示装置による
表示例を示す図、 第10図は本考案の一実施例を適用した上記電子腕時計の
拡大断面図、 第11図(a)及び(b)は第10図中のスイッチS1のオフ
状態及びオン状態における要部拡大断面図、 第12図は従来のバッテリバックアップ回路の一例を示す
回路図である。 11…電池、12…降圧回路、13…定電圧回路、14…電圧検
出回路、15…主回路部、16…メモリ部、17…電圧制御
部、C1…バックアップ用のコンデンサ、S1…スイッチ、
S2…ACスイッチ
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an overall circuit diagram of an electronic wristwatch with a data bank function to which an embodiment of the present invention is applied, FIG. 2 is a schematic configuration diagram of a memory unit 16 in FIG. 4 is a detailed circuit diagram of the main circuit unit 15 in FIG. 1, FIG. 4 is a schematic configuration diagram of the RAM 43 in FIG. 3, and FIG. 5 is a diagram showing the voltage control unit 17 and its vicinity in FIG. FIG. 6 is a timing chart for explaining the main operation of the voltage control unit 17, FIG. 7 is a flowchart showing the overall processing operation by the main circuit unit 15, and FIG. the processing of step T 12 (error detection process) to the flow chart shown in detail, FIG. 9 (a) ~ (e) is a diagram showing a display example by the liquid crystal display device in FIG. 3, FIG. 10 of the present invention FIG. 11 (a) and (b) are enlarged cross-sectional views of the electronic wristwatch to which one embodiment is applied. FIG. 12 is an enlarged sectional view of a main part in an off state and an on state of FIG. 1 , and FIG. 12 is a circuit diagram showing an example of a conventional battery backup circuit. 11 ... battery, 12 ... step-down circuit, 13 ... constant voltage circuit, 14 ... voltage detection circuit, 15 ... main circuit unit, 16 ... memory, 17 ... voltage control unit, C 1 ... capacitor for backup, S 1 ... switch ,
S 2 … AC switch

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−199494(JP,A) 特開 昭58−105499(JP,A) 実開 昭62−105525(JP,U) 実開 昭62−29733(JP,U) 実開 昭59−74451(JP,U) 実開 昭59−92974(JP,U) 特公 昭60−1660(JP,B2)   ────────────────────────────────────────────────── ─── Continuation of front page       (56) References JP-A-58-199494 (JP, A)                 JP-A-58-105499 (JP, A)                 62-105525 (JP, U)                 62-29733 (JP, U)                 Actual opening sho 59-74451 (JP, U)                 Shokai Sho-59-92974 (JP, U)                 Japanese Patent Publication No. 60-1660 (JP, B2)

Claims (1)

(57)【実用新案登録請求の範囲】 1.電池電源と、 補助電源手段と、 前記電池電源が装着されているときに前記電池電源の出
力電圧で動作され、前記電池電源が外されたときに前記
補助電源手段からバックアップ電圧が供給される第1の
メモリと、 前記第1のメモリに記憶されているデータに関連するデ
ータと関連しないデータとが記憶され、前記電池電源の
出力電圧で動作され前記電池電源が外されたときに電圧
の供給が遮断される第2のメモリと、 前記電池電源の出力電圧で動作され、第1のメモリに記
憶されているデータと前記第2のメモリに記憶されてい
るデータに対して所定の機能を実行する実行手段と、 前記電池電源を交換出来る状態にするために所定の部材
が所定の位置から移動されたこと、及び電池交換後に前
記所定の部材が前記所定の位置に戻されことを検出する
検出手段と、 この検出手段で前記所定の部材が前記所定の位置から移
動されたことが検出されたときに、前記第2のメモリの
データのうち、前記第1のメモリのデータに関連するデ
ータのみを前記第1のメモリに転送する転送手段と、 前記検出手段で前記所定の部材が所定の位置に戻された
ことが検出されたときに、前記第1のメモリに転送され
た第2のメモリのデータを前記第2のメモリに戻す復帰
転送手段と、 を具備してなるメモリバックアップ装置。
(57) [Rules for requesting registration of utility model] A battery power supply, an auxiliary power supply, and a power supply that is operated at an output voltage of the battery power when the battery power is mounted, and is supplied with a backup voltage from the auxiliary power supply when the battery power is removed. 1 memory, and data related to data not related to the data stored in the first memory are stored, and are operated at the output voltage of the battery power supply and supply voltage when the battery power supply is removed. And a second memory that is operated with the output voltage of the battery power supply and performs a predetermined function on data stored in the first memory and data stored in the second memory. Executing means for performing, a predetermined member has been moved from a predetermined position to make the battery power supply replaceable, and the predetermined member has been returned to the predetermined position after battery replacement. Detecting means for outputting, when the detecting means detects that the predetermined member has been moved from the predetermined position, the data relating to the data of the first memory among the data of the second memory Transfer means for transferring only data to be transferred to the first memory; and when the detection means detects that the predetermined member has been returned to a predetermined position, the transfer means transfers the first member to the first memory. And a return transfer unit for returning data in the second memory to the second memory.
JP1987183279U 1987-11-30 1987-11-30 Memory backup device Expired - Lifetime JP2577531Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987183279U JP2577531Y2 (en) 1987-11-30 1987-11-30 Memory backup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987183279U JP2577531Y2 (en) 1987-11-30 1987-11-30 Memory backup device

Publications (2)

Publication Number Publication Date
JPH0187452U JPH0187452U (en) 1989-06-09
JP2577531Y2 true JP2577531Y2 (en) 1998-07-30

Family

ID=31474708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987183279U Expired - Lifetime JP2577531Y2 (en) 1987-11-30 1987-11-30 Memory backup device

Country Status (1)

Country Link
JP (1) JP2577531Y2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199494A (en) * 1982-05-14 1983-11-19 Citizen Watch Co Ltd Small-sized electronic instrument
JPS6229733U (en) * 1985-08-02 1987-02-23
JPS62105525U (en) * 1985-12-23 1987-07-06

Also Published As

Publication number Publication date
JPH0187452U (en) 1989-06-09

Similar Documents

Publication Publication Date Title
US4293927A (en) Power consumption control system for electronic digital data processing devices
KR100490576B1 (en) Semiconductor integrated circuit device, semiconductor device, and electronic apparatus including it
EP0402759B1 (en) Portable electronic device having versatile program storage
JPH0526224B2 (en)
US4383184A (en) Power controller
JPS61503059A (en) Timing device and method
US5105074A (en) Power supply reliability of portable electronic device
JPH04178114A (en) Electronic appliance
US4361873A (en) Calculator with constant memory
JP2577531Y2 (en) Memory backup device
US4999794A (en) Electronic device for reducing the power consumption during the supply of back up power
JPH0637471Y2 (en) Memory backup device
JP2532447Y2 (en) Memory backup device
JP4353081B2 (en) Electronic device and control method thereof
JP3328832B2 (en) Data processing device
KR950014996B1 (en) Data storag apparatus having volatile memory and nonvolatile memory and data indicaiton means for indicating memory storing data
JPH0687633B2 (en) Battery backup circuit
KR890005593A (en) Electronic device with date display
JP3671255B2 (en) Power monitoring device
GB2064835A (en) Power consumption control system for electronic digital data processing devices
JP2596101Y2 (en) Electronic equipment with communication function
JPH0589041A (en) Data processor
JP2979099B2 (en) Data storage device
JPH04359359A (en) Data storage device
KR19990025067A (en) How to display the battery status of a portable computer