JP2576360B2 - Timing-aware placement equipment - Google Patents

Timing-aware placement equipment

Info

Publication number
JP2576360B2
JP2576360B2 JP5152044A JP15204493A JP2576360B2 JP 2576360 B2 JP2576360 B2 JP 2576360B2 JP 5152044 A JP5152044 A JP 5152044A JP 15204493 A JP15204493 A JP 15204493A JP 2576360 B2 JP2576360 B2 JP 2576360B2
Authority
JP
Japan
Prior art keywords
net
block
cut line
blocks
margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5152044A
Other languages
Japanese (ja)
Other versions
JPH0721240A (en
Inventor
美樹子 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5152044A priority Critical patent/JP2576360B2/en
Publication of JPH0721240A publication Critical patent/JPH0721240A/en
Application granted granted Critical
Publication of JP2576360B2 publication Critical patent/JP2576360B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、レイアウト設計に関
し、特にタイミング考慮配置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a layout design, and more particularly to a timing-aware arrangement.

【0002】[0002]

【従来の技術】ある領域と、その領域に属するブロック
と、そのブロック間の結合関係と領域以外に属するブロ
ックと領域に属するブロック間の結合関係を表すネット
回路動作速度制限が与えられた場合、領域を2分割する
カットラインを作成し、カットラインを横切るネットの
数が最小になる様にかつ、クリティカルパス長を短くす
るブロックの位置を決定する問題を与える。
2. Description of the Related Art When an area, a block belonging to a certain area, a connection relation between the blocks, and a net circuit operation speed limit indicating a connection relation between a block belonging to other than the area and a block belonging to the area are given, A problem arises in that a cut line that divides the region into two is created, and the position of a block that shortens the critical path length is determined so that the number of nets crossing the cut line is minimized.

【0003】従来この種の配置装置を図2に示す。この
配置装置はカットラインを作成するカットライン作成装
置202と各ブロック結合度から各ブロックのマージ相
手を決定するマージ相手選択装置と201とマージ相手
選択装置201で求めたブロックのマージ処理を行うマ
ージ装置203とカットラインを横切るネットの数が数
最小になるようにペア交換を行うペアワイズ装置204
から構成されていた。(Masato Edahiro
and Takeshi Yoshimura,“N
ew Placemmet and Global R
outingAlgorithms for Stan
dard cell Layouts”,Proc.2
7th DA Conf pp.642−645,(1
990))。
FIG. 2 shows a conventional arrangement of this type. This arrangement device includes a cut line creating device 202 for creating a cut line, a merge partner selecting device for determining a merging partner of each block from each block coupling degree, and a merging unit 201 for performing a merging process of blocks obtained by the merging partner selecting device 201. Pairwise device 204 for performing pair exchange so as to minimize the number of devices 203 and the number of nets crossing the cut line
Was composed of (Masato Edahiro
and Takeshi Yoshimura, "N
ew Placemmet and Global R
outAlgorithms for Stan
dard Cell Layouts ", Proc. 2
7th DA Conf pp. 642-645, (1
990)).

【0004】[0004]

【発明が解決しようとする課題】そのため、上記の問題
に対して従来は、各ブロックの結合度のみでマージ相手
を選択し、マージ処理を行いその後、カットラインを横
切るネットの数が最小になるようにペア交換を行うもの
であり、クリティカルパスを満足する結果を得ることが
できなかった。
To solve the above problem, conventionally, a merging partner is selected only based on the degree of connection of each block, a merging process is performed, and then the number of nets crossing the cut line is minimized. In this manner, the pair exchange is performed as described above, and a result satisfying the critical path cannot be obtained.

【0005】本発明の目的は、上述の問題を解決し、ク
リティカルパスを短くすると同時にカットラインを横切
るネットの数を最小にするタイミング考慮配置装置を提
供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems and to provide a timing-aware placement apparatus which shortens a critical path and minimizes the number of nets crossing a cut line.

【0006】[0006]

【課題を解決するための手段】第1の本発明のタイミン
グ考慮配置装置は、回路のある領域に属するブロックの
集合と該ブロック間の結合関係を表すネットリストと、
該回路の動作速度制限と、該回路の内部遅延値を入力
し、タイミング解析を行い、各ネットの要求時間と到着
時間を求め、各ネットの余裕度を求め、該余裕度により
クリティカルパスを抽出するクリティカルパス抽出装置
と、前記ネットリストと前記回路の配置領域を入力し、
前記配置領域にカットラインを生成し、前記ブロックの
ブロック位置を決定するカットライン生成装置と、前記
ブロック位置と前記ネットリストと前記余裕度とマージ
されたブロックの面積制限を入力し、前記各ブロック間
の結合度を求め、該結合度と前記余裕度により前記ブロ
ックの面積制限を満たすブロック間のマージコストを計
算し、マージするブロックを決定する遅延考慮マージ相
手選択装置と、前記ネットリストを入力とし、前記遅延
考慮マージ相手選択装置により決定されたブロックをマ
ージしネットリストを更新するマージ装置と、前記マー
ジ装置で更新されたネットリストと、前記カットライン
と、前記ブロック位置を入力し、前記カットラインを横
切るネット数が最小となるようにブロックの交換処理を
行うペアワイズ装置とから構成されることを特徴をす
る。第2の発明のタイミング考慮配置装置は、回路のあ
る領域に属するブロックの集合と該ブロック間の結合関
係を表すネットリストと、該回路の動作速度制限と、該
回路の内部遅延値を入力し、タイミング解析を行ない、
各ネットの要求時間と到着時間を求め、ネットの余裕度
を求め、該余裕度によりクリティカルパスを抽出するク
リティカルパス抽出装置と、前記ネットリストを入力と
し各ネットを通過するパスの数(パス通過密度)を求め
るパス通過密度抽出装置と、前記ネットリストと前記回
路の配置領域を入力し、前記配置領域にカットラインを
生成し、前記ブロックのブロック位置を決定するカット
ライン生成装置と、前記ネットリストと、前記カットラ
インと、前記ブロック位置を入力し、前記カットライン
を横切るネットの数が少なく、かつカットラインを横切
るクリティカルパス数が少なく、かつカットラインを横
切るパス通過密度の高いネットが少なくなるようにペア
交換を行なうペアワイズ装置から構成されることを特徴
とする。
According to a first aspect of the present invention, there is provided a timing-considering arrangement apparatus comprising: a set of blocks belonging to a certain area of a circuit; and a netlist representing a connection relationship between the blocks.
Input the operation speed limit of the circuit and the internal delay value of the circuit, perform timing analysis, find the required time and arrival time of each net, find the margin of each net, and extract the critical path from the margin Critical path extraction device, and input the placement area of the netlist and the circuit,
A cut line generation device that generates a cut line in the placement area and determines a block position of the block; and inputs the block position, the net list, the margin, and the area limit of the merged block, and Calculating a merging cost between blocks satisfying the area limitation of the block based on the merging degree and the margin, inputting the netlist and a delay-considering merging partner selecting device for determining a block to be merged; The merge device that merges the blocks determined by the delay-considering merge partner selection device and updates the netlist, the netlist updated by the merge device, the cut line, and the block position are input, and Pairwise equipment that performs block exchange processing so that the number of nets crossing the cut line is minimized To characterized in that it is composed of a. According to a second aspect of the present invention, there is provided a timing-considering arrangement apparatus which inputs a set of blocks belonging to a certain area of a circuit, a netlist indicating a connection relationship between the blocks, an operation speed limit of the circuit, and an internal delay value of the circuit. , Perform timing analysis,
The required time and arrival time of each net are determined, the margin of the net is determined, and the critical path is extracted based on the margin, and the number of paths passing through each net with the net list as input (path passing) A pass-through density extracting device for calculating the density, a cut line generating device for inputting the netlist and the arrangement area of the circuit, generating a cut line in the arrangement area, and determining a block position of the block; a list, and the cut line, the type of the block position, the fewer nets crossing a cut line, and the critical path number is small across the cut line, and less high net of paths passing density across the cut line And a pair-wise device for performing pair exchange.

【0007】[0007]

【実施例】図1に第1の発明のタイミング考慮配置装置
の一実施例を示す。また、本発明の全体の流れを図12
に示す。
FIG. 1 shows an embodiment of the timing-considering arrangement apparatus according to the first invention. FIG. 12 shows the overall flow of the present invention.
Shown in

【0008】入力としてネットリスト(ブロックの集合
とブロック間のつながりを表す(ネット))と、回路の
動作速度制限(何nsで動作しなくてはならない)と、
回路の内部遅延値が与えられると、クリティカルパス抽
出装置101では、タイミング解析を行い、各ネットの
要求時間と到着時間を求める。タイミング解析とは、入
力から出力にむかって各ネットに一番遅く到着する時
間、即ち到着時間と、出力から入力にむかって、入力か
らそのネットにいつまで到着しなくては遅延を満たせな
いかを表す時間、即ち要求時間を求めるものである。到
着時間(要求時間は)は、入力(出力)からそのネット
までの経路上にあるブロックの内部遅延(と配線遅延)
を足す(引く)ことにより求めることができる。図7
(a)に回路の動作速度制限が22の場合の遅延解析の
結果を表す。(要求時間と到着時間はRobert
B.Hitchcock,Gordon L.Smit
h,David D.Cheng,“Timing A
nalysis of Computer Hardw
are”,IBM J.Res.Develop.vo
l1 January 1982,pp.100−10
5,(1982).により求めることができる。)この
後、各ネットのスラック(要求時間−到着時間)を求
め、スラックの分配処理を行うことにより各ネットの余
裕度を求める(12−1)。スラックの分配処理とは、
スラックが0でないネットを取り出し、そのネットを通
過するパス上のネットにスラック値を分割したものを、
余裕度として割り振る処理である。余裕度が割り振られ
ると、余裕度は配線遅延に足され、再度遅延解析が行わ
れる。この後、スラックの分配処理を行う。この処理を
すべてのネットのスラック値がほぼ0となるまで振り返
す。(余裕度は例えば、Peter S.Hauge,
Ravi Nair,Ellen J,Yoffa,
“Circuit Placement for Pr
edictable Performance”,Pr
oc.ICCAD−87.,pp.88−91,(19
87).により求めることができる。)図7(b)に余
裕度を分配した結果を表す。余裕度が負のネットがクリ
ティカルパス上のネットなる。また、余裕度は小さいほ
ど制限がきついことを表す。ここでクリティカルパスと
は要求時間−到着時間が負のパス(ネットの系列)を言
う。
As inputs, a net list (a set of blocks and a connection between blocks (net)), an operation speed limit of the circuit (the operation must be performed in a few ns),
When the internal delay value of the circuit is given, the critical path extraction device 101 performs a timing analysis to obtain a required time and an arrival time of each net. Timing analysis is the time of arrival at each net from the input to the output at the latest, i.e., the arrival time, and from the output to the input, how long it must arrive at the net from the input to meet the delay. The required time, that is, the required time is obtained. The arrival time (request time) is the internal delay (and wiring delay) of the block on the path from the input (output) to the net
Can be obtained by adding (subtracting) FIG.
(A) shows the result of delay analysis when the operation speed limit of the circuit is 22. (Request time and arrival time are Robert
B. Hitchcock, Gordon L. Smit
h, David D.H. Cheng, "Timing A
analysis of Computer Hardw
are ", IBM J. Res. Develop. vo
11 January 1982, pp. 139-143. 100-10
5, (1982). Can be obtained by Then, slack (request time-arrival time) of each net is obtained, and slack distribution processing is performed to obtain a margin of each net (12-1). What is slack distribution?
Take a net whose slack is not 0, divide the slack value into nets on the path passing through the net,
This is a process of allocating as a margin. When the margin is allocated, the margin is added to the wiring delay, and the delay analysis is performed again. Thereafter, a slack distribution process is performed. This process is repeated until the slack values of all nets become almost zero. (The margin is, for example, Peter S. Hauge,
Ravi Nair, Ellen J, Yoffa,
“Circuit Placement for Pr
editable Performance ", Pr
oc. ICCAD-87. Pp. 88-91, (19
87). Can be obtained by FIG. 7B shows the result of the distribution of the margin. A net with a negative margin is a net on the critical path. The smaller the margin, the tighter the limit. Here, the critical path is a path (a series of nets) in which the required time minus the arrival time is negative.

【0009】次にカットライン作成装置103では、ネ
ットリスト、配置領域を入力とし、配置領域にカットラ
インを作成し、各ブロックがカットラインの右に属する
か左に属するかを決定する。(12−2)。
Next, the cutline creating apparatus 103 receives the netlist and the arrangement area as input, creates a cutline in the arrangement area, and determines whether each block belongs to the right or left of the cutline. (12-2).

【0010】次に遅延考慮マージ相手選択装置102で
は、カットライン作成装置103で決定した、ブロック
位置(ブロックがカットラインの右に属するか左に属す
るか)とネットリスト(マージ処理で更新処理されたネ
ットリストでもよい)とクリティカルパス抽出装置10
1で求めた各ネットの余裕度とマージされたブロックの
面積制限を入力とし、まず、各ブロック間の結合度(ブ
ロックi,ブロックj間に何本ネットが存在するか)を
求める。図8の例では、ブロックAとブロックBの結合
度は1で、ブロックBとブロックCの結合度は2であ
る。次に、結合度と余裕度を元に、ブロックの面積制限
を満足するブロック間に対しマージコストを計算し、マ
ージするブロック決定する。(図11,12−3)。
Next, in the delay consideration merging partner selection device 102, the block position (whether the block belongs to the right or left of the cut line) and the net list (updated by the merge process, determined by the cut line creation device 103). And a critical path extraction device 10
The margin of each net obtained in step 1 and the area limit of the merged block are input, and first, the degree of connection between blocks (how many nets exist between block i and block j) is obtained. In the example of FIG. 8, the coupling degree between block A and block B is 1, and the coupling degree between block B and block C is 2. Next, a merging cost is calculated for blocks satisfying the block area limit based on the coupling degree and the margin, and a block to be merged is determined. (FIGS. 11 and 12-3).

【0011】以下、ブロックi,jをマージする場合の
マージコストcost(i,j)を求める方法について
述べる。ブロックi,ブロックj間のネットの結合度を
nonect(i,j)とする。ブロックi,ブロック
j間をつなぐネットの集合を
Hereinafter, a method for obtaining a merge cost cost (i, j) when merging blocks i and j will be described. Let the degree of connection of the net between the block i and the block j be nonect (i, j). A set of nets connecting block i and block j

【0012】[0012]

【数1】 (Equation 1)

【0013】とする。ネットiの余裕度をafford
(i)とする。遅延考慮マージ相手選択装置では、同じ
領域に属するすべてのブロックの組(ブロックi,j)
に対して、もしブロックi,jの面積の和が制限値以下
のなら、マ−ジコスト:
It is assumed that: Aford the margin of net i
(I). In the delay consideration merging partner selection device, a set of all blocks belonging to the same area (block i, j)
On the other hand, if the sum of the areas of the blocks i and j is equal to or less than the limit value, the merge cost:

【0014】[0014]

【数2】 (Equation 2)

【0015】を計算することによりブロックの間のマー
ジコストを求める。ここでα,βは任意の変数。
The merge cost between blocks is obtained by calculating Here, α and β are arbitrary variables.

【0016】マージするブロックは、マージコストを大
きな順にソートし、値が1番大きなもとなる。
The blocks to be merged are sorted in ascending order of merge cost, and have the largest value.

【0017】マージ装置104では、ネットリストと遅
延考慮マージ相手選択装置102で求められたマージ対
象ブロックと目標ブロック数を入力とし、マージ処理を
行う(12−4)。マージ処理とは、入力の2つのブロ
ックを1つのブロックとし、ネットリストを更新する処
理を言う。図9にブロックa,bをマージし、ブロック
cとした場合を示す。もしブロック数が目標ブロック数
に到達したか、もしくは遅延考慮マージ相手選択装置で
もとめられたマージ対象ブロックが空の場合、ペアワイ
ズ装置105に、そうでない場合は遅延考慮マージ相手
選択装置102へ制御を移動する。
The merging device 104 inputs the netlist and the target block and the number of target blocks obtained by the delay consideration merging partner selection device 102 and performs a merging process (12-4). The merge process is a process of updating two net blocks into one block by using two input blocks. FIG. 9 shows a case where blocks a and b are merged into block c. If the number of blocks has reached the target number of blocks, or the block to be merged determined by the delay-considering merge partner selection device is empty, control is passed to the pair-wise device 105; Moving.

【0018】ペアワイズ装置105では、マージ装置で
更新されたネットリストとカットライン作成装置で求め
たカットラインとブロック位置を入力とし、カットライ
ンの両側からブロックを1つずつ取り出し、カットライ
ンを横切るネットの数が最小になるように(カットライ
ンを横切るネットの数が最小、かつカットラインを横切
るクリティカルパス数が最小になるように)ブロックの
交換処理(ペアワイズ)を行う(図10,12−6)。
ペアワイズには、(Masato Edahiro a
nd takeshi Yoshimura,“New
Placemmet and Global Rou
ting Algorithms for Stand
ard cell Layouts”.Proc.27
th DA Conf pp.642−645,(19
90))を用いることができる。
The pairwise device 105 receives the net list updated by the merge device, the cut line and the block position obtained by the cut line creating device as inputs, takes out blocks one by one from both sides of the cut line, and outputs the nets crossing the cut line. (Pairwise) (FIG. 10, 12-6) so that the number of blocks becomes minimum (so that the number of nets crossing the cut line is minimum and the number of critical paths crossing the cut line is minimum). ).
Pairwise includes (Masato Edahiro a
nd takeshi Yoshimura, “New
Placemet and Global Rou
ting Algorithms for Stand
ard cell Layouts ". Proc. 27
th DA Conf pp. 642-645, (19
90)) can be used.

【0019】図14にパス通過密度を示す。この例で
は、ネット1,3,5を通過するパスとネット2,4,
5を通過するパスが存在する。ブロック1とブロック5
の間の制約が厳しい場合、ネット5を短くすれば、2つ
のパスを短くできるが、ネット1を短くすると、1つの
パスしか短くできない。この様にネットを短くすること
により、多くのパスを短くできるネット、即ち、多くの
パスが通過するネットを短くすることにより、あるネッ
トが原因で複数のクリティカルパスが遅延を満足せずに
残ってしまうことを防ぐことができる。
FIG. 14 shows the pass passage density. In this example, a path passing through nets 1, 3, 5 and nets 2, 4,
5 is present. Block 1 and Block 5
Is severe, the two paths can be shortened by shortening the net 5, but if the net 1 is shortened, only one path can be shortened. By shortening the net in this way, a net that can shorten many paths, that is, by shortening a net through which many paths pass, a plurality of critical paths remain without satisfying the delay due to a certain net. Can be prevented.

【0020】図3の例では、ネット1を通過するパスの
数は、1本で、ネット2を通過するパスの数は、1本
で、ネット3を通過するパスの数は、1本で、ネット4
を通過するパスの数は、1本で、ネット5を通過するパ
スの数は、2本である。そこでネット5を短くすれば良
い。
In the example of FIG. 3, the number of paths passing through the net 1 is one, the number of paths passing through the net 2 is one, and the number of paths passing through the net 3 is one. , Net 4
Is one, and the number of paths passing through the net 5 is two. Therefore, the net 5 may be shortened.

【0021】図13は、第2の発明のタイミング考慮配
置装置の一実施例を示す。
FIG. 13 shows an embodiment of the timing-considering arrangement apparatus according to the second invention.

【0022】全体の流れを図18に示す。FIG. 18 shows the overall flow.

【0023】パス通過密度抽出装置では、ネットリスト
(ブロックの集合とブロック間のつながりを表す(ネッ
ト))を入力とし、各ネットを通過するパスの数を求め
る。まず、始点から各ネットへのパス数を求める。(始
点からのネットの数で各ネットをレベル付けをする(図
15)。次に、レベルの低い方から順にネットの出てい
るブロックに入り込んでいるネットの始点からのパスの
数を加え、そのネットの始点からのパスの数とする。図
15のネット5では、ネットの出ているブロックに入り
込んでいるネットは、ネット3,4なので、1+1=2
が始点からのパスの数となる。もしネットの出ているブ
ロックが始点のブロックであれば、ネットの始点からの
パス数を1とする。)次に、終点から各ブロックへのパ
スの数を数える。(終点側から、始点側と同じ処理を行
う。(図16))次に各ブロックで、始点から各ブロッ
クへのパスの数と終点から各ブロックへのパスの数を掛
け合わせることにより、各ブロックを通過するパスの数
を求める(図17)。
The path passing density extracting apparatus receives a net list (a set of blocks and a (net) representing a connection between blocks) as an input and obtains the number of paths passing through each net. First, the number of paths from the starting point to each net is determined. (Level each net according to the number of nets from the starting point (Fig. 15). Next, add the number of paths from the starting point of the net entering the block from which the net comes out in descending order of level, The number of paths from the start point of the net is the number of paths.
Is the number of passes from the starting point. If the block on which the net appears is the start block, the number of paths from the start point of the net is set to one. Next, count the number of passes from the end point to each block. (From the end point side, the same processing as the start point side is performed. (FIG. 16)) Next, each block is multiplied by the number of paths from the start point to each block and the number of paths from the end point to each block. The number of paths passing through the block is obtained (FIG. 17).

【0024】クリティカルパス抽出装置では、ネットリ
ストと、回路の動作速度制限(何nsで動作しなくては
ならない)と、回路の内部遅延値が与えられる回路の内
部遅延値が与えられると、タイミング解析を行い、各ネ
ットの要求時間と到着時間を求める。タイミング解析と
は、入力から出力にむかって各ネットに一番遅く到着す
る時間、即ち到着時間と、出力から入力にむかって、入
力からそのネットまでいつまで到着しなくては遅延を満
たせないかを表す時間即ち要求時間を求めるものであ
る。到着時間(要求時間)は、入力(出力)からそのネ
ットまでの経路上にあるブロックの内部遅延(と配置遅
延)を足す(引く)ことにより求めることができる。図
7(a)に回路の動作速度制限が22の場合の遅延解析
の結果を表す。(要求時間と到着時間はRobert
B.Hitchcock,Gordon L.Smit
h,David D.Cheng,“Timing A
nalysis of Computer Hard−
ware”,IBM J,Res.Develop.v
ol1 January 1982,pp.100−1
05,(1982).により求めることができる。)こ
の後、各ネットのスラック(要求時間−到着時間)を求
め、スラックの分配処理を行うことにより各ネットの余
裕度を求める。スラックの分配処理とは、スラックが0
でないネットを取り出し、そのネットを通過するパス上
のネットにスラック値を分割したものを、余裕度として
割り振る処理である。余裕度が割り振られると、余裕度
は配線遅延に足され、再度遅延解析が行われる。この
後、スラックの分配処理を行う。この処理をすべてのネ
ットのスラック値がほぼ0となるまで繰り返す。(余裕
度は例えば、Peter S.Hauge,RaviN
air,Ellen J,Yoffa,“Circui
t Placement for Predictab
le Performance”,Proc.ICCA
D−87.,pp.88−91,(1987).により
求めることができる。)図7(b)に余裕度を分配した
結果を表す。余裕度が負のネットがクリティカルパス上
のネットとなる。また、余裕度は小さいほど制限がきつ
いことを表す。ここでクリティカルパスとは要求時間−
到着時間が負のパス(ネットの系列)を言う。
In the critical path extraction device, when a netlist, an operation speed limit of a circuit (the operation must be performed at a certain ns), and an internal delay value of a circuit to which an internal delay value of the circuit is given, a timing is determined. Analysis is performed to determine the required time and arrival time of each net. Timing analysis is the time of arrival at each net from the input to the output at the latest, i.e., the arrival time, and from the output to the input, how long it must arrive from the input to the net to satisfy the delay. The required time, that is, the required time is obtained. The arrival time (request time) can be obtained by adding (subtracting) the internal delay (and the placement delay) of the block on the path from the input (output) to the net. FIG. 7A shows the result of the delay analysis when the operation speed limit of the circuit is 22. (Request time and arrival time are Robert
B. Hitchcock, Gordon L. Smit
h, David D.H. Cheng, "Timing A
analysis of Computer Hard-
ware ", IBM J, Res. Develop.v
ol1 January 1982, pp. 100-1
05, (1982). Can be obtained by Thereafter, slack (request time-arrival time) of each net is obtained, and slack distribution processing is performed to obtain a margin of each net. Slack distribution processing means that slack is 0
This is a process of taking out a net that is not and dividing the slack value into nets on a path passing through the net and assigning the result as a margin. When the margin is allocated, the margin is added to the wiring delay, and the delay analysis is performed again. Thereafter, a slack distribution process is performed. This process is repeated until the slack values of all nets become almost zero. (The margin is, for example, Peter S. Hauge, RaviN
air, Ellen J, Yoffa, "Circui
t Placement for Predictab
le Performance ", Proc. ICCA
D-87. Pp. 88-91, (1987). Can be obtained by FIG. 7B shows the result of the distribution of the margin. A net with a negative margin is a net on the critical path. The smaller the margin, the tighter the limit. Here, the critical path is the required time-
A path with a negative arrival time (a series of nets).

【0025】次にカットライン作成装置では、ネットリ
スト、配置領域を入力とし、配置領域にカットラインを
作成し、各ブロックがカットラインの右に属するか左に
属するかを決定する。
Next, the cut line creating apparatus inputs a net list and an arrangement area, creates a cut line in the arrangement area, and determines whether each block belongs to the right or left of the cut line.

【0026】ペアワイズ装置では、パス通過密度抽出装
置で求めた各ネットを通過するパスの数と、クリティカ
ルパス抽出装置で求めた各ネットの余裕度とネットリス
トとカットライン作成装置で求めたカットラインとブロ
ック位置を入力とし、カットラインの領域からブロック
を1つずつ取り出し、カットラインを横切るネットの数
が最小になるように(カットラインを横切るネットの数
が最小、かつカットラインを横切るクリティカルパス数
が最小、カットラインを横切るパス通過密度の高いネッ
トの数が最小になるように)ブロックの交換処理(ペア
ワイズ)を行う。ペアワイズには、(Masato E
dahiro and takeshiYoshimu
ra,“New Placemmet and Glo
balRouting Algorithms for
Standard cell Layouts”.P
roc.27th DA Conf pp.642−6
45,(1990))を用いることができる。即ち、ブ
ロックiとブロックjを交換する場合のコストexch
ange(i,j)は、ブロックiとブロックjに接続
するネットの集合をE2とすると、以下のように定義さ
れる。
In the pairwise apparatus, the number of paths passing through each net obtained by the path passing density extraction apparatus, the margin of each net obtained by the critical path extraction apparatus, the net list, and the cut line obtained by the cut line creation apparatus. And block position as inputs, take out blocks one by one from the cut line area, and minimize the number of nets crossing the cut line (the minimum number of nets crossing the cut line and the critical path crossing the cut line) Block exchange processing (pairwise) is performed so that the number is the smallest and the number of nets having a high path passing density across the cut line is the smallest. Pairwise, (Masato E
dahiro and takeshiYoshimu
ra, “New Placement and Glo
balRouting Algorithms for
Standard cell Layouts ".P
rc. 27th DA Conf pp. 642-6
45, (1990)). That is, the cost exch when exchanging the block i and the block j
The angle (i, j) is defined as follows, assuming that a set of nets connected to the blocks i and j is E2.

【0027】 [0027]

【0028】ここで、afford(l)は、ネットの
余裕度を表し、form(l,)は、ネットlのピン
を反対の領域に移動させることにより変化するカット
ラインを横切りネットの数を表し、path(l)は、
ネットlの通過密度を表す。また、P(l)は、ネット
lに接続するピンでブロックi,jのピンの集合を表
す。αは任意の定数。
Here, aford (l) represents the margin of the net, and form (l, a ) is the pin of the net l.
a represents the number of nets that traverse a cut line that changes by moving a to the opposite region, and path (l) is
This represents the passing density of the net l. P (l) is a pin connected to the net l and represents a set of pins of blocks i and j . α is an arbitrary constant.

【0029】exchange(i,j)をすべてのブ
ロックの組に対し計算し、最もコストの高いものが交換
の対象となり、交換が行われる。この交換処理は、交換
によりカットラインを横切るネットの数、かつカットラ
インを横切るクリティカルパス数、カットラインを横切
るパス通過密度の高いネットの数が減少しなくなるまで
行う。
Exchange (i, j) is calculated for all sets of blocks, and the one with the highest cost is to be exchanged, and exchange is performed. This exchange processing is performed until the number of nets crossing the cut line, the number of critical paths crossing the cut line, and the number of nets having a high path passage density crossing the cut line do not decrease.

【0030】[0030]

【効果】図3は図1の実施例に対する一入力例に対しカ
ットラインを作成し、クリティカルパスを抽出した結果
である。図3で、1,2…と番号付けられた丸はブロッ
クを表す(3−1)。各ブロックを結ぶ線はネットを表
す(3−2)。太線はクリティカルパスを表す(3−
3)。3−4は、カットラインを表す。
FIG. 3 shows the result of creating a cut line and extracting a critical path for one input example for the embodiment of FIG. In FIG. 3, circles numbered 1, 2,... Represent blocks (3-1). The line connecting each block represents a net (3-2). The bold line indicates the critical path (3-
3). 3-4 represents a cut line.

【0031】従来の方法では、マージ相手を選択する場
合結合度のみで決定していたため、ブロック1とブロッ
ク2が結合され、ブロック3とブロック4が結合され、
ブロック5とブロック6が結合され、ブロック7とブロ
ック8が結合される(図4)。この状態でペアワイズを
行うと、これ以上カットラインを横切るネットの数を少
なくすることができない。この時、クリティカルパスは
3回カットラインを横切ってしまい長いものとなってい
る。
In the conventional method, when the merging partner is selected, it is determined only by the degree of coupling, so that block 1 and block 2 are coupled, block 3 and block 4 are coupled,
Block 5 and block 6 are combined, and block 7 and block 8 are combined (FIG. 4). If pairwise is performed in this state, the number of nets crossing the cut line cannot be reduced any more. At this time, the critical path crosses the cut line three times and is long.

【0032】しかし、本発明によればマージ相手を選択
する場合、結合度のみでなくクリティカルパス抽出装置
で抽出したクリティカルパス情報を用いて遅延考慮マー
ジ相手を選択装置によりマージ相手を選択するので、ブ
ロック1とブロック4が結合され、ブロック2とブロッ
ク3が結合され、ブロック6とブロック7が結合されブ
ロック5とブロック8が結合される(図5)。これに対
してペア交換を行うと、図6の結果が得られる。この場
合、クリティカルパスは1回のみカットラインを横切っ
ており、短いクリティカルパスが得られる。
However, according to the present invention, when a merge partner is selected, the delay-considering merge partner is selected by the selecting device using not only the degree of coupling but also the critical path information extracted by the critical path extracting device. Block 1 and block 4 are combined, block 2 and block 3 are combined, block 6 and block 7 are combined, and block 5 and block 8 are combined (FIG. 5). On the other hand, when the pair exchange is performed, the result of FIG. 6 is obtained. In this case, the critical path crosses the cut line only once, and a short critical path is obtained.

【0033】以上のように、本発明では、カットライン
を横切るネットの数を最小にすることができると同時
に、クリティカルパスを短くすることができる。また、
第2の発明では、密度の高いネットから優先して交換処
理を行なうため、あるネットが原因で複数のクリティカ
ルパスが遅延を満足せずに残ってしまうことを防ぐ。ま
た、ブロックの集中を防ぐ。
As described above, in the present invention, the number of nets crossing the cut line can be minimized, and the critical path can be shortened. Also,
In the second invention, since the exchange processing is performed with priority given to the net having the higher density, it is possible to prevent a plurality of critical paths from remaining due to a certain net without satisfying the delay. In addition, block concentration is prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す構成図FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】従来の配置装置を示す図FIG. 2 is a diagram showing a conventional arrangement device.

【図3】クリティカルパスを抽出した結果を示す図FIG. 3 is a diagram showing a result of extracting a critical path.

【図4】従来の技術によるブロックの結合の状態を示す
FIG. 4 is a diagram showing a state of connection of blocks according to a conventional technique.

【図5】本発明によるブロックの結合の状態を示す図FIG. 5 is a diagram showing a state of connection of blocks according to the present invention.

【図6】図5のブロックに対してペア交換を行った結果
を示す図
FIG. 6 is a diagram showing a result of performing pair exchange on the block of FIG. 5;

【図7】(a)回路の動作速度制限22の場合の遅延解
析の結果を示す図 (b)余裕度を分配した結果を示す図
7A is a diagram showing a result of delay analysis in a case where the operation speed of the circuit is limited to 22. FIG. 7B is a diagram showing a result of distributing a margin.

【図8】ブロックの結合の例を示す図FIG. 8 is a diagram showing an example of combining blocks;

【図9】マージ結果を示す図FIG. 9 is a diagram showing a merge result;

【図10】ブロックの交換処理を示す図FIG. 10 is a diagram showing a block exchange process.

【図11】マージするブロックを決定する流れを示す図FIG. 11 is a diagram showing a flow of determining a block to be merged;

【図12】本発明のタイミング考慮配置の全体の流れを
示す図
FIG. 12 is a diagram showing an overall flow of a timing-considered arrangement according to the present invention;

【図13】本発明第2の実施例を示す図FIG. 13 is a diagram showing a second embodiment of the present invention.

【図14】パス通過密度を示す図FIG. 14 is a diagram showing a pass passage density;

【図15】始点から各ネットへのパスの数を示す図FIG. 15 is a diagram showing the number of paths from a start point to each net.

【図16】終点から各ネットへのパスの数を示す図FIG. 16 is a diagram showing the number of paths from an end point to each net.

【図17】各ネットを通過するパスの数を示す図FIG. 17 is a diagram showing the number of paths passing through each net.

【図18】第2の実施例の流れを示す図FIG. 18 is a diagram showing the flow of the second embodiment.

【符号の説明】[Explanation of symbols]

101 クリティカルパス抽出装置 102 遅延考慮マージ相手選択装置 103 カットライン作成装置 104 マージ装置 105 ペアワイズ装置 201 マージ相手選択装置 202 カットライン作成装置 203 マージ装置 204 ペアワイズ装置 DESCRIPTION OF SYMBOLS 101 Critical path extraction device 102 Delay consideration merge partner selection device 103 Cut line creation device 104 Merge device 105 Pairwise device 201 Merge partner selection device 202 Cut line creation device 203 Merge device 204 Pairwise device

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路のある領域に属するブロックの集合
と該ブロック間の結合関係を表すネットリストと、該回
路の動作速度制限と、該回路の内部遅延値を入力し、タ
イミング解析を行い、各ネットの要求時間と到着時間を
求め、各ネットの余裕度を求め、該余裕度によりクリテ
ィカルパスを抽出するクリティカルパス抽出装置と、 前記ネットリストと前記回路の配置領域を入力し、前記
配置領域にカットラインを生成し、前記ブロックのブロ
ック位置を決定するカットライン生成装置と、 前記ブロック位置と前記ネットリストと前記余裕度とマ
ージされたブロックの面積制限を入力し、前記各ブロッ
ク間の結合度を求め、該結合度と前記余裕度により前記
ブロックの面積制限を満たすブロック間のマージコスト
を計算し、マージするブロックを決定する遅延考慮マー
ジ相手選択装置と、 前記ネットリストを入力とし、前記遅延考慮マージ相手
選択装置により決定されたブロックをマージしネットリ
ストを更新するマージ装置と、 前記マージ装置で更新されたネットリストと、前記カッ
トラインと、前記ブロック位置を入力し、前記カットラ
インを横切るネット数が最小となるようにブロックの交
換処理を行うペアワイズ装置とから構成されることを特
徴とするタイミング考慮配置装置。
A timing analysis is performed by inputting a set of blocks belonging to a certain region of a circuit and a netlist representing a connection relationship between the blocks, an operation speed limit of the circuit, and an internal delay value of the circuit. Calculating a required time and an arrival time of each net; obtaining a margin of each net; extracting a critical path based on the margin; and inputting the netlist and the arrangement area of the circuit; A cut line generating apparatus that generates a cut line and determines a block position of the block; and inputs the block position, the net list, the margin, and the area limit of the merged block, and connects the blocks. The merge cost between blocks satisfying the area limit of the block based on the coupling degree and the margin, and the block to be merged is calculated. A delay-considering merge partner selection device that determines the net list, a merge device that takes the netlist as an input, merges the blocks determined by the delay-consideration merge partner selection device, and updates the netlist; and a net updated by the merge device. A timing-aware placement device, comprising: a list, the cut line, and a pair-wise device for inputting the block position and exchanging blocks so as to minimize the number of nets crossing the cut line. .
【請求項2】回路のある領域に属するブロックの集合と
該ブロック間の結合関係を表すネットリストと、該回路
の動作速度制限と、該回路の内部遅延値を入力し、タイ
ミング解析を行ない、各ネットの要求時間と到着時間を
求め、ネットの余裕度を求め、該余裕度によりクリティ
カルパスを抽出するクリティカルパス抽出装置と、 前記ネットリストを入力とし各ネットを通過するパスの
数(パス通過密度)を求めるパス通過密度抽出装置と、
前記ネットリストと前記回路の配置領域を入力し、前記
配置領域にカットラインを生成し、前記ブロックのブロ
ック位置を決定するカットライン生成装置と、 前記ネットリストと、前記カットラインと、前記ブロッ
ク位置を入力し、前記カットラインを横切るネットの数
が少なく、かつカットラインを横切るクリティカルパス
数が少なく、かつカットラインを横切るパス通過密度の
高いネットが少なくなるようにペア交換を行なうペアワ
イズ装置からなるタイミング考慮装置。
2. A timing analysis is performed by inputting a set of blocks belonging to a certain area of a circuit and a netlist representing a connection relationship between the blocks, an operation speed limit of the circuit, and an internal delay value of the circuit. A critical path extraction device for obtaining a required time and an arrival time of each net, obtaining a margin of the net, and extracting a critical path based on the margin; and a number of paths (path passing) Density extraction device for determining the density
A cut line generating apparatus for inputting the net list and the arrangement area of the circuit, generating a cut line in the arrangement area, and determining a block position of the block; the net list, the cut line, and the block position Enter the number of nets crossing the cut line
Less, and the critical path number is small, and timing consideration device comprising a pair-wise device for performing paired exchange as net high-pass passage density across the cut line is reduced across the cut line.
JP5152044A 1993-06-23 1993-06-23 Timing-aware placement equipment Expired - Lifetime JP2576360B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5152044A JP2576360B2 (en) 1993-06-23 1993-06-23 Timing-aware placement equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5152044A JP2576360B2 (en) 1993-06-23 1993-06-23 Timing-aware placement equipment

Publications (2)

Publication Number Publication Date
JPH0721240A JPH0721240A (en) 1995-01-24
JP2576360B2 true JP2576360B2 (en) 1997-01-29

Family

ID=15531834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5152044A Expired - Lifetime JP2576360B2 (en) 1993-06-23 1993-06-23 Timing-aware placement equipment

Country Status (1)

Country Link
JP (1) JP2576360B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197376B (en) 2008-10-24 2014-01-15 国际商业机器公司 Source code processing method, system, and program

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
情報処理学会第44回全国大会講演論文集 第6分冊 169−170頁 松崎日出夫ほか「動的ネット重み調整によるタイミング保証ミニカット配置手法」

Also Published As

Publication number Publication date
JPH0721240A (en) 1995-01-24

Similar Documents

Publication Publication Date Title
US6543043B1 (en) Inter-region constraint-based router for use in electronic design automation
JP3737104B2 (en) Timing driven method of placing user circuitry in a programmable integrated circuit device
US20030005398A1 (en) Timing-driven global placement based on geometry-aware timing budgets
US8782591B1 (en) Physically aware logic synthesis of integrated circuit designs
US5550714A (en) Schematic generator and schematic generating method
US6651232B1 (en) Method and system for progressive clock tree or mesh construction concurrently with physical design
US6223328B1 (en) Wire processing method, wire processing equipment, and recording medium for wire processing program used in designing a large scale integrated circuit
Hsu et al. A DAG-based algorithm for obstacle-aware topology-matching on-track bus routing
EP0197646B1 (en) Cmos circuit design automation system
CN115422876A (en) High-level comprehensive process layout method
JP2576360B2 (en) Timing-aware placement equipment
US6931610B1 (en) Method for rapid estimation of wire delays and capacitances based on placement of cells
Liu et al. Chip-level area routing
Kao et al. Cross point assignment with global rerouting for general-architecture designs
US20100262945A1 (en) Repeater driven routing methodology
Elder et al. An interactive system for VLSI chip physical design
US6507939B1 (en) Net delay optimization with ramptime violation removal
US6473889B1 (en) Method of automatically generating repeater blocks in HDL and integrating them into a region constrained chip design
Rafiq et al. Integrated floorplanning with buffer/channel insertion for bus-based designs
Mo et al. Fishbone: a block-level placement and routing scheme
JPH0721242A (en) Method and device for deciding wiring route
JP2877086B2 (en) Circuit drawing generating apparatus and circuit drawing generating method
JPH05243383A (en) Automatic wiring method
JPH08153129A (en) Reuse facilitating device
Manohararajah et al. Post-placement BDD-based decomposition for FPGAs

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960910