JP2552230B2 - インバータ装置 - Google Patents

インバータ装置

Info

Publication number
JP2552230B2
JP2552230B2 JP5028592A JP2859293A JP2552230B2 JP 2552230 B2 JP2552230 B2 JP 2552230B2 JP 5028592 A JP5028592 A JP 5028592A JP 2859293 A JP2859293 A JP 2859293A JP 2552230 B2 JP2552230 B2 JP 2552230B2
Authority
JP
Japan
Prior art keywords
voltage
inverter
filter
bridge
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5028592A
Other languages
English (en)
Other versions
JPH06225541A (ja
Inventor
吉宏 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP5028592A priority Critical patent/JP2552230B2/ja
Publication of JPH06225541A publication Critical patent/JPH06225541A/ja
Application granted granted Critical
Publication of JP2552230B2 publication Critical patent/JP2552230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は直流電力を交流電力に変
換するいわゆるインバータ装置の構成に関するもので、
変換したPWM電圧からリップル電圧を減衰させるフィ
ルタの新しい構成を提案している。高周波ノイズの抑制
に効果がある。またこの構成をとると電力変換回路をユ
ニット化しやすく、このユニットを組み合わせると単相
や三相のインバータの製造が容易になる。ユニットの並
列接続も容易でインバータ装置の容量増加も可能とな
る。出力電圧のセンシングに使われるトランス回路に位
相を進ませる機能をもたせ、このトランス系を前記フィ
ルタ構成をもつインバータと組み合わせると電圧制御系
が安定になり信頼性の高いインバータ装置を実現でき
る。
【0002】
【従来の技術】最近のパワー用半導体スイッチ素子の開
発成果はめざましく、大電流を1マイクロ秒以下の時間
でスイッチングできる素子が次々と実用化されている。
これらの高速スイッチ素子はインバータ装置の特性改善
に大きく寄与しているが、また副作用というべきマイナ
スの効果ももたらしている。マイナスの効果の1つはサ
ージ電圧を発生しやすいことであり、これらサージ電圧
に含まれている高周波ノイズがインバータ装置から給電
線を介して、あるいは空間に放射されて外部に出てしま
うことである。最近は高周波ノイズは公害の一つとされ
規制の対象に上がり、高周波ノイズ抑制は大きな技術課
題になっている。本発明はインバータ装置におけるサー
ジ電圧の抑制と外部に出やすい高周波ノイズの抑制に効
果のある回路構成に関するものである。また、コンピュ
ータの普及が進み、技術革新も激しいことから機器の増
設等によってインバータの負荷(コンピュータ,メモリ
ー装置,プリンタ装置等)の必要とする電力容量には随
時変更が生じる。これに伴いインバータの出力容量の変
更、つまりインバータの交換がしばしば求められてい
る。本発明はインバータ装置全体の交換をしないでユニ
ットの追加処置によって負荷の電力需要増に対応するの
に都合がよいインバータ装置を提案したものである。
【0003】図5は従来の単相ブリッジインバータ装置
の回路構成例である。Eは直流電源である。Q1 〜Q4
はパワー用半導体素子で具体的にはバイポーラトランジ
スタ,パワーMOS・FET,IGBT(Insulated Ga
te Bipolar Transistor )等が使われる。以下バイポー
ラ・トランジスタを例にとって説明する(以下、トラン
ジスタと略称する)。D1 〜D4 はダイオードでそれぞ
れ対になっているトランジスタと逆の方向に流れる電流
に対してパスをつくる。トランジスタとダイオードを逆
並列接続してなる半導体スイッチを2組直列接続してブ
リッジ回路を構成する。図5のBX ,BY がこのブリッ
ジ回路である。ブリッジの交流端子XとYの間にフィル
タリアクトルLF とフィルタコンデンサCF との直列回
路を接続し、このフィルタコンデンサCF の電圧をもっ
て交流出力とする。ZL は負荷である。PTは出力電圧
OUT をセンシングして定電圧に制御するためにフィー
ドバックするセンシングトランスである。LSP ,SN
直流電源系の配線のインダクタンスを等価的に示す。C
S はフィルタリアクトルLF の巻線間の浮遊キャパシタ
ンスを等価的に示したものである。トランジスタQ1
4 をオン,オフスイッチングするためのPWM(Puls
eWidth Modulation)制御信号をつくる例を図6に示
す。高周波の三角波信号aと低周波の正弦波状の信号b
とを比較し、信号bが信号aのレベルより高い期間にQ
1 ,Q4 をオンさせる信号q1 ,q4 を得、Q2 ,Q3
をオンさせる信号q2,q3 は信号q1 のNOTの信号
からつくる。このq2 ,q3 は信号bが信号aのレベル
より低い期間に対応する。これらの信号q1 〜q4 をそ
れぞれトランジスタQ1 〜Q4 に与えるとブリッジの交
流端子X,Y間にPWM制御された電圧VPWM を得る。
この電圧をフィルタに通すことによってリップル電圧成
分を減衰させた正弦波状の出力電圧VOUT を得る。電圧
OUT は制御信号bに相似の波形となる。
【0004】図7に三相ブリッジインバータの構成例を
示す。ブリッジBU ,BV ,BW の各トランジスタはそ
れぞれ外部から互いに120°の位相差をもつ制御信号
を受けて動作し、交流端子U,V,WにPWM電圧を生
じる。これを各相のフィルタリアタLFU,LFV,LFW
相間のフィルタコンデンサCFUV ,CFVW ,CFWU でリ
ップル電圧を減衰させて三相正弦波状電圧として負荷Z
L に給電する。図5,7の構成からわかるように従来の
インバータは半導体スイッチのブリッジ回路自体は各相
毎に独立した構成となっているがフィルタ,電圧センシ
ングトランスPTは相互に関連した接続となっているた
め各相毎に独立したユニットは構成できない。ブリッジ
の容量を変えるとフィルタ部品も容量に合わせてつくり
かえる必要がある。
【0005】さらに以下に述べるように回路構成が高周
波ノイズを発生しやすく、また負荷ZL 側に出やすくな
っている。次に図5についてこれらを説明する。トラン
ジスタQ2 ,Q3 がオンしていて電流iD がフィルタリ
アクトルLF に流れているとする。電流iD はトランジ
スタQ2 ,Q3 には流れずダイオードD2 ,D3 に流れ
る。このときブリッジBX の交流端子Xの電位は直流電
源Eのゼロ・レベルにあり、BY の交流端子Yの電位は
Eのレベルにある。このような状態にあるときトランジ
スタQ2 ,Q3 をオフさせ、Q1 ,Q4 をオンさせると
フィルタリアクトルLF に流れていた電流はiD にiQ
が加わって流れる。フィルタリアクトルに流れる電流は
連続で急速には変化できないので(iD +iQ )はスイ
ッチングの過渡期間についてみると一定とみなせる。こ
のスイッチ・オンの遷移期間には直流電源電圧Eは配線
のインダクタンスLS1,LS2とスイッチ・オンの過程に
あるトランジスタQ1 ,Q4 (十分オンする前にはトラ
ンジスタのコレクタ−エミッタ間にはまだ直流電源電圧
Eの一部がかかっている)にかかっている。電流iQ
次第に増加し、フィルタリアクトルLF の電流に等しく
なるとダイオードの電流iD はゼロになる。しかしダイ
オードには通電電流がゼロになってもその直後は逆方向
に電流が流れてしまうという欠点があり、逆電流iX
Y が流れる。この逆電流は短期間(0.5マイクロ秒
程度の時間)流れてゼロになる。逆電流がゼロになる時
の電流の変化率は極めて大きい値になるので配線のイン
ダクタンスLSP,LSNには図の極性で LSP×d(iX
+iY )/dt,LSN×d(iX +iY )/dtの高い
サージ電圧を誘起する。これらの誘起電圧と直流電圧の
和が交流端子X,YにあらわれてフィルタLF,F およ
び負荷ZL にかかる(破線で示したループ)。実際には
サージ電圧に含まれる周波数の高い成分がフィルタリア
クトルLF の巻線間にある浮遊キャパシタンスCS の方
をパスしてフィルタコンデンサCF と負荷ZL にでてし
まう。これが高周波ノイズとして公害をもたらす。次に
トランジスタQ1 ,Q4 をオフさせてQ2 ,Q3 をオン
させたときにも同様の過程を踏んで高周波ノイズが負荷
側に出てしまう。このように従来の回路構成のインバー
タ装置は負荷側へ高周波ノイズを出し易く、抑制するた
めにはノイズ抑制フィルタを別途つけ加える必要があっ
た。これら高周波フィルタは半導体素子のスイッチング
特性が良くなる(高速になる)ほど、また電力変換する
容量が大きくなるほど責務が重い。実現も難しく、コス
トを上げる要因となる。高周波ノイズの発生に関しては
図7の三相インバータも図5の単相インバータと同じよ
うに欠点を持つ。
【0006】
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は、インバ
ータ回路の構成をユニット化に適したものとし、また、
サージ電圧を発生しにくいインバータ装置を提供するこ
とにある。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は複数の半導体スイッチで構成したブリッジ
回路を有し、このブリッジ回路の直流端子PNに直流電
圧を与え、前記複数の半導体スイッチをスイッチング動
作させて交流端子に生じるPWM制御された電圧をフィ
ルタリアクトルを通して前記スイッチング周波数より低
い周波数の交流電圧にして出力するインバータにおい
て、前記フィルタリアクトルの出力側と前記ブリッジ回
路の両直流端子側との間にそれぞれフィルタコンデンサ
を接続したことを特徴とするインバータ装置を発明の特
徴とするものである。
【0008】
【作用】本発明はPWM制御された電圧からリップル電
圧を減衰させるフィルタコンデンサをブリッジの交流端
子と直流電源のプラス側とマイナス側間に分割して接続
することによって、負荷側に現れる高周波ノイズの発生
が少なくなり、高周波ノイズフィルタを簡素化し、高周
波ノイズの抑制が可能となる作用を有する。
【0009】
【実施例】次に本発明の実施例について説明する。図1
に本発明のインバータ装置の第1の実施例で単相フル・
ブリッジインバータの例を示している。図5のフィルタ
コンデンサCF の接続法を変え、CF をブリッジBX
Y に分配し、さらにブリッジ毎にコンデンサを2分割
して1つは直流電源EのプラスP側に、他をEのマイナ
スN側に接続したものである。各ブリッジの2つのフィ
ルタコンデンサCF (CFX/2+CFX/2)の電圧の和
は直流電源Eに等しく、また2つのコンデンサの接続点
0 ,Y0 の電位はPWM制御されたブリッジ回路の交
流端子X,Yの電位(図6のVPWM に対応)に対応した
基本波電圧(図6のVOUT に対応)に従って変動する。
PTは出力電圧をセンシングするトランスである。詳し
く回路構成を説明すると、Eは直流電源でPはプラス
側、Nはマイナス側を示す。トランジスタQ1 〜Q4
対してダイオードD1 〜D4 を夫々逆並列に接続し、ト
ランジスタQ1 とQ2 (夫々D1 〜D2 と逆並列に接続
されている)とを直列に接続し、ブリッジBX を形成す
る。この場合トランジスタQ1 とQ2の接続点をXとす
る。トランジスタQ3 ,Q4 についても同様に構成し、
ブリッジBY を形成する。この場合トランジスタQ3
4 の接続点をYとする。次にブリッジBX ,BY の両
端に夫々直流電源Eのプラス側,マイナス側を接続す
る。しかしてブリッジBX ,BY のプラス側を点u,マ
イナス側を点vで表わすと、このu,v点に夫々フィル
タコンデンサCFX/2,CFX/2とCFY/2,CFY/2
との直列に回路を接続し、コンデンサCFX/2とCFX
2との接続点をX0, コンデンサCFY/2とCFY/2と
の接続点をY0 とし、点XとX0 との間にフィルタリア
クトルLFXを接続し、点YとY0 との間にフィルタリア
クトルLFYを接続する。LSPとLSNとは夫々直流電源系
の配線インダクタンスを等価的に示す。
【0010】次に、回路動作を説明する。トランジスタ
1 ,Q4 がオフしQ2 ,Q3 がオンしていて、フィル
タリアクトルLFX,LFYにはダイオードD2 ,D3 を通
った電流iD が流れているとする。このような状態でト
ランジスタQ2 ,Q3 をオフさせ、Q1 ,Q4 をオンさ
せると電流iQ が流れ始めiD は減少をはじめる。この
スイッチングの過渡期間は短く、この間はフィルタリア
クトルLFX,LFYの電流(iQ +iD )は一定とみなせ
る。電流iD がゼロになった後、ダイオードD2 ,D3
には逆方向の電流iX , Y が流れ、それぞれダイオー
ドD2 ,D3 の内部に蓄積されたキャリアがなくなるま
で続く。電流iX , Y は直流電源Eとフィルタコンデ
ンサから配線等のインピーダンスに応じて分流して流れ
る。電流iX , Y が分流して流れるので電源配線のイ
ンダクタンスLSP,LSNに蓄えられたエネルギー(電流
の自乗に比例する)は図5の従来例にくらべて小さく、
従って電流iX , Y が消滅するときのサージ電圧は小
さい。また電源配線LSP,LSNによってサージ電圧が生
じても出力端子X0 ,Y0 は容量の大きなフィルタコン
デンサCFX,CFYで高周波的には等電位に抑えられてい
るので負荷側にでる高周波ノイズは小さくなる。
【0011】図2は本発明の第2の実施例で単相フル・
ブリッジインバータの第2の例を示している。各ブリッ
ジBX ,BY 系毎に電圧センシングトランスPTを独立
に設けている。コンデンサCX ,CY は中性点(直流電
源Eの1/2の電位)を得るために設けたものである。
各ブリッジ系毎に独立しており、しかも同一の回路構成
になっている。この一つのブリッジ系をユニット(図2
の破線で示したユニットX,ユニットY)としてまとめ
て実装単位とすると装置化が容易となる。
【0012】図3は本発明の第3の実施例を示す。図3
(a)は図2の実施例におけるユニットを1組使って単
相ハーフ・ブリッジインバータを構成している。直流電
源は2組直列接続して中性点をつくる。図3(b)はユ
ニットを2個並列に接続してインバータとしての出力容
量を第2の実施例の2倍に高めた例である。なお、図5
の従来例におけるフィルタ構成のようにフィルタコンデ
ンサCF の一部を負荷ZL と並列に設けてもPWM制御
によって生じたリップル電圧を抑制できることはいうま
でもない。また、出力電圧をセンシングするトランスP
Tを負荷ZL と並列に設けて負荷の電圧そのものをセン
シングの対象にしても制御できることはいうまでもな
い。図3(c)はユニットを3個使って三相インバータ
を構成した例である。各相を複数のユニットを並列接続
してインバータを構成すると出力容量を大きくすること
ができる。
【0013】図4は本発明の第4の実施例である。イン
バータで変換する電圧の瞬時値をセンシングしてフィー
ドバック制御する電圧制御方式では制御ループの遅れ要
素によって制御が不安定になることを嫌う。電圧制御の
基準の電圧と出力電圧を比較しその誤差をゼロにするよ
うに制御するいわゆるネガテブフィードバック制御系で
はこの比較回路で180度の位相差が生じる。さらにP
WM電圧から高調波成分を減衰させるために用いるロー
パス・フィルタLF ,CF は2次の遅れ系でありカット
オフ周波数より高い周波数領域では入力電圧に較べ出力
電圧の位相が遅れ、最大の遅れは180度近くになる
(フィルタ定数LF ,CF には多少の損失があるために
180度までは遅れない)。従って制御ループでは誤差
検出回路とフィルタの両者を合わせて360度近くの位
相遅れが出る。制御ループ内にさらに遅れ要素が入ると
360度以上の位相遅れとなり、周波数の高い領域では
ポジテブなフィードバック系になりゲインを十分に小さ
く下げておかないと、発振を起こして安定な電圧制御が
できなくなる。電圧制御を安定に行うには制御ループの
中に位相を進める進み要素を取り入れて制御ループ全体
の位相遅れを360度以内に抑えることが必要である。
このために微分補償法が取られているが、この従来の方
法は特定の周波数領域においてしか補償効果がなく物足
りない。また設計も複雑である。また、2次遅れ系のL
Cフィルタではカットオフ周波数近くで増幅作用があ
り、このためLF ,CF の定数で決まる自由振動が生じ
易く出力電圧制御を不安定にする。この自由振動は制御
論でいう、いわゆるダンピング係数が小さい場合、すな
わちフィルタを含むインバータ回路の損失分が小さい場
合に生じ易く問題になる。本発明の図1の実施例のよう
にフィルタLFX,LFY,CFX,CFYは直流電源を介しな
いで並列になっている(トランジスタQ1 ,Q2 のいず
れか一方、あるいはQ2 ,Q3 のいずれか一方はオンし
ており、オンしているトランジスタを通じてそれぞれL
FX,LFYとCFX,CFYの一部が並列になる)ため、回路
損失が小さく、従ってダンピング係数が小さいので自由
振動を発生しやすい。本発明の第4の実施例は電圧制御
を安定に行うために使う進み要素を含んだ電圧センシン
グトランスであり、位相推移効果によってフィルタの自
由振動抑制にも効果がある。センシングトランスPTと
して3巻線を使う。n1 は1次巻線でここにセンシング
ポイントの電圧を与える。n21, 22は2次巻線であ
る。巻線n22の電圧をコンデンサCと抵抗器の直列回路
に与える。抵抗器の定数が小さい場合にはコンデンサC
の電流、つまり与えられた電圧より90度だけ位相が進
んだ電流に対応した電圧R×iC がえられる。この電圧
R×iC を巻線n21に表れた電圧に重畳した電圧vS
センシング電圧としてフィードバックする。図4(b)
にセンシング電圧のベクトルを示す。センシング電圧v
S は入力電圧Vv より位相角θだけ進んだ信号となる。
このベクトル図はセンシング電圧に含まれている各周波
数成分毎に成り立つ。周波数が高くなるとdvC /dt
が大きくなり、従って電流iC が大きくなり進み位相角
θは大きくなる。つまり高い周波数成分ほど本発明の補
償効果が大きくなる。θの大きさは巻線n22の電圧
C ,コンデンサC,抵抗Rの少なくとも1つを変える
ことによって調整できる。この実施例は図1,図2,図
3の回路に適用しうることは言うまでもない。
【0014】
【発明の効果】PWM制御された電圧からリップル電圧
を減衰させるフィルタコンデンサCFをブリッジの交流
端子と直流電源のプラス側とマイナス側間に分割して接
続することによって負荷側に現れる高周波ノイズの発生
が少なくなり、高周波ノイズフィルタを簡素化すること
ができる。これによって大容量のインバータにおいても
高周波ノイズの抑制が可能となる。また、フィルタコン
デンサCF をフィルタLF の出力から直流電源のプラス
側とマイナス側にまたがってつけ、センシングトランス
PTの接続点を変えることによってパワー系の入・出力
配線数が少ないインバータユニットが構成でき同一ユニ
ットを組み合わせることによって単相インバータや三相
インバータを容易に経済的に構成でき、またユニットを
並列に接続することによってインバータの出力容量を容
易に増加することができる。出力電圧のセンシングトラ
ンスPTに電圧の位相を進ませる機能を持たせることに
よってフィルタの自由振動の発生を抑え、電圧制御系を
安定に動作させることができ信頼性の高いインバータ装
置を実現できる効果を有する。
【図面の簡単な説明】
【図1】本発明のインバータ装置の第1の実施例(単相
・ブリッジ・インバータの構成)である。
【図2】本発明の第2の実施例(単相・ブリッジ・イン
バータの構成)である。
【図3】本発明の第3の実施例で、(a)〜(c)は夫
々異なる実施例を示す。
【図4】本発明の第4の実施例でフィードバック用セン
シング電圧の位相を進める回路で、(a)は回路例、
(b)はベクトル図を示す。
【図5】従来のフル・ブリッジ・インバータの回路構成
の例である。
【図6】図5のインバータを制御する信号をつくる例
で、(a)〜(d)は各部の波形を示す。
【図7】従来の三相ブリッジ・インバータの回路構成の
例である。
【符号の説明】
L 負荷 PT トランス LSP,LSN 配線インダクタンス BX , Y ブリッジ CFX/2,CFY/2 フィルタコンデンサ LFX,LFY フィルタリアクトル

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の半導体スイッチで構成したブリッ
    ジ回路を有し、このブリッジ回路の直流端子PNに直流
    電圧を与え、前記複数の半導体スイッチをスイッチング
    動作させて交流端子に生じるPWM制御された電圧をフ
    ィルタリアクトルを通して前記スイッチング周波数より
    低い周波数の交流電圧にして出力するインバータにおい
    て、 前記フィルタリアクトルの出力側と前記ブリッジ回路の
    両直流端子側との間にそれぞれフィルタコンデンサを接
    続したことを特徴とするインバータ装置。
  2. 【請求項2】 直流端子PN間に2つのコンデンサの直
    列回路を接続し、前記2つのコンデンサの接続点とフィ
    ルタリアクトルの出力側との間に電圧センシング用のト
    ランスを接続した構成をもつことを特徴とする請求項1
    記載のインバータ装置。
  3. 【請求項3】 電圧センシング用トランスに2つの二次
    巻線を設け、この一方の巻線にはコンデンサと抵抗体の
    直列回路を接続し、他方の巻線の電圧に前記抵抗体の電
    圧を重畳した電圧をインバータの制御回路にフィードバ
    ックしてインバータ出力電圧を定電圧に制御することを
    特徴とする請求項1または2記載のインバータ装置。
JP5028592A 1993-01-25 1993-01-25 インバータ装置 Expired - Lifetime JP2552230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5028592A JP2552230B2 (ja) 1993-01-25 1993-01-25 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5028592A JP2552230B2 (ja) 1993-01-25 1993-01-25 インバータ装置

Publications (2)

Publication Number Publication Date
JPH06225541A JPH06225541A (ja) 1994-08-12
JP2552230B2 true JP2552230B2 (ja) 1996-11-06

Family

ID=12252870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5028592A Expired - Lifetime JP2552230B2 (ja) 1993-01-25 1993-01-25 インバータ装置

Country Status (1)

Country Link
JP (1) JP2552230B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448642A (en) * 1992-05-12 1995-09-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for coding low entrophy data
KR100452767B1 (ko) * 2002-10-24 2004-10-14 월드탑텍(주) 정현파 발생 회로, 이를 이용한 무정전 전원 장치

Also Published As

Publication number Publication date
JPH06225541A (ja) 1994-08-12

Similar Documents

Publication Publication Date Title
US8472215B2 (en) Grid-tie inverter for interconnecting AC voltage to electric power grid
JPS63240327A (ja) 高調波抑制装置
US6038152A (en) Active rectifier utilizing a fixed switching pattern
US6507505B2 (en) Power conversion device
US6594164B2 (en) PWM controlled power conversion device
US7016205B2 (en) Ripple-current reduction schemes for AC converters
KR101862615B1 (ko) 하이브리드 능동 필터를 포함하는 전압형 컨버터
JP5093452B2 (ja) 電力変換機器に適用されるコモンモード漏れ電流抑制回路
US11909305B2 (en) AC-to-DC power converter which removed a common mode component form the output current
US9929668B1 (en) Powder conditioner with reduced capacitor voltage ripples
JP5810765B2 (ja) ノイズ低減装置およびこれを備えた電力変換装置
JP5247282B2 (ja) 電力変換装置
JP2552230B2 (ja) インバータ装置
JPH08237936A (ja) 電圧形インバータのノイズフィルタ
Iftikhar et al. Conducted EMI suppression and stability issues in switch-mode DC-DC converters
JPH11127540A (ja) 交流グリッドシステムへの無効電力の供給方法およびこの方法に用いるインバータ
Marschalko et al. Optimal control and appropriate pulse width modulation for a three-phase voltage DC-link PWM converter
Tumbelaka et al. Application of a shunt active power filter to compensate multiple non-linear loads
KR102229840B1 (ko) 다기능 필터를 포함하는 hvdc 시스템
JPH09103078A (ja) 電力変換装置
Koolaiyan et al. A voltage sag compensation utilizing autotransformer switched by hysteresis voltage control
Dahidah et al. Single phase active power filter for harmonic mitigation in distribution power lines
JPH1052062A (ja) 3レベルインバータの制御装置
JP2000092863A (ja) インバータ装置
JP3162578B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 17