JP2542934Y2 - Protection circuit - Google Patents

Protection circuit

Info

Publication number
JP2542934Y2
JP2542934Y2 JP1990087611U JP8761190U JP2542934Y2 JP 2542934 Y2 JP2542934 Y2 JP 2542934Y2 JP 1990087611 U JP1990087611 U JP 1990087611U JP 8761190 U JP8761190 U JP 8761190U JP 2542934 Y2 JP2542934 Y2 JP 2542934Y2
Authority
JP
Japan
Prior art keywords
transistor
power supply
voltage
power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990087611U
Other languages
Japanese (ja)
Other versions
JPH0444720U (en
Inventor
裕人 松岡
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP1990087611U priority Critical patent/JP2542934Y2/en
Publication of JPH0444720U publication Critical patent/JPH0444720U/ja
Application granted granted Critical
Publication of JP2542934Y2 publication Critical patent/JP2542934Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は保護回路、特にプッシュプル方式の電力増幅
用パワーアンプにおいて、スタンバイ時に出力と電源と
の間に天絡等で過電流が流れた時、アンプを保護する回
路に関するものである。
[Detailed description of the invention] Industrial application Field of the invention is a protection circuit, especially a push-pull type power amplifier for power amplification, when an overcurrent flows between the output and the power supply during standby due to short-to-power or the like. It relates to a circuit for protecting an amplifier.

従来の技術 プッシュプル方式電力増幅用パワーアンプにおいて、
出力V0が電源VCCに何らかの不具合、例えば組立時の誤
配線等により接触(天絡)した時、アンプには大電流が
流れて破壊に到るため、保護回路が必要となる。
Conventional technology In push-pull power amplifiers for power amplification,
Some trouble output V 0 to the power supply V CC, for example, when contacted by miswiring or the like during the assembly (power supply fault), because the amplifier reaches the breakdown a large current flows, the protection circuit is needed.

上記保護回路の一具体例を、第3図を参照して次に説
明すると、図においてVCCは電源端子、V0は出力端子、S
T−byはスタンバイ回路S1のコントロール端子、VCC2
スタンバイ回路S1の動作によって電圧が印加される第2
電源ライン、Q01,Q02はNPN型のパワートランジスタ、Q
D1はNPN型のドライバ用トランジスタ、S2はパワートラ
ンジスタQ01に流れる電流を検出する過電流検出回路、S
3は過電流検出回路S2からの信号によってドライバ用ト
ランジスタQD1をオフするオフドライバ、GNDは接地端
子、Vinは信号入力端子、SGは外部信号源、C1は外部信
号源SGと信号入力端子Vinとのカップリングコンデン
サ、AMP1,AMP2は外部信号源SGよりの信号を増幅しドラ
イバ用トランジスタQD1のベースに与える前置増幅回路
を構成する第1増幅段,第2増幅段、Q1は第2増幅段AM
P2のPNP型トランジスタ、R1,R2は第1増幅段AMP1の帰
還抵抗、R3は抵抗、R4,R5は第2増幅段AMP2の帰還抵抗
である。
Next, a specific example of the above protection circuit will be described with reference to FIG. 3. In the drawing, V CC is a power supply terminal, V 0 is an output terminal, S
T-By the second control terminal of the standby circuits S 1, V CC2 is the voltage by the operation of standby circuits S 1 is applied
Power supply line, Q 01 and Q 02 are NPN type power transistors, Q
D1 is for the NPN-type driver transistor, the overcurrent detection circuit S 2 is for detecting a current flowing in the power transistors Q 01, S
3 off driver turns off the driver transistor Q D1 by a signal from the overcurrent detection circuit S 2, GND is a ground terminal, V in the signal input terminal, SG external signal source, C 1 is an external signal source SG and the signal coupling capacitor between the input terminal V in, AMP1, AMP2 first amplifier stage constituting the preamplifier circuit to provide the base of the external signal source SG to amplify from the signal of the driver transistor Q D1, a second amplifier stage, Q 1 is the second stage AM
P2 PNP type transistor, R 1, R 2 is the feedback resistor of the first amplifier stage AMP1, R 3 the resistance, R 4, R 5 is a feedback resistor of the second amplifier stage AMP2.

上記出力端子V0はスピーカ等が接続されるとともに、
接地端子GNDとの間、および電源端子VCCとの間に、一対
のパワートランジスタQ01,Q02のコレクタ・エミッタを
接続する。
The output terminal V 0 is connected to a speaker or the like,
Collectors and emitters of a pair of power transistors Q 01 and Q 02 are connected between the ground terminal GND and the power supply terminal V CC .

過電流検出回路S2はパワートランジスタQ01のベース
に接続され、さらにオフドライバS3に接続される。オフ
ドライバS3は、第2電源ラインVCC2と、ドライバ用トラ
ンジスタQD1のベースに接続される。
Overcurrent detection circuit S 2 is connected to the base of the power transistor Q 01, it is further connected to the off driver S 3. Off driver S 3 includes a second power supply line V CC2, it is connected to the base of driver transistor Q D1.

そのドライバ用トランジスタQD1のベースは、第2増
幅段AMP2のトランジスタQ1のコレクタと抵抗R3に接続さ
れ、トランジスタQ1のベースは抵抗R2に接続され、抵抗
R2,抵抗R1を通して信号入力端子Vinに接続される。
Based of the driver transistor Q D1 is connected to the collector of the transistor to Q 1 second amplification stage AMP2 to the resistor R 3, the base of the transistor Q 1 is connected to the resistor R 2, the resistance
R 2, is connected to the signal input terminal V in through a resistor R 1.

スタンバイ回路S1は、電源VCCと第2電源ラインVCC2
との間に挿入される。
Standby circuits S 1, the power supply V CC and the second power supply line V CC2
Inserted between

上記構成において、通常動作時、すなわちスタンバイ
回路S1が動作し、第2電源ラインVCC2に電圧が印加され
た状態で、天絡等によってパワートランジスタQ01に過
電流が流れた場合、過電流検出回路S2が動作し、その信
号によってオフドライバS3が動作し、ドライバ用トラン
ジスタQD1をカットオフし、パワートランジスタQ01を動
作させるドライバ電源を切り、パワートランジスタQ01
に流れている過電流を切る。
In the above configuration, during normal operation, i.e. to operate standby circuit S 1 is, in a state where the voltage to the second power supply line V CC2 is applied, when an overcurrent flows through the power transistor Q 01 by the top絡等overcurrent detection circuit S 2 is operated, operating off the driver S 3 by the signal, the driver transistor Q D1 cut off, off driver power supply operating the power transistor Q 01, the power transistor Q 01
Turn off the overcurrent flowing to

考案が解決しようとする課題 ところで、電源端子VCCに電源が接続された状態で、
スタンバイ回路S1を切ることによって、第2電源ライン
VCC2の電圧を切った場合に、天絡等によって出力端子V0
に電源電圧が印加されると、トランジスタQ1のエミッタ
には抵抗R4を通し、出力端子V0からの電圧が加わり、ベ
ース電流IB1は抵抗R2,R1を通って、入力端子Vinに接続
されているコンデンサC1を充電するまで流れ続ける。
Problems to be solved by the invention By the way, with the power supply connected to the power supply terminal V CC ,
By turning off the standby circuit S 1, the second power supply line
When the voltage of V CC2 is turned off, the output terminal V 0
When the power supply voltage is applied, to the emitter of the transistor Q 1 is passed through the resistor R 4, the voltage is applied from the output terminal V 0, the base current I B1 is through resistor R 2, R 1, input terminal V is connected to in continues to flow until the charge capacitor C 1.

トランジスタQ1のベース電流IB1が流れることによっ
て、ドライバ用トランジスタQD1にベース電流IBD1が流
れ込み、パワートランジスタQ01を動作させる。
By the base current I B1 of the transistor Q 1 is flowing, the base current I BD1 driver transistor Q D1 flows, operating the power transistor Q 01.

この時、過電流検出回路S2は動作するが、オフドライ
バS3の電源は第2電源ラインVCC2から供給されるため、
オフドライバS3が動作せず、パワートランジスタQ01
過電流が流れ続けて破壊する。
At this time, although the overcurrent detection circuit S 2 is operated, power-off driver S 3 is supplied from the second power supply line V CC2,
Off driver S 3 does not operate, and destroy continues overcurrent flows to the power transistor Q 01.

課題を解決するための手段 この考案は次の構成を有する。Means for Solving the Problems The present invention has the following configuration.

電源電圧の印加される電源端子と接地端子との間にプ
ッシュプル接続され、中間接続点に出力端子を設けた電
源端子側と接地端子側のパワートランジスタと、電源端
子に印加される電源電圧に基づき第2電源ラインに電圧
を印加したり、しなかったりするスタインバイ回路と、
電源端子と接地端子との間に接続され接地端子側のパワ
ートランジスタを駆動制御するドライバ用トランジスタ
と、スタインバイ回路を動作させることにより第2電源
ラインに電圧を印加しているときに外部信号源からの信
号を増幅してドライバ用トランジスタに送出し、スタン
バイ回路を切ることにより第2電源ラインへ電圧を印加
していないときに出力端子に電圧が印加されるとドライ
バ用トランジスタを動作させる電圧を送出する前置増幅
回路とを具備したパワーアンプを、保護する保護回路で
あって、第2電源ラインに電圧を印加しているときに接
地側のパワートランジスタの過電流を検出する過電流検
出回路と、第2電源ラインに電圧を印加していないとき
に出力端子に電圧が印加されたことを検知する天絡検知
回路と、過電流検出回路または天絡検知回路の出力に基
づきドライバ用トランジスタのベースへの電流を引き込
みドライバ用トランジスタをカットオフするオフドライ
バとを有する保護回路。
A push-pull connection is made between the power supply terminal to which the power supply voltage is applied and the ground terminal, and an output terminal is provided at the intermediate connection point. A Stein-by circuit for applying or not applying a voltage to the second power supply line based on the
A driver transistor connected between the power supply terminal and the ground terminal for driving and controlling the power transistor on the ground terminal side; and an external signal source when a voltage is applied to the second power supply line by operating the ste-by circuit. Amplify the signal from the driver and send it to the driver transistor. By cutting off the standby circuit, when the voltage is applied to the output terminal when the voltage is not applied to the second power supply line, the voltage for operating the driver transistor is changed. An overcurrent detection circuit for protecting a power amplifier having a preamplifier circuit to be transmitted, the overcurrent detection circuit detecting an overcurrent of a power transistor on a ground side when a voltage is applied to a second power supply line. A short-to-power detection circuit for detecting that a voltage is applied to the output terminal when no voltage is applied to the second power supply line; Protection circuit and a clear driver for cutting off the driver transistor draws current to the base of the transistor driver based on the output of the circuit or power supply fault detection circuit.

作用 上記構成によれば、スタンバイ回路が切れ、第2電源
ラインに電圧が印加されていない場合においても、点絡
等において出力端子に電圧が印加されたとき、この電圧
を天絡検知回路で検知し、オフドライバを動作させ、ド
ライブ電流を遮断し、パワーアンプの保護を行う。
Operation According to the above configuration, even when the standby circuit is cut off and the voltage is not applied to the second power supply line, when a voltage is applied to the output terminal due to a dotted line or the like, this voltage is detected by the short-to-power detection circuit. Then, the off-driver is operated, the drive current is cut off, and the power amplifier is protected.

実施例 以下、この考案について第1図を参照して説明する。Embodiment Hereinafter, the present invention will be described with reference to FIG.

第1図において、VCCは電源端子、V0は出力端子、GND
は接地端子、Q01,Q02はパワートランジスタ、QD1はド
ライバ用トランジスタ、S1はスタンバイ回路、S2は過電
流検出回路、S3はオフドライバ、S4は天絡検知回路であ
る。
In FIG. 1, V CC is a power supply terminal, V 0 is an output terminal, GND
Is a ground terminal, Q 01 and Q 02 are power transistors, Q D1 is a driver transistor, S 1 is a standby circuit, S 2 is an overcurrent detection circuit, S 3 is an off driver, and S 4 is a short-to-power detection circuit.

オフドライバS3は、NPNトランジスタQ2,Q4,Q5と、P
NPトランジスタQ3と、抵抗R3,R4,R5,R6,R7からな
る。トランジスタQ2のエミッタは接地され、ベースは抵
抗R3の一方と過電流検出回路S2の出力と天絡検出回路S4
の出力に接続され、抵抗R3の他方は接地される。トラン
ジスタQ2のコレクタはトランジスタQ3のベースと抵抗R4
の一方に接続され、抵抗R4の他方はトランジスタQ3のエ
ミッタと出力端子V0に接続される。抵抗R5,R6,R7の一
方とトランジスタQ3のコレクタを接続し、抵抗R5の他方
は接地し、抵抗R6の他方はトランジスタQ4のベースに接
続し、抵抗R7の他方は、トランジスタQ5のベースに接続
する。トランジスタQ4,Q5のエミッタは接地され、トラ
ンジスタQ4のコレクタは、ドライバ用トランジスタQD1
のベースに接続され、トランジスタQ5のコレクタは、他
の回路の動作を停止するのに用いる。
The off-driver S 3 is composed of NPN transistors Q 2 , Q 4 , Q 5 and P
And NP transistor Q 3, a resistor R 3, R 4, R 5 , R 6, R 7. The emitter of the transistor Q 2 is grounded, the base is one overcurrent detection circuit S 2 and the output of the top fault detection circuit S 4 of the resistor R 3
Is the connection to the output, the other of the resistor R 3 is grounded. Base and the resistance of the collector of the transistor Q 2 is transistor Q 3 R 4
It is connected to one and the other of the resistor R 4 is connected to the emitter to the output terminal V 0 which transistor Q 3. One and the collector of the transistor Q 3 of the resistor R 5, R 6, R 7 and connect the other of the resistor R 5 is grounded, the other of the resistor R 6 is connected to the base of the transistor Q 4, the other of the resistor R 7 It is connected to the base of the transistor Q 5. The emitters of the transistors Q 4 and Q 5 are grounded, and the collector of the transistor Q 4 is connected to the driver transistor Q D1.
Of being connected to the base, the collector of the transistor Q 5 is used to stop the operation of other circuits.

天絡検知回路S4は、PNPトランジスタQ6と抵抗R8,R9
からなり、抵抗R8の一方は出力端子V0に接続され、他方
はトランジスタQ6のエミッタと抵抗R9の一方に接続さ
れ、また抵抗R9の他方は接地される。さらにトランジス
タQ6のベースは、第2電源ラインVCC2に接続され、トラ
ンジスタQ6のコレクタがこの天絡検知回路S4の出力とな
る。
Power supply fault detection circuit S 4, the resistance and the PNP transistor Q 6 R 8, R 9
Made, one of the resistor R 8 is connected to the output terminal V 0, the other is connected to one of the emitter and the resistor R 9 of the transistor Q 6, and the other resistor R 9 is grounded. Furthermore the base of the transistor Q 6 is connected to the second power supply line V CC2, the collector of the transistor Q 6 is the output of the power supply fault detection circuit S 4.

上記構成に基づき、本考案の動作を次に説明する。ま
ず通常動作時、すなわちスタンバイ回路S1が動作し、第
2電源ラインVCC2に電圧が印加されているとき、トラン
ジスタQ6のベース電位は上がり、トランジスタQ6は動作
しない。ここで出力端子V0が天絡した場合、過電流検知
回路S2が動作し、その出力によりトランジスタQ2のエミ
ッタベース間にバイアス電圧が与えられ、トランジスタ
Q2は動作する。出力端子V0が天絡している時、トランジ
スタQ3のエミッタ電位は高く、トランジスタQ2が動作す
ると、トランジスタQ3のエミッタベース間にバイアス電
圧が与えられ、トランジスタQ3は動作状態になり、これ
によりトランジスタQ4,Q5を動作させ、ドライバ用トラ
ンジスタQD1等のベース電位を下げ回路の保護を行う。
The operation of the present invention based on the above configuration will be described below. First normal operation, i.e. to operate standby circuit S 1 is, when the voltage to the second power supply line V CC2 is applied, the base potential of the transistor Q 6 rises, transistor Q 6 does not operate. Here, when the output terminal V 0 is short-to-supply, the overcurrent detection circuit S 2 operates and a bias voltage is applied between the emitter and the base of the transistor Q 2 by the output thereof, and the transistor
Q 2 is operated. When the output terminal V 0 is the supply voltage, to the emitter potential of the transistor Q 3 are high, the transistor Q 2 is operated, a bias voltage is applied between the emitter base of the transistor Q 3, transistor Q 3 are becomes operational As a result, the transistors Q 4 and Q 5 are operated to lower the base potential of the driver transistor QD 1 and the like, thereby protecting the circuit.

次に、スタンバイ回路S1が切れ、第2電源ラインVCC2
に電圧が印加されない場合、トランジスタQ6のベース電
位は低い。この時出力端子V0が天絡すれば、トランジス
タQ6は動作し、トランジスタQ2のエミッタベース間にバ
イアス電圧を与え、上記説明と同様回路の保護を行う。
Then, it cuts the standby circuit S 1, second power supply line V CC2
If no voltage is applied, the base potential of the transistor Q 6 is low. In this case the output terminal V 0 is the supply voltage, to the transistor Q 6 is operated, giving a bias voltage between the emitter base of the transistor Q 2, to protect the description same circuit.

この構成で、通常動作時、出力端子V0の電圧が第2電
源ラインVCC2の電圧を越える場合があるため、この時、
天絡検知回路S4が誤動作しないように、抵抗R8,R9の抵
抗比で天絡検知回路S4の感度を決める。抵抗R3,R4,R5
はオフドライバS3の動作感度を決め、R3,R5は10KΩ程
度、R4は8KΩ程度である。抵抗R6,R7はトランジスタQ4
ないしQ5のいずれかが飽和した場合、他のトランジスタ
のベース電位を引き込んでしまうため、その対策として
1KΩ程度とする必要がある。
In this configuration, during normal operation, since there is a case where the voltage of the output terminal V 0 exceeds a voltage of the second power supply line V CC2, at this time,
As power supply fault detection circuit S 4 is not malfunction, determines the sensitivity of the top fault detection circuit S 4 by the resistance ratio of the resistors R 8, R 9. Resistance R 3 , R 4 , R 5
Knocked operation sensitivity off driver S 3, R 3, R 5 is about 10 k.OMEGA, R 4 is about 8k. The resistors R 6 and R 7 are connected to the transistor Q 4
To the case where any of the Q 5 is saturated, because the resulting draw the base potential of the other transistor, as a countermeasure
It needs to be about 1KΩ.

実施例2 第2図は、この考案の第2実施例の回路図である。出
力端子数が2つ以上の回路においては、出力端子V01,V
02,V03…のそれぞれは、ダイオードD1,D2,D3…のア
ノードに接続され、ダイオードD1,D2,D3…のカソード
は共通にして抵抗R8,R4,トランジスタQ3のエミッタに
接続される。
Embodiment 2 FIG. 2 is a circuit diagram of a second embodiment of the present invention. In a circuit having two or more output terminals, the output terminals V 01 , V
02, V 03 ... Each of the diodes D 1, D 2, D 3 ... it is connected to the anode of the diode D 1, D 2, D 3 ... cathodes of the common resistor R 8, R 4, transistor Q Connected to 3 emitters.

この実施例は、複数の出力端子V01,V02,V03…を、
ダイオードD1,D2,D3…を通して天絡検知回路S4に接続
した点を除けば、第1の実施例と同様であるため、同一
部分には同一参照符号を付してその説明を省略する。こ
の実施例では、出力端子が2つ以上の場合でも、同様の
回路構成で行え、出力端子数が増えても、回路の素子数
はあまり増加しないという利点がある。
In this embodiment, a plurality of output terminals V 01 , V 02 , V 03 .
Except diode D 1, through D 2, D 3 ... points connected to point short detection circuit S 4, because the first is similar to the embodiment, a the same parts thereof will be denoted by the same reference numerals Omitted. In this embodiment, the same circuit configuration can be used even when there are two or more output terminals, and there is an advantage that even if the number of output terminals increases, the number of circuit elements does not increase much.

考案の効果 以上説明したように、この考案はプッシュプル方式の
電力増幅用パワーアンプ等において、スタンバイ回路が
切れ、第2電源ラインに電圧が印加されていない状態
で、天絡等で出力端子に電圧が加わった場合、オフドラ
イバの動作電源を出力端子から得るため、第2電源ライ
ンに電圧が印加されてなくてもオフドライバは動作し、
また、スタンバイ状態での天絡検知回路を新たに追加し
たことにより、スタンバイ状態での天絡でも回路図を保
護する効果がある。
Effect of the present invention As described above, in the present invention, in a power amplifier for a push-pull type power amplifying device, a standby circuit is cut off, and a voltage is not applied to the second power supply line. When a voltage is applied, the off-driver operates even if no voltage is applied to the second power supply line because the operating power of the off-driver is obtained from the output terminal.
In addition, the addition of the short-to-power detection circuit in the standby state has an effect of protecting the circuit diagram even in the short-to-power in the standby state.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの考案にかかる保護回路の一実施例を示す要
部の回路図、第2図はこの考案の保護回路の他の実施例
の回路図、第3図は従来の保護回路の一具体例を示すブ
ロック図を含む回路図である。 VCC……電源端子、V0,V01,V02,V03……出力端子、V
CC2……第2電源ライン、Q01,Q02……パワートランジ
スタ、QD1……ドライバトランジスタ、S1……スタンバ
イ回路、S2……過電流検出回路、S3……オフドライバ、
S4……天絡検知回路。
FIG. 1 is a circuit diagram of a main part showing an embodiment of the protection circuit according to the present invention, FIG. 2 is a circuit diagram of another embodiment of the protection circuit of the present invention, and FIG. It is a circuit diagram including a block diagram showing a specific example. V CC …… Power supply terminal, V 0 , V 01 , V 02 , V 03 …… Output terminal, V
CC2 ...... second power line, Q 01, Q 02 ...... power transistor, Q D1 ...... driver transistors, S 1 ...... standby circuit, S 2 ...... overcurrent detection circuit, S 3 ...... off driver,
S 4 …… A short circuit detection circuit.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】電源電圧の印加される電源端子と接地端子
との間にプッシュプル接続され、中間接続点に出力端子
を設けた電源端子側と接地端子側のパワートランジスタ
と、前記電源端子に印加される電源電圧に基づき第2電
源ラインに電圧を印加したり、しなかったりするスタン
バイ回路と、前記電源端子と接地端子との間に接続され
前記接地端子側のパワートランジスタを駆動制御するド
ライバ用トランジスタと、前記スタンバイ回路を動作さ
せることにより前記第2電源ラインに電圧を印加してい
るときに外部信号源からの信号を増幅して前記ドライバ
用トランジスタに送出し、前記スタンバイ回路を切るこ
とにより前記第2電源ラインに電圧を印加していないと
きに前記出力端子に電圧が印加されると前記ドライバ用
トランジスタを動作させる電圧を送出する前置増幅回路
とを具備したパワーアンプを、保護する保護回路であっ
て、 前記第2電源ラインに電圧を印加しているときに前記接
地側のパワートランジスタの過電流を検出する過電流検
出回路と、前記第2電源ラインに電圧を印加していない
ときに前記出力端子に電圧が印加されたことを検知する
天絡検知回路と、前記過電流検出回路または前記天絡検
知回路の出力に基づき前記ドライバ用トランジスタのベ
ースへの電流を引き込み前記ドライバ用トランジスタを
カットオフするオフドライバとを有する保護回路。
1. A power transistor on a power terminal side and a power terminal on a ground terminal side, which are push-pull connected between a power supply terminal to which a power supply voltage is applied and a ground terminal, and provided with an output terminal at an intermediate connection point. A standby circuit for applying or not applying a voltage to the second power supply line based on the applied power supply voltage, and a driver connected between the power supply terminal and the ground terminal for driving and controlling the power transistor on the ground terminal side Operating the standby transistor and the standby circuit to amplify a signal from an external signal source while applying a voltage to the second power supply line, send the amplified signal to the driver transistor, and disconnect the standby circuit. When the voltage is applied to the output terminal when no voltage is applied to the second power supply line, the driver transistor operates. A protection circuit for protecting a power amplifier having a preamplifier circuit for transmitting a voltage to be applied, wherein an overcurrent of the power transistor on the ground side is detected when a voltage is applied to the second power supply line. An overcurrent detection circuit, a short-to-power detection circuit for detecting that a voltage is applied to the output terminal when no voltage is applied to the second power supply line, and the overcurrent detection circuit or the short-to-power detection A protection circuit comprising: an off driver that draws a current to a base of the driver transistor based on an output of the circuit and cuts off the driver transistor.
JP1990087611U 1990-08-21 1990-08-21 Protection circuit Expired - Lifetime JP2542934Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990087611U JP2542934Y2 (en) 1990-08-21 1990-08-21 Protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990087611U JP2542934Y2 (en) 1990-08-21 1990-08-21 Protection circuit

Publications (2)

Publication Number Publication Date
JPH0444720U JPH0444720U (en) 1992-04-16
JP2542934Y2 true JP2542934Y2 (en) 1997-07-30

Family

ID=31820100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990087611U Expired - Lifetime JP2542934Y2 (en) 1990-08-21 1990-08-21 Protection circuit

Country Status (1)

Country Link
JP (1) JP2542934Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265505A (en) * 1985-09-17 1987-03-24 Sanyo Electric Co Ltd Power transistor protection circuit
JPH0618294B2 (en) * 1987-02-27 1994-03-09 株式会社東芝 Audio output amplifier

Also Published As

Publication number Publication date
JPH0444720U (en) 1992-04-16

Similar Documents

Publication Publication Date Title
US4077013A (en) Audio power amplifier with automatic bias control
JP2976770B2 (en) Amplifier circuit
JP2635277B2 (en) Sensor unit control system
US4330757A (en) Semiconductor power amplification circuit
JPH0127601B2 (en)
US3974438A (en) Apparatus for indicating over-current condition in a transistor amplifier
JPH0618294B2 (en) Audio output amplifier
JP2542934Y2 (en) Protection circuit
JPH0516691B2 (en)
JPH071857Y2 (en) Output transistor protection circuit
US4199797A (en) Protective circuit for amplifier circuits
JPS6019166B2 (en) push pull power amplifier
JP4483010B2 (en) Power amplifier protection circuit
JPS584252Y2 (en) Zoufukukino Hogo Cairo
JP2822725B2 (en) Amplifier
JP3036980B2 (en) amplifier
JPH04332206A (en) Power amplifier
JP2604497B2 (en) Multiple output power supply circuit
JPS6119537Y2 (en)
JPH0346579Y2 (en)
JPS6119536Y2 (en)
JPS62296608A (en) Push-pull amplifier
JPH0119284B2 (en)
JPH037286B2 (en)
JP3338274B2 (en) Power amplifier circuit