JP2532228B2 - Pulse shaper - Google Patents
Pulse shaperInfo
- Publication number
- JP2532228B2 JP2532228B2 JP62020992A JP2099287A JP2532228B2 JP 2532228 B2 JP2532228 B2 JP 2532228B2 JP 62020992 A JP62020992 A JP 62020992A JP 2099287 A JP2099287 A JP 2099287A JP 2532228 B2 JP2532228 B2 JP 2532228B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- diode
- means connected
- pulse shaper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は入力パルスを良好なセトリング特性と急峻な
前縁を有するパルスに整経するパルス整形器に関する。Description: TECHNICAL FIELD The present invention relates to a pulse shaper that warps an input pulse into a pulse having a good settling characteristic and a steep leading edge.
高精度の測定を行なうための信号源等として使用する
ため、良好なセトリング特性を有するパルスを必要とす
ることがある。しかしながら、たとえば、パルス振幅を
8ビットで表現したとき、1LSBにセトリングするのに数
nS以内、同じく14ビットで表現したときの1LSBにセトリ
ングするのに10nS以内、かつセトリング後は一定値を維
持するという特性を有するパレスを得るには、従来の増
幅器を用いたパルス発生器では不充分であった。すなわ
ち従来のパルス発生器ではうねりやレベルのゆつくりと
した変動がかなり大きかった。Since it is used as a signal source for performing highly accurate measurement, a pulse having a good settling characteristic may be required. However, for example, when the pulse amplitude is expressed by 8 bits, it takes a few times to settle to 1 LSB.
In order to obtain a palace with a characteristic of less than nS, less than 10nS for settling to 1LSB when expressed in 14 bits, and maintaining a constant value after settling, a pulse generator using a conventional amplifier is not suitable. It was enough. That is, in the conventional pulse generator, fluctuations such as undulations and level fluctuations were considerably large.
この問題を解決するため、本願出願人は特願昭61−20
5627号として、たとえば第7図に示すような、高速にセ
トリングしかつそのセトリング後のゆっくりとしたレベ
ル変動もないパルスを与える回路を出願した。In order to solve this problem, the applicant of the present application filed Japanese Patent Application No. 61-20.
No. 5627 was filed as a circuit for providing a pulse which settles at high speed and does not have a slow level fluctuation after the settling as shown in FIG. 7, for example.
この回路の基本的な考え方は、パルス発生源から与え
られるパルスをダイオードを用いた整形回路で整流する
というものである。The basic idea of this circuit is to rectify the pulse given from the pulse generation source by a shaping circuit using a diode.
しかしながら、このような構成では出力されるパルス
の立上り/立下りは、整形されるパルスを供給するパル
ス発生器の立上り/立下りで決まってしまう。パルス応
答で数10nS程度を問題とする場合にはこれでも充分であ
つた。しかしながら、更に高速のデバイスを測定するた
めに、たとえば10nS以下という、より速い領域でも充分
に使用できるパルス整形器の必要性が高まってきた。However, in such a configuration, the rising / falling edge of the output pulse is determined by the rising / falling edge of the pulse generator that supplies the shaped pulse. This was sufficient when a pulse response of several tens of nanoseconds was a problem. However, in order to measure even higher speed devices, there is an increasing need for a pulse shaper that can be sufficiently used even in a faster region of, for example, 10 nS or less.
更に上述の特許出願の回路においては、出力パルスの
立上り/立下り後の平坦部分にグリッチが現れることが
ある。すなわち、この回路においてはパルス源Pからの
パルスの立下り後オフ状態となったダイオードd2は容量
性となる。このため、速いパルスやグリッチ(たとえば
第7図のX点のミスマッチによる反射)があると、それ
がこの容量を通して負荷側へ通り抜けてしまうのであ
る。Further, in the circuit of the above-mentioned patent application, a glitch may appear in the flat portion after the rising / falling edge of the output pulse. That is, in this circuit, the diode d 2 which is in the off state after the falling edge of the pulse from the pulse source P becomes capacitive. Therefore, if there is a fast pulse or glitch (for example, reflection due to mismatch of X point in FIG. 7), it passes through this capacitance to the load side.
本発明の目的は、入力パルスを整形することになり、
良好なセトリング特性を有するともに、立上り/立下り
が極めて急峻でありかつこの立上り/立下り後のグリッ
チのないパスルを得るパルス整形器を提供することにあ
る。The purpose of the present invention is to shape the input pulse,
It is an object of the present invention to provide a pulse shaper which has a good settling characteristic and has an extremely steep rise / fall and obtains a glitch-free pulse after the rise / fall.
本発明の一実施例では、パルス発生源が出力するパル
スを、ステップ・リカバリ・ダイオードを用いたパルス
整形回路に与える。このパルス整形回路は与えられたパ
ルスから、立上りあるいは立下りが極めて急峻なパルス
を発生する。このようにして得られたパルスをダイード
に通して頭を一定のレベルで切取ることにより、良好な
セトリング特性を有するとともに立上りあるいは立下り
が極めて速いパルスを得るこができる。ステップリカバ
リ・ダイオード・パルス整形回路の出力を一定のレベル
で切取るためのダイオードとしては、ガリウム・ヒ素シ
ョットキー・バリア・ダイオードを用いるのが好まし
い。In one embodiment of the present invention, the pulse output from the pulse generation source is applied to a pulse shaping circuit using a step recovery diode. This pulse shaping circuit generates a pulse whose rising or falling is extremely steep from a given pulse. By passing the pulse thus obtained through the die and cutting off the head at a constant level, it is possible to obtain a pulse having a good settling characteristic and an extremely fast rise or fall. A gallium arsenide Schottky barrier diode is preferably used as a diode for cutting off the output of the step recovery diode pulse shaping circuit at a constant level.
第1図に本発明のパルス整形器の実施例を示す。第1
図(a)は高レベル側が平坦なパルスを発生するための
構成を示し、第1図(b)は低レベル側が平坦なパルス
を発生するための構成を示す。図中、Vs,Vs′はパルス
発生源、Rs,Rs′はパルス発生源の内部抵抗、Roはパル
ス整形器の出力抵抗、RLは負荷抵抗で、通常は夫々50Ω
系とする。またDoはステップ・リカバリ・ダイオード、
D1,D2はガリウム・ヒ素ショットキー・バリア・ダイオ
ードである。−VN,+VPはステップ・リカバリ・ダイオ
ードDoにバイアス電圧を与えるとともに、抵抗RBによっ
て、ショットキー・バリア・ダイオードD1またはD2に適
当なバイアス電流を与える。コンデンサCoはバイアス電
源のバイパス・コンデンサである。FIG. 1 shows an embodiment of the pulse shaper of the present invention. First
FIG. 1A shows a configuration for generating a flat pulse on the high level side, and FIG. 1B shows a configuration for generating a flat pulse on the low level side. In the figure, Vs and Vs 'are pulse generators, Rs and Rs' are the internal resistances of the pulse generators, Ro is the output resistance of the pulse shaper, and R L is the load resistance.
System. In addition, Do is a step recovery diode,
D 1 and D 2 are gallium arsenide Schottky barrier diodes. −V N , + V P applies a bias voltage to the step recovery diode Do, and an appropriate bias current to the Schottky barrier diode D 1 or D 2 by the resistor R B. The capacitor Co is a bypass capacitor for the bias power supply.
第1図中の(a),(b)の回路構成は極性が異なる
だけで、動作は基本的には同一であるので、以下では
(a)だけについて説明する。The circuit configurations (a) and (b) in FIG. 1 are basically the same in operation except that the polarities are different. Therefore, only (a) will be described below.
第2図に第1図(a)に示した回路構成中の主要部分
の電圧等の変化を示す。第2図において、先ずパルス発
生源Vsは低レベル側の電圧Loを出力している。このと
き、ステップ・リカバリ・ダイオードDoはオン状態にな
る。またショットキー・バリア・ダイオードD2もオン状
態となるので、負荷抵抗RLに電流が流れる。これによ
り、パルス整形器の出力電圧Voはある負電圧(−IF2・
(Ro//RL))となる。なお、IF2はショットキー・バリ
ア・ダイオードD2がオン状態のときの電流である。ま
た、ダイオードDn(n=0,1,2)がオン状態のときの電
圧VFn,電流はIFnは第3図に示すように定義される。FIG. 2 shows changes in the voltages of the main parts in the circuit configuration shown in FIG. In FIG. 2, first, the pulse generator Vs outputs the low-level voltage Lo. At this time, the step recovery diode Do is turned on. Further, since the Schottky barrier diode D 2 is also turned on, a current flows through the load resistance R L. As a result, the output voltage Vo of the pulse shaper becomes a negative voltage (−I F2
(Ro // RL )). Incidentally, I F2 is the current when Schottky barrier diode D 2 is in the ON state. The voltage V Fn and the current I Fn when the diode Dn (n = 0, 1, 2) is in the ON state are defined as shown in FIG.
次に時刻t0において、パルス発生源Vsの出力電圧がHi
となってもステップ・リカバリ・ダイオードDoは直ちに
はオフ状態にはならず、時間toの間低インピーダンス状
態(ショート状態と呼ぶ)となる。この時間toは使用さ
れるステップ・リカバリ・ダイオードの少数キャリア寿
命(通常10〜100ns)と、オン状態時にステップ・リカ
バリ・ダイオードを流れる電流IFOによって決まる。従
って、パルス発生源Vsの出力の立上がりはtoよりも短か
ければ良いので、汎用のパルス発生器等でも十分に使用
可能である。Next, at time t 0 , the output voltage of the pulse generation source Vs becomes Hi.
However, the step recovery diode Do is not immediately turned off, but is in a low impedance state (called a short state) for a period of time to. This time to is determined by the minority carrier lifetime of the step recovery diode used (typically 10 to 100 ns) and the current I FO flowing through the step recovery diode when in the on state. Therefore, the rise of the output of the pulse generation source Vs has only to be shorter than to, so that a general-purpose pulse generator or the like can be sufficiently used.
時間toの経過後(時刻t1)、ステップ・リカバリ・ダ
イオードDo内の電荷が全て放出された時、このダイオー
ドDoはスナップ・オフし、電圧Viは急激に立上がる。こ
の立上がりスピードは普通、10V程度のパルスを作るの
に、100psも必要としない。電圧Viが立上がるととも
に、ショットキー・バリア・ダイオードD1がオン状態と
なり、同時にショットキー・バリア・ダイオードD2がオ
フ状態となる。両ダイオードはガリウム・ヒ素のショッ
トキー・バリア・ダイオードであるため、電圧Voは負の
電圧から急速に0へと立上がる。これ以後、負荷抵抗RL
からパルス整形器をのぞき込んだとき、出力インピーダ
ンスRo、電圧0Vの信号源に見える。これにより、高レベ
ル側が極めて平坦でありまた立上りが極めて高速なパル
スが得られる。更に、パルス発生源のVsの出力の電圧の
立上りによる反射等があっても、これが時間to以内でお
さまれば、電圧Voの平坦部分にグリッチは現れなくな
る。After the elapse of time to (time t 1 ), when all the charges in the step recovery diode Do are released, this diode Do snaps off and the voltage Vi rises sharply. This rise speed usually does not require 100ps to produce a pulse of about 10V. As the voltage Vi rises, the Schottky barrier diode D 1 is turned on, and at the same time the Schottky barrier diode D 2 is turned off. Since both diodes are gallium arsenide Schottky barrier diodes, the voltage Vo rises rapidly from a negative voltage to zero. After this, the load resistance R L
When you look into the pulse shaper from, it looks like a signal source with output impedance Ro and voltage 0V. This results in a pulse that is extremely flat on the high level side and has a very fast rise. Furthermore, even if there is reflection due to the rise of the voltage of the Vs output of the pulse generation source, if this falls within the time to, the glitch does not appear in the flat portion of the voltage Vo.
ショットキー・バリア・ダイオードD2がオン状態から
オフ状態へ移る時、このダイオードのインダクタンスお
よびキャパシタンス成分によりリンギングが生じる。こ
のため、ショットキー・バリア・ダイオードとしては、
ジャンクション容量が充分小さくまた寸法の小さなもの
を使用するのが好ましい。現在のガリウム・ヒ素技術で
は、インダクタンス分が0.2nH以下、容量(ジャンクシ
ョン容量およびパッケージ容量)が50fF以下のショット
キー・バリア・ダイオードが得られる。従って、出力抵
抗Roが純抵抗ならば、リンギングが非常に小さく、かつ
そのセトリングも非常に高速(1nS以下)のパルスを得
ることができる。When the Schottky barrier diode D 2 moves from the on state to the off state, the inductance and capacitance components of the diode cause ringing. Therefore, as a Schottky barrier diode,
It is preferable to use one having a sufficiently small junction capacitance and a small size. Current gallium arsenide technology provides Schottky barrier diodes with an inductance of 0.2nH or less and a capacitance (junction capacitance and package capacitance) of 50fF or less. Therefore, if the output resistance Ro is a pure resistance, it is possible to obtain a pulse with very small ringing and very fast settling (1 nS or less).
なお、第2図ではパルス発生源Vsの出力は単発のステ
ップ波形として図示されているが、当然ながら繰返し波
形等を与えても良い。また、パルス整形器と負荷との間
が離れているときにはその間をインピーダンス整合がと
れた伝送線路で結合できる。In FIG. 2, the output of the pulse generation source Vs is shown as a single step waveform, but it goes without saying that a repetitive waveform or the like may be applied. Further, when the pulse shaper and the load are separated from each other, they can be connected by an impedance-matched transmission line.
さて、上で説明したようなパルス整形器を実際に作成
する場合、たとえば立上り/立下り時間100pS以下、セ
トリング時間1nS以下の特性を得ようとするならば、理
想的には各ダイオードのダイ・チップ,薄膜抵抗,チッ
プ・コンデンサをサファイア基板上に配置し、フライス
削出しの真ちゅうケースに収める等、マイクロ波技術を
用いて構成すれば良い。Now, when actually creating a pulse shaper as described above, for example, if one wants to obtain characteristics with a rise / fall time of 100 pS or less and a settling time of 1 nS or less, ideally, the diode die The chip, the thin film resistor, and the chip / capacitor may be arranged on the sapphire substrate and then housed in a brass case that has been milled, for example, and may be configured using microwave technology.
しかし、通常入手可能なディスクリート部品のステッ
プ・リカバリ・ダイオード,ガリウム・ヒ素ショットキ
ー・バリア・ダイオード等を用い、適宜シールドを施し
高周波特性に配慮して作成した本発明のパルス整形器の
出力の測定例を第4図に示す。この測定においては、1M
Hzの繰返し波形をパルス整形器に与え、その出力をバン
ド幅1GHzのサンプラでサンプリングしディジタイズする
ことにより観測した。同図からわかるように、極めて急
峻な立上りが得られ、またセトリングもはやい。なお、
出力の立上りが少しなまっているように見えるのは、サ
ンプラのバンド幅が狭いことによるもので、出力自体の
立上りはもっと急峻である。However, the output of the pulse shaper of the present invention, which is made by considering the high frequency characteristics by appropriately shielding by using a step recovery diode, a gallium arsenide Schottky barrier diode, etc. which are normally available discrete components, An example is shown in FIG. In this measurement, 1M
The repetitive waveform of Hz was applied to a pulse shaper, and the output was sampled and digitized by a sampler with a bandwidth of 1 GHz. As can be seen from the figure, an extremely steep rise was obtained and settling was already stopped. In addition,
The rise of the output seems to be slightly rounded because the bandwidth of the sampler is narrow, and the rise of the output itself is steeper.
以上のように、急峻な立上りを持ち平坦なステップ・
パルスが得られるので、このパルスをTDRに適用するこ
とができる。第5図に示すように、上のように作成した
パルス整形器の出力とサンプラの入力間をSMAのTコネ
クタで結合し、ここに長さ1mで先端が解放されたケーブ
ルを接続する。この接続を行った際の実測波形を第6図
に示す。同図からわかるように、多少のリンギングはあ
るが、きれいな反射波形が観測されている。従来のパル
ス整形器を用いた場合は立上りがこれ程高速ではなかっ
たので、階段部の波形がなまってしまっていた。従来
は、正確なタイミング測定を行うために平均化処理等を
施していたが、本発明のパルス整形器を用いることによ
りこれが不要となった。更に、ケーブルの先端にあるイ
ンピーダンス(たとえばキャパシタンス)が発生した場
合、波形整形器によりそのインピーダンスを算出できる
が、本発明の波形整形器を用いることにより,かなり正
確なインピーダンス測定が可能となる。As mentioned above, there is a sharp step with a steep rise.
Once the pulse is obtained, it can be applied to the TDR. As shown in FIG. 5, the output of the pulse shaper prepared as above and the input of the sampler are connected by a T connector of SMA, and a cable with a length of 1 m and an open tip is connected to this. The measured waveform when this connection is made is shown in FIG. As can be seen from the figure, a clear reflection waveform is observed with some ringing. When the conventional pulse shaper was used, the rise was not so fast, so the waveform at the staircase was blunted. Conventionally, averaging processing or the like has been performed in order to perform accurate timing measurement, but this is no longer necessary by using the pulse shaper of the present invention. Further, when impedance (for example, capacitance) at the tip of the cable is generated, the impedance can be calculated by the waveform shaper, but by using the waveform shaper of the present invention, fairly accurate impedance measurement is possible.
以上説明したように、本発明によれば良好なセトリン
グ特性と急峻な立上り/立下りを兼ね備えたパルス整形
器を得ることができるので、各種の高速デバイス等の測
定を行うための信号やその他の基準信号を発生させるた
めの信号源として使用することができる。As described above, according to the present invention, it is possible to obtain a pulse shaper having both a good settling characteristic and a sharp rise / fall. Therefore, it is possible to obtain a signal for measuring various high speed devices and other signals. It can be used as a signal source for generating a reference signal.
第1図は本発明の実施例の回路図、第2図は第1図に示
した本発明の実施例の主要部の電圧変化等を示す図、第
3図はダイオードの電流および電圧を説明する図、第4
図は本発明に従って実際に作ったパルス整形器の特性の
測定例を示す図、第5図は本発明のパルス整形器の一応
用例の構成を示す図、第6図は第5図の構成における測
定結果の一例を示す図、第7図は従来例を示す図であ
る。 Vs,Vs′:パルス発生源,Do:ステップ・リカバリ・ダイ
オード,D1,D2:ガリウム・ヒ素ショットキー・バリア・
ダイオード。FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a diagram showing a voltage change etc. of a main part of the embodiment of the present invention shown in FIG. 1, and FIG. 3 is an explanation of current and voltage of a diode. Figure 4
FIG. 5 is a diagram showing an example of measurement of characteristics of a pulse shaper actually made according to the present invention, FIG. 5 is a diagram showing a configuration of an application example of the pulse shaper of the present invention, and FIG. 6 is a diagram showing the configuration of FIG. FIG. 7 is a diagram showing an example of measurement results, and FIG. 7 is a diagram showing a conventional example. Vs, Vs ′: pulse source, Do: step recovery diode, D 1 , D 2 : gallium arsenide Schottky barrier
diode.
Claims (2)
ステップ・リカバリ・ダイオード手段と、 前記入力端と出力端との間に逆極性で直列接続された第
1、第2ダイオード手段と、 前記第1、第2ダイオード手段の共通接続点と前記バイ
アス電源との間に接続されたバイアス抵抗手段と、 前記出力端と接地電位との間に接続された出力抵抗手段
と、 前記バイアス電源と前記接地電位との間に接続された電
源バイパス・コンデンサ手段と、 を備えて成り、パルス発生源により駆動されて、立上り
または立下りが急峻で少なくとも一方の波高レベルがほ
ぼ平坦なパルスを出力することを特徴とするパルス整形
器。1. A step recovery diode means connected between an input terminal and a bias power source, and first and second diode means connected in series between the input terminal and an output terminal with opposite polarities. A bias resistance means connected between a common connection point of the first and second diode means and the bias power supply; an output resistance means connected between the output end and a ground potential; And a power supply bypass capacitor means connected between the ground potential and the ground potential, and is driven by a pulse generation source to output a pulse having a steep rise or fall and at least one peak level being substantially flat. A pulse shaper characterized by:
・ヒ素ショットキー・バリア・ダイオードで構成されて
いることを特徴とする特許請求の範囲第(1)項記載の
パルス整形器。2. The pulse shaper according to claim 1, wherein the first and second diode means are gallium arsenide Schottky barrier diodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62020992A JP2532228B2 (en) | 1987-01-30 | 1987-01-30 | Pulse shaper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62020992A JP2532228B2 (en) | 1987-01-30 | 1987-01-30 | Pulse shaper |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63187912A JPS63187912A (en) | 1988-08-03 |
JP2532228B2 true JP2532228B2 (en) | 1996-09-11 |
Family
ID=12042622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62020992A Expired - Lifetime JP2532228B2 (en) | 1987-01-30 | 1987-01-30 | Pulse shaper |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2532228B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451672U (en) * | 1990-09-07 | 1992-04-30 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634235A (en) * | 1979-08-29 | 1981-04-06 | Nec Corp | Logical operation circuit |
JPS59210721A (en) * | 1983-05-14 | 1984-11-29 | Nec Corp | Pulse generating circuit and phase comparing circuit utilizing pulse generating circuit |
JPS6215917A (en) * | 1985-07-15 | 1987-01-24 | Hitachi Ltd | High speed comparator |
-
1987
- 1987-01-30 JP JP62020992A patent/JP2532228B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63187912A (en) | 1988-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4928248A (en) | Light source driving device | |
US4751468A (en) | Tracking sample and hold phase detector | |
EP0372825B1 (en) | Monolithic sampler | |
Jinyuan et al. | High voltage fast ramp pulse generation using avalanche transistor | |
HU181136B (en) | Method and instrument for measuring change in transient capacity of semiconducting elements | |
FR1576123A (en) | ||
JP2532228B2 (en) | Pulse shaper | |
US20050225371A1 (en) | Impulse generation circuit | |
CN110492871B (en) | Constant ratio timing circuit with timing back edge | |
JPH0743956B2 (en) | Dynamic bias circuit for signal sampler | |
CN111537960A (en) | Pulse width adjustable stepless delay circuit and multi-channel ground penetrating radar | |
US5914621A (en) | Charge balanced ramp with improved signal linearity | |
JP2765828B2 (en) | Pulse generator | |
EP1322969B1 (en) | Rf power measurement | |
US4862073A (en) | Repetitive wave sampler | |
US3422364A (en) | Pulse amplitude modulation to pulse width modulation converter | |
Schoenwetter | Design and characterization of a programmable step generator with very fast settling performance | |
US4103242A (en) | Waveform converter for altering the frequency spectrum of an output signal | |
Opalska et al. | Shaping of steep-edged pulses with controlled width | |
US5200656A (en) | Circuit for measuring the difference between two successive periods in a waveform | |
EP1536562A2 (en) | Method and apparatus for generating a pulse of very narrow width | |
CN118355288A (en) | Improved electronic distance meter | |
JPS6215917A (en) | High speed comparator | |
SU746888A1 (en) | Shaper of symmetrical strobes of controlled duration | |
SU1180799A1 (en) | Peak detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |