JP2523756B2 - A / D converter - Google Patents

A / D converter

Info

Publication number
JP2523756B2
JP2523756B2 JP63019547A JP1954788A JP2523756B2 JP 2523756 B2 JP2523756 B2 JP 2523756B2 JP 63019547 A JP63019547 A JP 63019547A JP 1954788 A JP1954788 A JP 1954788A JP 2523756 B2 JP2523756 B2 JP 2523756B2
Authority
JP
Japan
Prior art keywords
signal
converter
digital signal
analog signal
subtractor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63019547A
Other languages
Japanese (ja)
Other versions
JPH01196922A (en
Inventor
健 吉留
国治 内村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63019547A priority Critical patent/JP2523756B2/en
Publication of JPH01196922A publication Critical patent/JPH01196922A/en
Application granted granted Critical
Publication of JP2523756B2 publication Critical patent/JP2523756B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 （１）発明の目的 ［産業上の利用分野］ 本発明は信号周波数と比較して非常に高い周波数でA/
D変換動作を行うことによって、高い変換精度を達成す
るA/D変換器の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION (1) Purpose of the invention [Industrial field of application] The present invention provides A / A at a frequency extremely higher than the signal frequency.
The present invention relates to improvement of an A / D converter that achieves high conversion accuracy by performing a D conversion operation.

［従来の技術］ 従来、第18図に示すA/D変換器αが提案されている。
すなわち、入力端子１に印加されたA/D変換すべきアナ
ログ信号S1と、後記するD/A変換器６の出力であるアナ
ログ信号S2を帰還入力し、アナログ信号S1,S2にそれぞ
れ周波数特性H1,H2を与え、S3＝H1 S1＋H2 S2で示され
るアナログ信号S3を出力する周波数特性変換器２と、ア
ナログ信号S3を入力し、当該アナログ信号S3をディジタ
ル信号S4に量子化して出力するアナログ信号量子化器３
と、ディジタル信号S4を入力し、当該ディジタル信号S4
に周波数特性H3を与えS5＝H3 S4で示されるディジタル
信号S5を出力端子５に出力し、かつディジタル信号S4に
周波数特性H4を与えS6＝H4 S4で示されるディジタル信
号S6を出力し、サンプリング信号により制御される周波
数特性変換器４と、ディジタル信号S6を入力し、アナロ
グ信号S2に変換し、当該アナログ信号S2を前記の周波数
特性変換器２に出力するD/A変換器６とで構成され、周
波数特性H1,H3の少なくとも一方は低周波数域において
より大きなゲインを持ち、高周波域においてより小さな
ゲインを持つように設定された負帰還制御ループ回路の
A/D変換器αが提案されている。以後、このような構成
をもつ従来のA/D変換器αで、周波数特性H1が低周波域
において大きなゲインを持ち、高周波域で小さなゲイン
を持つA/D変換器をＩ型A/D変換器と以後呼び、周波数特
性H3が低周波域において大きなゲインを持ち、高周波域
で小さなゲインを持つA/D変換器をII型A/D変換器と呼
び、周波数特性H1,H3ともに低周波域で大きなゲインを
持ち、高周波域で小さなゲインを持つA/D変換器をIII型
A/D変換器と呼ぶこととする。[Prior Art] Conventionally, an A / D converter α shown in FIG. 18 has been proposed.
That is, the analog signal S1 to be A / D-converted applied to the input terminal 1 and the analog signal S2 which is the output of the D / A converter 6 described later are fed back and input to the analog signals S1 and S2, respectively. , H2, and S3 = H1 S1 + H2 A frequency characteristic converter 2 that outputs the analog signal S3 represented by S2, and an analog signal quantum that inputs the analog signal S3 and quantizes the analog signal S3 to output it. Chemicalizer 3
Input the digital signal S4, and input the digital signal S4
S5 = H3 S4 = digital signal S5 represented by S5 = H3 S4 to the output terminal 5, and digital signal S4 frequency characteristic H4 is output S6 = H4 digital signal S6 represented by S4 And a D / A converter 6 that receives the digital signal S6, converts it into an analog signal S2, and outputs the analog signal S2 to the frequency characteristic converter 2 described above. , Of at least one of the frequency characteristics H1 and H3 has a larger gain in the low frequency range and a smaller gain in the high frequency range.
An A / D converter α has been proposed. After that, in the conventional A / D converter α having such a configuration, the frequency characteristic H1 has a large gain in the low frequency region and an A / D converter having a small gain in the high frequency region is converted into an I-type A / D converter. A / D converter with frequency characteristic H3 having a large gain in the low frequency range and a small gain in the high frequency range is called II type A / D converter, and both frequency characteristics H1 and H3 are in the low frequency range. Type III A / D converter with a large gain at and a small gain at high frequencies
We will call it A / D converter.

Ｉ型A/D変換器としては第19図に示すデルタシグマ形A
/D変換器α１や第20図に示す２重積分形A/D変換器α２
などがあり、II型A/D変換器のひとつとして例えば第21
図に示す予測形A/D変換器α３があり、III型A/D変換器
のひとつとして例えば第22図に示す補間形A/D変換器α
４がある。The I-type A / D converter is a delta-sigma type A shown in FIG.
/ D converter α1 and double integration type A / D converter α2 shown in Fig. 20
As one of the II type A / D converters, for example, the 21st type
There is a predictive A / D converter α3 shown in the figure, and one of the type III A / D converters is, for example, the interpolative A / D converter α3 shown in FIG.
There are four.

第19図に示すデルタシグマ形A/D変換器α１におい
て、周波数特性変換器２は、アナログ信号S1からアナロ
グ信号S2を減算する減算器2aとその減算器2aの出力信号
S1′を積分してアナログ信号S3を出力する積分器2bとで
構成でき、アナログ信号量子化器３は、種々の公知のア
ナログ信号量子化器を用いて構成できるが、例えば第23
図に示すアナログ信号S3を入力として当該アナログ信号
S3の電圧と参照電圧V1,…、V NA−１とを比較する量子
化レベルの数ＮAよりも１つの少ない電圧比較器3a〜3n
−１と、それらの電圧比較器3a〜3n−１の出力をエンコ
ードしてディジタル信号S4を出力するエンコーダ3mとを
用いた並列比較形アナログ信号量子化器で構成でき、周
波数特性変換器４は、入力信号であるアナログ信号S4を
そのままアナログ信号S5,S6として出力する分岐4a回路
とで構成でき、D/A変換器６は、種々の公知のD/A変換器
を用いて構成できるが、例えば第24図に示すようにD/A
変換器６の出力レベル数と同数のスイッチ（SW1〜SWn）
と、やはり同数の電圧源V D1〜ＶDNDACと、電圧源ＶD1
〜ＶDNDACの中からアナログ信号S2として出力させる電
圧源ＶD1〜ＶDNDACのスイッチSW1〜SWnを選択、制御す
るスイッチ制御回路6aとで構成できる。In the delta-sigma A / D converter α1 shown in FIG. 19, the frequency characteristic converter 2 includes a subtracter 2a for subtracting the analog signal S2 from the analog signal S1 and an output signal of the subtractor 2a.
The analog signal quantizer 3 can be configured by using an integrator 2b that integrates S1 ′ and outputs an analog signal S3. The analog signal quantizer 3 can be configured by using various known analog signal quantizers.
Input the analog signal S3 shown in the figure
Voltage comparators 3a to 3n which are one less than the number of quantization levels NA for comparing the voltage of S3 with the reference voltages V1, ..., VNA-1
−1 and an encoder 3m that encodes the outputs of the voltage comparators 3a to 3n−1 and outputs a digital signal S4, can be configured by a parallel comparison type analog signal quantizer, and the frequency characteristic converter 4 can , A branch 4a circuit that outputs the analog signal S4 that is an input signal as it is as analog signals S5 and S6, and the D / A converter 6 can be configured using various known D / A converters. For example, as shown in Fig. 24, D / A
The same number of switches (SW1 to SWn) as the number of output levels of the converter 6
And the same number of voltage sources V D1 to V DNDAC and voltage sources V D1
The switch control circuit 6a selects and controls the switches SW1 to SWn of the voltage sources VD1 to VDNDAC to be output as the analog signal S2 from among the VDNDAC.

同様に第20図に示す２重積分形A/D変換器α２におい
て周波数特性変換器２は、アナログ信号S1からアナログ
信号S2を減算する減算器2aと、減算器2aの出力信号S1′
を積分する積分器2bの出力信号S1″からアナログ信号S2
を減算する減算器2cと、当該減算器2cの出力する信号S1
を積分してアナログ信号S3を出力する積分器2dとで構
成でき、アナログ信号量子化器３と、周波数特性変換器
４と、D/A変換器６はデルタシグマ形A/D変換器α１で用
いるそれぞれの回路と同一の回路で構成できる。Similarly, in the double integral A / D converter α2 shown in FIG. 20, the frequency characteristic converter 2 includes a subtracter 2a for subtracting the analog signal S2 from the analog signal S1 and an output signal S1 ′ of the subtractor 2a.
Analog signal S2 from the output signal S1 ″ of the integrator 2b
Subtractor 2c for subtracting and the signal S1 output from the subtractor 2c
Of the analog signal quantizer 3, frequency characteristic converter 4, and D / A converter 6 are delta-sigma type A / D converters α1. It can be configured with the same circuit as each circuit used.

同様に第21図に示す予測形A/D変換器α３において、
周波数特性変換器２は、アナログ信号S2を積分する積分
器2bと当該積分器2bの出力信号S2′とアナログ信号S1を
減算してアナログ信号S3を出力する減算器2aとで構成で
き、周波数特性変換器４はディジタル信号S4を積分し、
ディジタル出力端子５にディジタル信号S5として出力す
る積分器4bと、入力信号であるディジタル信号S4をその
ままディジタル信号S6として出力する分岐4a回路とで構
成でき、アナログ信号量子化器３と、D/A変換器６はデ
ルタシグマ形A/D変換器α１で用いるそれぞれの回路と
同一の回路で構成できる。Similarly, in the predictive A / D converter α3 shown in FIG.
The frequency characteristic converter 2 can be configured by an integrator 2b that integrates the analog signal S2, an output signal S2 ′ of the integrator 2b, and a subtractor 2a that subtracts the analog signal S1 and outputs an analog signal S3. The converter 4 integrates the digital signal S4,
It can be composed of an integrator 4b which outputs a digital signal S5 to the digital output terminal 5, and a branch 4a circuit which outputs the input digital signal S4 as it is as a digital signal S6. The analog signal quantizer 3 and the D / A The converter 6 can be composed of the same circuits as the circuits used in the delta-sigma A / D converter α1.

同様に第22図に示す補間形A/D変換器α４において周
波数特性変換器２は、アナログ信号S2を積分する積分器
2dと、積分器2dの出力信号S2′とアナログ信号S1を減算
する減算器2a、減算器2aの出力信号S1′を積分する積分
器2bと、積分器2bの出力信号S1″と積分器2dの出力信号
S2′を減算してアナログ信号S3として出力する減算器2c
とで構成でき、周波数特性変換器４は予測形A/D変換器
α３で用いる周波数特性変換器４と同一の回路で構成で
き、アナログ信号量子化器３と、D/A変換器６はデルタ
シグマ形A/D変換器α１で用いるそれぞれの回路と同一
の回路で構成できる。Similarly, in the interpolation type A / D converter α4 shown in FIG. 22, the frequency characteristic converter 2 is an integrator that integrates the analog signal S2.
2d, a subtractor 2a for subtracting the output signal S2 ′ of the integrator 2d and the analog signal S1, an integrator 2b for integrating the output signal S1 ′ of the subtractor 2a, an output signal S1 ″ of the integrator 2b and an integrator 2d Output signal of
Subtractor 2c that subtracts S2 'and outputs as analog signal S3
, And the frequency characteristic converter 4 can be configured by the same circuit as the frequency characteristic converter 4 used in the predictive A / D converter α3. The analog signal quantizer 3 and the D / A converter 6 are delta It can be configured by the same circuit as each circuit used in the sigma type A / D converter α1.

このような構成の従来のA/D変換器αによれば、アナ
ログ信号S1の周波数をｆ、アナログ信号量子化器３の量
子化レベルの間隔をＬA、量子化レベル数をＮA、アナロ
グ信号S3の振巾をA3、アナログ信号S3をディジタル信号
S4に量子化する際に混入する量子化雑音電圧をV Q1,帰
還D/A変換器６の出力であるアナログ信号S2がとるレベ
ル数をＮDACサンプリング信号の周波数をfsとすると、
量子化雑音電圧V Q1は−0.5LA〜＋0.5LAまでのランダム
な電圧値をとり周波数軸上に一様レベルで分布するホワ
イト雑音であり、アナログ信号量子化器３に入力される
アナログ信号S3と、ディジタル出力端子５に得られるデ
ィジタル信号S5、及び量子化レベル間隔ＬAは次の関係
式で示される。According to the conventional A / D converter α having such a configuration, the frequency of the analog signal S1 is f, the quantization level interval of the analog signal quantizer 3 is LA, the number of quantization levels is NA, and the analog signal S3 is Amplitude of A3, analog signal S3 is digital signal
Assuming that the quantization noise voltage mixed in when quantizing into S4 is V Q1 and the number of levels taken by the analog signal S2 which is the output of the feedback D / A converter 6 is fs, the frequency of the NDAC sampling signal is
The quantization noise voltage V Q1 is white noise that takes a random voltage value from −0.5 LA to +0.5 LA and is distributed at a uniform level on the frequency axis, and is the analog signal S3 input to the analog signal quantizer 3. Then, the digital signal S5 obtained at the digital output terminal 5 and the quantization level interval LA are expressed by the following relational expressions.

S5＝ＫX S1＋ＫQ V Q1 ……（Ａ） Z-1＝ｅ−j2πf/fs ……（Ｅ） 当該関係式（Ａ）において、ＫX S1が出力端子５に現
われる入力信号成分であり、ＫQ V Q1が雑音成分であ
る。S5 = KX S1 + KQ V Q1 …… (A) Z −1 = e −j2πf / fs …… (E) In the relational expression (A), KX S1 is the input signal component appearing at the output terminal 5, and KQ V Q1 is the noise component.

従来のＩ型およびIII型A/D変換器α１〜α４ではH1に
低周波域で大きなゲインを持ち、高周波域において小さ
いゲインを持つため関係式（Ａ），（Ｃ），（Ｄ），か
ら明らかなようにサンプリング周波数fsをアナログ信号
S1の最高周波数fmに対して十分大きくすることにより、
雑音成分ＫQ V Q1の大きさを決めている要素の１つであ
るＫQを小さくすることができる。また。従来のII型お
よびIII型A/D変換器α3,α４でも前記関係式（Ａ），
（Ｂ），から明らかなように、やはりサンプリング周波
数fsをアナログ信号S1の最高周波数fmに対して十分大き
くすることにより、アナログ信号S3に含まれるアナログ
信号S1の成分（ＫX/H3（Ｚ））S1が小さくなり、アナロ
グ信号S3の振巾A3を小さくすることができる。振巾A3が
小さくなれば、前記関係式（Ｆ）から明らかなようにア
ナログ信号量子化器３の量子化レベル間隔ＬAを小さく
でき、量子化雑音電圧V Q1のとりうる電圧範囲−0.5LA
〜＋0.5LAを小さくできるため雑音成分ＫQ V Q1を大き
さを決めているもう１つの要素である量子化雑音電圧V
Q1を小さくすることができる。In the conventional I-type and III-type A / D converters α1 to α4, H1 has a large gain in the low frequency range and a small gain in the high frequency range. Therefore, from the relational expressions (A), (C), (D), As is clear, the sampling frequency fs
By making the maximum frequency fm of S1 large enough,
KQ, which is one of the factors that determine the magnitude of the noise component KQVQ1, can be reduced. Also. Even in the conventional type II and type III A / D converters α3 and α4, the above relational expression (A),
As is clear from (B), the component (KX / H3 (Z)) of the analog signal S1 included in the analog signal S3 is obtained by setting the sampling frequency fs sufficiently higher than the maximum frequency fm of the analog signal S1. Since S1 becomes smaller, the amplitude A3 of the analog signal S3 can be made smaller. As the amplitude A3 becomes smaller, the quantization level interval LA of the analog signal quantizer 3 can be made smaller as is clear from the above relational expression (F), and the quantization noise voltage V Q1 can have a voltage range −0.5LA.
Quantization noise voltage V, which is another factor that determines the magnitude of noise component KQVQ1 because + LA can be reduced
Q1 can be reduced.

つまり、H1（Ｚ）,H3（Ｚ）のいずれか一方、あるい
は両方が低周波域において大きな、高周波域において小
さなゲインを持つことを特徴とする従来のA/D変換器α
は、サンプリング周波数fsをアナログ信号S1の最高周波
数fmに対して十分大きくすることにより、雑音成分ＫQ
V Q1を小さくすることができる。That is, one or both of H1 (Z) and H3 (Z) has a large gain in the low frequency range and a small gain in the high frequency range, and the conventional A / D converter α
Is a noise component KQ by increasing the sampling frequency fs sufficiently higher than the maximum frequency fm of the analog signal S1.
V Q1 can be reduced.

［発明が解決しようとする問題点］ しかしながら、第18図に示す従来のA/D変換器αの場
合、アナログ信号S1を前記した様に雑音成分ＫQ V Q1の
比較的少ないディジタル信号S5に変換して出力させるこ
とができるとしても、その雑音成分ＫQ V Q1を少なくす
るのに一定の限度を有していた。[Problems to be Solved by the Invention] However, in the case of the conventional A / D converter α shown in FIG. 18, the analog signal S1 is converted into the digital signal S5 having a relatively small noise component KQVQ1 as described above. However, even if the noise component KQVQ1 is reduced, it has a certain limit.

その理由の１つは、サンプリング信号の周波数fsをア
ナログ信号S1の最高周波数fmに対して高くすれば、これ
に応じて周波数特性変換器2,4も高速動作させる必要が
あるため、周波数特性変換器2,4の最高動作周波数以上
にfsを大きくできず、Ｉ型、II型に属するA/D変換器α
1,α2,α４の場合、周波数特性ＫQを小とするのに限度
を有するからであり、II型、III型に属する従来のA/D変
換器α3,α４の場合、量子化雑音電圧V Q1を小とするの
に限度を有するからである。One of the reasons is that if the frequency fs of the sampling signal is set higher than the maximum frequency fm of the analog signal S1, the frequency characteristic converters 2 and 4 also need to operate at high speed in response to this, so the frequency characteristic conversion is performed. The fs cannot be increased above the maximum operating frequency of the converters 2 and 4, and the A / D converter α belonging to type I and type II
This is because, in the case of 1, α2, α4, there is a limit in reducing the frequency characteristic KQ, and in the case of the conventional A / D converters α3, α4 belonging to the II type and the III type, the quantization noise voltage V Q1 This is because there is a limit to making the value small.

雑音成分ＫQ V Q1を少なくするのに一定限度を有する
理由のもう１つを次に述べる。。アナログ信号量子化器
３においてアナログ信号S3をディジタル信号S4に量子化
するときの量子化レベルの数ＮAを増やすことによっ
て、サンプリング周波数fsをアナログ信号S1の最高周波
数fmに対して十分高くできなくても雑音成分ＫQ V Q1を
決めている１つの要素としてのアナログ信号量子化器３
における量子化雑音成分V Q1を小にすることができる。
しかしながらD/A変換器６がアナログ信号量子化器３の
ディジタル信号S4を入力とする周波数特性変換器４の出
力であるディジタル信号S6を入力としているので、アナ
ログ信号量子化器３における量子化レベルの数ＮAを増
せば、D/A変換器６から周波数特性変換器２に帰還され
るアナログ信号S2がとるレベル数ＮDACを増す必要があ
る。一方レベル数ＮDACをD/A変換器６の直線性を劣化さ
せることなしに増すにはD/A変換器６を非常に高い製造
精度で製造する必要があり、一定の限度を有する。仮
に、直線性の劣化したD/A変換器６を用いた場合、D/A変
換において発生する雑音がディジタル信号S5に非常に多
く混入するため、たとえ量子化雑音電圧V Q1を小さくで
きたとしても、かえって雑音量が増えることとなる。こ
のため、アナログ信号量子化器３における量子化レベル
数ＮAを大にするのに一定の限度を有し、従って量子化
雑音電圧V Q1を小とするのに限度を有するからである。
以上が雑音成分ＫQ V Q1を少なくするのに一定限度を有
するもう１つの理由である。Another reason why the noise component KQVQ1 has a certain limit is described below. . In the analog signal quantizer 3, the sampling frequency fs cannot be made sufficiently higher than the maximum frequency fm of the analog signal S1 by increasing the number of quantization levels NA when the analog signal S3 is quantized into the digital signal S4. The analog signal quantizer 3 as one element that determines the noise component K Q V Q1
The quantization noise component V Q1 at can be reduced.
However, since the D / A converter 6 receives the digital signal S6 which is the output of the frequency characteristic converter 4 which receives the digital signal S4 of the analog signal quantizer 3 as an input, the quantization level in the analog signal quantizer 3 is It is necessary to increase the number of levels NDAC taken by the analog signal S2 fed back from the D / A converter 6 to the frequency characteristic converter 2 by increasing the number NA of. On the other hand, in order to increase the number of levels NDAC without degrading the linearity of the D / A converter 6, it is necessary to manufacture the D / A converter 6 with extremely high manufacturing accuracy, and there is a certain limit. If the D / A converter 6 whose linearity is deteriorated is used, noise generated in the D / A conversion is mixed into the digital signal S5 in an extremely large amount, so that the quantization noise voltage V Q1 can be reduced. However, on the contrary, the amount of noise increases. For this reason, there is a certain limit for increasing the number of quantization levels NA in the analog signal quantizer 3, and accordingly, there is a limit for reducing the quantization noise voltage V Q1.
The above is another reason that the noise component K Q V Q1 has a certain limit to be reduced.

従って従来のA/D変換器αでは、D/A変換器６の出力レ
ベル数により量子化レベル間隔に制約を受ける、アナロ
グ信号量子化器３のみによってアナログ信号S3をディジ
タル信号S4に量子化していたため、アナログ信号量子化
器３の量子化レベル間隔を狭くする方法では、アナログ
信号量子化器３で混入する量子化雑音電圧V Q1を小さく
できなかった。Therefore, in the conventional A / D converter α, the analog signal quantizer 3 alone quantizes the analog signal S3 into the digital signal S4, which is restricted by the number of output levels of the D / A converter 6. Therefore, the quantization noise voltage V Q1 mixed in the analog signal quantizer 3 cannot be reduced by the method of narrowing the quantization level interval of the analog signal quantizer 3.

（２）発明の構成 ［問題点を解決するための手段］ 本発明の特徴は、アナログ信号量子化器と新たに設け
たディジタル信号量子化器で、２段階に量子化すること
にある。ディジタル信号量子化器で混入する量子化雑音
電圧V Q2は、従来のA/D変換器と同様、ディジタル信号
量子化器がD/A変換器の出力レベル数による量子化レベ
ル間隔の制約を受けるため、間隔を狭める方法では量子
化雑音電圧V Q2を小さくできない。しかし、ディジタル
信号量子化器の入出力信号の差を基に、量子化雑音電圧
V Q2を雑音再生器で正確に再生し、出力から除去するこ
とができる。又、ディジタル信号量子化器を設けたこと
で、アナログ信号量子化器は量子化レベル間隔の制約を
全く受けないため、量子化レベル間隔を狭くすることで
アナログ信号量子化器で混入する量子化雑音電圧V Q1を
十分小さくできる。このため、従来のA/D変換器に比
べ、格段に高いS/N特性を容易に実現できる。(2) Configuration of the Invention [Means for Solving the Problems] A feature of the present invention is that the analog signal quantizer and the newly provided digital signal quantizer perform quantization in two stages. The quantization noise voltage V Q2 mixed in the digital signal quantizer is limited by the quantization level interval depending on the number of output levels of the D / A converter in the digital signal quantizer, like the conventional A / D converter. Therefore, the quantization noise voltage V Q2 cannot be reduced by the method of narrowing the interval. However, based on the difference between the input and output signals of the digital signal quantizer, the quantization noise voltage
V Q2 can be accurately reproduced with a noise regenerator and removed from the output. In addition, since the analog signal quantizer is not restricted by the quantization level interval at all by providing the digital signal quantizer, the quantization mixed by the analog signal quantizer is reduced by narrowing the quantization level interval. The noise voltage V Q1 can be made sufficiently small. Therefore, it is possible to easily realize significantly higher S / N characteristics than the conventional A / D converter.

すなわち本発明によるA/D変換器βの構成を第１図に
示す。That is, FIG. 1 shows the configuration of the A / D converter β according to the present invention.

本発明によるA/D変換器βは、アナログ入力端子１に
印加されたA/D変換すべきアナログ信号S1と後記するD/A
変換器６の出力であるアナログ信号S2を帰還入力し、ア
ナログ信号S1,S2にそれぞれ周波数特性H1,H2を与え、S3
＝H1 S1＋H2 S2で示されるアナログ信号S3として出力す
る周波数特性変換器２と、アナログ信号S3を入力し、当
該アナログ信号S3を量子化レベル数ＮAのディジタル信
号S7に量子化して出力するアナログ信号量子化器３と、
ディジタル信号S7を入力し、当該ディジタル信号S7を量
子化レベル数ＮD（ただし、ＮD＜ＮA）のディジタル信
号S4に再量子化して出力するディジタル信号量子化器９
と、ディジタル信号S4を入力し、当該ディジタル信号S4
に周波数特性H3を与え、S5＝H3 S4で示されるディジタ
ル信号S5を出力し、かつディジタル信号S4に周波数特性
H4を与え、S6＝H4 S4で示されるディジタル信号S6を出
力するサンプリング信号により制御される周波数特性変
換器４と、ディジタル信号S6を入力して、アナログ信号
S2に変換し、当該アナログ信号S2を前記周波数特性変換
器２に帰還出力するD/A変換器６と、ディジタル信号S7
とディジタル信号S4を同時並行入力して、周波数特性変
換器２がアナログ信号S1に与える周波数特性H1と周波数
特性変換器４がディジタル信号S4に与える周波数特性H3
とにより、前記関係式（Ｃ），（Ｄ）により定まる周波
数特性ＫQをディジタル信号S4とS7の差信号S4−S7に与
え、S8＝ＫQ（S4−S7）で示されるディジタル信号S8を
出力する雑音再生器７と、ディジタル信号S8とディジタ
ル信号S5を同時並行入力し、その差信号S5−S8を、ディ
ジタル信号S9としてディジタル出力端子５に出力する減
算器８とで構成され、周波数特性H1,H3のすくなくとも
一方が低周波数のゲインがより大きく、高周波域のゲイ
ンがより小さく設定されたA/D変換器βである。The A / D converter β according to the present invention is a D / A which will be described later as an analog signal S1 to be A / D converted applied to the analog input terminal 1.
The analog signal S2 that is the output of the converter 6 is fed back and the frequency characteristics H1 and H2 are given to the analog signals S1 and S2, respectively, and S3
= H1 S1 + H2 A frequency characteristic converter 2 that outputs as an analog signal S3 represented by S2 and an analog signal quantum that inputs the analog signal S3 and quantizes and outputs the analog signal S3 into a digital signal S7 with a quantization level number NA. Chemicalizer 3,
A digital signal quantizer 9 for inputting the digital signal S7, requantizing the digital signal S7 into a digital signal S4 having a quantization level number ND (where ND <NA), and outputting the digital signal S4.
Input the digital signal S4, and input the digital signal S4
Frequency characteristic H3 to S5 = H3 to output digital signal S5 represented by S4, and to digital signal S4 frequency characteristic
H4 is given and S6 = H4 The frequency characteristic converter 4 controlled by the sampling signal which outputs the digital signal S6 shown by S4 and the digital signal S6 are inputted, and the analog signal is inputted.
A digital signal S7 and a D / A converter 6 which converts the analog signal S2 into S2 and outputs the analog signal S2 as feedback to the frequency characteristic converter 2.
And the digital signal S4 are simultaneously input in parallel, and the frequency characteristic H1 given to the analog signal S1 by the frequency characteristic converter 2 and the frequency characteristic H3 given to the digital signal S4 by the frequency characteristic converter 4
By the above, the frequency characteristic KQ determined by the relational expressions (C) and (D) is given to the difference signal S4-S7 between the digital signals S4 and S7, and the digital signal S8 represented by S8 = KQ (S4-S7) is output. A noise regenerator 7 and a subtractor 8 for simultaneously inputting the digital signal S8 and the digital signal S5 in parallel and outputting the difference signal S5-S8 to the digital output terminal 5 as the digital signal S9 are used. At least one of H3 is the A / D converter β in which the low-frequency gain is larger and the high-frequency gain is smaller.

［作用］ 本発明によるA/D変換器βは前記のように構成され、A
/D変換器βで、周波数特性H1が低周波域において大き
な、高周波域において小さなゲインを持つA/D変換器を
Ａ型A/D変換器と呼び、周波数特性H3が低周波域におい
て大きな、高周波域において小さなゲインを持つA/D変
換器をＢ型変換器と呼び、周波数特性H1,H3の両方がが
低周波域において大きな、高周波域において小さなゲイ
ンを持つA/D変換器をＣ型A/C変換器と以後呼ぶこととす
る。[Operation] The A / D converter β according to the present invention is configured as described above, and
In the / D converter β, an A / D converter having a large frequency characteristic H1 in a low frequency range and a small gain in a high frequency range is called an A type A / D converter, and a frequency characteristic H3 is large in a low frequency range. An A / D converter that has a small gain in the high frequency range is called a B type converter, and an A / D converter that has both large frequency characteristics H1 and H3 in the low frequency range and a small gain in the high frequency range is the C type. It will be referred to as an A / C converter hereinafter.

このような構成のA/D変換器βによれば、従来のA/D変
換器αの場合と同様に、アナログ信号S1の周波数をｆ、
アナログ信号量子化器３の量子化レベルの間隔をＬA、
その量子化レベル数をＮA、アナログ信号S3の振巾をA
3、当該アナログ信号S3をアナログ信号量子化器３にお
いて量子化する際に混入する量子化雑音電圧をV Q1、帰
還D/A変換器の出力であるアナログ信号S2がとるレベル
数をＮDAC、サンプリング信号の周波数をfsとし、また
ディジタル信号量子化器９の量子化レベルの間隔をＬ
D、その量子化レベル数をＮD、ディジタル信号S7をディ
ジタル信号S4に再量子化する際に混入する量子化雑音電
圧をV Q2、ディジタル信号S7の振巾をA7とすると量子化
雑音電圧をV Q1,V Q2はそれぞれ−0.5LA〜＋0.5LA，−
0.5LD〜＋0.5LDの範囲でランダムな電圧値をとる周波数
軸上に一様レベルで分布するホワイト雑音であり、ディ
ジタル信号S5,S4,アナログ信号S3,量子化レベル間隔Ｌ
A,LD間の関係は次式（Ｇ）〜（Ｎ）で示される。According to the A / D converter β having such a configuration, as in the case of the conventional A / D converter α, the frequency of the analog signal S1 is f,
The interval of the quantization level of the analog signal quantizer 3 is LA,
The number of quantization levels is NA, and the amplitude of the analog signal S3 is A
3, VQ1 is the quantization noise voltage mixed when the analog signal S3 is quantized by the analog signal quantizer 3, NDAC is the number of levels taken by the analog signal S2 which is the output of the feedback D / A converter, and sampling The frequency of the signal is fs, and the quantization level interval of the digital signal quantizer 9 is L.
D, the quantization level number is ND, the quantization noise voltage mixed when requantizing the digital signal S7 into the digital signal S4 is V Q2, and the amplitude of the digital signal S7 is A7, the quantization noise voltage is V Q1 and V Q2 are -0.5LA to + 0.5LA,-, respectively
It is white noise distributed at a uniform level on the frequency axis that takes a random voltage value in the range of 0.5LD to + 0.5LD, and includes digital signals S5, S4, analog signal S3, quantization level interval L
The relationship between A and LD is expressed by the following equations (G) to (N).

S5＝ＫX S1＋ＫQ V Q1＋ＫQ V Q2 ……（Ｇ） S4＝S7＋V Q2 ……（Ｈ） Z-1＝ｅ−j2πf/fs ……（Ｌ） 当該関係式（Ｇ）において、ＫX S1がディジタル信号
S5に含まれるアナログ信号S1の成分であり、ＫQ V Q1が
アナログ信号量子化器３で混入した雑音成分であり、Ｋ
Q V Q2がディジタル信号量子化器９で混入した雑音成分
である。雑音再生器７は、ディジタル信号S4とS7の差信
号、つまり前記関係式（Ｈ）より明らかなように、ディ
ジタル信号量子化器９で混入した量子化器雑音電圧V Q2
に、周波数特性ＫQを与えた信号をディジタル信号S8と
して出力するから当該ディジタル信号S8は次の関係式
（Ｏ）で示される。S5 = KX S1 + KQ V Q1 + KQ V Q2 …… (G) S4 ＝ S7 ＋ V Q2 …… (H) Z −1 = e −j2πf / fs …… (L) In the relational expression (G), KX S1 is a digital signal
The analog signal S1 component contained in S5, KQ V Q1 is the noise component mixed in by the analog signal quantizer 3, and K
QV Q2 is a noise component mixed in by the digital signal quantizer 9. The noise regenerator 7 outputs the difference signal between the digital signals S4 and S7, that is, the quantizer noise voltage V Q2 mixed in the digital signal quantizer 9, as is clear from the relational expression (H).
Then, the signal given the frequency characteristic KQ is output as the digital signal S8, so that the digital signal S8 is expressed by the following relational expression (O).

S8＝ＫQ V Q2 ……（Ｏ） 前記関係式（Ｇ）より明らかなように、ディジタル信
号S5に含まれる２つの雑音成分のうち、ディジタル信号
量子化器９で混入した雑音成分ＫQ V Q2とまったく同じ
雑音成分を、雑音再生器７はディジタル信号S8として出
力できる。ディジタル信号S5とS8の差信号をとる減算器
８の出力ディジタル信号S9は、次の関係式（Ｐ）とな
る。ディジタル信号S5に含まれていた雑音成分ＫQ V Q2
が除去され、アナログ信号量子化器３で混入した雑音成
分ＫQ V Q1のみがA/D変換器すべきアナログ信号S1に混
入して出力端子５にディジタル信号S9として得られる。S8 = KQVQ2 (O) As is clear from the relational expression (G), the noise component KQVQ2 mixed in the digital signal quantizer 9 among the two noise components included in the digital signal S5 is The noise regenerator 7 can output exactly the same noise component as the digital signal S8. The output digital signal S9 of the subtractor 8 which takes the difference signal between the digital signals S5 and S8 is given by the following relational expression (P). Noise component included in digital signal S5 KQ V Q2
Is removed, and only the noise component KQVQ1 mixed in by the analog signal quantizer 3 is mixed in the analog signal S1 to be A / D converted and obtained as the digital signal S9 at the output terminal 5.

S9＝ＫX S1＋ＫQ V Q1 ……（Ｐ） 本発明によるA/D変換器βで、周波数特性H1（Ｚ）が
低周波域において大きなゲインを、高周波域において小
さなゲインを持つＡ型A/D変換器及びＣ型変換器は、従
来のＩ型A/D変換器α1,α２及びII型A/D変換器α３の場
合と同様前記関係式（Ｊ），（Ｋ），（Ｐ）より明らか
なようにサンプリング信号の周波数fsをアナログ信号S1
の最高周波数fmに対して十分大きくすることにより、出
力端子５に現われる雑音成分ＫQ V Q1及びＫQ V Q2の周
波数特性ＫQを小さくすることができる。S9 = KX S1 + KQ V Q1 (P) In the A / D converter β according to the present invention, the frequency characteristic H1 (Z) has a large gain in a low frequency range and an A type A / D conversion having a small gain in a high frequency range. And the C-type converter are the same as those of the conventional I-type A / D converters α1 and α2 and the II-type A / D converter α3, which are apparent from the above relational expressions (J), (K), and (P). The sampling signal frequency fs to the analog signal S1
The frequency characteristic KQ of the noise components KQVQ1 and KQVQ2 appearing at the output terminal 5 can be made small by making the maximum frequency fm sufficiently large.

低周波域においてより大きな、高周波域においてより
小さなゲインを持つ本発明によるＢ型及びＣ型A/D変換
器の場合も従来のII型、III型A/D変換器α3,α４と同
様、関係式（Ｇ）（Ｉ）より明らかなようにサンプリン
グ周波数fsをアナログ信号S1の最高周波数fmに対して十
分大きくすることによりアナログ信号S3に含まれるアナ
ログ信号S1の成分ＫX S1/H3（Ｚ）が小さくなり、アナ
ログ信号S3の振巾A3を小さくすることができる。振巾A3
が小さくなれば、アナログ信号S3を入力とするアナログ
信号量子化器３の出力ディジタル信号S7及びその振巾A7
も小さくなる。振巾A3,A7がそれぞれ小さくなれば量子
化雑音電圧V Q1,V Q2のとり得る電圧範囲−0.5LA〜＋0.
5LA，−0.5LD〜＋0.5LDが小さくなり、出力端子５に現
われる雑音成分ＫQ V Q1の量子化雑音電圧V Q1を小さく
することができる。In the case of the B-type and C-type A / D converters according to the present invention, which have a larger gain in the low frequency range and a smaller gain in the high frequency range, the relationship is the same as that of the conventional II-type and III-type A / D converters α3 and α4. As is clear from the equations (G) and (I), the component KX S1 / H3 (Z) of the analog signal S1 included in the analog signal S3 is set by increasing the sampling frequency fs sufficiently higher than the maximum frequency fm of the analog signal S1. As a result, the amplitude A3 of the analog signal S3 can be reduced. Swing A3
If becomes smaller, the output digital signal S7 of the analog signal quantizer 3 which receives the analog signal S3 and its amplitude A7
Also becomes smaller. If the amplitudes A3 and A7 become smaller, the voltage range of the quantization noise voltages V Q1 and V Q2 can be -0.5LA to +0.
5LA, -0.5LD to + 0.5LD are reduced, and the quantization noise voltage VQ1 of the noise component KQVQ1 appearing at the output terminal 5 can be reduced.

従って、本発明によるA/D変換器βの場合も、第18図
で示した従来のA/D変換器αの場合と同様にサンプリン
グ信号の周波数fsをA/D変換されるべきアナログ信号S1
の最高周波数fmに対して十分大きくすることによってA/
D変換されるべきアナログ信号S1を雑音成分の比較的少
ないディジタル信号S9に変換して出力端子５に出力させ
ることができる。Therefore, also in the case of the A / D converter β according to the present invention, as in the case of the conventional A / D converter α shown in FIG. 18, the frequency fs of the sampling signal is analog signal S1 to be A / D converted.
By making it sufficiently large for the maximum frequency fm of A /
The analog signal S1 to be D-converted can be converted into the digital signal S9 having a relatively small noise component and output to the output terminal 5.

しかしながら本発明によるA/D変換器βの場合、D/A変
換器６の出力アナログ信号S2の量子化レベル数ＮDACと
入力ディジタル信号S6のレベル数は等しく、かつレベル
数ＮDACはディジタル信号S6を出力する周波数特性変換
器４の入力ディジタル信号S4のレベル数、つまりディジ
タル信号量子化器９の量子化レベル数ＮDに依存する
が、アナログ信号量子化器３のレベルＮAに依存しな
い。従って本発明によるA/D変換器βの場合も従来のA/D
変換器αの場合と同様の理由でサンプリング信号の周波
数fsをアナログ信号S1の最高周波数fmに対して十分大き
くできないとしてもＮDACを小さくしたまゝ、つまりD/A
変換器６の直線性を劣化させることなしに量子化レベル
数ＮAを十分大とでき、ディジタル信号S9に含まれる雑
音成分ＫQ V Q1を十分小とすることができる。However, in the case of the A / D converter β according to the present invention, the number of quantization levels NDAC of the output analog signal S2 of the D / A converter 6 and the number of levels of the input digital signal S6 are equal, and the number of levels NDAC converts the digital signal S6. It depends on the number of levels of the input digital signal S4 of the output frequency characteristic converter 4, that is, the number of quantization levels ND of the digital signal quantizer 9, but not on the level NA of the analog signal quantizer 3. Therefore, in the case of the A / D converter β according to the present invention, the conventional A / D converter
For the same reason as in the case of the converter α, even if the frequency fs of the sampling signal cannot be made sufficiently large with respect to the maximum frequency fm of the analog signal S1, NDAC should be kept small, that is, D / A.
The number of quantization levels NA can be made sufficiently large without degrading the linearity of the converter 6, and the noise component KQVQ1 contained in the digital signal S9 can be made sufficiently small.

従って本発明によるA/D変換器βによれば、A/D変換さ
れるべきアナログ信号S1を第18図に示す従来のA/D変換
器αに比べ格段に低い雑音成分しか有していないディジ
タル信号S9に変換して出力端子５に出力させることがで
きる。Therefore, according to the A / D converter β of the present invention, the analog signal S1 to be A / D-converted has a much lower noise component than the conventional A / D converter α shown in FIG. It can be converted into a digital signal S9 and output to the output terminal 5.

［実 施 例１］ 本発明の第一実施例を第２図につき説明する。なお第
１図との対応部分については同一符号を付した。[Embodiment 1] A first embodiment of the present invention will be described with reference to FIG. The parts corresponding to those in FIG. 1 are designated by the same reference numerals.

第一実施例のA/D変換器β１において、周波数特性変
換器２は、第19図で示した従来のデルタシグマA/D変換
器α１と同様、アナログ信号S1とアナログ信号S2を減算
する減算器2aとその減算器2aの出力信号S1′を積分する
積分器2bとで構成される。減算器2aと積分器2bは例えば
第６図に示す抵抗R1,R2と容量C1及び演算増幅器AM1によ
り構成される２入力RC積分器INT1で容易に実現しうる。
あるいは第７図に示す容量C1〜C3,スイッチSW1〜SW8及
び演算増幅器AM1により構成される２入力スイッチトキ
ャパシタ積分器INT2でも容易に実現しうる。In the A / D converter β1 of the first embodiment, the frequency characteristic converter 2 subtracts the analog signal S1 and the analog signal S2, like the conventional delta-sigma A / D converter α1 shown in FIG. 2a and an integrator 2b for integrating the output signal S1 'of the subtractor 2a. The subtractor 2a and the integrator 2b can be easily realized by, for example, a two-input RC integrator INT1 including resistors R1 and R2, a capacitor C1 and an operational amplifier AM1 shown in FIG.
Alternatively, it can be easily realized by a two-input switched capacitor integrator INT2 composed of capacitors C1 to C3, switches SW1 to SW8 and an operational amplifier AM1 shown in FIG.

アナログ信号量子化器３も、第23図で既に示した従来
のデルタシグマ形A/D変換器α１で用いるアナログ信号
量子化器３と同様の並列比較形アナログ信号量子化器の
構成とし得る。The analog signal quantizer 3 can also be configured as a parallel comparison type analog signal quantizer similar to the analog signal quantizer 3 used in the conventional delta sigma type A / D converter α1 already shown in FIG.

周波数特性変換器４も、従来のデルタシグマ形A/D変
換器α１と同様、入力信号であるディジタル信号S4をそ
のままディジタル信号S5,S6として出力する分岐回路4a
で容易に実現できる。Similarly to the conventional delta-sigma type A / D converter α1, the frequency characteristic converter 4 also outputs the input digital signal S4 as it is as the digital signals S5 and S6 to the branch circuit 4a.
Can be easily achieved with.

D/A変換器６も、第24図で既に示した従来のデルタシ
グマ形A/D変換器α１で用いるD/A変換器６と同様、その
出力レベル数と同数のスイッチとやはり同数の電圧源
と、電圧源の中からアナログ信号S2として出力させる電
圧源のスイッチを選択、制御するスイッチ制御回路とで
構成される。Like the D / A converter 6 used in the conventional delta-sigma A / D converter α1 already shown in FIG. 24, the D / A converter 6 also has the same number of switches and the same number of output levels as the number of output levels. And a switch control circuit for selecting and controlling the switch of the voltage source to be output as the analog signal S2 from the voltage source.

雑音再生器７は、ディジタル信号S7とS4の差信号S7′
（S7−S4）を出力する減算器7aと、減算器7aの出力信号
S7′を入力としその微分値をディジタル信号S8として出
力する微分器7bとで構成することにより容易に実現しう
る。The noise regenerator 7 detects the difference signal S7 'between the digital signals S7 and S4.
Subtractor 7a that outputs (S7-S4) and the output signal of subtractor 7a
This can be easily realized by configuring with a differentiator 7b that receives S7 'as an input and outputs the differential value as a digital signal S8.

ディジタル信号量子化器９は、入力であるディジタル
信号S7の最上位ビット、あるいは最上位ビットから数ビ
ットだけ選択し、ディジタル信号S4として出力させる選
択回路として容易に実現し得る。The digital signal quantizer 9 can be easily realized as a selection circuit that selects the most significant bit of the input digital signal S7 or a few bits from the most significant bit and outputs it as the digital signal S4.

このように本発明による第一実施例は周波数特性変換
器2,4を前記した積分器2b等を含む構成としたことによ
り、周波数特性変換器2,4の周波数特性H1,H2,H3,H4及び
ディジタル信号S5間の関係は次式（a1），（b1），（c
1），（d1），（e1）となる。当該関係式（a1），（c
1）より明らかなように周波数特性H1が１次の積分特性
（1/（１−Z-1））を有するため、前記した本発明のA/D
変換器βの分類ではＡ型に当る。Thus, in the first embodiment according to the present invention, the frequency characteristic converters 2 and 4 are configured to include the integrator 2b and the like, so that the frequency characteristic converters 2 and 4 have frequency characteristics H1, H2, H3, and H4. And the relationship between the digital signal S5 and the following equations (a1), (b1), (c
1), (d1), and (e1). The relational expressions (a1), (c
1) As is clear from the above, the frequency characteristic H1 has a first-order integral characteristic (1 / (1-Z -1 )).
The converter β is classified as type A.

H3＝１ ……（c1） H4＝１ ……（d1） S5＝S1＋（１−Z-1）V Q1＋（１−Z-1）V Q2……（e1） 又、雑音再生器７の出力であるディジタル信号S8は次
の関係式（f1）がなりたち、ディジタル信号S5に含まれ
る２つの雑音成分（１−Z-1）V Q1,（１−Z-1）V Q2の
うち、ディジタル量子化器９で混入した雑音成分（１−
Z-1）V Q2と同一の雑音成分をディジタル信号S8として
再生することができる。減算器８では、ディジタル信号
S5からS8を減算することにより、S5に含まれる雑音成分
（１−Z-1）V Q2を除去して、次の関係式（g1）で示さ
れるディジタル信号S9を出力端子５に出力する。 H3 = 1 ... (c1) H4 = 1 ... (d1) S5 = S1 + (1-Z- 1 ) V Q1 + (1-Z- 1 ) V Q2 ... (e1) Also, the output of the noise regenerator 7 The following relational expression (f1) is obtained, and the digital signal S8 is a digital signal of the two noise components (1-Z -1 ) V Q1 and (1-Z -1 ) V Q2 included in the digital signal S5. Noise component mixed in the quantizer 9 (1-
The same noise component as Z -1 ) V Q2 can be reproduced as a digital signal S8. In the subtractor 8, the digital signal
By subtracting S8 from S5, the noise component (1-Z -1 ) V Q2 contained in S5 is removed, and the digital signal S9 represented by the following relational expression (g1) is output to the output terminal 5.

S8＝（１−Z-1）V Q2 ……（f1） S9＝S1−（１−Z-1）V Q1 ……（g1） 第一実施例のA/D変換器β１は、関係式（g1）より明
らかなようにサンプリング信号の周波数fsをアナログ信
号S1の最高周波数fmに対して十分高くすることによって
従来のA/D変換器αと同様、ディジタル信号S9出力に含
まれる雑音成分（１−Z-1）V Q1の大きさを決めている
要素の１つである（１−Z-1）を小さくできるため、ア
ナログ信号S1の雑音成分（１−Z-1）V Q1の比較的少な
いディジタル信号S9に変換して出力端子５に出力させる
ことができる。S8 = (1-Z -1 ) V Q2 ...... (f1) S9 = S1- (1-Z -1 ) V Q1 ...... (g1) The A / D converter β1 of the first embodiment has a relational expression ( As is clear from g1), by setting the frequency fs of the sampling signal sufficiently higher than the maximum frequency fm of the analog signal S1, the noise component (1 Since (1-Z -1 ), which is one of the factors that determine the magnitude of −Z −1 ) V Q1, can be reduced, the noise component (1-Z −1 ) V Q1 of the analog signal S1 is relatively small. It can be converted into a small digital signal S9 and output to the output terminal 5.

又、第一実施例は、A/D変換器αと異なり、アナログ
信号量子化器３における量子化レベル数ＮAをD/A変換器
６の出力レベル数ＮDACとは無関係に、十分高くするこ
とができるので、従来のA/D変換器αと同様な理由で、
サンプリング周波数fsをアナログ信号S1の最高周波数fm
に対して十分大きくできないとしても、雑音成分（１−
Z-1）V Q1を十分低くすることができる。従ってアナロ
グ信号S1を第18図で示した従来のA/D変換器αによりデ
ィジタル信号S5に変換して出力端子５に出力させる場合
に比べて格段的に低い雑音成分しか有していないディジ
タル信号S9に変換して出力端子５に出力させることがで
きる。Further, in the first embodiment, unlike the A / D converter α, the number of quantization levels NA in the analog signal quantizer 3 is set sufficiently high irrespective of the number of output levels N DAC of the D / A converter 6. Therefore, for the same reason as the conventional A / D converter α,
The sampling frequency fs is the maximum frequency fm of the analog signal S1.
Even if it cannot be made sufficiently large with respect to
Z -1 ) V Q1 can be made sufficiently low. Therefore, compared to the case where the analog signal S1 is converted into the digital signal S5 by the conventional A / D converter α shown in FIG. 18 and output to the output terminal 5, the digital signal has a much lower noise component. It can be converted to S9 and output to the output terminal 5.

ちなみに、第一実施例のA/D変換器β１において、ア
ナログ信号S1の周波数ｆを1kHz、アナログ信号S1の最高
周波数fmを16kHz、サンプリング信号の周波数fsを2.048
MHz、D/A変換器６の出力レベル数ＮDACを２、アナログ
信号量子化器３の量子化レベル数ＮAを20、ディジタル
信号量子化器９の量子化レベル数を２、アナログ信号量
子化器３の量子化レベル間隔ＬAを0.1、ディジタル信号
量子化器９の量子化レベル間隔ＬDを２とした場合、A/D
変換されるべきアナログ信号S1のレベル（入力レベル）
［dB］と、出力端子５に得られるディジタル信号S9のS/
N［dB］との間で、第８図の実線で示す相関関係が得ら
れた。By the way, in the A / D converter β1 of the first embodiment, the frequency f of the analog signal S1 is 1 kHz, the maximum frequency fm of the analog signal S1 is 16 kHz, and the frequency fs of the sampling signal is 2.048.
MHz, the number of output levels NDAC of the D / A converter 6 is 2, the number of quantization levels NA of the analog signal quantizer 3 is 20, the number of quantization levels of the digital signal quantizer 9 is 2, the analog signal quantizer If the quantization level interval LA of 3 is 0.1 and the quantization level interval LD of the digital signal quantizer 9 is 2, A / D
Level of analog signal S1 to be converted (input level)
[DB] and S / of digital signal S9 obtained at output terminal 5
The correlation shown by the solid line in FIG. 8 was obtained with N [dB].

これに対し、従来のデルタシグマ形A/D変換器α１に
おいて、周波数f,最高周波数fm,サンプリング周波数fs,
量子化レベル数ＮDACを前記の場合と同じく、それぞれ1
kHz、16kHz、2.048MHz,2とし、しかしながら、アナログ
信号量子化器３の量子化レベル数ＮAを２、アナログ信
号量子化器３の量子化レベル間隔ＬAを２とした場合、A
/D変換器されるべきアナログ信号S1のレベル（入力レベ
ル）［dB］と、出力端子５に得られるディジタル信号S9
のS/N［dB］との間で、第８図の鎖線で示す相関関係が
得られた。On the other hand, in the conventional delta-sigma A / D converter α1, the frequency f, the maximum frequency fm, the sampling frequency fs,
The number of quantization levels NDAC is 1 as in the above case.
kHz, 16 kHz, 2.048 MHz, 2, however, when the number of quantization levels NA of the analog signal quantizer 3 is 2 and the quantization level interval LA of the analog signal quantizer 3 is 2, A
The level (input level) [dB] of the analog signal S1 to be D / D converter and the digital signal S9 obtained at the output terminal 5
The correlation shown by the chain line in FIG. 8 was obtained with the S / N [dB].

第８図から、第一実施例のA/D変換器β１は従来のデ
ルタシグマ形A/D変換器α１よりも、20〜30dB程度高いS
/N特性が得られていることがわかる。From FIG. 8, it can be seen that the A / D converter β1 of the first embodiment is about 20 to 30 dB higher than the conventional delta-sigma type A / D converter α1.
It can be seen that the / N characteristic is obtained.

［実 施 例２］ 本発明の第二実施例を第３図につき説明する。なお第
20図との対応部分については同一符号を付した。Example 2 A second example of the present invention will be described with reference to FIG. The first
The parts corresponding to those in Fig. 20 are designated by the same reference numerals.

第二実施例のA/D変換器β２において、周波数特性変
換器２は、従来の２重積分形A/D変換器α２と同様、ア
ナログ信号S1からアナログ信号S2を減算する減算器2a
と、減算器2aの出力信号S1′を積分する積分器2bと、積
分器2bの出力信号S1″からアナログ信号S2を減算する減
算器2cと、減算器2cの出力信号S1を積分する積分器2d
とで構成される。減算器2a,2cと積分器2b,2dは例えば第
９図に示すように減算器2aと積分器2bを抵抗R1,R2と容
量C1及び演算増幅器AM1により構成される２入力RC積分
器INT 1aで構成し、減算器2cと積分器2dを抵抗R3,R4と
容量C2と演算増幅器AM2とで構成されるもうひとつの２
入力RC積分器INT 1bとで構成することにより実現しう
る。あるいは第10図に示すように、減算器2aと積分器2b
を容量C1,C2,C3,スイッチSW1〜SW4とSW5〜SW8及び演算
増幅器AM1により構成される２入力スイッチトキャパシ
タ積分器INT 2aで構成し、減算器2cと積分器2dを容量C
4,C5,C6,スイッチSW9〜SW12とSW13〜SW16とで構成され
るもうひとつの２入力スイッチトキャパシタ積分器INT
2bとで構成することによっても実現しうる。In the A / D converter β2 of the second embodiment, the frequency characteristic converter 2 is a subtracter 2a that subtracts the analog signal S2 from the analog signal S1 as in the conventional double integral A / D converter α2.
And an integrator 2b for integrating the output signal S1 ′ of the subtractor 2a, a subtractor 2c for subtracting the analog signal S2 from the output signal S1 ″ of the integrator 2b, and an integrator for integrating the output signal S1 of the subtractor 2c. 2d
Composed of and. The subtractors 2a and 2c and the integrators 2b and 2d are, for example, as shown in FIG. The subtractor 2c and the integrator 2d are composed of resistors R3 and R4, a capacitor C2 and an operational amplifier AM2.
It can be realized by configuring with the input RC integrator INT 1b. Alternatively, as shown in FIG. 10, the subtractor 2a and the integrator 2b
Is a two-input switched capacitor integrator INT 2a composed of capacitors C1, C2, C3, switches SW1 to SW4 and SW5 to SW8, and operational amplifier AM1, and subtractor 2c and integrator 2d are capacitors C
Another 2-input switched-capacitor integrator INT consisting of 4, C5, C6 and switches SW9-SW12 and SW13-SW16
It can also be realized by configuring with 2b.

雑音再生器７は、ディジタル信号S7とS4の差信号S7′
（S7−S4）を出力する減算器7aと、減算器7aの出力信号
S7′を入力してその微分値を出力する微分器7bと、微分
器7bの出力信号S7″を入力してその微分値をディジタル
信号S8として出力する微分器7cとで構成される。The noise regenerator 7 detects the difference signal S7 'between the digital signals S7 and S4.
Subtractor 7a that outputs (S7-S4) and the output signal of subtractor 7a
It is composed of a differentiator 7b which inputs S7 ′ and outputs its differential value, and a differentiator 7c which inputs the output signal S7 ″ of the differentiator 7b and outputs the differential value as a digital signal S8.

アナログ信号量子化器３、周波数特性変換器４、D/A
変換器６、ディジタル信号量子化器９はそれぞれ第一実
施例と同様の構成により実現できる。Analog signal quantizer 3, frequency characteristic converter 4, D / A
Each of the converter 6 and the digital signal quantizer 9 can be realized by the same configuration as that of the first embodiment.

このように本発明による第二実施例は周波数特性変換
器2,4を前記した積分器2b,2d等を含む構成としたことに
より、周波数特性変換器2,4の周波数特性H1,H2,H3,H4及
びディジタル信号S5間の関係は次式（a2），（b2），
（c2），（d2），（e2）となる。当該関係式（a2），
（c2）より明らかなようにH1が２次の積分特性（1/（１
−Z-1））２を有するため、第二実施例は前記した本発
明のA/D変換器βの分類ではＡ型に当る。As described above, the second embodiment according to the present invention is configured such that the frequency characteristic converters 2 and 4 include the integrators 2b and 2d described above, so that the frequency characteristic converters 2 and 4 have frequency characteristics H1, H2 and H3. , H4 and digital signal S5 have the following equations (a2), (b2),
(C2), (d2), (e2). The relational expression (a2),
As is clear from (c2), H1 is a quadratic integral characteristic (1 / (1
-Z- 1 )) 2 , the second embodiment corresponds to type A in the classification of the A / D converter β of the present invention described above.

H3＝１ ……（c2） H4＝１ ……（d2） S5＝S1＋（１−Z-1）2V Q1＋（１−Z-1）2V Q2 ……（e
2） また、雑音再生器７の出力であるディジタル信号S8は
次の関係式（f2）がなりたち、ディジタル信号S5に含ま
れる２つの雑音成分（１−Z-1）2V Q1,（１−Z-1）2V Q
2のうち、ディジタル量子化器９で混入した雑音成分
（１−Z-1）2V Q2と同一の雑音成分をディジタル信号S8
として再生することができる。減算器８では、ディジタ
ル信号S5からS8を減算することにより、ディジタル信号
S5に含まれる雑音成分（１−Z-1）2V Q2を除去して、次
の関係式（g2）で示されるディジタル信号S9を出力端子
５に出力する。 H3 = 1 ... (c2) H4 = 1 ... (d2) S5 = S1 + (1-Z- 1 ) 2 V Q1 + (1-Z- 1 ) 2 V Q2 ... (e
2) Also, the digital signal S8 output from the noise regenerator 7 has the following relational expression (f2), and two noise components (1-Z -1 ) 2 V Q1, (1 -Z -1 ) 2 VQ
Of the two, the same noise component as the noise component (1-Z -1 ) 2 V Q2 mixed in by the digital quantizer 9 is added to the digital signal S8.
Can be played as. The subtractor 8 subtracts the digital signal S5 from the digital signal S5 to obtain a digital signal.
The noise component (1-Z -1 ) 2 V Q2 included in S5 is removed, and the digital signal S9 represented by the following relational expression (g2) is output to the output terminal 5.

S8＝（１−Z-1）2V Q2 ……（f2） S9＝S1−（１−Z-1）2V Q1 ……（g2） 第二実施例のA/D変換器β２も、関係式（g2）より明
らかなようにサンプリング信号の周波数fsをアナログ信
号S1の最高周波数fmに対して十分高くすることによって
従来のA/D変換器α２と同様、ディジタル信号S9に含ま
れる雑音成分（１−Z-1）2V Q1の大きさを決めている要
素の１つである（１−Z-1）２を小さくできるため、ア
ナログ信号S1の雑音成分（１−Z-1）2V Q1の比較的少な
いディジタル信号S9に変換して出力端子５に出力させる
ことができる。 S8 = (1-Z -1) 2 V Q2 ...... (f2) S9 = S1- (1-Z -1) 2 V Q1 ...... (g2) A / D converter of a second embodiment β2 also relationship As is clear from the equation (g2), by making the frequency fs of the sampling signal sufficiently higher than the maximum frequency fm of the analog signal S1, the noise component included in the digital signal S9 (like the conventional A / D converter α2) 1-Z -1 ) 2 V Since one of the factors that determines the size of Q1, (1-Z -1 ) 2 , can be reduced, the noise component (1-Z -1 ) 2 V of the analog signal S1 It can be converted into a digital signal S9 having a relatively small Q1 and output to the output terminal 5.

さらに、本発明による第二実施例は、従来のA/D変換
器α２と異なり、アナログ信号量子化器３における量子
化レベル数ＮAをD/A変換器６の出力レベル数ＮDACとは
無関係に、十分高くすることができるので、雑音成分
（１−Z-1）2V Q1を十分低くすることができる。従っ
て、従来のA/D変換器αと同様な理由でサンプリング周
波数fsをアナログ信号S1の最高周波数fmに対して十分大
きくできないとしても、アナログ信号S1を第18図で前記
した従来のA/D変換器αによりディジタル信号S5に変換
して出力端子５に出力させる場合に比べて格段的に低い
雑音成分しか有していないディジタル信号S9に変換して
出力端子５に出力させることができる。Further, in the second embodiment according to the present invention, unlike the conventional A / D converter α2, the quantization level number NA in the analog signal quantizer 3 is independent of the output level number NDAC of the D / A converter 6. , The noise component (1-Z −1 ) 2 V Q1 can be made sufficiently low. Therefore, even if the sampling frequency fs cannot be made sufficiently large with respect to the maximum frequency fm of the analog signal S1 for the same reason as that of the conventional A / D converter α, the analog signal S1 is converted to the conventional A / D converter described in FIG. Compared with the case where the converter α converts the digital signal S5 and outputs it to the output terminal 5, it can be converted into the digital signal S9 having a much lower noise component and output to the output terminal 5.

ちなみに、第二実施例のA/D変換器β２において、ア
ナログ信号S1の周波数ｆを1kHz、アナログ信号S1の最高
周波数fmを16kHz、サンプリング信号の周波数fsを2.048
MHz、D/A変換器６の出力レベル数ＮDACを２、アナログ
信号量子化器３の量子化レベル数ＮAを20、ディジタル
信号量子化器９の量子化レベル数を２、アナログ信号量
子化器３の量子化レベル間隔ＬAを0.1、ディジタル信号
量子化器９の量子化レベル間隔ＬDを２とした場合、A/D
変換器されるべきアナログ信号S1のレベル（入力レベ
ル）［dB］と、出力端子５に得られるディジタル信号S9
のS/N［dB］との間で、第11図の実線で示す関係が得ら
れた。By the way, in the A / D converter β2 of the second embodiment, the frequency f of the analog signal S1 is 1 kHz, the maximum frequency fm of the analog signal S1 is 16 kHz, and the frequency fs of the sampling signal is 2.048.
MHz, the number of output levels NDAC of the D / A converter 6 is 2, the number of quantization levels NA of the analog signal quantizer 3 is 20, the number of quantization levels of the digital signal quantizer 9 is 2, the analog signal quantizer If the quantization level interval LA of 3 is 0.1 and the quantization level interval LD of the digital signal quantizer 9 is 2, A / D
The level (input level) [dB] of the analog signal S1 to be converted and the digital signal S9 obtained at the output terminal 5
The relationship shown by the solid line in Fig. 11 was obtained with the S / N [dB].

これに対し、従来の２重積分形A/D変換器α２におい
て、周波数f,最高周波数fm,サンプリング周波数fs,出力
レベル数ＮDACを前記の場合と同じく、それぞれ1kHz、1
6kHz、2.048MHz,2とし、しかしながら、アナログ信号量
子化器３の量子化レベル数ＮAを２、アナログ信号量子
化器３の量子化レベル間隔ＬAを２とした場合、A/D変換
されるべきアナログ信号S1のレベル（入力レベル）［d
B］と、出力端子５に得られるディジタル信号S9のS/N
［dB］との間で、第11図の鎖線で示す相関関係が得られ
た。On the other hand, in the conventional double integration A / D converter α2, the frequency f, the maximum frequency fm, the sampling frequency fs, and the number of output levels NDAC are 1 kHz and 1 kHz, respectively, as in the above case.
6 kHz, 2.048 MHz, 2, however, if the number of quantization levels NA of the analog signal quantizer 3 is 2 and the quantization level interval LA of the analog signal quantizer 3 is 2, it should be A / D converted. Level of analog signal S1 (input level) [d
B] and S / N of digital signal S9 obtained at output terminal 5
The correlation shown by the chain line in FIG. 11 was obtained with [dB].

第11図から、第二実施例のA/D変換器β２は従来の２
重積分形A/D変換器α２よりも、20〜30dB程度高いS/N特
性が得られるていることがわかる。From FIG. 11, the A / D converter β2 of the second embodiment has the conventional 2
It can be seen that the S / N characteristic is higher by about 20 to 30 dB than that of the multiple integration type A / D converter α2.

［実 施 例３］ 本発明の第三実施例を第４図につき説明する。なお第
１図との対応部分については同一符号を付した。[Embodiment 3] A third embodiment of the present invention will be described with reference to FIG. The parts corresponding to those in FIG. 1 are designated by the same reference numerals.

第三実施例のA/D変換器β３において、周波数特性変
換器２は、第21図で示す従来の予測形A/D変換器α３と
同様、アナログ信号S2を積分する積分器2bと、当該積分
器2bの出力信号S2′とアナログ信号S1を減算する減算器
2aとで構成される。減算器2aと積分器2bは例えば第12図
に示すように減算器2aを抵抗R1〜R3と演算増幅器AM1に
より構成される２入力抵抗減算器SUB1として構成し、積
分器2bを抵抗R4と容量C1と演算増幅器AM2とで構成され
る１入力RC積分器INT3でも容易に実現しうる。あるいは
第13図に示すように、減算器2aを容量C1〜C3とスイッチ
SW1〜SW12と演算増幅器AM1により構成される２入力スイ
ッチトキャパシタ減算器SUB2として構成し、積分器2bを
容量C4,C5スッイチSW13〜SW16、演算増幅器AM2により構
成される１入力スイッチトキャパシタ積分器INT4でも容
易に実現できる。In the A / D converter β3 of the third embodiment, the frequency characteristic converter 2 has an integrator 2b for integrating the analog signal S2, as in the conventional predictive A / D converter α3 shown in FIG. A subtractor for subtracting the analog signal S1 from the output signal S2 'of the integrator 2b
Composed of 2a and. The subtracter 2a and the integrator 2b, for example, as shown in FIG. 12, configure the subtractor 2a as a two-input resistance subtractor SUB1 composed of resistors R1 to R3 and an operational amplifier AM1, and the integrator 2b as a resistor R4 and a capacitor. It can be easily realized by a one-input RC integrator INT3 composed of C1 and an operational amplifier AM2. Alternatively, as shown in FIG. 13, the subtractor 2a may be replaced with capacitors C1 to C3 and switches.
It is configured as a 2-input switched capacitor subtractor SUB2 composed of SW1 to SW12 and operational amplifier AM1, and the integrator 2b is composed of capacitors C4 and C5 switches SW13 to SW16, and a 1 input switched capacitor integrator INT4 composed of operational amplifier AM2. Easy to implement.

周波数特性変換器４も従来の予測形A/D変換器α３と
同様、ディジタル信号S4を積分しディジタル信号S5とし
て出力する積分器4bと、ディジタル信号S4をそのままデ
ィジタル信号S6として出力させる分岐回路4aとで実現し
得る。Similarly to the conventional predictive A / D converter α3, the frequency characteristic converter 4 also integrates the digital signal S4 and outputs it as the digital signal S5, and the branch circuit 4a which outputs the digital signal S4 as it is as the digital signal S6. It can be realized with.

雑音再生器７は、ディジタル信号S7とS4の差信号S7−
S4をディジタル信号S8として出力する減算器7aで実現で
きる。The noise regenerator 7 calculates the difference signal S7− between the digital signals S7 and S4.
This can be realized by the subtractor 7a that outputs S4 as a digital signal S8.

アナログ信号量子化器３、D/A変換器６、ディジタル
信号量子化器９は、それぞれ第一実施例と同様の構成に
より実現できる。The analog signal quantizer 3, the D / A converter 6, and the digital signal quantizer 9 can be realized by the same configurations as in the first embodiment.

このように本発明による第三実施例は周波数特性変換
器2,4を前記した積分器2b等を含む構成としたことによ
り、周波数特性変換器2,4の周波数特性H1,H2,H3,H4及び
ディジタル信号S5,S3間の関係は次式（a3），（b3），
（c3），（d3），（e3），（f3）となる。当該関係式
（a3），（c3）より明らかなように周波数特性H3が１次
の積分特性（1/（１−Z-1））を有するため、第三実施
例は前記した本発明のA/D変換器βの分類ではＢ型に当
る。As described above, in the third embodiment of the present invention, the frequency characteristic converters 2 and 4 are configured to include the integrator 2b and the like, so that the frequency characteristic converters 2 and 4 have frequency characteristics H1, H2, H3, and H4. And the relationship between the digital signals S5 and S3 is expressed by the following equations (a3), (b3),
(C3), (d3), (e3), (f3). As is clear from the relational expressions (a3) and (c3), the frequency characteristic H3 has a first-order integral characteristic (1 / (1-Z -1 )). The type of / D converter β corresponds to type B.

H1＝１ ……（a3） H4＝１ ……（d3） S5＝S1＋V Q1＋V Q2 ……（e3） S3＝（１−Z-1）（S1＋V Q1＋V Q2）−V Q1−V Q2 ……
（f3） また、雑音再生器７の出力であるディジタル信号S8は
次の関係式（g3）がなりたち、ディジタル信号S5に含ま
れる２つの量子化雑音電圧V Q1,V Q2のうち、ディジタ
ル信号量子化器９で混入した量子化雑音電圧V Q2と同一
の雑音成分をディジタル信号S8として再生することがで
きる。H1 = 1 …… (a3) H4 = 1 ... (d3) S5 = S1 + V Q1 + V Q2 ... (e3) S3 = (1-Z- 1 ) (S1 + V Q1 + V Q2) -V Q1-V Q2 ....
(F3) In addition, the digital signal S8 output from the noise regenerator 7 is expressed by the following relational expression (g3), and the digital signal S8 among the two quantization noise voltages V Q1 and V Q2 included in the digital signal S5 is obtained. The same noise component as the quantization noise voltage V Q2 mixed in by the quantizer 9 can be reproduced as a digital signal S8.

減算器８では、ディジタル信号S5からS8を減算するこ
とにより、ディジタル信号S5に含まれる量子化雑音電圧
V Q2を除去して、次の関係式（g3）で示されるディジタ
ル信号S9を出力端子５に出力する。The subtractor 8 subtracts S8 from the digital signal S5 to obtain the quantization noise voltage included in the digital signal S5.
V Q2 is removed and a digital signal S9 represented by the following relational expression (g3) is output to the output terminal 5.

S8＝V Q2 ……（g3） S9＝S1＋V Q1 ……（h3） 第三実施例のA/D変換器β３は従来のA/D変換器α３と
同様、サンプリング信号の周波数fsを、アナログ信号S1
の最高周波数fmに対して十分高くすることによって本発
明のA/D変換器βで述べたように、アナログ信号S3に含
まれる雑音成分（１−Z-1）S1が小さくできアナログ信
号S3の振幅A3およびアナログ信号S3を入力とするアナロ
グ信号量子化器３の出力ディジタル信号S7の振幅A7を小
さくできるため、量子化雑音電圧V Q1の比較的少ないデ
ィジタル信号S9に変換して出力端子５に出力させること
ができる。S8 = V Q2 (g3) S9 = S1 + V Q1 (h3) The A / D converter β3 of the third embodiment is similar to the conventional A / D converter α3 in that the sampling signal frequency fs is converted into an analog signal. S1
As described in the A / D converter β of the present invention, the noise component (1-Z −1 ) S1 included in the analog signal S3 can be reduced by setting the frequency to be sufficiently higher than the maximum frequency fm of the analog signal S3. Since the amplitude A7 of the output digital signal S7 of the analog signal quantizer 3 to which the amplitude A3 and the analog signal S3 are input can be reduced, it is converted to the digital signal S9 having a relatively small quantization noise voltage V Q1 and output to the output terminal 5. Can be output.

さらに、本発明による第三実施例は、従来のA/D変換
器α３と異なり、アナログ信号量子化器３における量子
化レベル数ＮAをD/A変換器６の出力レベル数ＮDACとは
無関係に、十分高くすることができるので、量子化雑音
電圧V Q1を十分低くすることができる。従って従来のA/
D変換器α３と同様な理由でサンプリング周波数fsをア
ナログ信号S1の最高周波数fmに対して十分大きくできな
いとしても、アナログ信号S1を第18図で前記した従来の
A/D変換器αによりディジタル信号S5に変換して出力端
子５に出力させる場合に比べて格段的に低い雑音成分し
か有していないディジタル信号S9に変換して出力端子５
に出力させることができる。Further, in the third embodiment according to the present invention, unlike the conventional A / D converter α3, the number of quantization levels NA in the analog signal quantizer 3 is independent of the number of output levels NDAC of the D / A converter 6. , The quantization noise voltage V Q1 can be made sufficiently low. Therefore, the conventional A /
Even if the sampling frequency fs cannot be made sufficiently large with respect to the maximum frequency fm of the analog signal S1 for the same reason as that of the D converter α3, the analog signal S1 can be changed to the conventional one described in FIG.
Compared to the case where the A / D converter α converts the digital signal S5 and outputs the digital signal S5 to the output terminal 5, the digital signal S9 having a significantly lower noise component is output and the output terminal 5
Can be output to.

ちなみに、第三実施例のA/D変換器β３において、ア
ナログ信号S1の周波数ｆを1kHz、アナログ信号S1の最高
周波数fmを16kHz、サンプリング信号の周波数fsを2.048
MHz、D/A変換器６の出力レベル数ＮDACを２、アナログ
信号量子化器３の量子化レベル数ＮAを20、ディジタル
信号量子化器９の量子化レベル数ＮDを２、アナログ信
号量子化器３の量子化レベル間隔ＬAを0.01、ディジタ
ル信号量子化器９の量子化レベル間隔ＬDを0.2とした場
合、A/D変換器されるべきアナログ信号S1のレベル（入
力レベル）［dB］と、出力端子５に得られたディジタル
信号S9のS/N［dB］との間で、第14図の実線で示す相関
関係が得られた。By the way, in the A / D converter β3 of the third embodiment, the frequency f of the analog signal S1 is 1 kHz, the maximum frequency fm of the analog signal S1 is 16 kHz, and the frequency fs of the sampling signal is 2.048.
MHz, the number of output levels NDAC of the D / A converter 6 is 2, the number of quantization levels NA of the analog signal quantizer 3 is 20, the number of quantization levels ND of the digital signal quantizer 9 is 2, and the analog signal quantization When the quantization level interval LA of the device 3 is 0.01 and the quantization level interval LD of the digital signal quantizer 9 is 0.2, the level (input level) [dB] of the analog signal S1 to be A / D converted is , And the S / N [dB] of the digital signal S9 obtained at the output terminal 5, the correlation shown by the solid line in FIG. 14 was obtained.

これに対し、従来の予測形A/D変換器α３において、
周波数f,最高周波数fm,サンプリング周波数fs,量子化レ
ベル数ＮDACを前記の場合と同じく、それぞれ1kHz、16k
Hz、2.048MHz,2とし、しかしながら、アナログ信号量子
化器３の量子化レベル数ＮAを２、アナログ信号量子化
器３の量子化レベル間隔ＬAを0.2とした場合、A/D変換
されるべきアナログ信号S1のレベル（入力レベル）［d
B］と、出力端子５に得られるディジタル信号S9のS/N
［dB］との間で、第14図の鎖線で示す相関関係が得られ
た。On the other hand, in the conventional predictive A / D converter α3,
The frequency f, the maximum frequency fm, the sampling frequency fs, and the number of quantization levels NDAC are 1 kHz and 16 k, respectively, as in the above case.
However, if the number of quantization levels NA of the analog signal quantizer 3 is 2 and the quantization level interval LA of the analog signal quantizer 3 is 0.2, A / D conversion should be performed. Level of analog signal S1 (input level) [d
B] and S / N of digital signal S9 obtained at output terminal 5
The correlation shown by the chain line in FIG. 14 was obtained with [dB].

第14図から、第三実施例のA/D変換器β３は従来の予
測形A/D変換器α３よりも、５〜30dB程度高いS/N特性が
得られていることがわかる。It can be seen from FIG. 14 that the A / D converter β3 of the third embodiment has an S / N characteristic higher by about 5 to 30 dB than the conventional predictive A / D converter α3.

［実 施 例４］ 本発明の第四実施例を第５図につき説明する。[Fourth Embodiment] A fourth embodiment of the present invention will be described with reference to FIG.

なお第１図との対応部分については同一符号を付し
た。The parts corresponding to those in FIG. 1 are designated by the same reference numerals.

第四実施例のA/D変換器β４において、周波数特性変
換器２は、第22図で示した従来の補間形A/D変換器α４
と同様、アナログ信号S2を積分する積分器2dと、積分器
2dの出力信号S2′とアナログ信号S1を減算する減算器2a
と、減算器2aの出力信号S1′を積分する積分器2bと、積
分器2bの出力信号S1″と積分器2dの出力信号S2′を減算
してアナログ信号S3として出力する減算器2cとで構成さ
れる。減算器2a,2cと、積分器2b,2dは第15図に示すよう
に減算器2aと積分器2bを、抵抗R1,R2と容量C1と演算増
幅器A1により構成される２入力RC積分器INT1として構成
し、積分器2dを抵抗R3と容量C2と演算増幅器AM2とで構
成される１入力RC積分器INT3で構成し、減算器2cを抵抗
R4〜R6と演算増幅器AM3とで構成される２入力抵抗減算
器SUB1で構成することにより容易に実現できる。In the A / D converter β4 of the fourth embodiment, the frequency characteristic converter 2 is the conventional interpolation type A / D converter α4 shown in FIG.
Similar to, the integrator 2d that integrates the analog signal S2 and the integrator
Subtractor 2a for subtracting 2d output signal S2 'and analog signal S1
And an integrator 2b that integrates the output signal S1 ′ of the subtractor 2a and a subtractor 2c that subtracts the output signal S1 ″ of the integrator 2b and the output signal S2 ′ of the integrator 2d and outputs the analog signal S3. The subtractors 2a and 2c and the integrators 2b and 2d are composed of the subtractor 2a and the integrator 2b, and the resistors R1 and R2, the capacitance C1 and the operational amplifier A1 are provided as two inputs. The RC integrator INT1 is configured, the integrator 2d is configured by a 1-input RC integrator INT3 including the resistor R3, the capacitor C2, and the operational amplifier AM2, and the subtractor 2c is configured as a resistor.
This can be easily realized by using a two-input resistance subtractor SUB1 including R4 to R6 and an operational amplifier AM3.

あるいは第16図に示すように、減算器2aと積分器2b
を、容量C1,C2,C3とスイッチSW1〜SW4,SW5〜SW8と演算
増幅器AM1により構成される２入力スイッチトキャパシ
タ積分器INT2で構成し、積分器2dを、容量C4,C5とスイ
ッチSW9〜SW12と演算増幅器AM2により構成される１入力
スイッチィトキャパシタ積分器INT4で構成し、減算器2c
を、容量C6,C7,C8とスイッチSW13〜SW16,SW17〜SW24と
演算増幅器AM3とにより構成される２入力スイッチトキ
ャパシタ減算器SUB2で構成することにより実現できる。Alternatively, as shown in FIG. 16, the subtractor 2a and the integrator 2b
Is composed of a two-input switched capacitor integrator INT2 composed of capacitors C1, C2, C3, switches SW1 to SW4, SW5 to SW8 and operational amplifier AM1, and integrator 2d is composed of capacitors C4, C5 and switches SW9 to SW12. 1-input switched-capacitor integrator INT4 consisting of the operational amplifier AM2 and the subtractor 2c
Can be realized by a two-input switched capacitor subtractor SUB2 including capacitors C6, C7, C8, switches SW13 to SW16, SW17 to SW24, and an operational amplifier AM3.

周波数特性変換器４も従来の予測形A/D変換器α４と
同様、ディジタル信号S4を積分しディジタル信号S5とし
て出力する積分器4bと、ディジタル信号S4をそのままデ
ィジタル信号S6として出力する分岐回路4aとで実現し得
る。Like the conventional predictive A / D converter α4, the frequency characteristic converter 4 also integrates the digital signal S4 and outputs it as a digital signal S5, and the branch circuit 4a which outputs the digital signal S4 as it is as a digital signal S6. It can be realized with.

雑音再生器７は、ディジタル信号S7とS4の差信号S7′
（S7−S4）を出力する減算器7aと、当該減算器7aの出力
信号S7′を入力して微分したディジタル信号S8を出力す
る微分器7bとで構成される。The noise regenerator 7 detects the difference signal S7 'between the digital signals S7 and S4.
The subtracter 7a outputs (S7-S4) and the differentiator 7b outputs a digital signal S8 obtained by differentiating the output signal S7 'of the subtractor 7a.

アナログ信号量子化器３、D/A変換器６、ディジタル
信号量子化器９は、それぞれ第一実施例と同様の構成に
より実現できる。The analog signal quantizer 3, the D / A converter 6, and the digital signal quantizer 9 can be realized by the same configurations as in the first embodiment.

このように本発明による第四実施例は周波数特性変換
器2,4を前記した積分器2b,2d等を含む構成としたことに
より、周波数特性変換器2,4の周波数特性H1,H2,H3,H4及
びディジタル信号S5,S3間の関係は次式（a3），（b
3），（c3），（d3），（e3），（f3）となる。当該関
係式は（a3），（c3）より明らかなように第四実施例は
周波数特性H1,H3が共に１次の積分特性（1/（１−
Z-1））を有するため、前記した本発明のA/D変換器βの
分類ではＣ型に当る。Thus, in the fourth embodiment according to the present invention, the frequency characteristic converters 2, 4 are configured to include the integrators 2b, 2d, etc., so that the frequency characteristics H1, H2, H3 of the frequency characteristic converters 2, 4 are obtained. , H4 and digital signals S5, S3 are related by the following equations (a3), (b
3), (c3), (d3), (e3), (f3). As is clear from the relational expressions (a3) and (c3), in the fourth embodiment, the frequency characteristics H1 and H3 are both first-order integral characteristics (1 / (1-
Since it has Z −1 )), it corresponds to C type in the classification of the A / D converter β of the present invention described above.

H4＝１ ……（d3） S5＝S1（１−Z-1）（V Q1＋V Q2） ……（e3） S3＝（１−Z-1）S1＋（１−Z-1）２ （V Q1＋V Q2）−V Q1−V Q2 ……（f3） 又、雑音再生器７の出力であるディジタル信号S8は次
の関係式（g3）がなりたち、ディジタル信号S5に含まれ
る２つの雑音成分（１−Z-1）V Q1,（１−Z-1）V Q2の
うち、ディジタル量子化器９で混入した雑音成分（１−
Z-1）V Q2と同一の雑音成分をディタル信号S8として再
生することができる。減算器８では、ディジタル信号S5
からS8を減算することにより、ディジタル信号S5に含ま
れる雑音成分（１−Z-1）V Q2を除去して、次の関係式
（h3）で示されるディジタル信号S9を出力端子５に出力
する。 H4 = 1 ... (d3) S5 = S1 (1-Z- 1 ) (VQ1 + VQ2) ... (e3) S3 = (1-Z- 1 ) S1 + (1-Z- 1 ) 2 (VQ1 + VQ2 ) −V Q1−V Q2 (f3) Further, the digital signal S8 which is the output of the noise regenerator 7 has the following relational expression (g3), and two noise components (1- Of Z −1 ) V Q1 and (1-Z −1 ) V Q2, the noise component (1-
The same noise component as Z −1 ) V Q2 can be reproduced as the digital signal S8. In the subtractor 8, the digital signal S5
By subtracting S8 from S8, the noise component (1-Z -1 ) V Q2 included in the digital signal S5 is removed, and the digital signal S9 represented by the following relational expression (h3) is output to the output terminal 5. .

S8＝（１−Z-1）V Q2 ……（g3） S9＝S1＋（１−Z-1）V Q1 ……（h3） 第四実施例のA/D変換器β４は従来のA/D変換器α４と
同様、サンプリング信号の周波数fsを、アナログ信号S1
の最高周波数fmに対して十分高くすることによって本発
明のA/D変換器βで述べたように、アナログ信号S3に含
まれる成分（１−Z-1）S1が小さくでき、アナログ信号S
3の振幅A3、アナログ信号S3を入力とするアナログ信号
量子化器３の出力ディジタル信号S7の振幅A7、及び量子
化雑音電圧V Q1,V Q2を小さくでき、ディジタル信号S9
出力に含まれる雑音成分（１−Z-1）V Q1の大きさを決
めている要素のひとつである量子化雑音電圧V Q1を小さ
くなるだけでなく、雑音成分（１−Z-1）V Q1の大きさ
を決めているもうひとつの要素である（１−Z-1）もサ
ンプリング信号の周波数fsを十分高くすることによっ
て、小さくできるため、量子化雑音電圧V Q1の比較的小
さいディジタル信号S9に変換して出力端子５に出力させ
ることができる。S8 = (1-Z- 1 ) V Q2 ...... (g3) S9 = S1 + (1-Z -1 ) V Q1 ...... (h3) The A / D converter β4 of the fourth embodiment is a conventional A / D converter. Similar to the converter α4, the sampling signal frequency fs is set to the analog signal S1.
As described in the A / D converter β of the present invention, the component (1-Z −1 ) S1 included in the analog signal S3 can be reduced by setting the frequency to be sufficiently higher than the maximum frequency fm of the analog signal S.
The amplitude A3 of A3, the amplitude A7 of the output digital signal S7 of the analog signal quantizer 3 to which the analog signal S3 is input, and the quantization noise voltages V Q1 and V Q2 can be reduced, and the digital signal S9
Not only is the quantization noise voltage V Q1 that is one of the factors that determines the magnitude of the noise component (1-Z -1 ) V Q1 included in the output reduced, but the noise component (1-Z -1 ) V Another factor that determines the size of Q1, (1-Z -1 ), can be reduced by making the sampling signal frequency fs sufficiently high, so a digital signal with a relatively small quantization noise voltage V Q1. It can be converted to S9 and output to the output terminal 5.

さらに、本発明により第四実施例は、従来のA/D変換
器α４と異なり、アナログ信号量子化器３における量子
化レベル数ＮAをD/A変換器６の出力レベル数ＮDACとは
無関係に、十分高くすることができるので、量子化雑音
電圧V Q1を十分低くすることができる。従って従来のA/
D変換器α４と同様な理由でサンプリング周波数fsをア
ナログ信号S1の最高周波数fmに対して十分大きくできな
いとしても、アナログ信号S1を第18図で示した従来のA/
D変換器αによりディジタル信号S5に変換して出力端子
５に出力させる場合に比べて格段的に低い雑音成分しか
有していないディジタル信号S9に変換して出力端子５に
出力させることができる。Further, according to the present invention, unlike the conventional A / D converter α4, the fourth embodiment makes the number of quantization levels NA in the analog signal quantizer 3 independent of the number of output levels NDAC of the D / A converter 6. , The quantization noise voltage V Q1 can be made sufficiently low. Therefore, the conventional A /
Even if the sampling frequency fs cannot be made sufficiently large with respect to the maximum frequency fm of the analog signal S1 for the same reason as that of the D converter α4, the analog signal S1 of the conventional A / A shown in FIG.
Compared with the case where the D converter α converts the digital signal S5 and outputs it to the output terminal 5, it can be converted to the digital signal S9 having a much lower noise component and output to the output terminal 5.

ちなみに、第四実施例のA/D変換器β４において、ア
ナログ信号S1の周波数ｆを1kHz、アナログ信号S1の最高
周波数fmを16kHz、サンプリング信号の周波数fsを2.048
MHz、D/A変換器６の出力レベル数ＮDACを２、アナログ
信号量子化器３の量子化レベル数ＮAを20、ディジタル
信号量子化器９の量子化レベル数ＮDを２、アナログ信
号量子化器３の量子化レベル間隔ＬAを0.01、ディジタ
ル信号量子化器９の量子化レベル間隔ＬDを0.2とした場
合、A/D変換器されるべきアナログ信号S1のレベル（入
力レベル）［dB］と、出力端子５に得られるディジタル
信号S9のS/N［dB］との間で、第17図の実線で示す相関
特性関係が得られた。By the way, in the A / D converter β4 of the fourth embodiment, the frequency f of the analog signal S1 is 1 kHz, the maximum frequency fm of the analog signal S1 is 16 kHz, and the frequency fs of the sampling signal is 2.048.
MHz, the number of output levels NDAC of the D / A converter 6 is 2, the number of quantization levels NA of the analog signal quantizer 3 is 20, the number of quantization levels ND of the digital signal quantizer 9 is 2, and the analog signal quantization When the quantization level interval LA of the device 3 is 0.01 and the quantization level interval LD of the digital signal quantizer 9 is 0.2, the level (input level) [dB] of the analog signal S1 to be A / D converted is , And the S / N [dB] of the digital signal S9 obtained at the output terminal 5, the correlation characteristic relationship shown by the solid line in FIG. 17 was obtained.

これに対し、従来の補間形A/D変換器α４において、
周波数f,最高周波数fm,サンプリング周波数fs,量子化レ
ベル数ＮDACを前記の場合と同じく、それぞれ1kHz、16k
Hz、2.048MHz,2とし、しかしながら、アナログ信号量子
化器３の量子化レベル数ＮAを２、アナログ信号量子化
器３の量子化レベル間隔ＬAを0.2とした場合、A/D変換
されるべきアナログ信号S1のレベル（入力レベル）［d
B］と、出力端子５に得られるディジタル信号S9のS/N
［dB］との間で、第17図の鎖線で示す相関特性関係が得
られた。On the other hand, in the conventional interpolation type A / D converter α4,
The frequency f, the maximum frequency fm, the sampling frequency fs, and the number of quantization levels NDAC are 1 kHz and 16 k, respectively, as in the above case.
However, if the number of quantization levels NA of the analog signal quantizer 3 is 2 and the quantization level interval LA of the analog signal quantizer 3 is 0.2, A / D conversion should be performed. Level of analog signal S1 (input level) [d
B] and S / N of digital signal S9 obtained at output terminal 5
The correlation characteristic relationship indicated by the chain line in FIG. 17 was obtained with [dB].

第17図から、第四実施例のA/D変換器β３は従来の補
間形A/D変換器α３よりも、25〜30dB程度高いS/N特性が
得られていることがわかる。From FIG. 17, it can be seen that the A / D converter β3 of the fourth embodiment has an S / N characteristic higher by about 25 to 30 dB than that of the conventional interpolation type A / D converter α3.

（３）発明の効果 かくして本発明のA/D変換器は、アナログ信号量子化
器の量子化レベル間隔を狭めることにより、D/A変換器
の出力レベル数ＮDACを増やすことなしに高い変換精度
（S/N特性）を実現できる利点がある。また、本発明のA
/D変換器は、D/A変換器の出力レベル数ＮDACが小さくて
も、例えば、実施例1,2,3,4の場合のようにＮDAC＝２の
最も単純なD/A変換器を使用しても、高い変換精度を実
現できるため、本発明のA/D変換器には、高い製造精度
や製造後の調整が必要なく、製造コストを大幅に低減で
きる利点がある等優れた効果を奏する。(3) Effects of the Invention Thus, the A / D converter of the present invention narrows the quantization level interval of the analog signal quantizer, thereby achieving high conversion accuracy without increasing the number of output levels NDAC of the D / A converter. (S / N characteristics) can be realized. In addition, A of the present invention
Even if the number of output levels NDAC of the D / A converter is small, the / D converter is, for example, the simplest D / A converter with NDAC = 2 as in the first, second, third, and fourth embodiments. Even when used, high conversion accuracy can be achieved, so the A / D converter of the present invention does not require high manufacturing accuracy or adjustment after manufacturing, and has an advantage that the manufacturing cost can be significantly reduced. Play.

【図面の簡単な説明】[Brief description of drawings]

第１図は、本発明のA/D変換器のブロックダイヤグラム
により基本構成図、第２図乃至第５図は同・第一乃至第
四実施例をそれぞれ示すブロックダイヤグラム構成図、
第６図乃至第７図は同・第一実施例に用いる入力側周波
数特性変換器のそれぞれ回路例を示すを構成図、第８図
は同・A/D変換器と従来のデルタシグマ形A/D変換器のS/
N・入力レベル特性比較線図、第９図乃至第10図は同・
第二実施例に用いる入力側周波数特性変換器のそれぞれ
回路例を示すを構成図、第11図は同・A/D変換器と従来
の２重積分形A/D変換器のS/N・入力レベル特性比較線
図、第12図乃至第13図は同・第３実施例に用いる入力周
波数特性変換器のそれぞれ回路例を示すを構成図、第14
図は同・A/D変換器と従来の予測形A/D変換器のS/N・入
力レベル特性比較線図、第15図乃至第16図は同・第四実
施例に用いる入力側周波数特性変換器のそれぞれ回路例
を示すを構成図、第17図は同・A/D変換器と従来の補間
形A/D変換器のS/N・入力レベル特性比較線図、第18図は
従来のA/D変換器のブロックダイヤグラムによる基本構
成図、第19図乃至第22図は同・デルタシグマ形,2重積分
形，予測形および補間形をそれぞれ示すブロックダイヤ
グラム構成図および第23図乃至第24図は同・A/D変換器
に用いられるアナログ信号量子化器およびD/A変換器の
それぞれ回路例を示す構成図である。 α，α１〜α4,β，β１〜β4,……A/D変換器 S1〜S3……アナログ信号 S4〜S9……ディジタル信号 S1′,S1″,S1,S2′,S7′,S7″……出力信号 INT1,INT 1a,INT 1b……２入力RC積分器 INT2,INT 2a,INT 2b……２入力スイッチトキャパシタ積
分器 INT3……１入力RC積分器 INT4……１入力スイッチトキャパシタ積分器 SUB1……２入力抵抗減算器 SUB2……２入力スイッチトキャパシタ減算器 １……入力端子 2,4……周波数特性変換器 2a,2c,7a,8……減算器 2b,2d,4b……積分器 ３……アナログ信号量子化器 ５……出力端子、６……D/A変換器 ７……雑音再生器、7b,7c……微分器 ９……ディジタル信号量子化器FIG. 1 is a basic block diagram of a block diagram of an A / D converter of the present invention, and FIGS. 2 to 5 are block diagram block diagrams showing the same first to fourth examples, respectively.
6 to 7 are circuit diagrams showing respective circuit examples of the input side frequency characteristic converter used in the first embodiment, and FIG. 8 is the same A / D converter and the conventional delta sigma type A. / D converter S /
N ・ Input level characteristic comparison diagram, Fig. 9 to 10 are the same ・
FIG. 11 is a block diagram showing respective circuit examples of the input side frequency characteristic converter used in the second embodiment, and FIG. 11 shows the same A / D converter and the S / N of the conventional double integration type A / D converter. Input level characteristic comparison diagram, FIGS. 12 to 13 are circuit diagrams showing respective circuit examples of the input frequency characteristic converter used in the same and third embodiment, and FIG.
The figure shows the same S / N and input level characteristic comparison diagram of the A / D converter and the conventional predictive A / D converter, and Figs. 15 to 16 show the same input side frequency used in the fourth embodiment. Fig. 17 is a block diagram showing each circuit example of the characteristic converter, Fig. 17 shows the S / N / input level characteristic comparison diagram of the same A / D converter and the conventional interpolation type A / D converter, and Fig. 18 shows The basic block diagram of the block diagram of the conventional A / D converter, and Figs. 19 to 22 are block diagram block diagrams and a block diagram showing the same delta sigma type, double integral type, prediction type and interpolation type, respectively. To FIG. 24 are configuration diagrams showing circuit examples of an analog signal quantizer and a D / A converter used in the same A / D converter. α, α1 to α4, β, β1 to β4, ... A / D converter S1 to S3 ... analog signals S4 to S9 ... digital signals S1 ', S1 ", S1, S2', S7 ', S7" ... … Output signal INT1, INT 1a, INT 1b …… 2 input RC integrator INT2, INT 2a, INT 2b …… 2 input switched capacitor integrator INT3 …… 1 input RC integrator INT4 …… 1 input switched capacitor integrator SUB1 …… 2-input resistance subtractor SUB2 …… 2-input switched capacitor subtractor 1 …… Input terminals 2,4 …… Frequency characteristic converter 2a, 2c, 7a, 8 …… Subtractor 2b, 2d, 4b …… Integrator 3 ... Analog signal quantizer 5 ... Output terminal, 6 ... D / A converter 7 ... Noise regenerator, 7b, 7c ... Differentiator 9 ... Digital signal quantizer

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】入力端子に印加された入力アナログ信号S1
と帰還アナログ信号S2を同時入力し、当該アナログ信号
S1,S2にそれぞれ周波数特性H1,H2を与えたアナログ信号
S3（＝H1 S1＋H2 S2）を出力する入力側周波数特性変換
器と、入力した前記アナログ信号S3を量子化レベル数Ｎ
Aのディジタル信号S7に量子化して出力するアナログ信
号量子化器と、入力した前記ディジタル信号S7を量子化
レベル数ＮD（但しＮD＜ＮA）のディジタル信号S4に再
量子化して出力するディジタル信号量子化器と、入力し
た前記ディジタル信号S4に周波数特性H3を与えたディジ
タル信号S5（＝H3 S4）を出力しかつ前記ディジタル信
号S4に周波数特性H4を与えたディジタル信号S6（＝H4 S
4）を出力するサンプリング信号による制御される出力
側周波数特性変換器と、入力したディジタル信号S6を前
記アナログ信号S2に変換し前記入力側周波数特性変換器
に帰還出力するD/A変換器とで負帰還制御ループ回路を
接続形成するとともに、同時並行入力した前記ディジタ
ル信号S7と前記ディジタル信号S4の差信号（＝S4−S7）
に、前記周波数特性H1,H3とにより定まる前記ディジタ
ル信号量子化器で混入した量子化雑音が前記ディジタル
信号S5において持つ周波数特性ＫQを与えたディジタル
信号S8（＝ＫQ（S4−S7））を出力する雑音再生器と、
同時並行入力した前記ディジタル信号S8と前記ディジタ
ル信号S5の差信号（＝S5−S8）をディジタル信号S9とし
て出力端子に出力する減算器とを前記負帰還制御ループ
回路に付帯接続して、前記周波数特性H1,H3の少なくと
も一方が低周波域のゲインがより大きく、高周波域のゲ
インがより小さく設定されてなるA/D変換器1. An input analog signal S1 applied to an input terminal.
And feedback analog signal S2 are input at the same time and the analog signal
Analog signal with frequency characteristics H1 and H2 applied to S1 and S2, respectively
An input side frequency characteristic converter that outputs S3 (= H1 S1 + H2 S2) and the number N of quantization levels of the input analog signal S3.
An analog signal quantizer that quantizes and outputs the digital signal S7 of A, and a digital signal quantum that requantizes the input digital signal S7 into a digital signal S4 of a quantization level number ND (where ND <NA) and outputs And a digital signal S6 (= H4 S) that outputs a digital signal S5 (= H3 S4) in which the input digital signal S4 has a frequency characteristic H3 and outputs a frequency characteristic H4 in the digital signal S4.
4) output frequency characteristic converter controlled by a sampling signal that outputs, and a D / A converter that converts the input digital signal S6 to the analog signal S2 and feeds back to the input frequency characteristic converter. A negative feedback control loop circuit is connected and formed, and a difference signal (= S4-S7) between the digital signal S7 and the digital signal S4 simultaneously input in parallel.
And outputs a digital signal S8 (= KQ (S4-S7)) to which the frequency characteristic KQ which the quantization noise mixed in the digital signal quantizer determined by the frequency characteristics H1 and H3 has in the digital signal S5 is given. Noise regenerator
A subtractor for outputting the difference signal (= S5-S8) between the digital signal S8 and the digital signal S5, which are simultaneously input in parallel, to the output terminal as a digital signal S9 is incidentally connected to the negative feedback control loop circuit, and the frequency An A / D converter in which at least one of the characteristics H1 and H3 has a larger gain in the low frequency range and a smaller gain in the high frequency range. 【請求項２】入力側周波数特性変換器は、アナログ信号
S1からアナログ信号S2を減算する減算器と、当該減算器
の出力信号S1′を積分してアナログ信号S3を出力する積
分器とで構成されてなる特許請求の範囲第１項記載のA/
D変換器2. An input side frequency characteristic converter is an analog signal.
The A / according to claim 1, comprising a subtractor for subtracting the analog signal S2 from S1 and an integrator for integrating an output signal S1 'of the subtractor and outputting an analog signal S3.
D converter 【請求項３】入力側周波数特性変換器は、アナログ信号
S1からアナログ信号S2の減算する減算器と、当該減算器
の出力信号S1′を積分する積分器と、当該積分器の出力
信号S1″から前記アナログ信号S2を減算する減算器と、
当該減算器の出力信号S1を積分する積分器とで構成さ
れてなる特許請求の範囲第１項記載のA/D変換器3. An input side frequency characteristic converter is an analog signal.
A subtractor for subtracting the analog signal S2 from S1, an integrator for integrating the output signal S1 ′ of the subtractor, and a subtractor for subtracting the analog signal S2 from the output signal S1 ″ of the integrator,
The A / D converter according to claim 1, comprising an integrator that integrates the output signal S1 of the subtractor. 【請求項４】入力側周波数特性変換器は、アナログ信号
S2を積分する積分器と、当該積分器の出力信号S2′とア
ナログ信号S1を減算する減算器とで構成されてなる特許
請求の範囲第１項記載のA/D変換器4. The input side frequency characteristic converter is an analog signal.
The A / D converter according to claim 1, comprising an integrator for integrating S2 and a subtractor for subtracting the output signal S2 'of the integrator and the analog signal S1. 【請求項５】入力側周波数特性変換器は、アナログ信号
S2を積分する積分器と、当該積分器の出力信号S2′とア
ナログ信号S1を減算する減算器と、当該減算器の出力信
号S1′を積分する積分器と、当該積分器の出力信号S1″
と前記積分器の前記出力信号S2′を減算してアナログ信
号S3を出力する減算器とで構成されてなる特許請求の範
囲第１項記載のA/D変換器5. The input side frequency characteristic converter is an analog signal.
An integrator that integrates S2, a subtractor that subtracts the output signal S2 ′ of the integrator and the analog signal S1, an integrator that integrates the output signal S1 ′ of the subtractor, and an output signal S1 ″ of the integrator.
2. An A / D converter according to claim 1, which comprises a subtractor that subtracts the output signal S2 'of the integrator and outputs an analog signal S3. 【請求項６】出力側周波数特性変換器は、入力信号であ
るディジタル信号S4をそのまゝそれぞれのディジタル信
号S5,S6として同時並行出力する分岐回路で構成されて
なる特許請求の範囲第１項、第２項又は第３項記載のA/
D変換器6. The frequency characteristic converter on the output side is constituted by a branch circuit which simultaneously outputs the digital signal S4 which is the input signal as the respective digital signals S5 and S6 in parallel. , A / in the second or third paragraph
D converter 【請求項７】出力側周波数特性変換器は、ディジタル信
号S4を積分しディジタル信号S5を出力する積分器と、前
記ディジタル信号S4をそのまゝディジタル信号S6として
出力する分岐回路とで構成されてなる特許請求の範囲第
１項、第４項又は第５項記載のA/D変換器7. The output side frequency characteristic converter comprises an integrator which integrates the digital signal S4 and outputs a digital signal S5, and a branch circuit which outputs the digital signal S4 as it is as a digital signal S6. A / D converter according to claim 1, 4, or 5 【請求項８】雑音再生器は、同時並行入力信号であるデ
ィジタル信号S7,S4の差信号（S7−S4）を出力する減算
器と、当該減算器の出力信号S7′を入力とその微分値を
ディジタル信号S8として出力する微分器とで構成されて
なる特許請求の範囲第１項、第２項又は第５項記載のA/
D変換器8. A noise regenerator includes a subtractor for outputting a difference signal (S7-S4) between digital signals S7 and S4 which are simultaneous parallel input signals, an output signal S7 'of the subtractor, and its differential value. And a differentiator for outputting as a digital signal S8, the A / A according to claim 1
D converter 【請求項９】雑音再生器は、同時並行入力信号であるデ
ィジタル信号S7,S4の差信号（S7−S4）を出力する減算
器と、当該減算器の出力信号S7′を入力してその微分値
を出力する微分器と、当該微分器の出力信号S7″を入力
してその微分値をディジタル信号S8として出力する微分
器とで構成されてなる特許請求の範囲第１項又は第３項
記載のA/D変換器9. A noise regenerator is provided with a subtractor for outputting a difference signal (S7-S4) of digital signals S7, S4 which are simultaneous parallel input signals, and an output signal S7 'of the subtractor for inputting its differential The claim 1 or claim 3 comprising a differentiator that outputs a value and a differentiator that inputs the output signal S7 ″ of the differentiator and outputs the differentiated value as a digital signal S8. A / D converter 【請求項１０】雑音再生器は、同時並行入力信号である
ディジタル信号S7,S4の差信号（S7−S4）をディジタル
信号S8として出力する減算器とで構成される特許請求の
範囲第１項又は第４項記載のA/D変換器10. A noise regenerator comprising a subtracter for outputting a difference signal (S7-S4) between digital signals S7 and S4, which are simultaneous parallel input signals, as a digital signal S8. Alternatively, the A / D converter described in the fourth item 【請求項１１】ディジタル信号量子化器は、ディジタル
信号S7の最上位ビットあるいは最上位ビットから数ビッ
トだけを選択し、ディジタル信号S4として出力させる選
択回路で構成されてなる特許請求の範囲第１項記載のA/
D変換器11. The digital signal quantizer comprises a selection circuit for selecting the most significant bit or only a few bits from the most significant bit of the digital signal S7 and outputting it as a digital signal S4. A / in the section
D converter
JP63019547A 1988-02-01 1988-02-01 A / D converter Expired - Lifetime JP2523756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63019547A JP2523756B2 (en) 1988-02-01 1988-02-01 A / D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63019547A JP2523756B2 (en) 1988-02-01 1988-02-01 A / D converter

Publications (2)

Publication Number Publication Date
JPH01196922A JPH01196922A (en) 1989-08-08
JP2523756B2 true JP2523756B2 (en) 1996-08-14

Family

ID=12002339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63019547A Expired - Lifetime JP2523756B2 (en) 1988-02-01 1988-02-01 A / D converter

Country Status (1)

Country Link
JP (1) JP2523756B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3048452B2 (en) * 1990-11-30 2000-06-05 株式会社東芝 AD converter

Also Published As

Publication number Publication date
JPH01196922A (en) 1989-08-08

Similar Documents

Publication Publication Date Title
US5061928A (en) System and method of scaling error signals of caseload second order modulators
US5055843A (en) Sigma delta modulator with distributed prefiltering and feedback
JP2704060B2 (en) Oversampling converter
US5414424A (en) Fourth-order cascaded sigma-delta modulator
US5311181A (en) Sigma delta modulator
US4920544A (en) Delta-sigma modulator
US5870048A (en) Oversampling sigma-delta modulator
US5329282A (en) Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities
US5896101A (en) Wide dynamic range delta sigma A/D converter
EP0293780B1 (en) Analog-to-digital converter employing delta-sigma modulation
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
CA2052720A1 (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantizers
JP3048452B2 (en) AD converter
GB2317064A (en) Delta-sigma modulator
US5030952A (en) Sigma-delta type analog to digital converter with trimmed output and feedback
KR20050039722A (en) Incremental-delta analogue-to-digital conversion
JP2002076902A (en) Multibit delta sigma ac converter
US5629701A (en) Cascaded Nth order (N&gt;2) feedforward sigma-delta modulators
JP2523756B2 (en) A / D converter
JPH08307275A (en) Delta sigma analog-to-digital converter having built-in variable gain end
JPH03927B2 (en)
Benabes et al. A multistage closed-loop sigma-delta modulator (MSCL)
KR100766073B1 (en) Multi-bit Sigma Delta Modulator with One DAC Capacitor and Digital-Analog Convertor for Multi-bit Sigma Delta Modulator
US4987416A (en) Analog to digital converters
Johns et al. Highly selective'analog'filters using/spl Delta//spl Sigma/based IIR filtering

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 12