JP2523648B2 - Manufacturing method of semiconductor laser - Google Patents

Manufacturing method of semiconductor laser

Info

Publication number
JP2523648B2
JP2523648B2 JP62153284A JP15328487A JP2523648B2 JP 2523648 B2 JP2523648 B2 JP 2523648B2 JP 62153284 A JP62153284 A JP 62153284A JP 15328487 A JP15328487 A JP 15328487A JP 2523648 B2 JP2523648 B2 JP 2523648B2
Authority
JP
Japan
Prior art keywords
layer
mask
semiconductor
width
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62153284A
Other languages
Japanese (ja)
Other versions
JPS63318182A (en
Inventor
茂雄 山下
佑一 小野
俊 梶村
敏弘 河野
俊明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62153284A priority Critical patent/JP2523648B2/en
Publication of JPS63318182A publication Critical patent/JPS63318182A/en
Application granted granted Critical
Publication of JP2523648B2 publication Critical patent/JP2523648B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高出力まで横基本モードで安定に発振する半
導体レーザ素子の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor laser device that stably oscillates in a transverse fundamental mode up to a high output.

〔従来の技術〕[Conventional technology]

半導体レーザを高出力まで横基本モードで安定に動作
させるためには、レーザの共振器内に作りつけの導波路
を形成するとともに、活性領域に効率良く電流を注入す
ることが必要である。例えば特開昭61−125184号公報に
記載されている半導体レーザの構造は、光導波用帯状凸
部の中央近傍の狭い領域のみに電流を注入するような構
造を有しており、空間的ホールバーニング効果による光
強度分布中央部のキヤリア密度低下が生じにくい構造と
なつている。したがつて構造パラメータを適度に設定す
ることにより、高出力動作時における横モードを安定化
させる効果がある。
In order to stably operate the semiconductor laser in the transverse fundamental mode up to a high output, it is necessary to form a built-in waveguide in the resonator of the laser and efficiently inject current into the active region. For example, the structure of the semiconductor laser described in Japanese Patent Laid-Open No. 61-125184 has a structure in which a current is injected only into a narrow region near the center of the band-shaped convex portion for optical waveguide. The structure makes it difficult for the carrier density to decrease in the central portion of the light intensity distribution due to the burning effect. Therefore, by appropriately setting the structural parameters, there is the effect of stabilizing the transverse mode during high-power operation.

半導体レーザの製造にSiO2とホトレジストの2層のエ
ッチングマスクを用いることは特許出願公表昭63−5002
79号公報において述べられている。この例はInP系半導
体材料において臭素のメタノール溶液を使い側面に窪み
のないメサ構造を作成する方法について開示している。
この方法で作成したメサに電流狭窄層を結晶成長すると
き、メサ幅と成長抑圧用SiO2マスク幅の関係は、SiO2
スク幅がメサ幅より0.4μm以上には広くないかメサ幅
より僅かに狭い範囲にあることが好適であると述べられ
ている。
Use of a two-layer etching mask of SiO 2 and photoresist for manufacturing a semiconductor laser is disclosed in Japanese Patent Application No. Sho 63-5002.
No. 79 publication. This example discloses a method of forming a mesa structure having no dents on the side surface by using a methanol solution of bromine in an InP-based semiconductor material.
When the current confinement layer is crystal-grown on the mesa formed by this method, the relationship between the mesa width and the growth suppressing SiO 2 mask width is that the SiO 2 mask width is not wider than 0.4 μm or more than the mesa width or slightly smaller than the mesa width. It is stated that a narrow range is preferable.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術は、半導体レーザ素子作製工程における
制御性や、工程の簡略化の点について配慮がされておら
ず、以下のような問題点があつた。
The above-mentioned prior art does not consider the controllability in the semiconductor laser device manufacturing process and the simplification of the process, and has the following problems.

従来技術の問題点の第1は、半導体クラツド層に光導
波用帯状凸形状を設けるためのホトリソグラフイ工程
と、電流狭窄層に狭い開口を設けるためのホトリソグラ
フイ工程を個別に行うため、リソグラフイの位置合わせ
誤差により、光ガイド用凸部と電流注入用開口との間に
位置合せズレ(中心ズレ)が生じ易い点である。この位
置合わせズレが存在すると、半導体レーザの横モード安
定化の効果が十分全揮できない。電流−光出力特性にお
いては直線性が低下し、光放射特性においては非対称性
や不安定性が現われてしまう。通常ホトリソグラフイの
位置合わせズレは0.5μm程度存在し、大きい場合には
1μm以上におよぶ。この位置合わせズレは、光導波用
凸部の幅が狭いほど、半導体レーザ特性に悪影響を与え
る傾向がある。
The first problem of the prior art is that a photolithography process for providing a band-shaped convex shape for optical waveguide in the semiconductor cladding layer and a photolithography process for providing a narrow opening in the current confinement layer are individually performed. This is a point that a misalignment (center misalignment) is likely to occur between the light guide convex portion and the current injection opening due to the alignment error of the lithography. If this misalignment exists, the effect of stabilizing the transverse mode of the semiconductor laser cannot be fully realized. In the current-light output characteristic, the linearity decreases, and in the light emission characteristic, asymmetry or instability appears. Usually, the misalignment of photolithography is about 0.5 μm, and when it is large, it is over 1 μm. This misalignment tends to adversely affect the semiconductor laser characteristics as the width of the optical waveguide convex portion becomes narrower.

第2の問題点2回のホトリソグラフイ工程があるた
め、素子作製プロセスが複雑になる点である。
The second problem is that the device manufacturing process becomes complicated because there are two photolithography steps.

第3の問題点は、半導体クラツド層がAlを含む化合物
半導体層によつて構成されている場合、該クラツド層表
面が大気に一坦露呈されるため、活性なAlが酸化し易
く、次の結晶成長に悪影響を与え、半導体レーザの信頼
性を低下させる恐れがあることである。
A third problem is that when the semiconductor cladding layer is composed of a compound semiconductor layer containing Al, the surface of the cladding layer is exposed to the atmosphere, and active Al is easily oxidized. That is, it may adversely affect the crystal growth and reduce the reliability of the semiconductor laser.

本発明は、上記のような従来技術の問題点を解決し、
素子作製上の精度が良好で、工程も簡略化でき、かつ素
子の信頼性も良好となる、半導体レーザ素子等の製造方
法を提供することにある。
The present invention solves the problems of the prior art as described above,
An object of the present invention is to provide a method for manufacturing a semiconductor laser device or the like, which has good device manufacturing accuracy, can simplify the process, and has good device reliability.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために、本発明では上記従来例の
場合以下のような方法をとる。
In order to achieve the above object, the present invention adopts the following method in the case of the above conventional example.

まず第1に、一方の半導体クラツド層(第1の半導体
層)に光導波路を構成するための帯状凸部(凸部)を形
成する方法として、半導体クラツド層(第1の半導体
層)表面に、SiO2,リンガラス(PSG),窒化シリコン
膜、ホトレジスト等からなる、少なくとも2層で構成さ
れる、凸部形成用のエツチングマスクをホトリソグラフ
イ等によつて形成し、化学エツチングあるいはドライエ
ツチングによつて、該半導体クラツド層(第1の半導体
層)をエツチングし、光導波用帯状凸部(凸部)を形成
する。第2に、該エツチング用マスクの、上層よりも下
層の方がエツチ速度が速いエツチヤント、あるいはエツ
チング条件によつて、マスクの下層をサイドエツチング
し、該第3半導体クラツド層の帯状凸部幅よりも狭いス
トライプ状マスクとして、上層のマスクを除去して、下
層の幅の狭いマスクを残した状態で該半導体クラツド層
上に、前記マスク部以外の領域に半導体電流狭窄層(第
2の半導体層)を選択的に形成する。次に前記、マスク
を除去し、さらにその上に全面に半導体埋込み層(第3
の半導体層)を形成する。
First, as a method of forming a band-shaped convex portion (convex portion) for forming an optical waveguide on one of the semiconductor cladding layers (first semiconductor layer), a method of forming a band-shaped convex portion on the surface of the semiconductor cladding layer (first semiconductor layer) is used. , SiO 2 , phosphorous glass (PSG), silicon nitride film, photoresist, etc., at least two layers are used to form an etching mask for projection formation by photolithography or the like, and chemical etching or dry etching is performed. Then, the semiconductor cladding layer (first semiconductor layer) is etched to form a band-shaped convex portion (convex portion) for optical waveguide. Secondly, the lower layer of the etching mask is side-etched by an etching method in which the etching speed is higher in the lower layer than in the upper layer, or by etching conditions, and the side surface of the third semiconductor cladding layer is less than the band-shaped convex portion width. As a narrow striped mask, the upper mask is removed and the lower mask having a narrow width is left on the semiconductor cladding layer, and the semiconductor current confinement layer (second semiconductor layer) is formed in a region other than the mask portion. ) Is selectively formed. Next, the mask is removed, and a semiconductor burying layer (third layer
Semiconductor layer) is formed.

また、前記半導体クラツド層がAlを含む化合物半導
体、例えばGaAlAs等の場合には、半導体クラツド層を、
レーザの発振波長に対して透明で、かつAlの組成比の異
なる二層以上の半導体層により構成し、前記帯状凸部を
エツチング後、電流狭窄層と接することになる半導体層
のAl組成比を、レーザ活性層にキヤリアをとじ込める働
きをする半導体層のAl組成比よりも小さくする構造とす
る。
In the case where the semiconductor cladding layer is a compound semiconductor containing Al, such as GaAlAs, a semiconductor cladding layer is
It is transparent to the oscillation wavelength of the laser, and is composed of two or more semiconductor layers having different Al composition ratios, and after etching the band-shaped convex portion, the Al composition ratio of the semiconductor layer to be in contact with the current confinement layer is The structure is such that the ratio is smaller than the Al composition ratio of the semiconductor layer that functions to keep carriers in the laser active layer.

〔作用〕[Action]

本発明の製造方法によれば、半導体レーザ素子の半導
体クラツド層に光導波用凸部を形成するためのエツチン
グ用マスクと、電流を狭い部分に狭窄するための選択的
結晶成長用のマスクとを1回のリソグラフイ工程によ
り、自己整合的に作製できるために、位置精度を著しく
向上できる。また、同じ理由により、素子作製工程を簡
略化することが可能になり、結果的に歩留りが向上で
き、製造コストも低減できる。また、半導体クラツド層
がAlを含む化合物半導体より構成されている場合、本発
明によれば、表面に露呈された層のAlの酸化現像を低減
でき結晶成長の品質を向上させることが可能で、半導体
レーザ素子等の信頼性をより高めることができるように
なる。
According to the manufacturing method of the present invention, an etching mask for forming the optical waveguide convex portion on the semiconductor cladding layer of the semiconductor laser device and a mask for selective crystal growth for confining the current to a narrow portion are provided. Since it can be produced in a self-aligning manner by one lithographic process, the positional accuracy can be remarkably improved. Further, for the same reason, it becomes possible to simplify the element manufacturing process, and as a result, the yield can be improved and the manufacturing cost can be reduced. Further, when the semiconductor cladding layer is composed of a compound semiconductor containing Al, according to the present invention, it is possible to reduce the oxidation development of Al of the layer exposed on the surface and improve the quality of crystal growth, The reliability of the semiconductor laser device or the like can be further improved.

〔実施例〕〔Example〕

以下、本発明の実施例を説明する。 Examples of the present invention will be described below.

実施例1 第1図に本発明の実施例1の半導体素子製造プロセス
の概略図を示す。{100}面GaAs半導体基板結晶1の上
に、通常のCVD法によりリンガラス2(PSG,P2O5 2mol
%)を厚さ約4000Å形成し、次にホトリソグラフイ工程
によつてストライプ状ホトレジストマスク3(幅約5μ
m)を約1.1μmの厚さに形成し、BufferedHFによつてP
SG膜2をエツチングした(第1図(a))。つぎに、第
1図(b)に示すように、前記PSGマスク2およびホト
レジストマスク3を用いて、GaAs半導体結晶1を約0.8
μmエツチングし、メサ形状4を作製した。次に第1図
(c)に示すように、ホトレジストマスク3を残したま
ま、PSGマスク2をサイドエツチングし、メサ幅(約5
μm)よりも狭い幅約2μmのストライプ状PSGマスク
2を形成した。エツチヤントにはBufferedHFを用いた。
次に第1図(d)に示すように、ホトレジストマスク3
を切除し、PSGマスク2のみをメサ中央部に残した。次
に第1図(e)に示すように、n型GaAs層5(Seドー
プ,n〜4×1018cm-3,厚さ約0.7μm)を、前記ストラ
イプ状PSGマスク2の領域以外の部分に、選択的に形成
した。なお、結晶成長には有機金属熱分解法(MOCVD
法)を用いた。次に、第1図(f)に示すように、PSG
マスク2を除去した。次に第1図(g)に示すように、
p型Ga0.6Al0.4As層6を全面に形成した。結晶成長法に
はMOCVD法を用いた。本製造方法の結果、半導体結晶表
面に形成したメサ形状と、選択的結晶成長による開口部
形成とを自己整合的に作製することが可能になり、両者
の位置精度が約0.2μm以下と著しく向上できた。ま
た、本実施例では、1回のホトリソグラフイ工程で行う
ことが可能になり、工程が短縮できた。
Example 1 FIG. 1 shows a schematic view of a semiconductor element manufacturing process of Example 1 of the present invention. Phosphorus glass 2 (PSG, P 2 O 5 2 mol
%) Is formed to a thickness of about 4000Å, and then a photoresist mask 3 with a stripe shape (width of about 5 μm is formed by a photolithography process.
m) is formed to a thickness of about 1.1 μm, and P
The SG film 2 was etched (Fig. 1 (a)). Next, as shown in FIG. 1 (b), using the PSG mask 2 and the photoresist mask 3, the GaAs semiconductor crystal 1 is reduced to about 0.8.
μm etching was carried out to form a mesa shape 4. Next, as shown in FIG. 1 (c), the PSG mask 2 is side-etched with the photoresist mask 3 left, and the mesa width (about 5
A stripe-shaped PSG mask 2 having a width of about 2 μm, which is narrower than the width of μm), was formed. Buffered HF was used as an etchant.
Next, as shown in FIG. 1D, the photoresist mask 3
Was removed, leaving only PSG mask 2 in the center of the mesa. Next, as shown in FIG. 1 (e), the n-type GaAs layer 5 (Se-doped, n to 4 × 10 18 cm −3 , thickness about 0.7 μm) is applied to a region other than the region of the striped PSG mask 2. Partly formed selectively. For crystal growth, metalorganic pyrolysis (MOCVD
Method) was used. Next, as shown in FIG. 1 (f), PSG
Mask 2 was removed. Next, as shown in FIG. 1 (g),
A p-type Ga 0.6 Al 0.4 As layer 6 was formed on the entire surface. The MOCVD method was used for the crystal growth method. As a result of this manufacturing method, it becomes possible to fabricate the mesa shape formed on the semiconductor crystal surface and the opening formation by selective crystal growth in a self-aligned manner, and the positional accuracy of both is significantly improved to about 0.2 μm or less. did it. In addition, in this example, the photolithography process can be performed once, and the process can be shortened.

実施例2 第2図は本発明の実施例2の半導体レーザ素子の光の
進行方向に垂直な方向の断面図である。
Second Embodiment FIG. 2 is a sectional view of a semiconductor laser device according to a second embodiment of the present invention in a direction perpendicular to the light traveling direction.

{100}面n型GaAs基板7(Siドープ,n〜1×1018c
m-3)の上にn型Ga0.65Al0.35As層8(Seドープ,n〜1
×1018cm-3,厚さ1.5μm),n型Ga0.55Al0.45As層9(S
eドープn〜1×1018cm-3,厚さ約0.1μm),アンドー
プGa0.86Al0.14As活性層10(厚さ約0.07μm)P型Ga
0.55Al0.45As層11(Znドープ,P〜6×1017cm-3,厚さ約
0.1μm),P型Ga0.65Al0.35As層12(Znドープ,P〜6×1
017cm-3,厚さ約1.2μm),P型GaAs層13(Znドープ,P〜
6×1017cm-3,厚さ約0.1μm)をMOCVD法によつて形成
した。つぎに、PCG膜、ホトレジスト膜の2層構造によ
つて、実施例1と同様に、P型GaAs層13、およびP型Ga
0.65Al0.35As層12をエツチングし、P型Ga0.65Al0.35As
層12に光導波路用メサ形状を形成した。(第1図
(a),(b)参照)。エツチングの深さは約1.0μm
とした。また、メサの幅は約6μmとした。次に、実施
例1と同様の方法によつて、P型Ga0.65Al0.35As層12に
形成したメサ部の中央に幅約3μmのPSGトライプ状マ
スクを形成し(第1図(c),(d)参照)、これを用
いてn型GaAs電流狭窄層14を選択的に結晶成長し(第1
図(e)参照)、次にPSGマスクを除去した後全面にP
型Ga0.55Al0.45As層15(Znドープ,P〜1×1018cm-3,厚
さ約2.0μm)および、P型GaAsキャップ層16(Znドー
プ,P〜1×1019cm-3,厚さ0.4μm)を形成した(第1
図(f),(g)参照)。次にP側電極17,n側電極18を
形成し、へき開,スクライビングを行つて、半導体レー
ザチツプを形成した。最後に、チツプのパツシベーシヨ
ン,組立てを行つた。
{100} plane n-type GaAs substrate 7 (Si-doped, n ~ 1 x 10 18 c
m −3 ), n-type Ga 0.65 Al 0.35 As layer 8 (Se-doped, n-1)
× 10 18 cm -3 , thickness 1.5 μm), n-type Ga 0.55 Al 0.45 As layer 9 (S
e-doped n-1 × 10 18 cm -3 , thickness about 0.1 μm), undoped Ga 0.86 Al 0.14 As active layer 10 (thickness about 0.07 μm) P-type Ga
0.55 Al 0.45 As layer 11 (Zn-doped, P ~ 6 × 10 17 cm -3 , thickness approx.
0.1 μm), P-type Ga 0.65 Al 0.35 As layer 12 (Zn-doped, P ~ 6 × 1
0 17 cm -3 , thickness about 1.2 μm, P-type GaAs layer 13 (Zn-doped, P ~
6 × 10 17 cm −3 , thickness about 0.1 μm) was formed by MOCVD method. Next, using the two-layer structure of the PCG film and the photoresist film, the P-type GaAs layer 13 and the P-type Ga layer 13 are formed as in the first embodiment.
0.65 Al 0.35 As Layer 12 is etched to form P-type Ga 0.65 Al 0.35 As
A mesa shape for an optical waveguide was formed on the layer 12. (See FIGS. 1 (a) and 1 (b)). Etching depth is about 1.0 μm
And The width of the mesa was about 6 μm. Then, a PSG tripe-shaped mask having a width of about 3 μm is formed in the center of the mesa portion formed on the P-type Ga 0.65 Al 0.35 As layer 12 by the same method as in Example 1 (FIG. 1 (c), (See (d)), and using this, the n-type GaAs current confinement layer 14 is selectively crystal-grown (first
(See Fig. (E)), then, after removing the PSG mask, P on the entire surface
Ga 0.55 Al 0.45 As layer 15 (Zn-doped, P-1 × 10 18 cm -3 , thickness about 2.0 μm) and P-type GaAs cap layer 16 (Zn-doped, P-1 × 10 19 cm -3) , (Thickness 0.4 μm) formed (first
(See Figures (f) and (g)). Next, a P-side electrode 17 and an n-side electrode 18 were formed, cleaved and scribed to form a semiconductor laser chip. Finally, the chip passivation and assembly were performed.

本半導体レーザでは、Ga0.86Al0.14As活性層10を中心
に分布する光は、その両側の、n型Ga0.65Al0.35As層
8、n型Ga0.55Al0.45As層9、p型Ga0.55Al0.45As層11
およびp型Ga0.65Al0.35As層12までしみ出して分布す
る。しかし、p型Ga0.65Al0.35As層12の厚さは、光導波
路用帯状凸部の外側では薄くなつているため、n型GaAs
電流狭窄層14まで達し、吸収損失を受ける。これによ
り、活性層に平行方向で実行的屈折率差Δnが生じ、光
が光導波路用凸部に導波され、横モードが安定化され
る。また、n型Ga0.65Al0.35As層8とn型Ga0.55Al0.45
As層9は合わせてn型クラツド層的な働きを果たし、p
型Ga0.55Al0.45As層11とp型Ga0.65Al0.35As層12は合わ
せてp型クラツド層の働きを果たす。活性層へのキヤリ
アとじ込めは、これらの層のうちの、Alの混晶比が高い
層、すなわちバンドギヤツプの大きい層であるn型Ga
0.55Al0.45As層9およびp型Ga0.55Al0.45As層11によつ
て行われる。
In the present semiconductor laser, the light distributed around the Ga 0.86 Al 0.14 As active layer 10 is distributed on both sides of the n-type Ga 0.65 Al 0.35 As layer 8, the n-type Ga 0.55 Al 0.45 As layer 9, and the p-type Ga 0.55 Al. 0.45 As Layer 11
And p-type Ga 0.65 Al 0.35 As layer 12 is exuded and distributed. However, the thickness of the p-type Ga 0.65 Al 0.35 As layer 12 is thin outside the band-shaped convex portion for the optical waveguide.
It reaches the current constriction layer 14 and suffers absorption loss. As a result, an effective refractive index difference Δn is generated in the direction parallel to the active layer, light is guided to the optical waveguide convex portion, and the transverse mode is stabilized. In addition, the n-type Ga 0.65 Al 0.35 As layer 8 and the n-type Ga 0.55 Al 0.45
As layer 9 also acts as an n-type cladding layer, and p
The type Ga 0.55 Al 0.45 As layer 11 and the p-type Ga 0.65 Al 0.35 As layer 12 together serve as a p-type cladding layer. Carrier inclusion in the active layer is due to the high Al mixed crystal ratio of these layers, that is, the layer with a large band gap, n-type Ga
This is performed by the 0.55 Al 0.45 As layer 9 and the p-type Ga 0.55 Al 0.45 As layer 11.

本半導体レーザは比較的大きな光導波領域と、その中
央部に精度良く位置合わせがなされた、電流注入用開口
を有しているため、高出力動作時にも空間的ホールバー
ニング効果によるキヤリア密度のへこみ現像が発生しに
くくない、40mW以上の光出力時でも安定な横基本モード
発振が得られた。発振波長は約780nm、発振しきい電流
値は40mAであつた。また、液晶成長が不連続となる界面
層のAlの混晶比を低減できたことにより、結晶成長の品
質が向上し、50℃,5000時間の加速寿命試験においても
安定した動作が得られている。また、素子作製プロセス
として自己整合方式を用いているために、位置精度が向
上しただけでなく、素子作製プロセスを簡単でき、短縮
できた。また、素子作製歩留りも著しく向上した。
Since this semiconductor laser has a relatively large optical waveguide region and a current injection aperture that is precisely aligned in the center of the region, it causes a dent in the carrier density due to the spatial hole burning effect even during high-power operation. Stable transverse fundamental mode oscillation was obtained even at light output of 40 mW or more, which is not likely to cause development. The oscillation wavelength was about 780 nm, and the oscillation threshold current value was 40 mA. Moreover, the quality of crystal growth was improved by reducing the mixed crystal ratio of Al in the interface layer where the liquid crystal growth was discontinuous, and stable operation was obtained even in the accelerated life test at 50 ° C for 5000 hours. There is. Further, since the self-alignment method is used as the device manufacturing process, not only the positional accuracy is improved, but also the device manufacturing process can be simplified and shortened. In addition, the device production yield was significantly improved.

実施例3 前記実施例1において、メサ形成用エツチングマスク
として、SiO2とホトレジスト,SiO2と窒化シリコン膜の
組み合わせについて同種の製作プロセスを実施したとこ
ろ、同様の効果を得ることができた。
Example 3 In Example 1, as the etching mask for forming the mesa, the same kind of manufacturing process was performed for the combination of SiO 2 and photoresist, and the combination of SiO 2 and silicon nitride film, and the same effect was obtained.

〔発明の効果〕〔The invention's effect〕

以上述べてきたように、本発明によれば、エツチング
用マスクのサイドエツチングと、選択結晶成長技術を巧
みに利用することにより、半導体レーザ素子の光導波用
帯状凸部と、それよりも狭い幅の電流注入用開口部との
位置合わせ精度を著しく向上できる。その結果、高出力
まで横基本モードで安定に発振する半導体レーザが高い
歩留りで得られるようになる。また、素子作製プロセス
も簡単化でき、短縮することが可能になる。また、結晶
成長が不連続となる半導体層のAlの組成比を小さくする
ことにより、結晶成長の品質を向上でき、素子の信頼性
を高めることが可能である。
As described above, according to the present invention, by making good use of the side etching of the etching mask and the selective crystal growth technique, the optical waveguide band-shaped convex portion of the semiconductor laser device and the width narrower than that are obtained. It is possible to remarkably improve the alignment accuracy with the current injection opening. As a result, a semiconductor laser that stably oscillates in the transverse fundamental mode up to a high output can be obtained with a high yield. Further, the device manufacturing process can be simplified and shortened. Further, by reducing the Al composition ratio of the semiconductor layer in which the crystal growth is discontinuous, the quality of crystal growth can be improved and the reliability of the device can be increased.

以上、本発明はGaAlAs系のの半導体レーザ素子を中心
に述べたが、他の材料や他の素子にも本発明は適用可能
であり、その技術的効果は大である。
Although the present invention has been described above focusing on the GaAlAs-based semiconductor laser device, the present invention can be applied to other materials and other devices, and the technical effect thereof is great.

【図面の簡単な説明】[Brief description of drawings]

第1図は実施例の1の半導体素子製造プロセスの概略
図、第2図は実施例2の半導体レーザ素子破光の進行方
向に対する断面図である。 1……半導体結晶、2……PSG膜、3……ホトレジスト
膜、4……エツチングで形成したメサ形状、5……選択
結晶成長層、6……半導体結晶成長層、7……n型GaAs
基板,8……n型Ga0.65Al0.35As層、9……n型Ga0.55Al
0.45As層、10……Ga0.86Al0.14As活性層、11……p型Ga
0.55Al0.45As層、12……p型Ga0.65Al0.35As層、13……
p型GaAs層、14……n型GaAs電流狭窄層、15……p型Ga
0.55Al0.45As層、16……p型GaAsキヤツプ層、17……p
側電極、18……n側電極。
FIG. 1 is a schematic view of the semiconductor device manufacturing process of the first embodiment, and FIG. 2 is a cross-sectional view of the semiconductor laser device of the second embodiment with respect to the direction of light emission. 1 ... Semiconductor crystal, 2 ... PSG film, 3 ... Photoresist film, 4 ... Mesa shape formed by etching, 5 ... Selective crystal growth layer, 6 ... Semiconductor crystal growth layer, 7 ... n-type GaAs
Substrate, 8 ... n-type Ga 0.65 Al 0.35 As layer, 9 ... n-type Ga 0.55 Al
0.45 As layer, 10 …… Ga 0.86 Al 0.14 As active layer, 11 …… P-type Ga
0.55 Al 0.45 As layer, 12 …… p-type Ga 0.65 Al 0.35 As layer, 13 ……
p-type GaAs layer, 14 ... n-type GaAs current confinement layer, 15 ... p-type Ga
0.55 Al 0.45 As layer, 16 ... p-type GaAs cap layer, 17 ... p
Side electrode, 18 ... n side electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河野 敏弘 国分寺市東恋ヶ窪1丁目280番地 株式 会社日立製作所中央研究所内 (72)発明者 田中 俊明 国分寺市東恋ヶ窪1丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭63−208292(JP,A) 特開 昭62−200785(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshihiro Kono 1-280 Higashi Koigakubo, Kokubunji City Central Research Laboratory, Hitachi Ltd. (72) Inventor Toshiaki Tanaka 1-280 Higashi Koigakubo, Kokubunji City Central Research Laboratory, Hitachi Ltd. ( 56) References JP-A-63-208292 (JP, A) JP-A-62-200785 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板結晶上に少なくとも下部クラッド層、
活性層、及び上部クラッド層を積層した第1の半導体層
を有する半導体レーザの製造方法において (i)前記第1の半導体層表面に少なくとも2層からな
る幅W1のマスクを形成する工程、 (ii)前記(i)の工程で形成したマスクを使用し、前
記上部クラッド層に凸部を形成する工程、 (iii)前記(i)の工程で形成したマスクの下層部を
サイドエッチングし、幅W1よりも幅の小さな幅W2のマス
クを形成する工程、 (iv)前記(iii)の工程で形成した幅W2のマスクを残
し、前記マスクの他の部分を除去する工程、 (v)前記(iv)の工程で形成した幅W2のマスク以外の
領域に第2の半導体層を選択的に形成する工程、 (vi)前記(v)の工程で使用した幅W2のマスクを除去
した後に、前記第1の半導体層表面及び前記第2の半導
体層上に第3の半導体層を形成する工程 を含むことを特徴とする半導体レーザの製造方法。
1. At least a lower clad layer on a substrate crystal,
In a method for manufacturing a semiconductor laser having a first semiconductor layer in which an active layer and an upper cladding layer are laminated, (i) a step of forming a mask having a width W1 of at least two layers on the surface of the first semiconductor layer, (ii) ) Using the mask formed in the step (i) to form a convex portion on the upper clad layer, (iii) Side etching the lower layer portion of the mask formed in the step (i) to obtain a width W1 A step of forming a mask having a width W2 smaller than that of the mask, (iv) a step of leaving the mask having the width W2 formed in the step (iii) and removing other portions of the mask, (v) the step (iv) ) Step of selectively forming the second semiconductor layer in a region other than the mask of width W2 formed in the step of (vi), (vi) after removing the mask of width W2 used in the step of (v), A third semiconductor layer on the surface of the first semiconductor layer and on the second semiconductor layer. The method of manufacturing a semiconductor laser which comprises a step of forming a conductive layer.
【請求項2】前記第1項の(i)に記載のマスクは、Si
O2、リンガラス(PSG)、窒化シリコン、ホトレジスト
のうち少なくとも2つの層からなる特許請求の範囲第1
項に記載の半導体レーザの製造方法。
2. The mask according to (i) of the first aspect is made of Si.
Claim 1 comprising at least two layers of O 2 , phosphorus glass (PSG), silicon nitride, and photoresist.
Item 6. A method for manufacturing a semiconductor laser according to item.
【請求項3】前記第1項に記載の上部クラッド層はAlを
含む半導体材料からなる2層以上の層構造を有し、前記
2層以上の層構造の中で前記第1項(iii)の工程に記
載の凸部となる層はその下の層のよりもAl組成が小さい
ことを特徴とする特許請求の範囲第1項に記載の半導体
レーザの製造方法。
3. The upper clad layer according to claim 1 has a layered structure of two or more layers made of a semiconductor material containing Al, and in the layered structure of the two or more layers, the first clad layer (iii). The method of manufacturing a semiconductor laser according to claim 1, wherein the layer to be the convex portion described in the step (1) has a smaller Al composition than the layer below the layer.
JP62153284A 1987-06-22 1987-06-22 Manufacturing method of semiconductor laser Expired - Lifetime JP2523648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62153284A JP2523648B2 (en) 1987-06-22 1987-06-22 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62153284A JP2523648B2 (en) 1987-06-22 1987-06-22 Manufacturing method of semiconductor laser

Publications (2)

Publication Number Publication Date
JPS63318182A JPS63318182A (en) 1988-12-27
JP2523648B2 true JP2523648B2 (en) 1996-08-14

Family

ID=15559108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62153284A Expired - Lifetime JP2523648B2 (en) 1987-06-22 1987-06-22 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP2523648B2 (en)

Also Published As

Publication number Publication date
JPS63318182A (en) 1988-12-27

Similar Documents

Publication Publication Date Title
US6018539A (en) Semiconductor laser and method of fabricating semiconductor laser
EP0444366B1 (en) Semiconductor laser with inverse mesa-shaped groove section
US20020015428A1 (en) High-power semiconductor laser device in which near-edge portions of active layer are removed
JPH08213703A (en) Laser diode, manufacture thereof, and optical communication system utilizing the laser diode
US6396863B1 (en) High-power semiconductor laser device having index-guided structure with InAlGaP current confinement layer
JPS5940592A (en) Semiconductor laser element
KR100895056B1 (en) Semiconductor laser device
US5822348A (en) Semiconductor laser
EP0302732B1 (en) A semiconductor laser device
JPH07226566A (en) Quantum well semiconductor laser and its manufacture
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
US5065403A (en) Self-alignment type window semiconductor laser
JP2523648B2 (en) Manufacturing method of semiconductor laser
JPH0248151B2 (en)
JP2842465B2 (en) Semiconductor laser device and method of manufacturing the same
US6707835B2 (en) Process for producing semiconductor laser element including S-ARROW structure formed by etching through mask having pair of parallel openings
JPS58197787A (en) Semiconductor laser
JP4014375B2 (en) Semiconductor laser element structure and manufacturing method
JPH0671121B2 (en) Semiconductor laser device
US7050472B2 (en) Semiconductor laser device and method for manufacturing the same
JP3785429B2 (en) Semiconductor laser device and manufacturing method thereof
JPH06283801A (en) Semiconductor laser
JP2973215B2 (en) Semiconductor laser device
JPS649749B2 (en)
JPH0437598B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 12