JP2522358B2 - Heterostructure bipolar transistor using germanium - Google Patents

Heterostructure bipolar transistor using germanium

Info

Publication number
JP2522358B2
JP2522358B2 JP63237058A JP23705888A JP2522358B2 JP 2522358 B2 JP2522358 B2 JP 2522358B2 JP 63237058 A JP63237058 A JP 63237058A JP 23705888 A JP23705888 A JP 23705888A JP 2522358 B2 JP2522358 B2 JP 2522358B2
Authority
JP
Japan
Prior art keywords
germanium
mixed crystal
silicon
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63237058A
Other languages
Japanese (ja)
Other versions
JPH0283932A (en
Inventor
純一 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63237058A priority Critical patent/JP2522358B2/en
Publication of JPH0283932A publication Critical patent/JPH0283932A/en
Application granted granted Critical
Publication of JP2522358B2 publication Critical patent/JP2522358B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はベース層を構成する半導体のエネルギー・ギ
ャップよりも広いエネルギー・ギャップを持った半導体
でエミッタ層を構成したヘテロ構造バイポーラ・トラン
ジスタ(HBT)、特に液体窒素温度で動作するHBTに関す
る。
The present invention relates to a heterostructure bipolar transistor (HBT) having an emitter layer made of a semiconductor having an energy gap wider than that of a semiconductor constituting a base layer. ), Especially for HBTs operating at liquid nitrogen temperatures.

(従来の技術) 文献アイイーイーイー、トランザクションズオンエレ
クトロンデバイスィズ(IEEE Transaction on Electron
Devices)誌34巻1号1頁〜3頁に述べられる如く、微
細化したトランジスタを高度に集積化したディジタル回
路では、配線の微細化に伴い、配線抵抗が増大し、集積
回路を高速化する上で障害となる問題点が、また配線に
流す電流密度の増大に伴い、エレクトロマイグレーショ
ン等の問題が生じ、信頼性の問題点が、各々顕在化して
くる。これを解決する方法として半導体素子を液体窒素
温度で動作させることが考えられる。ところが室温で高
速動作素子として、広く使用されているシリコンバイポ
ーラ・トランジスタは、液体窒素温度で動作させた場
合、文献アイイーイーイートランザクションズオンエレ
クトロンデバイスィズ(IEEE Transactions on Electro
n Devices)誌28巻5号494頁〜500頁に述べられている
ようにベース層でキャリア凍結を起こすためにベース抵
抗が増大し、高速動作に障害を生じる、あるいは不純物
補償されたベース層でエミッタ層より注入されたキャリ
アが不純物によりトラップされ、電流利得が低下する、
あるいは高濃度にドープされたエミッタ層でバンド・ギ
ャップナローイングが起き、このため低温での動作に伴
い、電流利得が著しく低下する等の問題点がある。また
低温動作に伴い、集積回路の発熱量を抑えるため、トラ
ンジスタの消費電力を下げる必要があるが、バイポーラ
・トランジスタの電源電圧は用いている半導体材料のバ
ンド・ギャップによって決まってしまうため、シリコン
を使う限り、電源電圧を室温動作に比べ下げることは不
可能であり、また動作電流を下げることはトランジスタ
の動作速度が遅くなるため、高速性を維持したまま消費
電力を下げることは不可能である。
(Prior Art) Documents IEEE Transaction on Electron
Devices, Vol. 34, No. 1, pp. 1 to 3, in a digital circuit with highly integrated miniaturized transistors, the wiring resistance increases as the wiring becomes finer, and the integrated circuit speeds up. The problems that hinder the above, and the problems such as electromigration occur due to the increase in the density of the current flowing in the wiring, and the problems of reliability become apparent. As a method for solving this, it is possible to operate the semiconductor element at the liquid nitrogen temperature. However, a silicon bipolar transistor, which is widely used as a high-speed operation element at room temperature, has been used in the literature when it is operated at liquid nitrogen temperature.
n Devices) Vol. 28, No. 5, p. 494 to p. 500, the base resistance increases due to carrier freezing in the base layer, which impairs high-speed operation, or in a base layer with impurity compensation. Carriers injected from the emitter layer are trapped by impurities, and the current gain decreases.
Alternatively, band-gap narrowing occurs in the heavily doped emitter layer, which causes a problem that the current gain remarkably decreases with operation at low temperature. In addition, in order to suppress the amount of heat generated by the integrated circuit due to the low temperature operation, it is necessary to reduce the power consumption of the transistor, but the power supply voltage of the bipolar transistor is determined by the band gap of the semiconductor material used. As long as it is used, it is impossible to lower the power supply voltage compared to room temperature operation, and lowering the operating current slows down the operating speed of the transistor, so it is not possible to reduce power consumption while maintaining high speed. .

一方、文献プロスィーディング・オブ・ジ・アイイー
イーイー(Proceeding of the IEEE)誌70巻13頁〜25頁
に述べられる如く、砒化ガリウムをベース層とコレクタ
層、砒化アルミニウムガリウムをエミッタ層とするヘテ
ロ構造バイポーラ・トランジスタ(HBT)は第9図のト
ランジスタ断面模式図に示される如く、広いバンド・ギ
ャップを持つエミッタ層を有するため、前述したエミッ
タ層のバンド・ギャップ・ナローイングによる電流利得
の低下という問題点は避けられるが、砒化ガリウムのバ
ンド・ギャップがシリコンのバンド・ギャップに比べ大
きいのでトランジスタの消費電力はより大きく、液体窒
素温度での動作には適していない。
On the other hand, gallium arsenide is used as a base layer and a collector layer, and aluminum gallium arsenide is used as an emitter layer as described in Proceeding of the IEEE Vol. 70, pages 13 to 25. Since the heterostructure bipolar transistor (HBT) has an emitter layer having a wide band gap as shown in the transistor cross-sectional schematic diagram of FIG. 9, the current gain is reduced due to the band gap narrowing of the emitter layer described above. However, since the band gap of gallium arsenide is larger than that of silicon, the power consumption of the transistor is larger and it is not suitable for operation at liquid nitrogen temperature.

(発明が解決しようとする課題) 以上のように、シリコンを用いたバイポーラ・トラン
ジスタは液体窒素温度等の低温で使用した場合、エミッ
タ層でのバンド・ギャップ・ナローイングおよび不純物
補償されたベース層での不純物による、少数キャリアの
トラップにより著しく電流利得が下がる、またベース層
でキャリア凍結を起こし、ベース抵抗の増大を招き、高
速動作特性を劣化させる等の問題点がある。また砒化ア
ルミニウムガリウムと砒化ガリウムのヘテロ接合よりな
るHBTは消費電力が大きいため、集積回路チップからの
発熱量を小さく抑える必要のある液体窒素温度等の低温
動作には適さないという欠点がある。
(Problems to be Solved by the Invention) As described above, when a bipolar transistor using silicon is used at a low temperature such as liquid nitrogen temperature, the band gap narrowing in the emitter layer and the impurity-compensated base layer There is a problem that the current gain is remarkably lowered due to the trapping of minority carriers due to the impurities in (1), the carrier is frozen in the base layer, the base resistance is increased, and the high speed operation characteristics are deteriorated. Further, the HBT composed of a heterojunction of aluminum gallium arsenide and gallium arsenide has a large power consumption, and therefore has a drawback that it is not suitable for low-temperature operation such as liquid nitrogen temperature where it is necessary to suppress the amount of heat generated from the integrated circuit chip.

本発明の目的はこれら従来のバイポーラ・トランジス
タの持つ欠点を除去し、新規なヘテロ構造バイポーラ・
トランジスタを提供することにある。
The object of the present invention is to eliminate the drawbacks of these conventional bipolar transistors and to provide a new heterostructure bipolar transistor.
To provide a transistor.

(課題を解決するための手段) 本発明はゲルマニウム基板上にゲルマニウムからなる
コレクタ層、ベース層、ゲルマニウムとシリコンの混晶
からなるエミッタ層を設けたヘテロ構造バイポーラ・ト
ランジスタにおいて、前記エミッタ層を構成するシリコ
ンとゲルマニウムの混晶の混晶比をベース側からエミッ
タ層の内部に向かって零から有限の値まで空間的に変化
させたことを特徴とする。またゲルマニウム基板上にゲ
ルマニウムからなるコレクタ層、ゲルマニウムとシリコ
ンの混晶からなるベース層、エミッタ層を設け、ベース
層を構成するシリコンとゲルマニウムの混晶の混晶比を
コレクタ側からエミッタ側に向かって零から有限の値ま
で空間的に連続的に変化させたことを特徴とする。
(Means for Solving the Problems) According to the present invention, in a heterostructure bipolar transistor in which a collector layer made of germanium, a base layer, and an emitter layer made of a mixed crystal of germanium and silicon are provided on a germanium substrate, the emitter layer is formed. The mixed crystal ratio of the mixed crystal of silicon and germanium is spatially changed from zero to a finite value from the base side toward the inside of the emitter layer. Also, a collector layer made of germanium, a base layer made of a mixed crystal of germanium and silicon, and an emitter layer are provided on a germanium substrate, and the mixed crystal ratio of the mixed crystal of silicon and germanium forming the base layer is changed from the collector side to the emitter side. It is characterized by continuously changing spatially from zero to a finite value.

(作用) ゲルマニウムのバンド・ギャップは0.66eVとシリコン
のバンド・ギャップ1.12eVに比べ小さいうえ、アンチモ
ン(Sb)、砒素(As)、リン(P)のN型ドーパントお
よびガリウム(Ga)、ボロン(B)等のP型ドーパント
の不純物結合エネルギーが10meVと小さく、液体窒素温
度等の低温でもキャリアの凍結は起きない。さらにシリ
コンに比べ、ゲルマニウム中では電子移動度、正孔移動
度が大きく高速動作をする上で有利な材料である。
(Function) The band gap of germanium is 0.66 eV, which is smaller than the band gap of silicon which is 1.12 eV, and N-type dopants of antimony (Sb), arsenic (As) and phosphorus (P) and gallium (Ga) and boron (Ga) and boron ( The impurity binding energy of the P type dopant such as B) is as small as 10 meV, and the carrier does not freeze even at a low temperature such as liquid nitrogen temperature. Further, compared with silicon, germanium has a large electron mobility and hole mobility, and is an advantageous material for high-speed operation.

シリコンとゲルマニウムは格子間隔のずれが4%あ
り、そのままでは界面欠陥のないエピタキシャル成長は
困難であるが、文献「モデュレティド・セミコンダクタ
・ストラクチャ」(Modulated Semiconductor Structur
e)1985年第2回国際会議のコレクティド・ペーパーズ
(Collected Papers)717頁〜723頁に記述される如くゲ
ルマニウムとシリコンの薄膜混晶が分子線エピタキシャ
ル法により、シリコン基板上、あるいはゲルマニウム基
板上にエピタキシャル成長できることが報告されてい
る。
The lattice spacing of silicon and germanium is 4%, which makes it difficult to grow epitaxially without interfacial defects. However, the document "Modulated Semiconductor Structur"
e) A thin film mixed crystal of germanium and silicon on a silicon substrate or a germanium substrate by a molecular beam epitaxial method as described in Collected Papers pp.717-723 of the 2nd International Conference 1985. It has been reported that epitaxial growth is possible.

以上により、ゲルマニウム基板上に、ゲルマニウムお
よびゲルマニウム・シリコン混晶を組み合せることによ
り、液体窒素温度等の低温で動作可能なゲルマニウムHB
Tを構成することができる。
As described above, by combining germanium and germanium-silicon mixed crystal on a germanium substrate, germanium HB that can operate at low temperature such as liquid nitrogen temperature
T can be configured.

(実施例) 第1図は請求項1に記載の発明のゲルマニウムHBTの
一実施例を示した断面模式図である。P型ゲルマニウム
基板1の上に高濃度N型ゲルマニウム2、コレクタ層を
形成するN型ゲルマニウム3、ベース層を形成する高濃
度P型ゲルマニウム4、エミッタ層を形成するシリコン
の混晶比20%のN型ゲルマニウムとシリコンの混晶5、
高濃度N型ゲルマニウム6を連続してエピタキシャル成
長させる。エピタキシャル成長の方法として分子線エピ
タキシャル成長法が採用できる。図中7はコレクタ電
極、図中8はベース電極、図中9はエミッタ電極であ
る。N型ドーパントとしては砒素、P型ドーパントとし
てはガリウムを使う。電極用材料としてはアルミニウム
を使う。
(Embodiment) FIG. 1 is a schematic sectional view showing an embodiment of the germanium HBT according to the first aspect of the invention. A high-concentration N-type germanium 2 on the P-type germanium substrate 1, an N-type germanium 3 forming a collector layer, a high-concentration P-type germanium 4 forming a base layer, and a mixed crystal ratio of 20% of silicon forming an emitter layer. Mixed crystal of N-type germanium and silicon 5,
High concentration N-type germanium 6 is continuously epitaxially grown. A molecular beam epitaxial growth method can be adopted as the epitaxial growth method. In the figure, 7 is a collector electrode, 8 is a base electrode, and 9 is an emitter electrode. Arsenic is used as the N-type dopant and gallium is used as the P-type dopant. Aluminum is used as the electrode material.

第2図はこのトランジスタの動作時のエネルギーダイ
アグラムを示す。図中10は伝導帯エッヂ部、11は充満帯
エッヂ部、12,13はそれぞれヘテロ接合部に生ずる伝導
帯エッヂ部の不連続ΔEと充満帯エッヂ部に生ずる不
連続ΔEを各々示す。エミッタ層を構成するシリコン
・ゲルマニウム混晶Si0.2Ge0.8のバンド・ギャップは0.
86eVとなり、ベース層を構成するゲルマニウムのバンド
ギャップ0.66eVに比べ、大きくなり、注入効率が改善さ
れる。このためエミッタ層の不純物濃度を下げても大き
な電流利得が得られ、低温下でも高電流利得特性が期待
できる。またベース中にドナー型の不純物14例えば砒素
等が存在しても、不純物結合エネルギーが小さく、エミ
ッタ層より注入された電子をトラップすることはない。
またベース層の主要な不純物であるガリウムの不純物結
合エネルギーは小さく、液体窒素温度でもキャリアが凍
結することがなく、従ってベース抵抗も低く保てる。
FIG. 2 shows an energy diagram of this transistor in operation. Figure 10 is a conduction band edge portion, 11 is the filled band edge portion, 12 and 13 respectively indicate a discontinuity Delta] E V respectively generated in the filled band edge portion discontinuous Delta] E C of the conduction band edge portion generated in the heterojunction portion. The band gap of the silicon-germanium mixed crystal Si 0.2 Ge 0.8 forming the emitter layer is 0.
It becomes 86 eV, which is larger than the band gap of germanium constituting the base layer of 0.66 eV, and the injection efficiency is improved. Therefore, a large current gain can be obtained even if the impurity concentration of the emitter layer is lowered, and a high current gain characteristic can be expected even at a low temperature. Further, even if the donor-type impurity 14 such as arsenic is present in the base, the impurity bond energy is small and the electrons injected from the emitter layer are not trapped.
In addition, the impurity binding energy of gallium, which is the main impurity of the base layer, is small, the carriers do not freeze even at the temperature of liquid nitrogen, and therefore the base resistance can be kept low.

第3図は請求項2に記載の発明のゲルマニウムHBTの
一実施例を示した断面模式図である。エミッタ層を構成
するシリコンゲルマニウムの混晶15の混晶比がベース層
4側からN型高濃度層6に向かい、零から20%まで連続
的に増加し、その後、20%から零まで単調に減少する構
造を持つ。他は第1図の実施例と同様である。第4図は
このトランジスタの動作時のエネルギーダイアグラムで
ある。エミッタ層の混晶比が空間的に連続的に変化して
いることに対応して、伝導帯エッヂ10、充満帯エッヂ11
が連続的にエミッタ層からベース層にかけつながってい
る。このため、このトランジスタをオンさせるに必要な
しきい値電圧が第1図実施例に比べ、伝導帯エッヂ部不
連続のエネルギー差ΔEだけ小さくなり、より低電圧
での動作、従ってより低消費電力特性が期待できる。こ
の例ではしきい値は0.1V程度低下する。
FIG. 3 is a schematic sectional view showing an embodiment of the germanium HBT of the invention described in claim 2. The mixed crystal ratio of the mixed crystal 15 of silicon germanium constituting the emitter layer goes from the base layer 4 side to the N-type high-concentration layer 6 and continuously increases from 0 to 20%, and then monotonically changes from 20% to 0. Has a decreasing structure. Others are the same as the embodiment of FIG. FIG. 4 is an energy diagram of the transistor in operation. Corresponding to the spatially continuous change of the mixed crystal ratio of the emitter layer, the conduction band edge 10 and the filling band edge 11
Are continuously connected from the emitter layer to the base layer. Therefore, the threshold voltage required to turn on this transistor is smaller than that in the embodiment of FIG. 1 by the energy difference ΔE C of the conduction band edge discontinuity, and the operation at a lower voltage, that is, lower power consumption. Characteristic can be expected. In this example, the threshold value drops by about 0.1V.

第5図は請求項3に記載の発明のゲルマニウムHBTの
一実施例を示した断面模式図である。P型ゲルマニウム
基板20の上に高濃度N型ゲルマニウム21、コレクタ層を
形成するN型ゲルマニウム22、ベース層を構成するP型
ゲルマニウムとシリコンの混晶24、高濃度N型ゲルマニ
ウム25を連続してエピタキシャル成長させる。エピタキ
シャル成長の方法としては分子線エピタキシャル成長法
が採用できる。図中26,27,28はそれぞれアルミニウムよ
りなるコレクタ電極、ベース電極、エミッタ電極であ
る。N型ドーパントには砒素を、P型ドーパントにはガ
リウムを使用する。ベース層を構成するシリコンとゲル
マニウムの混晶23の混晶比はコレクタ22側からエミッタ
24側に向かい零から10%まで空間的に連続的に変化す
る。エミッタ層を構成するシリコンとゲルマニウムの混
晶24の混晶比はベース23側から高濃度N型ゲルマニウム
層25に向かって10%から一度20%まで連続的に増加し、
その後20%から零まで単調に減少する。
FIG. 5 is a schematic sectional view showing an embodiment of the germanium HBT according to the third aspect of the invention. A high-concentration N-type germanium 21, a N-type germanium 22 forming a collector layer, a mixed crystal 24 of P-type germanium and silicon forming a base layer, and a high-concentration N-type germanium 25 are successively formed on a P-type germanium substrate 20. Epitaxially grow. A molecular beam epitaxial growth method can be adopted as the epitaxial growth method. In the figure, reference numerals 26, 27 and 28 denote a collector electrode, a base electrode and an emitter electrode, respectively, which are made of aluminum. Arsenic is used for the N-type dopant and gallium is used for the P-type dopant. The mixed crystal ratio of the mixed crystal 23 of silicon and germanium forming the base layer is from the collector 22 side to the emitter.
It changes spatially continuously from 0 to 10% toward the 24 side. The mixed crystal ratio of the mixed crystal 24 of silicon and germanium constituting the emitter layer continuously increases from 10% to 20% once from the base 23 side toward the high concentration N-type germanium layer 25,
After that, it decreases monotonically from 20% to zero.

第6図はこのトランジスタの動作時のエネルギー・ダ
イグラムを示す。図中29,30は伝導帯エッヂ部、充満帯
エッヂ部を各々示す。エミッタ層を構成するシリコン・
ゲルマニウム混晶24の混晶比は最大20%となり、ベース
側のシリコン・ゲルマニウム混晶23の混晶比の最大値10
%に比べ大きく、注入効率が改善される。このためエミ
ッタ層の不純物濃度を下げても大きな電流利得が得ら
れ、低温下でも高電流利得特性が期待できる。またベー
ス中にドナー型の不純物31、例えば砒素等が存在しても
不純物結合エネルギーが小さく、エミッタ層より注入さ
れた電子をトラップすることはない。またベース層の主
要な不純物であるガリウムの不純物結合エネルギーは小
さく、液体窒素温度でもキャリアが凍結することがな
く、従ってベース抵抗も低く保てる。
FIG. 6 shows the energy diagram of this transistor in operation. In the figure, 29 and 30 respectively indicate a conduction band edge part and a filled band edge part. Silicon that constitutes the emitter layer
The maximum mixed crystal ratio of germanium mixed crystal 24 is 20%, and the maximum mixed crystal ratio of silicon-germanium mixed crystal 23 on the base side is 10%.
%, The injection efficiency is improved. Therefore, a large current gain can be obtained even if the impurity concentration of the emitter layer is lowered, and a high current gain characteristic can be expected even at a low temperature. Further, even if a donor-type impurity 31 such as arsenic is present in the base, the bond energy of the impurity is small, and electrons injected from the emitter layer are not trapped. In addition, the impurity binding energy of gallium, which is the main impurity of the base layer, is small, the carriers do not freeze even at the temperature of liquid nitrogen, and therefore the base resistance can be kept low.

さらに本実施例においては、ベース中で混晶比が連続
的に変化しているため、内部電界が生じる。ベース層の
エミッタ端とコレクタ端のバンド・ギャップ差は0.1eV
存在するため、ベース層の厚さとして100nmを想定する
と内部電界は104V/cmにも達する。このためベース中に
注入された電子は上記内部電界で加速され、ベース中を
高速で走行する。このためベース走行時間が短くなり、
高速動作が期待される。
Further, in this embodiment, since the mixed crystal ratio continuously changes in the base, an internal electric field is generated. The band gap difference between the emitter and collector ends of the base layer is 0.1 eV
Since it exists, the internal electric field reaches 10 4 V / cm when the thickness of the base layer is 100 nm. Therefore, the electrons injected into the base are accelerated by the internal electric field and travel at high speed in the base. Therefore, the base running time is shortened,
High-speed operation is expected.

第7図は請求項3に記載の発明のゲルマニウムHBTの
他の実施例を示した断面模式図である。エミッタ層を構
成するシリコンとゲルマニウムの混晶24の混晶比はシリ
コン20%で、空間的に一様となっている。他は第5図の
実施例と同様である。
FIG. 7 is a schematic sectional view showing another embodiment of the germanium HBT according to the third aspect of the invention. The mixed crystal ratio of the mixed crystal 24 of silicon and germanium that constitutes the emitter layer is 20% of silicon, which is spatially uniform. Others are the same as the embodiment of FIG.

第8図はこのトランジスタの動作時のエネルギーダイ
アグラムを示す。図中29,30は伝導帯エッヂ部、充満帯
エッヂ部を各々示す。エミッタ層を構成するシリコン・
ゲルマニウム混晶32のシリコン混晶比は20%であり、ベ
ース側のシリコン・ゲルマニウム混晶23のシリコン混晶
比の最大値10%に比べ、大きく、注入効率が改善され
る。このためエミッタ層の不純物濃度を下げても大きな
電流利得が得られ、低温下でも高電流利得特性が期待で
きる。また第5図の実施例と同様、ベース中の不純物補
償されるドナー型の不純物31による注入電子のトラップ
は起きず、またベース中での多数キャリアであるホール
の凍結も起きない。さらに第5図の実施例と同様、ベー
ス中に104V/cm程度の内部電界が生じており、ベース中
に注入された電子が電界で加速され、短いベース走行時
間、従って高速動作等が実現できる。
FIG. 8 shows an energy diagram of this transistor in operation. In the figure, 29 and 30 respectively indicate a conduction band edge part and a filled band edge part. Silicon that constitutes the emitter layer
The silicon mixed crystal ratio of the germanium mixed crystal 32 is 20%, which is larger than the maximum value of 10% of the silicon mixed crystal ratio of the silicon-germanium mixed crystal 23 on the base side, and the injection efficiency is improved. Therefore, a large current gain can be obtained even if the impurity concentration of the emitter layer is lowered, and a high current gain characteristic can be expected even at a low temperature. Further, similar to the embodiment of FIG. 5, trapping of injected electrons by the donor-type impurity 31 in the base that is impurity-compensated does not occur, and holes that are majority carriers in the base do not freeze. Further, as in the embodiment of FIG. 5, an internal electric field of about 10 4 V / cm is generated in the base, and the electrons injected into the base are accelerated by the electric field, resulting in a short base transit time, and thus a high speed operation. realizable.

以上述べた実施例ではすべてnpn型トランジスタにつ
いて述べたがpnp型でもよいことは明らかである。また
動作温度も液体窒素温度(77k)に限らず他の温度(例
えば100k)でもよい。また実施例ではn型不純物として
砒素、P型不純物としてガリウムを使ったがアンチモ
ン、リン、ボロン等も使うことができる。さらに実施例
ではすべてエミッタトップ型であるがコレクタトップ型
でもよい。
In the above-described embodiments, all npn type transistors have been described, but it is obvious that pnp type transistors may be used. The operating temperature is not limited to the liquid nitrogen temperature (77k) and may be another temperature (for example, 100k). Although arsenic is used as the n-type impurity and gallium is used as the P-type impurity in the embodiment, antimony, phosphorus, boron or the like can be used. Further, in the embodiments, all are emitter top type, but collector top type may be used.

(発明の効果) 以上、本発明によれば、半導体材料にゲルマニウムを
使用するため、不純物結合エネルギーが小さく、液体窒
素温度等の低温下でもキャリアの凍結が起きず、ベース
抵抗の増大を招かない。また液体窒素温度でもベース中
の不純物が注入されたキャリアのトラップとして働かな
いため、利得の低下を招かない。またバンド・ギャップ
・エネルギーもシリコンに比べ小さく、低電圧動作が可
能で、低消費電力特性が期待できる。
As described above, according to the present invention, since germanium is used as the semiconductor material, the impurity binding energy is small, the carrier does not freeze even at a low temperature such as liquid nitrogen temperature, and the base resistance is not increased. . Further, even at the temperature of liquid nitrogen, it does not work as a trap for the carriers in which the impurities in the base are injected, so that the gain is not lowered. The band gap energy is also smaller than that of silicon, low voltage operation is possible, and low power consumption characteristics can be expected.

またバンド・ギャップ・エネルギーの大きなシリコン
とゲルマニウムの混晶をエミッタ層として使用している
ため、注入効率が大きく、エミッタ層の不純物密度を下
げても高電流利得特性が実現できる。
Further, since the mixed crystal of silicon and germanium having a large band gap energy is used as the emitter layer, the injection efficiency is large and the high current gain characteristic can be realized even if the impurity density of the emitter layer is lowered.

さらに第5図および第7図の実施例に示される如く、
ベース層にもシリコンとゲルマニウムの混晶を使用する
ことによりベース層内部に電界を生じさせ、エミッタ層
よりベース層に注入された電子を加速し、ベース走行時
間を短縮させ、高速動作を実現できる。特に、低温下で
はキャリアの拡散定数が小さくなるため、ベース層の走
行を拡散だけで行なうと、ベース走行時間が長くなるた
め、上記効果は低温下で高速動作を保つうえで重要であ
る。
Further, as shown in the embodiment of FIGS. 5 and 7,
By using a mixed crystal of silicon and germanium for the base layer, an electric field is generated inside the base layer, electrons injected from the emitter layer into the base layer are accelerated, the base transit time is shortened, and high-speed operation can be realized. . In particular, since the carrier diffusion constant becomes small at low temperatures, if the base layer travels only by diffusion, the base transit time becomes long, so the above effect is important for maintaining high-speed operation at low temperatures.

【図面の簡単な説明】 第1図は請求項1に記載のゲルマニウムHBTの一実施例
を示した断面模式図、第2図はそのトランジスタの動作
時のエネルギー・ダイアグラム、第3図は請求項2に記
載のゲルマニウムHBTの一実施例を示した断面模式図、
第4図は該トランジスタの動作時のエネルギーダイアグ
ラム、第5図は請求項3に記載のゲルマニウムHBTの一
実施例を示した断面模式図、第6図は該トランジスタの
動作時のエネルギーダイアグラム、第7図は請求の項3
に記載のゲルマニウムHBTの他の実施例を示した断面模
式図、第8図は該トランジスタの動作時のエネルギーダ
イアグラム、第9図は砒化ガリウムと砒化アルミニウム
ガリウムのヘテロ接合により構成されるヘテロ・バイポ
ーラ・トランジスタの断面模式図。 1,20…P型ゲルマニウム基板、2,21…高濃度N型ゲルマ
ニウム、3,22…N型ゲルマニウム、4…高濃度P型ゲル
マニウム、5,15,24…N型ゲルマニウムとシリコンの混
晶、6,25…高濃度N型ゲルマニウム、7,26…コレクタ電
極、8,27…ベース電極、9,28…エミッタ電極、10,29…
伝導帯エッヂ部、11,30…充満帯エッヂ部、12…伝導帯
エッヂ部の不連続、13…充満帯エッヂ部の不連続、14,3
1…ドナー型不純物、23…高濃度P型シリコンとゲルマ
ニウムの混晶
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic sectional view showing an embodiment of the germanium HBT according to claim 1, FIG. 2 is an energy diagram of the transistor in operation, and FIG. 2 is a schematic sectional view showing an example of the germanium HBT described in 2.
FIG. 4 is an energy diagram during operation of the transistor, FIG. 5 is a schematic sectional view showing an embodiment of the germanium HBT according to claim 3, FIG. 6 is an energy diagram during operation of the transistor, and FIG. 7 is claim 3
FIG. 8 is a schematic cross-sectional view showing another embodiment of the germanium HBT as described in FIG. 8, FIG. 8 is an energy diagram during operation of the transistor, and FIG. 9 is a hetero-bipolar composed of a heterojunction of gallium arsenide and aluminum gallium arsenide. -A schematic cross-sectional view of a transistor. 1,20 ... P-type germanium substrate, 2,21 ... high-concentration N-type germanium, 3,22 ... N-type germanium, 4 ... high-concentration P-type germanium, 5,15,24 ... mixed crystal of N-type germanium and silicon, 6,25 ... High-concentration N-type germanium, 7,26 ... Collector electrode, 8,27 ... Base electrode, 9,28 ... Emitter electrode, 10,29 ...
Conduction band edge part, 11,30 ... Filling band edge part, 12 ... Discontinuity of conduction band edge part, 13 ... Discontinuity of filling band edge part, 14,3
1 ... Donor type impurities, 23 ... Mixed crystal of high concentration P-type silicon and germanium

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ゲルマニウム基板上にゲルマニウムからな
るコレクタ層、ベース層、ゲルマニウムとシリコンの混
晶からなるエミッタ層を設けたヘテロ構造バイポーラ・
トランジスタにおいて、前記エミッタ層を構成するシリ
コンとゲルマニウムの混晶の混晶比をベース側からエミ
ッタ層の内部に向かって零から有限の値まで空間的に変
化させたことを特徴とするヘテロ構造バイポーラ・トラ
ンジスタ。
1. A heterostructure bipolar transistor comprising a germanium substrate, a collector layer made of germanium, a base layer, and an emitter layer made of a mixed crystal of germanium and silicon.
In the transistor, a heterostructure bipolar characterized in that a mixed crystal ratio of a mixed crystal of silicon and germanium forming the emitter layer is spatially changed from zero to a finite value from the base side toward the inside of the emitter layer. -Transistor.
【請求項2】ゲルマニウム基板上にゲルマニウムからな
るコレクタ層、ゲルマニウムとシリコンの混晶からなる
ベース層、エミッタ層を設け、ベース層を構成するシリ
コンとゲルマニウムの混晶の混晶比をコレクタ側からエ
ミッタ側に向かって零から有限の値まで空間的に連続的
に変化させたことを特徴とするヘテロ構造バイポーラ・
トランジスタ。
2. A germanium collector layer, a base layer made of a mixed crystal of germanium and silicon, and an emitter layer are provided on a germanium substrate, and a mixed crystal ratio of a mixed crystal of silicon and germanium constituting the base layer is set from the collector side. Heterostructure bipolar characterized by continuously varying spatially from zero to a finite value toward the emitter side
Transistor.
JP63237058A 1988-09-20 1988-09-20 Heterostructure bipolar transistor using germanium Expired - Lifetime JP2522358B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63237058A JP2522358B2 (en) 1988-09-20 1988-09-20 Heterostructure bipolar transistor using germanium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63237058A JP2522358B2 (en) 1988-09-20 1988-09-20 Heterostructure bipolar transistor using germanium

Publications (2)

Publication Number Publication Date
JPH0283932A JPH0283932A (en) 1990-03-26
JP2522358B2 true JP2522358B2 (en) 1996-08-07

Family

ID=17009795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237058A Expired - Lifetime JP2522358B2 (en) 1988-09-20 1988-09-20 Heterostructure bipolar transistor using germanium

Country Status (1)

Country Link
JP (1) JP2522358B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177025A (en) * 1992-01-24 1993-01-05 Hewlett-Packard Company Method of fabricating an ultra-thin active region for high speed semiconductor devices

Also Published As

Publication number Publication date
JPH0283932A (en) 1990-03-26

Similar Documents

Publication Publication Date Title
EP0541971B1 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
EP0445475B1 (en) Heterojunction bipolar transistor
US5006912A (en) Heterojunction bipolar transistor with SiGe
JP2611640B2 (en) Heterojunction bipolar transistor
JPH0677245A (en) Bipolar transistor and its manufacture
JP2501625B2 (en) Heterojunction bipolar transistor
JP2804095B2 (en) Heterojunction bipolar transistor
JPH04278545A (en) Semiconductor device and manufacture thereof
JP2600485B2 (en) Semiconductor device
Sato et al. Sub-20 psec ECL circuits with 50 GHz fmax self-aligned SiGe HBTs
JPH0665216B2 (en) Semiconductor device
US5571732A (en) Method for fabricating a bipolar transistor
US5912481A (en) Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
JP2522358B2 (en) Heterostructure bipolar transistor using germanium
WO1987000692A1 (en) Semiconductor device
JPH047096B2 (en)
JP2806537B2 (en) Heterojunction bipolar transistor
JP2002076012A (en) Hetero junction bipolar transistor
JP3352629B2 (en) Bipolar transistor
JP2000031162A (en) Heterojunction bipolar transistor
JP2963704B2 (en) Method for manufacturing heterojunction bipolar transistor
JP2770583B2 (en) Method of manufacturing collector-top heterojunction bipolar transistor
JP3183882B2 (en) Heterojunction bipolar transistor
JP4158683B2 (en) Epitaxial wafer for heterojunction bipolar transistor