JP2521401B2 - 単一命令複数デ―タ／複数命令複数デ―タ・プロセッサ・アレイ用コントロ―ラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータ及びコンピ
ュータ・システムに関し、特にプロセッサ・アレイに関
する。本発明は、更に詳細には、複合オペレーション・
モード（単一命令複数命令複数データ、SIMIMD）と称す
るモードのＰＥ内で自律的に命令遂行可能なＳＩＭＤプ
ロセッサ・アレイのオペレーションを制御し監視する制
御要素に関する。

【０００２】

【従来の技術】相互参照特許出願 本願は下記の関連特許出願の部分継続出願であり、その
優先権を要求する。“並列連想プロセッサ・システム”
と称するジェイ・ディーフェンダーファほかにより１９
９０年１１月１３日に提出の米国特許出願６１１，５９
４号。“動的複数モード並列プロセッサ・アレイ・アー
キテクチャ”と称するピー・エム・コージにより１９９
１年１１月２７日に提出の米国特許出願７９８，７８８
号。

【０００３】更に、本願は本願と同時出願の下記特許出
願と関連がある。 “ＳＩＭＤ処理要素内の命令”と称するピー・エイ・ウ
イルキンソンほかにより１９９２年５月２２日に提出の
米国特許出願。 “ＳＩＭＤ機における浮動小数点の実現”と称するピー
・エイ・ウイルキンソンほかにより１９９２年５月２２
日に提出の米国特許出願。 “ＳＩＭＤピケットのグループ化”と称するピー・エイ
・ウイルキンソンほかにより１９９２年５月２２日に提
出の米国特許出願。 “アレイ・プロセッサ用スライド・ネットワーク”と称
するピー・エイ・ウイルキンソンほかにより１９９２年
５月２２日に提出の米国特許出願。 “ＳＩＭＤ機におけるピケットの自律化”と称するピー
・エイ・ウイルキンソンほかにより１９９２年５月２２
日に提出の米国特許出願。 “Ｈ−ＤＯＴＳに基づくアレイ・プロセッサ通信ネット
ワーク”と称するピー・エイ・ウイルキンソンほかによ
り１９９２年５月２２日に提出の米国特許出願。 “ＳＩＭＤ／ＭＩＭＤ機用制御機能”と称するアール・
アール・リチャードソンほかにより１９９２年５月２２
日に提出の米国特許出願。

【０００４】更に、本願は下記特許出願に関連がある。 “拡張並列アレイ・プロセッサ”と称するティー・バー
カほかにより１９９２年５月２２日に提出の米国特許出
願。 “ＳＩＭＤ／ＭＩＭＤ処理メモリー要素”と称するティ
ー・バーカほかにより１９９２年５月２２日に提出の米
国特許出願。 “ＰＭＥ記憶及び転送／回路切替モード”と称するティ
ー・バーカほかにより１９９２年５月２２日に提出の米
国特許出願。 “完全分散処理メモリー要素”と称するティー・バーカ
ほかにより１９９２年５月２２日に提出の米国特許出
願。 “Ｎ次元修正ハイパーコード”と称するティー・バーカ
ほかにより１９９２年５月２２日に提出の米国特許出
願。

【０００５】“拡張並列プロセッサ・アレイ・ディレク
タ”と称するエム・ダップほかにより１９９２年５月２
２日に提出の米国特許出願。 “ＡＰＡＰ機械的パッケージ”と称するエム・ダップほ
かにより１９９２年５月２２日に提出の米国特許出願。 “ＡＰＡＰ Ｉ／Ｏ プログラマブル・ルータ”と称す
るエム・ダップほかにより１９９２年５月２２日に提出
の米国特許出願。 “ＡＰＡＰ Ｉ／Ｏ ジッパ接続”と称するティー・バ
ーカほかにより１９９２年３月に提出の米国特許出願。

【０００６】本願及び上記出願中の特許出願はニューヨ
ーク州アーモンクのインターナショナル・ビジネス・マ
シーンズ・コーポレイションに譲渡され所有されてい
る。上記出願中の特許出願の記載は参照事項により本願
に編入される。

【０００７】他の相互参照特許出願 本願と同一譲受人に譲渡され、本願出願時に所有した相
互参照特許出願は下記のものを含む。１９８８年９月２
７日に提出され、現在は“ＳＩＭＤアレイ・プロセッ
サ”と称するジェイムス・エル・テイラにより１９９０
年５月４日に提出されたその継続出願第０７／５１９，
３３２号の利益となるように放棄された米国特許出願第
０７／２５０，５９５号（１９８９年５月３日にＥＰＯ
出願第８８３０７８５５／８８−Ａとして最初開示され
た）。

【０００８】“ポリモルフィック・メッシュに任意なグ
ラフを実現する回路及び方法”と称するエイチ・リーに
より１９８８年５月１３日に提出の米国特許出願第０７
／１９３，９９０号。 “大容量並列ＳＩＭＤコンピュータ用２次元入出力方
式”と称するアール・ジャフェほかにより１９８９年１
０月２４日に提出の米国特許出願第０７／４２６，１４
０号。 “並列プロセッサ・システムにおけるメモリー保護操作
実行装置及び方法”と称するダヴリュー・シー・ディー
トリック，ジュニアほかにより１９８９年１１月２１日
に提出の米国特許出願第０７／４３９，７５８号。

【０００９】“相互接続処理要素システム及び相互接続
方法”と称するダヴィド・ビー・ロルフにより１９９１
年５月１３日に提出の米国特許出願第０７／６９８，８
６６号。出願中の上記参照全特許出願は本願と同一譲受
人であるインターナショナル・ビジネス・マシーンズ・
コーポレイションに譲渡され所有されている。上記特許
出願の記載は参照事項により本願に編入される。

【００１０】使用用語集 ・ＡＬＵ プロセッサの演算論理装置である。 ・アレイ １次元以上の構成要素又は要素の配列を示す。アレイは
ホートランのような言語において単一名で識別される順
序付きデータ項目（アレイ要素）群を含む。他の言語に
おいては、かかる順序付きデータ項目群の名称は全べて
同一属性を有するデータ要素群又は順序付き集合を示
す。

【００１１】プログラム・アレイは一般に数又は次元属
性によって指定された次元を有する。又、アレイの宣言
子はある言語のアレイの各次元のサイズを指定すること
ができる。ある言語において、アレイはテーブルの要素
の配列である。ハードウェアを意味する場合、アレイは
大規模並列アーキテクチャの全体的に同一な構造（機能
要素）の集合である。データ並列演算におけるアレイ要
素は、並列が各独立であり、要求されたオペレーション
を並列に実行することができるときに、そのオペレーシ
ョンを割当てることができる要素である。一般に、アレ
イは処理要素の格子とみなすことができる。アレイの各
部には、部分データが正規の格子パターンの周囲を移動
することができるように、その部分データを割当てるこ
とができる。しかし、データはアレイの任意な位置に割
振り、又は割当てることができる。

【００１２】・アレイ・ディレクタ アレイに対する制御装置としてプログラムされた装置で
ある。アレイ・ディレクタはアレイに配列された機能要
素のグループ化に対するマスタ・コントローラ（又は制
御装置）の機能を実行する。

【００１３】・アレイ・プロセッサ ２つの主なタイプのアレイ・プロセッサがある。その１
つは複数命令複数データ（ＭＩＭＤ）アレイ・プロセッ
サであり、他方は単一命令複数データ（ＳＩＭＤ）アレ
イ・プロセッサである。ＭＩＭＤアレイ・プロセッサに
おいては、アレイの処理要素は共通の命令ストリームを
経由する同一命令に制限されるが、各処理要素に関連す
るデータは個有である。本発明の好ましいアレイ・プロ
セッサは他の特性を有する。それは拡張アレイ・プロセ
ッサと呼称され、頭字語ＡＰＡＰを使用する。

【００１４】・非同期 正規の時間関係がないことである。一方の機能の遂行に
より他方の機能の遂行を予想することができないという
ことである。すなわち、他方の機能の遂行との関係にお
いて規則的な又は予想可能な時間関係を持たずに発生す
るものである。制御状況下において、データが遊休要素
をアドレスするのを待ち状態にあるとき、コントローラ
は制御を引渡す位置を指定する。これによりオペレーシ
ョンの順次は維持されるが、他の事象の発生時刻と一致
しない。

【００１５】・ＢＯＰＳ／ＧＯＰＳ ＢＯＰＳ又はＧＯＰＳは秒当り大量（数１０億）のオペ
レーションと同じ意味を有する頭字語である。ＧＯＰＳ
参照。

【００１６】・回路切替／記憶転送 これらの用語はノード・ネットワークを通してデータ・
パケットを移動する２つの機構を示す。記憶転送は各中
間ノードがデータ・パケットを受信し、そのメモリーに
記憶し、そしてその受信先の方に転送する。回路切替は
データ・パケットを中間ノード・メモリーに入力せず
に、そのノードを通して受信先の方に直接データ・パケ
ットを通過するよう、中間ノードの入力ポートを出力ポ
ートに論理的に接続することを指令する機構である。

【００１７】・クラスタ クラスタは制御装置（クラスタ・コントローラ）及びそ
れに接続されたハードウェア（ターミナル機能装置、又
は仮想構成要素でよい）とから成るステーション（又は
端末、機能装置）である。本願のクラスタはノード・ア
レイとも称するＰＭＥのアレイを含む。通常、クラスタ
は５１２ＰＭＥを持つ。本願の全ＰＭＥノード・アレイ
は、各々がクラスタ・コントローラ（ＣＣ）によって支
援されるクラスタ群から成る。

【００１８】・クラスタ・コントローラ クラスタ・コントローラは１以上の装置又はそれに接続
されている機能装置に対する入出力（Ｉ／Ｏ）オペレー
ションを制御する装置である。クラスタ・コントローラ
は通常、それがＩＢＭ３６０１金融機関通信制御装置に
存在する場合には、装置に記憶されそこで遂行されるプ
ログラムによって制御されるが、それがＩＢＭ３２７２
制御装置に存在する場合には、ハードウェアにより全体
的に制御されうるものである。

【００１９】 ・クラスタ・シンクロナイザクラスタ・シンクロナイザ
は構成要素の同期オペレーションを維持するため、クラ
スタの一部又は全部のオペレーションを管理する機能装
置である。この機能装置はプログラムの遂行と特定の時
間関係を維持する。

【００２０】・コントローラ コントローラは相互接続ネットワークのリンクを経由し
てデータ及び命令の送信を制御する装置である。そのオ
ペレーションはコントローラが接続されているプロセッ
サで遂行されるプログラムにより、又は装置内で遂行さ
れるプログラムによって制御される。

【００２１】・ＣＭＯＳ ＣＭＯＳは相補型金属酸化物半導体技術に対する頭字語
である。それは通常動的ランダム・アクセス・メモリー
（ＤＲＡＭ）の製造に使用される。ＮＭＯＳはＤＲＡＭ
の製造に使用される他の技術である。ＣＭＯＳが好まし
いが、ＡＰＡＰの製造に使用する技術は現に使用されて
いる半導体技術の範囲に制限されるべきものではない。

【００２２】・ドッティング（Dotting) ドッティングは３以上のリードを物理的に共に接続する
ことにより結合することを示す。ほとんどのバックパネ
ル・バスはこの接続方式を共用する。この用語は経過時
間のオア・ドット（OR DOT）も表わすが、ここでは非常
に簡単なプロトコルによりバスに組合わせることができ
る複数のデータ源の識別に使用される。

【００２３】本発明におけるＩ／Ｏジッパ（Zipper、後
述する）の概念は、ノードに入るポートがノードから出
るポートによって駆動され、又はシステム・バスからく
るデータによって駆動することができる概念の実現に使
用することができる。逆に、ノードから出るデータは他
のノードに対する入力と、システム・バスに対する入力
の両方に使用可能である。システム・バス及び他のノー
ドの両方に対するデータ出力は同時には行われず、サイ
クルが別である。

【００２４】ドッティングは、２ポートＰＥ或はＰＭＥ
又はピケットがドッティングを利用することによって各
種編成のアレイに使用することができる場合におけるＨ
−ＤＯＴの検討で使用される。２Ｄ及び３Ｄメッシュ、
基数２Ｎ−立方（又は３次元）、疎基数４Ｎ−立方、及
び疎基数８Ｎ−立方等を含み、数個のトポロジが検討さ
れる。

【００２５】・ＤＲＡＭ ＤＲＡＭは動的ランダム・アクセス・メモリーの頭字語
であり、コンピュータの主メモリー用の記憶装置として
一般に使用される。用語ＤＲＡＭはキャッシュとして、
又は主メモリーではないメモリーとしての使用にも適用
される。

【００２６】・浮動小数点（FLOATING-POINT） 浮動小数点の数は２つの部分で表わされる。それらは、
固定小数点又は小数部と、ある想定の基数又はベース
（radix 、base）に対する指数部とである。指数は１０
進小数点の実際の配置を示す。典型的な浮動小数点の表
現として、例えば、実数０．０００１２３４は０．１２
３４−３として表わされる。その場合、０．１２３４は
固定小数点部であり、−３は指数である。

【００２７】この例において、浮動小数点の基数又はベ
ース（radix 、base）は１０である。この１０は単位よ
り大きく、浮動小数点表示の指数により明示的に表わさ
れるか、浮動小数点表示の特性によって表示される冪で
累乗されてから、固定小数点部に乗算することにより実
数の表示を決定するようにした暗黙固定の正の整数の基
数を表わす。数字リテラルは実数同様浮動小数点の表記
法で表わすことができる。

【００２８】・ＦＬＯＰＳ この用語は秒当りの浮動小数点命令数を示す。浮動小数
点の計算は加算（ＡＤＤ）、減算（ＳＵＢ）、乗算（Ｍ
ＰＹ）、割算（ＤＩＶ）及び他の多くのものを含む。秒
当りの浮動小数点命令のパラメータは屡加算又は乗算命
令を使用して計算され、一般に５０／５０比の混合を有
するものと推定することができる。この計算は指数、小
数、及び全べての必要な小数正規化の生成を含む。本実
施例においては、３２ビット又は４８ビット浮動小数点
ホーマットをアドレスすることができる（本実施例にお
いて、混合の場合、それを計数しなかったがより長くす
ることができる）。浮動小数点の計算は、固定小数点命
令によって行う場合、乗算命令を必要とする。あるもの
は結果を数字表示する場合１０対１比を使用するが、あ
る特定の研究においてはより適切な使用として６．２５
比を示した。各種アーキテクチャは異なる比率を有す
る。

【００２９】・機能装置 機能装置は目的を達成することができるハードウェア、
ソフトウェア、又は両方の実体又はエンティティであ
る。

【００３０】・Ｇバイト Ｇバイト（Ｇbytes)は１０億（１０⁹ ）バイトを示す。
Ｇbytes/ｓは秒当り１０億バイトを表わす。

【００３１】・ＧＩＧＡＦＬＯＰＳ この用語は秒当り（１０）^**９浮動小数点命令を意味す
る。

【００３２】・ＧＯＰＳ及びＰＥＴＡＯＰＳ ＧＯＰＳ及びＢＯＰＳは意味が同一であり、秒当り１０
⁹ オペレーションを意味する。PETAOPS は秒当り１０¹²
オペレーションという現行機械の能力を意味する。本実
施例によるＡＰＡＰ機のそれは、正に秒当り１０⁹ 命令
を意味するＢＩＰ／ＧＩＰと同一である。ある機械にお
いて、その命令は２以上のオペレーション（すなわち、
加算及び乗算）を発生するかもしれないが、本発明はそ
のようなことはしない。その代り、１オペレーションを
実行するに多くの命令を使用するかもしれない。例え
ば、本発明は、６４ビット演算を実行するに複数の命令
を使用する。しかし、本発明におけるオペレーションの
計数の際、ログ・オペレーションの計数を選択しなかっ
た。ＧＯＰＳは、成果又はパホーマンスの表示に使用す
るに好ましいものであるかもしれないが、表示した使用
法に一貫性がない。あるものはＭＩＰＳ／ＭＯＰＳに遭
遇し、次にＢＩＰＳ／ＢＯＰＳ、及びＭｅｇａ（メガ）
FLOPS ／Ｇｉｇａ（ギガ）FLOPS ／Ｔｅｒａ（テラ）FL
OPS ／Ｔｅｔａ（テタ）FLOPS に遭遇する。

【００３３】・ＩＳＡ ＩＳＡは命令セット・アーキテクチャを意味する。

【００３４】・リンク リンクは物理的又は論理（ロジック）的であり、要素又
は構成要素である。物理的リンクは構成要素又は装置を
接続する物理的接続であるが、コンピュータのプログラ
ミングにおいて、リンクはプログラムの離れた部所間に
おいて制御及びパラメータを通過させる命令又はアドレ
スである。多重システムにおいて、リンクは実アドレス
又は仮想アドレスによって識別することができるリンク
識別用プログラム・コードによって指定することができ
る２システム間の接続である。かくして、一般に、リン
クは、論理的及び物理的両方において、物理的媒体及び
全プロトコルと、関連装置及びプログラミングとを含
む。

【００３５】・ＭＦＬＯＰＳ この用語は秒当り（１０）^**６浮動小数点命令を意味す
る。

【００３６】・ＭＩＭＤ ＭＩＭＤはプロセッサ・アレイ・アーキテクチャを示す
ことに使用される。そこで、アレイの各プロセッサはそ
れ自体の命令ストリーム、すなわち複数の命令ストリー
ムを有し、各処理要素当り１つ配置された複数データ・
ストリームを遂行する。

【００３７】・モジュール モジュールは他の構成要素と共に使用するよう設計され
たハードウェアの個別的且つ識別可能なプログラム装置
又は単位、又は機能装置又は単位である。又、単一電子
チップに含まれているＰＥの集合もモジュールと呼ばれ
る。

【００３８】・ノード 一般にノードはリンクの接合又は接合点である。一般的
ＰＥアレイの１ＰＥはノードであることができる。ノー
ドは、又モジュールと称するＰＥの集合を含むことがで
きる。本実施例において、ノードはＰＭＥのアレイを構
成し、ＰＭＥの集合をノードと称する。ノードは８ＰＭ
Ｅであることが好ましい。

【００３９】・ノード・アレイ ＰＭＥから成るモジュールの集合は屡ノード・アレイと
称し、それは、モジュールから成るノードのアレイであ
る。ノード・アレイは通常数個のＰＭＥより多いが、ノ
ード・アレイの用語は複数を包含する。

【００４０】・ＰＤＥ ＰＤＥは、部分微分方程式を示す。

【００４１】・ＰＤＥ緩和解答法 ＰＤＥ緩和解答法はＰＤＥ（部分微分方程式）を解答す
るための方法である。ＰＤＥ解答は公知汎用のほとんど
のスーパ・コンピュータ能力を使用するので、緩和法
（relaxation process）のよい例であるかもしれない。
ＰＤＥ方程式を解く方法は多数有り、１より多い数値法
は緩和法を含む。例えば、有限構成要素法によりＰＤＥ
を解く場合、緩和法は大量のコンピュータ時間を消費す
る。

【００４２】今、熱伝導の世界における例を考える。煙
突内部に熱いガスがあり、外には冷い風が吹いている場
合、煙突レンガ内の温度勾配はどのように形成されるだ
ろうか。各レンガを小さなセグメントと仮定し、各セグ
メント間における熱の流れ方を温度差の関数として方程
式を表わすことにより、熱伝導ＰＤＥは、有限要素問題
に変換することができる。そこで、内部及び外部を除く
全べての要素が室温であるのに対し、その境界セグメン
トが熱ガス温度及び冷風温度であったとして、緩和の開
始を決定しなければならない。

【００４３】コンピュータ・プログラムはそのセグメン
トに流入する又は流出する熱の量に基づく各セグメント
の温度変数を更新することにより時間をモデル化する。
その場合、煙突を横切る温度変数群を緩和して、物理的
煙突において発生する実際の温度分布を与えるようにす
るまで、モデルの全セグメントを処理するに多数のサイ
クルを必要とする。

【００４４】目的が煙突のガス冷却をモデル化すること
である場合、構成要素はガス方程式にまで拡張しなけれ
ばならず、煙突内部の境界の状態は他の有限リンク・モ
デルに連結され、処理又はプロセスを続行する。熱の流
れはセグメントとその隣接間温度差によって異なること
に注意する。温度変数を分布させるため、ＰＥ間通信経
路を使用する。それはこの隣接通信パターン、又はＰＤ
Ｅ関係を並列演算に大いに適用可能にする特性である。

【００４５】・ピケット（ＰＩＣＫＥＴ） ピケットはアレイ・プロセッサを構成する構成要素のア
レイの要素である。それはデータ・フロー（ＡＬＵ Ｒ
ＥＧＳ）、メモリー、制御、要素に関連する通信マトリ
ックスの部分である。その装置はそれらの制御及びアレ
イ相互通信機構部分を有する並列プロセッサ及びメモリ
ー要素から成る第１／第ｎのアレイ・プロセッサを示
す。ピケットはプロセッサ・メモリー要素又はＰＭＥの
形態である。本発明によるＰＭＥチップ設計プロセッサ
・ロジックは関連出願のピケット・ロジックを実現する
ことができ、ノードとして形成されたプロセッサ・アレ
イに対するロジックを有する。

【００４６】用語ピケットは一般に使用の処理要素用の
アレイ用語ＰＥに類似し、１クロック・サイクルでビッ
ト並列情報バイトを処理する、好ましくは処理要素と局
所メモリーとの組合せからなる処理アレイの構成要素で
ある。バイト幅データ・フロー・プロセッサと３２ｋバ
イト以上のメモリーとから成るこの好ましい実施例は、
本質的に他のピケットに対する通信を制御し、接続す
る。

【００４７】用語ピケットは機能的には軍によるピケ・
ラインの類推が相当ぴったりに適合するものと思われる
が、その語源はトム・ソイヤ（Tom Sawyer）及び彼の白
柵からとったものである。

【００４８】・ピケット・チップ ピケット・チップは単一シリコン・チップ上に複数のピ
ケットを含む。

【００４９】・ピケット・プロセッサ・システム（又は
サブシステム） ピケット・プロセッサはピケットのアレイ、通信ネット
ワーク、入出力（Ｉ／Ｏ）システム、及びマイクロプロ
セッサ、走査ルーチン・プロセッサ、及びアレイを走行
するマイクロ−コントローラから成るＳＩＭＤコントロ
ーラで構成される。

【００５０】・ピケット・アーキテクチャ ピケット・アーキテクチャは下記のような問題を含む数
々の異なる種類の問題に適応する機能を有するＳＩＭＤ
アーキテクチャに対する好ましい実施例である。 −集合連想処理 −並列数値的集中処理 −イメージに類似の物理的アレイ処理

【００５１】・ピケット・アレイ ピケット・アレイは幾何学的順序で配列されたピケット
の集合、正規のアレイである。

【００５２】・ＰＭＥ又はプロセッサ・メモリー要素 ＰＭＥはプロセッサ・メモリー要素に対して使用され
る。用語ＰＭＥは単一プロセッサ、メモリー、及び入出
力（Ｉ／Ｏ）可能システム要素又は本発明による並列ア
レイ・プロセッサの１つを形成する装置を示す。プロセ
ッサ・メモリー要素はピケットを包含する用語である。
プロセッサ・メモリー要素はプロセッサと、その関連メ
モリーと、制御インターフェースと、アレイ通信ネット
ワーク機構の部分とから成る第１／第ｎのプロセッサ・
アレイである。この要素はピケット・プロセッサ内又は
サブアレイの一部にあるような、又ここで説明する多重
プロセッサ・メモリー要素ノードにあるような正規のア
レイの接続機能を有するプロセッサ・メモリー要素を持
つことができる。

【００５３】・経路指定 経路指定はメッセージを受信先に到達させるまでの物理
的経路の指定である。経路指定はソース又は発信元と受
信先とを有する。これら要素又はアドレスは一時的関係
又は類縁性を有する。メッセージの経路指定は屡指定表
を参照して得られるキーに基づき行われる。ネットワー
クにおいて、受信先はリンクを識別する経路制御アドレ
スに従い送信される情報の受信先としてアドレスされた
如何なる端末、ステーション、又はネットワーク・アド
レス可能な装置でよい。受信先フィールドはメッセージ
・ヘッダに置かれ、その受信先コードによって受信先が
識別される。

【００５４】・ＳＩＭＤ ＳＩＭＤはアレイの全プロセッサが単一の命令ストリー
ムから指令されて、処理要素当り１つ配置されている複
数データ・ストリームを遂行するようにしたプロセッサ
・アレイ・アーキテクチャである。

【００５５】・ＳＩＭＤＭＩＭＤ又はＳＩＭＤ／ＭＩＭ
Ｄ この用語はある複雑な命令を処理する期間、ＭＩＭＤか
らＳＩＭＤに切替えることができる二重機能を有する。
すなわち、２モードを有する機械を示す用語である。シ
ンキング・マシーンズ社の接続機型式ＣＭ−２は、ＭＩ
ＭＤ機の前端又は後端として置かれた場合、オペレーシ
ョンが異なる問題部分を遂行するため異なるモードを実
行すること（屡々二重モードという）を可能とする。

【００５６】これらの機械はイリアク（Illiac）以来存
在し、マスタＣＰＵと他のプロセッサとを相互接続する
バスを使用した。マスタ制御プロセッサは他のＣＰＵの
処理の割込能力を有する。他のＣＰＵは独立のプログラ
ム・コードを走行することができる。割込み中チェック
ポイント機能（制御されるプロセッサの現行状況の閉鎖
及び保管）に寄与する機能がなければならない。

【００５７】・ＳＩＭＩＭＤ この用語はアレイの全プロセッサが単一の命令ストリー
ムから指令されて、処理要素当り１つ配置されている複
数データ・ストリームを遂行するようにしたプロセッサ
・アレイ・アーキテクチャである。この構造内で、命令
遂行を指定する各ピケット内のデータ従属オペレーショ
ンはＳＩＭＤ命令ストリームによって制御される。

【００５８】これはＳＩＭＤ命令ストリームを使用して
複数データ・ストリーム（ピケット当り１つ）を操作す
る複数命令ストリーム（ピケット当り１つ）の逐次能力
を有する単一命令ストリーム機である。

【００５９】・ＳＩＳＤ ＳＩＳＤは単一命令単一データの頭字語である。

【００６０】・スワッピング スワッピングとは、ある記憶区域のデータ内容を他の記
憶区域のデータ内容と交換することである。

【００６１】・同期オペレーション ＭＩＭＤ機の同期オペレーションは、各活動が事象（通
常クロック）に関連する動作モードである。それはプロ
グラム・シーケンスで正規に発生する指定事象であるこ
とができる。オペレーションは独立して機能を実行する
よう多数のＰＥにディスパッチされる。制御はオペレー
ションが終了するまでコントローラに戻されない。機能
装置のアレイにオペレーション命令があった場合、その
要求は、制御がコントローラに戻されるまで、それらオ
ペレーションを終了しなければならない各アレイの要素
に対しコントローラから発生する。

【００６２】・ＴＥＲＡＦＬＯＰＳ この用語はＴＥＲＡ（テラ）とFLOPS （前述）との結合
語であり、秒当り（１０）^**１２浮動小数点メモリーを
意味する。

【００６３】・ＶＬＳＩ ＶＬＳＩは集積回路に対して使用された場合における超
大規模集積の頭字語である。

【００６４】・ジッパ（Zipper） ジッパは新たに与えられた機能である。それはアレイ構
造の正規な相互接続の外部にある装置から接続されるべ
きリンクを考慮するものである。

【００６５】背景技術 より高速なコンピュータに対する終りなき探求におい
て、今日の機械を困惑させる複雑な問題を克服するた
め、分割して数百及び数千のロー・コスト・マイクロプ
ロセッサを並列に連結することによりスーパ・スーパコ
ンピュータを作成するようにしてきた。かかる機械は大
規模並列と呼ばれる。大規模並列システムを作成するた
め、本発明者は新たな方法を作成した。本発明者が行っ
た多くの改良に対しては他の多くの業績の背景が考慮さ
れなければならない。

【００６６】技術分野の要約において他の出願に対し参
照が行われた。その点については、本発明者による並列
連想プロセッサ・システム（米国特許出願第６０１，５
９４号）と、拡張並列アレイ・プロセッサ（ＡＰＡＰ）
に対する関連出願を参照するとよい。特定のアプリケー
ションに最もよく適合するアーキテクチャを選出するた
めにシステム交換が要求されるが、一つの解決法も満足
するものはなかった。そして、本発明者の思想は解決を
与えることを容易にした。

【００６７】本発明の背景として、以下、アレイ・プロ
セッサ用コントローラに関するある特許を再検討し、更
に上記の関連出願の背影を参照する。

【００６８】“アレイ・プロセッサ・アーキテクチャ”
と称するバーンズによる米国特許第４，４１２，３０３
号は、１０年に亘る明らかな進歩の後、如何に技術の開
発が考えられてきたかを例示する。大規模アレイ・プロ
セッサが開発されたとき、プロセッサはそれらの相互接
続で密結合され、制御はＭＩＭＤアレイ・アーキテクチ
ャ又はＳＩＭＤアレイ・アーキテクチャのどちらにも共
通な問題を遂行するように設計された。ＳＩＭＤアーキ
テクチャは非常に複雑となり、ピケット内で命令を遂行
するために提供した単純な施設から相当遠いものとなっ
た。

【００６９】この米国特許第４，４１２，３０３号はオ
メガ（Omega ）ネットワークと相互接続されたメモリー
・モジュールを有するホートラン（FORTRAN ）プロセッ
サのアレイを記述する。アレイに単一制御／データ・メ
モリー及び関連コントローラ・モニタがあるが、プログ
ラム及びデータ情報は、プロセッサ及びメモリーに分離
されて分配され、各プロセッサは、自己のソフトウェア
のコピーを有する。プロセッサ・アレイの同期化は計算
エンベロープの同期アプローチを使用することによって
達成される。全プロセッサは、プログラムの所定の停止
点において相互に待つことが要求される。

【００７０】アーキテクチャはアレイの各プロセッサが
他のプロセッサと独立に実行することを可能にし、大型
マルチプロセッサに共通な方法で制御又はデータ情報を
共用する。又、アーキテクチャはプロセッサがＳＩＭＤ
アーキテクチャ効果を与える方法をとることにより、デ
ータのアレイにおいて同一ソフトウェアを実行すること
を可能にする。このモードにおいて、プロセッサ・アレ
イは他のプロセッサ又は隣りとデータの共用が要求され
る前に同期化される。

【００７１】“並列アレイ・プロセッサ用処理要素”と
称するバッチャによる米国特許第４，３１４，３４９号
は従来のＳＩＭＤアレイ・プロセッサ要素を例示してい
る。この特許は衛星イメージ処理を意図した出願に関す
るものであるが、それは本発明者が改良を必要とするタ
スクに適用可能であるという意味の従来のビット直列Ｓ
ＩＭＤアレイ・プロセッサを詳細に記述している。本発
明者によるＳＩＭＤアレイ・プロセッサと異なり、シン
キング・マシーンズ、インクのような製造者の従来のＳ
ＩＭＤ要素と同一であるプロセッサはビット直列である
のに対し、本発明のプロセッサは並列にデータ・ストリ
ームを処理する。

【００７２】“科学ベクトル処理用局所ストア”と称す
る、ハムストラによる米国特許第４，７０６，１９１号
は、全体的に科学ベクトル・プロセッサの局所記憶メモ
リーの実現について記述している。

【００７３】“メモリー結合液面アレイ・プロセッサ”
と称するドリセクによる米国特許第４，７２０，７８０
号は、処理が複雑であり、識別可能性及び直接結果を希
望するパイプライン又はシストリック（systolic）処理
用メモリー・ブロックがそのエッジに結合されたＳＩＳ
Ｄプロセッサを十分使用可能なシストリック・アレイ・
プロセッサを記述している。米国特許第４，７２０，７
８０号及び米国特許第４，７０６，１９１号のシステム
はプロセッサ・アレイのＳＩＭＤ処理要素内で命令遂行
の能力を持たない。

【００７４】“システム・メモリーに含まれているメモ
リー・システムを有するプロセッサ・アレイ付き並列処
理システム”と称するギホードによる米国特許第４，８
７３，６２６号は制御構造及び階層構造バス機能管理用
制御構造を持つＳＩＭＤ又はＭＩＭＤモードで動作可能
な並列プロセッサのメモリー・アーキテクチャ及びバス
伝送階層構造によって技術開発の複雑性を例示してい
る。

【００７５】“SIMD/MIMD 命令処理を有するプロセッサ
・アレイ付き並列処理システム”と称するギホードによ
る米国特許第４，８９１，７８７号は、ギホードによる
他の米国特許第４，８７３，６２６号と同一システムに
おける他の面を要求している。米国特許第４，８９１，
７８７号は、制御ＣＰＵ、シーケンサ、１／０装置、及
びバス伝送構造により階層構造に配列された、メモリー
処理要素のアレイを持つようなプロセッサを記述してい
る。各Ｍ／ＰＥのメモリーは、制御ＣＰＵのメモリーの
一部としてマップされる。

【００７６】各Ｍ／ＰＥは、自己のメモリーに格納され
ている命令をＭＩＭＤ機能に与えてそれを遂行すること
ができる。ＭＩＭＤモードにある間、制御ＣＰＵは、Ｍ
／ＰＥに対してＳＩＭＤ命令を発行することができる。
Ｍ／ＰＥは割込みがかかったときに、それに応答してＳ
ＩＭＤ命令を遂行し、自己のＭＩＭＤ命令ストリームを
遂行するものとみなされる。Ｍ／ＰＥは、ＭＩＭＤモー
ドにない場合、制御ＣＰＵ、Ｉ／Ｏ装置、他のＭ／ＰＥ
（より高い段階と推定する）、又は、シーケンサ装置か
らのＳＩＭＤコマンドに応答するのみである。ＳＩＭＤ
命令の複雑性については記述していない。又、それらは
サブルーチン・レベルに置くことはできたが、その場
合、ＳＩＭＤコマンドは、Ｍ／ＰＥを呼出すサブルーチ
ンと同等になる。

【００７７】これは、ＳＩＭＤ命令を制御ＣＰＵからＭ
／ＰＥに送るまでの経路によって支援される。この米国
特許は、ＰＥの並列性の程度については記述していない
が、プロセッサ・チップと、あるメモリーと、グループ
間バス、グループ・バス、及びカード上の個別的要素の
制御に対するインターフェースとを有するカード（バス
伝送構造によって相互に接続された複数のカード）に匹
敵しうるものである。しかし、ここでは、命令ストリー
ム制御の構造は説明されていない。

【００７８】又、本願で記述するような命令ストリーム
・コントローラはここでは記述していない。それに代
り、ギホードのＭＩＭＤアレイは、ＭＩＭＤモードにな
いとき、ＳＩＭＤ呼出しに対する応答に対しＭ／ＰＥを
制限することによってＳＩＭＤオペレーションをシミュ
レートする。本願発明はより古典的意味のＳＩＭＤアレ
イを提供するものであるが、更に、各ピケット内の個有
の命令の遂行により、ＳＩＭＤコマンドの細部のストリ
ングがステップ可能とされる拡張局所自律機能を有する
システムを提供することができる。

【００７９】

【発明が解決しようとする課題】本発明においては、並
列アレイ・プロセッサに対するコントローラを取扱うこ
とになるが、従来の組織におけるＳＩＭＤ又はSIMD/MIM
D 用大型並列アレイの制御に関しては次に示すような数
個の問題があった。

【００８０】第１の問題は、アレイの作業効率を維持し
なければならないことである。それは、（１）問題に対
して作業するアレイ要素の最大数の維持、及び（２）そ
の性能に衝撃を与えることなく、アレイ外部のオーバー
ヘッド制御オペレーションを管理することである。これ
は、アレイがコマンドを待たないように、アレイに対し
てデコード済み命令ストリームを連続供給しなければな
らないことを意味する。

【００８１】アレイ内のオペレーションは計算に対する
ものであり、全体的に、ほとんど反復性である。それは
アレイからのほとんどの制御機能が効率を維持すること
が望ましい。反復に関するカウント及びベクトルの処
理、及び決定コマンドの処理はアレイの要素を含めない
一次機能の処理であり、アレイの外部で処理されるべき
である。

【００８２】上記の第２の問題は、問題をアレイの並列
遂行に適したサブユニットに階層構造分解することであ
る。大きな機能（及び制御変数及び定数を伴う）で記述
された大きく複雑な問題の処理を開始する場合、機能及
びデータ・ベースを小さな機能に分割することが必要で
ある。ある点で、これら機能は機械レベルのプログラミ
ングに適した複数のファミリ（例えば、三角、マトリッ
クス、ベクトル、フィルタ、及びイメージ処理機能等）
と認識することができる。

【００８３】これら現在実行しているタスクに関する
“標準”機能は遂行のため、容易にアクセス可能でなけ
ればならい。コントローラ・ハードウェアに対し、支援
し、最適化し、記憶し、これら機械レベルのプログラム
に対する高速アクセスを可能にする機能を与える場合、
SIMD/MIMD 機を制御する機能的要求の定義を必要とす
る。従って、本発明の目的はＳＩＭＤ又はSIMD/MIMD 用
大型並列アレイの制御において、問題をアレイの並列遂
行に適したサブユニットに階層構造分解して、アレイの
制御効率の維持を計ることである。

【００８４】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、以下に説明するように構成した。本発明
による並列連想プロセッサ・システムのコントローラ
は、アプリケーション・プログラム命令を解釈し、ＳＩ
ＭＤ又はＭＩＭＤ制御構造いずれかのコマンドを遂行す
るようピケット・アレイを制御する数々の機能を含み、
それら機能は、共に又は個別的に、ＳＩＭＤ又はＭＩＭ
Ｄモードでプロセッサ・アレイを動作させる個有の制御
を提供することを特徴とする。

【００８５】コントローラは、図１に示すように４つの
個別的部分を有する。処理要素又はピケットのアレイは
多くのデータ集合の処理を並列に実行する。マイクロコ
ントローラはそのマイクロコード・アレイの線形シーケ
ンスからのコマンドをクロック基準でアレイに供給す
る。命令シーケンサは循環及び決定を制御し、開始アド
レスをＦＩＦＯバッファを経由してマイクロコントロー
ラに供給する。最後に、サブシステム・コントローラは
主な機能を順序付けするシーケンサに対しコマンドを供
給する。サブシステム・コントローラは、又、システム
状況全体を検査し、制御するホスト環境を提供する。

【００８６】本発明は、主に、プロセッサ・アレイに対
する命令の連続的フローを最適化するため、階層構造及
びオーバーラップ又はパイプライン形式による命令遂行
を達成した。サブシステム・コントローラにおけるユー
ザ・プログラム・コードは、一般に、パラメータを引出
し、実行時間ライブラリのルーチンにそのパラメータを
与えるハイレベル・コマンドを供給する。実行時間ルー
チンは、簡単な配線の“DO WHILE IF FOR ”制御構造及
びカウンタと、局所レジスタに含まれているアドレス情
報とを使用してほとんど全べてのプログラム・フローの
決定が行われる。命令シーケンサは、データ群を処理す
るときに、各ＰＥのマイクロステップを指令するプロセ
ッサのアレイの要素に対して並列に順序付けされたマイ
クロ命令の線形ルーチンを識別する。

【００８７】本発明者は新規な概念により設計されたシ
ステム及び新たな“チップ”を作成することにより大規
模並列プロセッサ及び他のコンピュータ・システムを作
成する新たな方法を創作した。本出願はかかるシステム
に向けられる。本願及び関連出願において、開示される
べき各種概念はそれら出願において見ることができる。
各出願に記述されている構成要素はこのシステムに組合
わされて新たなシステムとすることができる。それらは
現行技術と組合わせることもできる。

【００８８】本願及び関連出願において、拡張並列アレ
イ・プロセッサ（ＡＰＡＰ）と称するピケット・プロセ
ッサを考案した。ピケット・プロセッサはＰＭＥを使用
することができるということに注意するべきである。ピ
ケット・プロセッサは、非常にコンパクトなアレイ・プ
ロセッサを希望するような軍の適用に特に有益であるか
もしれない。その点に関し、このピケット・プロセッサ
は、幾分、本願の拡張並列アレイ・プロセッサ（ＡＰＡ
Ｐ）に対する好ましい本実施例とは異なるかもしれな
い。しかし、共通性は在り、本実施例のある面及び機能
は、異なる機械に適用することができる。

【００８９】用語ピケットは、プロセッサ及びメモリー
から成るアレイ・プロセッサの第１／第ｎの要素と、ア
レイ相互間通信に適用可能な、そこに含まれている通信
要素とを含む。ピケットの概念は、又、第１／第ｎのＡ
ＰＡＰ処理アレイにも適用可能である。

【００９０】ピケットの概念は、データ幅、メモリー・
サイズ、及びレジスタの数においてＡＰＡＰとは異なり
うるが、ピケットはＡＰＡＰの代替である大規模並列実
施例においては、第１／第ｎの正規のアレイに対し接続
可能に構成されるのに対し、ＡＰＡＰのＰＭＥはサブア
レイの一部であるという点において異なる。両システム
共、ＳＩＭＩＭＤを遂行することはできるが、ピケット
・プロセッサは、ＰＥのＭＩＭＤを有するＳＩＭＤ機と
して構成されるので、ＳＩＭＩＭＤを直接遂行すること
ができるのに対し、MIMD APAP 構造は、ＳＩＭＤをシミ
ュレートするよう制御されたMIMD PE を使用することに
よってＳＩＭＩＭＤを遂行する。又、両機械共ＰＭＥを
使用する。

【００９１】両システム共並列アレイ・プロセッサとし
て構成することができ、アレイ通信ネットワークと相互
接続された“Ｎ”要素を有するアレイに対するアレイ処
理装置から成る。その第１／第Ｎのプロセッサ・アレイ
は処理要素と、その関連メモリーと、制御バス・インタ
ーフェースと、アレイ通信ネットワークの一部とから成
る。

【００９２】並列アレイ・プロセッサは２重オペレーシ
ョン・モード機能を持ち、そこで、処理装置はどちらか
のモード又は２つのモードで指令され、ＳＩＭＤオペレ
ーション及びＭＩＭＤオペレーションに対する、これら
２つのモード間を自由に移動することができる。ＳＩＭ
Ｄがその組織のモードである場合には、処理装置はＳＩ
ＭＩＭＤモードで自己の命令を遂行するよう各要素を指
令するべき能力を持ち、ＭＩＭＤが処理装置の組織に対
する実施モードである場合は、処理装置はＭＩＭＤの遂
行をシミュレートするようアレイの選ばれた要素を同期
化するべき能力を持つ（これをMIMD-SIMD と称する）。

【００９３】両アレイの並列アレイ・プロセッサはアレ
イの要素間で情報を通過させ、通り抜けさせる経路を持
つアレイ通信ネットワークを提供する。情報の移動は２
つの方法のいずれかによって制御することができる。第
１の方法としては、移動データが受信先を規定せず、全
メッセージを同時且つ同一方向に移動するようアレイ・
コントローラが指示する。第２の方法としては、各メッ
セージがその開始位置に受信先を規定したヘッダを持
ち、自己経路指定するものである。

【００９４】複数のアレイ・プロセッサのアレイのセグ
メントは単一半導体チップ上に設けられている処理装置
の複数のコピーを持ち、そのアレイ・セグメントの各コ
ピーは、アレイ通信ネットワークを拡張するため、その
セグメント及びバッファと、ドライバと、マルチプレク
サと、そのアレイ・セグメントがアレイの他のセグメン
トと一体的に接続可能にする制御とに接続されたアレイ
通信ネットワークの一部を含む。コントローラからの制
御バス又は経路は、アレイの各要素及びそれらの活動の
制御機能まで延長するよう各処理装置に配設される。

【００９５】並列アレイの各処理要素セグメントはプロ
セッサ・メモリー要素の複数のコピーを含み、それは単
一半導体チップの限界内に含まれ、アレイ・セグメント
は、チップに含まれているアレイ・セグメントに対する
制御機能の通信を支援するため、アレイ制御バス及びレ
ジスタ・バッファの一部を含む。

【００９６】両方共メッシュ移動又は経路指定移動を実
現することができる。通常、ＡＰＡＰは、チップ上に一
方法で相互関係する８要素を持ち、チップは他の方法で
相互関係するようにした２重相互接続構造を実現する。
チップのプログラマブル経路指定は、一般に、上記のＰ
ＭＥ間にリンクを設定して行われるが、ノードは他の方
法で接続してもよく、通常他の方法で接続される。チッ
プ上で、正規のＡＰＡＰ構造は本質的に、２×２メッシ
ュであり、そのノード相互接続は経路指定された疎８進
Ｎ−立方（３次元）であることができる。両システム
共、マトリックスを点対点経路で構成可能にするＰＥ
（ＰＭＥ）の間にＰＥ間相互接続経路を有する。

【００９７】

【実施例】以下、添付図面に基づき本発明の好ましい実
施例を詳細に説明する。図１は制御手段及び通信経路を
含む処理セグメント・アレイを実現した典型的なアレイ
・ブロック図であり、最終的制御は、サブシステム・コ
ントローラのユーザ・プログラムか、又は代りにサブシ
ステム・インターフェースの外部かのどちらかで開始す
る。図２は図１に示す“ピケット”の２つを詳細に示す
図であり、ピケット通信に対するピケットを実現するこ
とができるスライド・レジスタ（ｓｌｉｄｅｒｅｇｉｓ
ｔｅｒ）をメモリー・ブロックとＡＬＵブロック間に接
続して示す。図３は制御の流れ及びプロセッサ・アレイ
のコントローラ内における制御のレベルの概要を示す構
成図であり、命令シーケンサとマイクロ・コントローラ
間にある小ＦＩＦＯがプロセッサ・アレイに対するコマ
ンドのより継続的な流れを容易にする。図４はコントロ
ーラの３つの段に共通なオペレーション・コード・ホー
マットを示す図である。

【００９８】図１において、並列連想プロセッサ・シス
テムのコントローラは、アプリケーション・プログラム
命令を翻訳し、ＳＩＭＤ又はＭＩＭＤのどちらかの命令
を遂行するようピケットのアレイを制御する数個の機能
を含む。これら数個の機能は、共に接続され分離され
て、ＳＩＭＤ又はＭＩＭＤモードのどちらかで作動する
プロセッサ・アレイに対する個有の制御を提供する。

【００９９】図１は、処理要素アレイに接続された３レ
ベル・アレイ・コントローラのブロック図である。用語
ピケットは、遂行するデータ・フロー（ＤＦ）と、通信
シフト・レジスタ又はスライド・レジスタ（ＳＲ）と、
ピケット用データを含むメモリーのストリップとから成
るアレイ要素を示す１例として使用される。

【０１００】まず、ピケット及びその機能について説明
する。ピケットはＡＬＵ、メモリー、数個のレジスタ、
及び通信経路を含む。ピケット全べては、コントローラ
から同一のコマンドを受信する。そのコマンドはメモリ
ー・アドレスを供給し、ＡＬＵ、レジスタ、及びデータ
・マルチプロセッサが実行するべきことを示す原始信号
から成る。複数バイト幅のデータ・フローは、下記のデ
ータ・ホーマットを支援する。 ・ ８，１６，３２ビット固定小数点 ・ ４０ビット浮動小数点（２５ビット動的正確度）

【０１０１】コントローラは４つの個別的部分を有す
る。処理要素又はピケットのアレイは多くのデータ群に
対するオペレーションを並列に実行する。マイクロ・コ
ントローラは、そのマイクロコード・アレイの線形シー
ケンサからのコマンドをクロック毎にアレイに供給す
る。命令シーケンサは、循環及び決定を制御し、ＦＩＦ
Ｏバッファを経由してマイクロ・コントローラに対し、
開始アドレスを供給する。最後に、サブシステム・コン
トローラは、主機能を順序付けするシーケンサに対し
て、コマンドを供給する。又、それはシステム全体の状
況を制御し、検査するホスト環境を与える。

【０１０２】この遂行ステップの区分化及びＦＩＦＯフ
ァイルの導入はアレイを最適使用状態に維持する。この
組織は、効率良くアレイ・オペレーションを維持するた
めのキーである。

【０１０３】マイクロ・コントロール（MICRO-CONTROL
） アレイに最も近い制御機能は最近の単一プロセッサの組
織と類似するようマイクロコード化される。マイクロ・
コントローラは、ＡＬＵ、データ経路、及びメモリーの
マイクロ命令を制御するため、アレイ・クロック・サイ
クルと同期するアレイ要素の全べてに対して並行にマイ
クロ・コマンドを発行する。

【０１０４】ＳＩＭＤモードにあるとき、マイクロ命
令、データ・アドレス、及びデータは、アレイ要素の全
べてを供給し、それら全べては同じ事を行う。マイクロ
コード・アレイはピケット内で命令の全べて又は一部の
実行に使用される多くの小さな線形マイクロ・ルーチン
を含む。これらマイクロ・ルーチンの各々は、開始アド
レスを有し、１乃至約５０命令程度を含む。マイクロコ
ードの遂行は、指定アドレスから開始し、指定したタス
クの達成に必要なコマンド・ストリングを使用してそれ
を増分的に走行する。

【０１０５】又、マイクロ・コントローラは要素の全べ
てが使用するよう、同報通信バスを使用する全アレイに
対して同時にデータを供給するタスクを有する。これ
は、一般的に、ロード又は比較オペレーションに使用さ
れる。コントローラのマイクロ・コントローラ部は、又
共通な局所記憶レジスタ群をロードし、更新する。これ
らレジスタは、ピケットの全べてに対する大域アドレス
及びデータを供給する。

【０１０６】各ピケットが各個別のオペレーションを行
っている状態において、アレイがＭＩＭＤモードで動作
しているときは、マイクロ・コントローラは、なお、ア
レイ要素に対してマイクロ命令、データ、及びデータ・
アドレスを発行するが、現在はコマンド・ストリングが
各ピケットの命令遂行シーケンスを形成する。ＭＩＭＤ
命令コードは各ピケットのメモリーからフェッチされ、
その後のマイクロサイクルで遂行するよう命令レジスタ
に記憶される。

【０１０７】コントローラのマイクロ・コントローラ部
は、処理制御のため、アレイからのフィードバックを与
える。これはアレイの各要素が状況ビットを状況漏斗
（STATUS FUNNEL ）にゲートさせるようにするマイクロ
命令をアレイに対し発行することにより達成される。状
況漏斗はアレイからコントローラに対し、通常、サイズ
がバイトより小さい簡単な情報片として集合状況を導入
するためのハードウェア機構である。いずれかその要素
のビットが論理１であれば、状況漏斗は、コントローラ
に対しその決定工程において使用するための論理１を与
える。決定工程は次に説明するよう命令シーケンサで行
われる。

【０１０８】ＦＩＦＯバッファは、コントローラのアッ
プストリーム部が先に作業することができるように、マ
イクロ・コントローラの入力に設定される。これは並列
アレイ及びマイクロ・コントローラがほとんどの場合、
その作業を維持することを可能にする。

【０１０９】命令シーケンサ 命令シーケンサは、マイクロ・コントロール装置に対し
開始アドレスを供給する。マイクロ・コントローラ装置
はシーケンスを終了したとき、命令シーケンサに対して
次の開始アドレスを信号する。命令シーケンサは、ＤＯ
及びＩＦタイプ両オペレーションをマイクロ・コントロ
ーラ・オペレーションと並行に実行している間、ＦＯＲ
オペレーションを実行するよう配線される。命令シーケ
ンサの反復機能はアレイ要素のバイト幅オペレーション
を算術計算に必要な共通の複数バイト幅シーケンスに拡
張するよう要求される。

【０１１０】マイクロ・コントロール機能からの命令シ
ーケンサの分離はあるハードウェアに有効な利得を与え
る個有のステップである。命令シーケンサは、ローレベ
ル機能（浮動小数点加算を行う）及びアッパレベル機能
（数学機能（サイン（sin ）X ）、マトリックス（又は
行列）機能、ベクトル算術計算（全ピケットの総和）、
及びあるアプリケーションを最適化するすべての個有の
オペレーションのような）の両方に使用可能とされる。
マクロ命令のあるものはマイクロ・コントローラのマイ
クロシーケンスの始動に使用される。他のマクロ命令は
循環制御及びマクロ内の反復制御用決定命令である。こ
れは、同一ハードウェアがアプリケーション及びマイク
ロコード・プログラマの両方にサービスすることを可能
にする。

【０１１１】命令シーケンサは記録化（canned）ルーチ
ン・メモリー（実行時間ライブラリ）又は、サブシステ
ム・コントローラからその命令得ることができる。サブ
システム・コントローラからの命令は循環条件を設定す
ることができ、直接マイクロ・コントローラを制御する
か又は記録化ルーチン・メモリーからシーケンスを呼出
すことができる。これら命令は図１０に示すような共通
４バイト命令ホーマットを持つ。ＯＰは遂行するべき命
令を表わし、Ｂ及びＣは一般に、オペレーションに対す
る２つのデータ・ソースを示し、Ａは結果を記憶するべ
き場合を識別する。

【０１１２】このレベルにおける命令は、遂行シーケン
スを制御するか、又はマイクロ・コントローラ命令を開
始するかのいずれかである。命令シーケンサは下記の命
令群を直接遂行する。

【０１１３】GO-SUB......RETURN：記録化(canned)ルー
チン・メモリーに記憶されているサブルーチンを呼び出
す。 IF condition met THEN ELSE：並列アレイの活動ピケッ
トの全べてにより集合的に提供された状態に基づき２経
路の１つをとる。

【０１１４】DO......NEXT：最初、反復数をカウンタに
ロードし、次にカウンタが０に達するまで、ＤＯとＮＥ
ＸＴ間の命令ストリングを実行する。 DO IMMEDIATE......NEXT：カウンタに即値をロードし、
その後カウンタが０に達するまでＤＯとＮＥＸＴ間の命
令ストリングを実行する。

【０１１５】DO......NEXT IF ：最初、反復数をカウン
タにロードし、次にカウンタが０に達するまで、又は状
態が並列アレイのピケット全べてにより集合的に提供さ
れた状態に基づく状態に合致するまで、ＤＯとＮＥＸＴ
間の命令ストリングを実行する。

【０１１６】START MICRO-CONTROLLER at X ：アドレス
Ｘから始まるMICRO-CONTROLLERのアレイ制御機能のシー
ケンスを開始する。

【０１１７】命令シーケンサは、サブシステム・コント
ローラから５つのコマンドを受入れる。それらは下記に
示すようなものである。 FILL CAN (ned Routime Memory），and END FILL：サブ
システム・コントローラ（SUBSYSTEM CONTROLLER）を指
令して、記録化(canned)ルーチン・ライブラリ・メモリ
ーに対するルーチンのロードに使用する。

【０１１８】LOAD COUNTER：制御カウンタのいずれかに
ロードする。それら制御カウンタはネストするサブルー
チンの全レベルに、循環全べてに対するＤＯ循環カウン
ト数を含むことができる。 注意：ある循環カウンタの値は、記録化ルーチン・メモ
リーからとることができる。START ：記録化ルーチン・
メモリーの制御ルーチンの開始アドレスを指定する。

【０１１９】START MICRO-CONTROLLER at addr X：サブ
システム・コントローラは命令シーケンサをバイパス
し、マイクロ・コントローラのシーケンサを開始する。
かくして、わずか使用されたか、又は新（“ＮＥＷ”）
ルーチンは最初記録化ルーチン・メモリーにロードする
ことなく、サブシステム・コントローラから直接アレイ
で遂行することができる。

【０１２０】SUBSYSTEM CONTROLLER（サブシステム・コ
ントローラ）：使用者の選択言語にコード化されたアプ
リケーション・プログラムはシステム・コントローラに
存在し、そこで遂行する。そのプログラムは単一命令ス
レッドとして遂行され、プロセッサ・アレイに対してハ
イレベルの制御を与える。構造的に、アプリケーション
・プログラムは、次に示すような機能を有するものと考
えることができる。

【０１２１】１．命令シーケンサに対しコマンドを出力
する実行時間機能。 ２．命令シーケンサ・コマンドに対するアドレス指定制
御及び索引付け制御を生成するコンパイル及び実行時間
機能。 ３．命令シーケンサ、マイクロコントローラ、及びプロ
セッサ・アレイのデータ及びレジスタ・スペースのため
のメモリー・マップ。

【０１２２】アプリケーション・プログラマに対して処
理し易い作業にするため、そのプログラムは、呼出し
（ＣＡＬＬ）で呼出され、続いて命令シーケンサにイン
ターフェースされる一群の実行時間サービスによって支
援される。命令経路のＦＩＦＯメモリーは、レベル間の
ワークロードの動揺を分離するための緩衝機能を提供す
る。

【０１２３】サブシステム・コントローラは、処理アレ
イのハイレベル制御を供給する。それは、又マイクロコ
ントローラを直接制御するためのコマンドをローレベル
で供給することができる。それは、更に、又、アレイ又
はコントローラの他の部分に出入するデータに対するデ
ータ経路として作用する。

【０１２４】サブシステム・コントローラはほぼ従来の
ＳＩＳＤ機組織を使用して、ＳＩＭＤ又はＭＩＭＤアー
キテクチャを有する並列アレイ・プロセッサの制御を可
能にする。プログラマはプログラミング技術に対する異
なるレベルの意識を持つ。ＳＩＳＤの視点に対する例外
はデータがピケットからピケットに移動する数々の区域
で発生する。以下に、活動及びアレイの意識の程度のリ
ストを示す。

【０１２５】その１データ・フロー以外は知らない（Ｎ
ｏｔ ａｗａｒｅ ｏｆ ｍｏｒｅＴｈａｔ ｏｎｅ
ｄａｔａ ｆｌｏｗ）： −ＳＩＭＤ数学、全ピケットは独立事項を実行する。

【０１２６】軽い意識（Mildly aware）： −ピケットのグループ化は内容又は結果に基づく；ピケ
ット間通信（イメージ処理）；全活動ピケットに対する
同報通信。

【０１２７】明確な意識（Definite awareness）： −個々のピケット制御 −それをロードする −使用可能／使用不能 −それを読取る

【０１２８】制御構造 コントローラの制御構造は図３で要約される。マイクロ
・コントスーラはＦＩＦＯから供給され、相互にクロッ
ク同期によりアレイ及び局所ストアを完全に制御する。

【０１２９】命令シーケンサは、そこのメモリーに含ま
れている記録化ルーチン（サブルーチン・ライブラリ）
として全体的に組織されているルーチンを遂行するよう
シーケンサを指令するサブルーチン・コントローラから
そのコマンドを取得する。この点において遂行される命
令はＩＳＰコードと称する。これらコマンドの具体化は
マイクロ・コントローラのＰＲＯＭ及び（又は）ＲＡＭ
に配設されたマイクロコードと記録化ルーチンとの組合
せからなる。

【０１３０】命令群 以下にローレベル命令シーケンサの命令群のリストを示
す。数字８，１６，３２，４０はオペランドのサイズで
ある。下記のリストは数類別の命令を示す。

【０１３１】局所レジスタ・オペレーション ピケット内アレイ・オペレーション−算術計算 ピケット内アレイ・オペレーション−比較 ピケットを横切るアレイ・オペレヒション−算術計算 ピケット・ロード／読取り アレイ制御

【０１３２】これらコマンドは、ＩＳＰマイクロコード
で実現され、命令シーケンサで制御され、ピケット・ア
レイで及び局所記憶あたりで遂行される。その各命令は
以下で説明する。

【０１３３】局所レジスタ LOAD-REGS. 局所レジスタＡの値を記憶する。 ADD-REGS. レジスタＣの値をレジスタＢの値に
加え、レジスタＡに記憶する。 SUB-REGS. レジスタＢの値からレジスタＣの値
を減じ、レジスタＡに記憶する。 AND-REGS. レジスタＣの値とレジスタＢの値を
論理アンドし、レジスタＡに記憶する。 ADD-REGS IMMED. レジスタＣの値に即値を加え、レジ
スタＡに記憶する。 SUB-REGS IMMED. レジスタＣの値から即値を減じ、レ
ジスタＡに記憶する。 READ-REGS. レジスタＡの値をサブシステム・コ
ントローラに移動する。

【０１３４】ピケット命令−算術計算 MOV8 レジスタＣで指定したピケット・メ
モリー位置に含まれている値をレジスタＡで指定したピ
ケット・メモリー位置に移動する。

【０１３５】ADD32 レジスタＢで指定した
ピケット・メモリー位置に含まれてている32ビット固定
小数点値をレジスタＣで指定したピケット・メモリー位
置に含まれている32ビット固定小数点値に加え、その32
ビット固定小数点の結果をレジスタＢで指定したピケッ
ト・メモリー位置に記憶する。

【０１３６】MPY40 レジスタＢで指定した
ピケット・メモリー位置に含まれている40ビット浮動小
数点の値をレジスタＣで指定したピケット・メモリー位
置に含まれている40ビット浮動小数点の値に加え、40ビ
ット浮動小数点の結果を、レジスタＢで指定したピケッ
ト・メモリー位置に記憶する。

【０１３７】下記の命令全べての実施方法は上記で説明
したものと類似する。

【０１３８】ピケット命令−変換 FLT-TO-FIX. レジスタＣで指定したピケット・メ
モリーの40ビット浮動小数点の値を32ビット固定小数点
の値に変換し、レジスタＡで指定したピケット・メモリ
ー位置に記憶する。 FIX-TO-FLT. 32ビット固定小数点の値を40ビット
浮動小数点の値に変換する。 FLT-TO-CC2. 40ビット浮動小数点の値をＣＣ２ホ
ーマットの浮動小数点の値に変換する。 CC2-TO-FLT. ＣＣ２ホーマットの浮動小数点の値
を40ビット浮動小数点の値に変換する。

【０１３９】ピケット命令−ピケットを横切る HSUM8. レジスタＣで指定したピケット・メ
モリー位置の８ビット値を全ピケットからの値に水平に
加え、その32ビットの結果をレジスタＢで指定したピケ
ットのレジスタＡで指定したピケット・メモリー位置に
記憶する。

【０１４０】HSUM40. レジスタＣで指定した
ピケット・メモリー位置の40ビット浮動小数点の値を全
ピケットからの値と水平に比較し、その40ビット最小値
をレジスタＢで指定したピケットのレジスタＡで指定し
たピケット・メモリー位置に記憶する。

【０１４１】

【０１４２】ピケット命令−ピケット・ロード／読取り BLOAD DATA. このヘッダに続く32ビット・ワード
がレジスタＡで指定したピケット・メモリー位置から始
まるレジスタＢで指定したピケットにロードされる。

【０１４３】HBLOAD DATA. このヘッダに続く32ビ
ット・ワードがレジスタＡで指定したピケット・メモリ
ー位置から始まる全活動ピケットにロードされる。

【０１４４】HLOAD16. レジスタＢの値を全活
動ピケットのレジスタＡで指定したピケット・メモリー
位置に移動する。 LOAD16. レジスタＢの値をレジスタＢで指定
したピケットのレジスタＡで指定したピケット・メモリ
ー位置に移動する。

【０１４５】BREAD DATA. 32ビット・ワード・ブ
ロックがレジスタＣで指定したピケット・メモリー・ア
ドレスから始まるレジスタＢで指定したピケットからコ
ントローラ指定メモリーにフェッチされる。

【０１４６】READ16. レジスタＢで指定した
ピケットのレジスタＣで指定したピケット・メモリー位
置の値をレジスタＡに移動する。

【０１４７】ピケット命令−ピケット制御 下記の如きモードがある。 活動（ACTIVE）− 全命令はピケット内で完全に操作可能である。

【０１４８】ドーズ又は半眠（DOZE）− 全命令は少くとも部分的に操作可能である。全べての計
算及び検査は行われるが、ピケット・メモリーに対する
記憶は禁止される（又は少くとも非常に制限される）。
半眠ピケットは問題における有益な参加ピケットである
が、参加する順番がくるまで……他と共に、呼起こされ
るまで一時的に待つ。

【０１４９】使用不能（DISABLED）− 使用不能ピケットはサブシステム・コントローラによっ
て一時的に“非活動”にセットされた活動ピケットであ
る。コントローラは、再びそれをターンオンすることが
できる。

【０１５０】非活動（INACTIVE）− 非活動ピケットは参加していない。そのＳＲラッチは両
方向に透過である。必要な場合、非活動ピケット、はそ
の物理的アドレスを使用してターンオンすることがで
き、サブシステム・コントローラによって初期化するこ
とができる。

【０１５１】遮断（BROKEN）− ピケットは両方向にＳＲ−ラッチを透過にすることを含
み完全にターンオフされる。電源オン以外で再活動化す
ることはできない。

【０１５２】アレイ制御命令 HADDR. 最左活動ピケット……の物理的ピケ
ット・アドレス。 HDISAB. それらの物理的ピケット・アドレス
が……のピケットを活動不能にする。 HDOZE. ピケット状況ラッチがピケットのド
ーズ……の設定に使用される。 HAWAKE. ピケット状況ラッチがピケットのド
ーズ……のリセットに使用される。 HGROUP. ピケット状況ラッチの状態が……ピ
ケットに移動する。 SET-ARRAY-START. ピケット状況ラッチの状態が……に
移動する。 READ-CHIP-STATUS. ……で指定したチップのチップ状況
ラッチ。 LOAD-CHIP-ENABLE. ……で指定したチップのチップ使用
可能レジスタ。

【０１５３】セット−アレイ・オペレーション 状況当り選ばれた使用可能／使用不能状態 ピケットの状況を得る チップの状況を得る

【０１５４】MICROA. ＩＳＰ出力に対しマイ
クロワード・ディレクトリの第１の半分を通過する。 MICROB. ＩＳＰ出力に対しマイクロワード・
ディレクトリの第２の半分を通過する。 INTERRUPT. サブシステム・コントローラに割込
み、その割込みを渡す。

【０１５５】制御例 下記表１に示す例はコントローラの各種部分間の接近し
た相互関係を示す。この例は、１マトリックス乗算の要
素全べてが１ピケット内にある場合のマトリックス乗算
の例である。そのコードは各ピケット内で遂行される独
立のマトリックス乗算のために与えられる。並列乗算は
多く同じ機能を有するが、これは有効な方法でピケット
間データの転送を加算する。

【０１５６】

【表１】

【０１５７】下記表２の遂行と称する列において、それ
らは下記の如く番号０，１，２，３で表わすように、各
ステップで実行するアレイ・プロセッサの一部を示す。 ・ ０ サブシステム・コントローラ ・ １ 命令シーケンサ ・ ２ 局所記憶命令を遂行するマイクロ・コントロー
ラ ・ ３ アレイ命令を遂行するマイクロ・コントローラ

【０１５８】

【表２】

【０１５９】列サイクル１０×１０は、機械の各部が各
機能を消費する合計サイクル数又はカウント（時間）で
ある。ほとんどの時間は計算に使用される。計算に消費
する時間は計算する累乗量に達するまでピケットの数で
乗算される。計算結果は、各システムで使用した実際の
時間によって異なるので、サイクル時間を直接計算する
ことはできない。

【０１６０】要約すると、下記表３に示すように、列Ａ
は機械の各部で使用するサイクル数を示し、列Ｂはコン
トローラの各部におけるサイクルの百分比を示し、列Ｃ
はＦＩＦＯがサブシステム・コントローラ及び命令シー
ケンサに割振られている処理を隠すようにしたいと思っ
たときに、ピケットで消費される時間の百分比を示す。

【０１６１】

【表３】

【０１６２】以上、本発明の好ましい実施例を詳細に証
明したが、本発明はそれのみでなく、現在及び将来、本
発明の範囲において更に改良、変更、拡張しうることは
明らかである。

【０１６３】

【発明の効果】本発明は、以上説明したように構成し
て、問題をアレイの並列遂行に適したサブユニットに階
層構造分解したことにより、ＳＩＭＤ又はSIMD/MIMD 用
大規模並列アレイに対するアレイ・コントローラの制御
効率を維持し改善することができた。

【図面の簡単な説明】

【図１】制御手段及び通信経路を含む処理要素のアレイ
の典型的な実現方法を示すアレイのブロック図

【図２】図１に示す“ピケット”の２つを詳細に示す図

【図３】制御の流れ及びプロセッサ・アレイのコントロ
ーラ内の制御のレベルの概要を示す構成図

【図４】コントローラの３つの段に共通なオペレーショ
ン・コード・ホーマットを示す図

【符号の説明】

１〜５，Ｎ ピケット ＳＲ スライド・レジスタ ＡＬＵ 演算論理装置 ＲＥＧ スライド・レジスタ ＤＦ データ・フロー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ノーマン・バーカー アメリカ合衆国13850、ニューヨーク州、 ベスタル、サンセット・アベニュー、 136番地 (72)発明者 ジェイムス・ワーレン・ディフェンダフ ァ アメリカ合衆国13827、ニューヨーク州、 オウゴ、フロント・ストリート、396番 地 (72)発明者 ピータ・ミッチェル・コーゲ アメリカ合衆国13760、ニューヨーク州、 エンジコット、ドーチェスタ・ドライ ブ、７番地 (72)発明者 ドナルド・ミッチェル・レスミースタ アメリカ合衆国13850、ニューヨーク州、 ベスタル、コリンズ・ヒル・ロード、 108エイ番地 (72)発明者 ロバート・リースト・リチャードソン アメリカ合衆国13850、ニューヨーク州、 ベスタル、ボックス81、マーソン・ロー ド、アール．ディー．＃２（番地なし) (72)発明者 ビンセント・ジョーン・スモーラル アメリカ合衆国13760、ニューヨーク州、 エンドウェル、スキーレイン・テラス、 812番地 (56)参考文献 特開 昭59−16071（ＪＰ，Ａ)

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 データを並列に実行するプロセッサのア
   レイを有し単一命令複数データを処理するコンピュータ
   ・システム用コントローラであって、階層構造を有する複数の制御段を有し、該複数の制御段
   に制御されて 命令及びデータの相互通信を行うよう接続
   された複数のピケットの如きアレイ処理要素から成り、
   各ピケットはピケット内におけるデータの遂行及びピケ
   ット内における単一命令複数データ・コマンドの解釈を
   行うための各種モードを取得する各種の遂行機能を有す
   る複数の機構を持ち、前記モードは複合オペレーション
   ・モードであることを特徴とするコンピュータ・システ
   ム用コントローラ。
2. 【請求項２】 前記コントローラは３つの制御段を持つ
   ことを特徴とする請求項１記載のコンピュータ・システ
   ム用コントローラ。
3. 【請求項３】 前記階層構造制御の最低レベルはコマン
   ド、アドレス、索引、及び／又はカウンタ値のストリン
   グを供給することにより、処理要素のアレイを直接制御
   するアレイ・マイクロ・コントローラから成ることを特
   徴とする請求項１記載のコンピュータ・システム用コン
   トローラ。
4. 【請求項４】 前記階層構造制御の中間レベルはアレイ
   ・マイクロ・コントローラのシーケンスを選択するべく
   命令を解釈し、コマンドを供給する、命令シーケンサか
   ら成ることを特徴とする請求項１記載のコンピュータ・
   システム用コントローラ。
5. 【請求項５】 パイプラインＦＩＦＯファイルは実行可
   能のとき、命令シーケンサからデータを受信し、マイク
   ロ・コントローラが最後のマイクロ・ストリングを終了
   したとき、前記マイクロ・コントローラに対してデータ
   を送出することを特徴とする請求項１記載のコンピュー
   タ・システム用コントローラ。
6. 【請求項６】 前記階層構造制御の最高レベルは、ホス
   トからハイレベルのコマンドを取得し、命令シーケンサ
   の固定ルーチンとアレイ・マイクロ・コントローラのロ
   ーレベル・コマンドとの組合せを使用してハイレベルの
   機能を構築するサブシステム・コントローラから成るこ
   とを特徴とする請求項１記載のコンピュータ・システム
   用コントローラ。
7. 【請求項７】 前記コントローラの複数の段は共通のコ
   マンド・ホーマット を共用することを特徴とする請求項
   １記載のコンピュータ・システム用コントローラ。
8. 【請求項８】 前記単一命令複数データ・アレイはアレ
   イ要素に対して個有である前記アレイ要素内の命令を遂
   行することにより、複数命令複数データ機能をシミュレ
   ートするような方法で制御することを特徴とする請求項
   １記載のコンピュータ・システム用コントローラ。
9. 【請求項９】 前記アレイ・コントローラは前記アレイ
   の処理要素の全べてに対し単一命令複数データ・コマン
   ドと、データと、アドレスと、索引と、カウンタ値とを
   同時に送信することを特徴とする請求項３記載のコンピ
   ュータ・システム用コントローラ。