JP2519710B2 - De-queuing circuit - Google Patents

De-queuing circuit

Info

Publication number
JP2519710B2
JP2519710B2 JP62054642A JP5464287A JP2519710B2 JP 2519710 B2 JP2519710 B2 JP 2519710B2 JP 62054642 A JP62054642 A JP 62054642A JP 5464287 A JP5464287 A JP 5464287A JP 2519710 B2 JP2519710 B2 JP 2519710B2
Authority
JP
Japan
Prior art keywords
circuit
trigger
queuing
dequeuing
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62054642A
Other languages
Japanese (ja)
Other versions
JPS63220616A (en
Inventor
洋一郎 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62054642A priority Critical patent/JP2519710B2/en
Publication of JPS63220616A publication Critical patent/JPS63220616A/en
Application granted granted Critical
Publication of JP2519710B2 publication Critical patent/JP2519710B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばASRやARSR等のレーダ装置におい
て、ラインタイプパルス変調回路等に用いられるパルス
成形回路の充電電圧を安定化するデ・キューイング(De
−Q′ing)回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention stabilizes the charging voltage of a pulse shaping circuit used in a line type pulse modulation circuit or the like in a radar device such as ASR or ARSR. De-queuing (De
-Q'ing) circuit.

(従来の技術) 従来より、ラインタイプパルス変調回路で用いられる
パルス成形回路(Pulse Forming Network:以下PFN回路
と称する)にあっては、デ・キューイング回路によって
その充電電圧VPFNの安定化を図っている。
(Prior Art) In a conventional pulse forming circuit (Pulse Forming Network: PFN circuit) used in a line type pulse modulation circuit, a de-queuing circuit stabilizes the charging voltage V PFN. I am trying.

第3図はその構成を示すもので、11はラインタイプパ
ルス変調回路、12はデ・キューイング回路である。
FIG. 3 shows its configuration, where 11 is a line type pulse modulation circuit and 12 is a dequeuing circuit.

ラインタイプパルス変調回路11はPFN回路111、サイラ
トロン112、パルストランス113で構成され、PFN回路111
によって充電電流iPFNから高圧パルスVPFNを生成し、こ
の高圧パルスVPFNをサイラトロン112及びパルストラン
ス113の一次巻線N1に印加しておき、サイラトロン112の
グリッドに供給される送信トリガStに応じてパルストラ
ンス113の二次巻線N2の出力をパルス変調するものであ
る。
The line type pulse modulation circuit 11 is composed of a PFN circuit 111, a thyratron 112, and a pulse transformer 113.
Generates a high voltage pulse V PFN from the charging current i PFN by in advance by applying a high-pressure pulse V PFN to the primary winding N1 of the thyratron 112 and pulse transformer 113, depending on the transmission trigger St supplied to the grid of thyratron 112 The pulse transformer 113 pulse-modulates the output of the secondary winding N2 of the pulse transformer 113.

デ・キューイング回路12は充電チョーク121、ホール
ドオフダイオード122、高圧分圧器123、比較器124、CR
共振回路125、サイリスタ126で構成される。充電チョー
ク121の二次巻線n2、CR共振回路125及びサイリスタ126
は帰還ループを形成しており、サイリスタ126がオン状
態になったとき、充電チョーク121の二次巻線n2に発生
する電流idをCR共振回路125に流すようになっている。
ホールドオフダイオード122は逆流を防止するためのも
のである。高圧分圧器123はPFN回路111の充電電圧VPFN
を分圧出力するもので、その分圧レベルは比較器124に
て基準電圧VREFと比較される。そして、分圧レベルが基
準電圧レベル以上となったとき、デ・キューイング・ト
リガQtを発生してサイリスタ126をオン状態に制御する
ようになっている。
The de-queuing circuit 12 includes a charging choke 121, a hold-off diode 122, a high voltage divider 123, a comparator 124 and a CR.
It is composed of a resonance circuit 125 and a thyristor 126. Secondary winding n2 of charging choke 121, CR resonance circuit 125 and thyristor 126
Forms a feedback loop, and when the thyristor 126 is turned on, the current id generated in the secondary winding n2 of the charging choke 121 flows in the CR resonance circuit 125.
The hold-off diode 122 is for preventing backflow. The high voltage divider 123 is the charging voltage V PFN of the PFN circuit 111.
Is divided and output, and the divided level is compared with the reference voltage V REF by the comparator 124. Then, when the voltage division level becomes equal to or higher than the reference voltage level, the dequeuing trigger Qt is generated to control the thyristor 126 to the on state.

第4図に動作の一例を示す。(a)図は送信トリガS
t、(b)図は充電電圧VPFN、(c)図は充電電流
iPFN、(d)図はデ・キューイング電流id、(e)図は
デ・キューイング・トリガQtの出力波形を示しており、
図中実線の波形はデ・キューイング回路12が駆動状態で
ある場合、点線の波形はデ・キューイング回路12が停止
状態である場合を示している。
FIG. 4 shows an example of the operation. (A) The figure shows the transmission trigger S
t, (b) figure is charging voltage V PFN , (c) figure is charging current
i PFN , (d) figure shows the dequeuing current id, and (e) figure shows the output waveform of the dequeuing trigger Qt.
In the figure, the waveform of the solid line shows the case where the de-queuing circuit 12 is in the driving state, and the waveform of the dotted line shows the case where the de-queuing circuit 12 is in the stopped state.

すなわち、PFN回路111に供給される充電電流iPFNは第
4図(c)に示すようにホールドオフダイオード122に
よって一方向にしか流れないものであり、送信トリガSt
の発生タイミングで発生し、所定の正弦波なる脈流であ
る。このiPFNを強制的に0にすれば、VPFNをその時点の
充電電圧に保持することができる。
That is, the charging current i PFN supplied to the PFN circuit 111 flows only in one direction by the hold-off diode 122 as shown in FIG.
Is a pulsating flow having a predetermined sine wave that is generated at the generation timing of. By forcibly setting i PFN to 0, V PFN can be held at the current charging voltage.

デ・キューイング回路12はこのような原理に基づいて
動作する回路である。すなわち、デ・キューイング・ト
リガQtは第4図(e)に示すように充電電圧VPFNがV1レ
ベルとなった時点で発生する。このデ・キューイング・
トリガQtによって充電チョーク121の二次側に並列接続
されたサイリスタ126をオン状態に設定することによ
り、今まで充電チョーク121に流れていたiPFNのエネル
ギーを抵抗Rで消費させてしまうことができる。デ・キ
ューイング回路11に流れ込んだ電流idは第4図(d)に
示すようにPFN回路111の次の充電が始まる前に0に減少
してサイリスタ126をオフ状態とする。このため、PFN回
路111の充電電圧VPFNは第4図(b)に示すように所定
の電圧レベルV1で一定となる。
The dequeuing circuit 12 is a circuit that operates based on such a principle. That is, the de-queuing trigger Qt is generated when the charging voltage V PFN reaches the V1 level as shown in FIG. 4 (e). This de queuing
By setting the thyristor 126 connected in parallel to the secondary side of the charging choke 121 by the trigger Qt to the ON state, the energy of i PFN flowing in the charging choke 121 can be consumed by the resistor R. . The current id flowing into the de-queuing circuit 11 decreases to 0 before the next charging of the PFN circuit 111 starts, as shown in FIG. 4 (d), and turns off the thyristor 126. Therefore, the charging voltage V PFN of the PFN circuit 111 becomes constant at a predetermined voltage level V1 as shown in FIG. 4 (b).

しかしながら、上記のような従来のデ・キューイング
回路では、基準電圧VREFの低下、充電電圧VPFNの上昇等
の異常が発生すると、第4図(f)に示すようにデ・キ
ューイング・トリガQtの発生タイミングが前(図中矢印
の方向)に移動してしまう。このトリガQtによってサイ
リスタ126がオン状態に設定されると、(d)図中点線
に示すようにデ・キューイングが深くかかりすぎてデ・
キューイング回路12に大電流が流れ込み、部品が破損す
る恐れがある。
However, in the conventional de-queuing circuit as described above, when an abnormality such as a decrease in the reference voltage V REF or an increase in the charging voltage V PFN occurs, the de-queuing circuit as shown in FIG. The trigger Qt generation timing moves forward (in the direction of the arrow in the figure). When the thyristor 126 is turned on by this trigger Qt, the de-queuing is applied too deeply as shown by the dotted line in FIG.
A large current may flow into the queuing circuit 12 and damage the parts.

(発明が解決しようとする問題点) 以上述べたように、従来のデ・キューイング回路では
デ・キューイング・トリガの発生タイミングが無制限で
あるため、基準電圧の低下、PFN充電電圧の上昇等の異
常が発生した場合には回路に大電流が流れて部品が破損
する恐れがあった。
(Problems to be Solved by the Invention) As described above, in the conventional de-queuing circuit, the generation timing of the de-queuing trigger is unlimited, so that the reference voltage decreases, the PFN charging voltage increases, etc. If the abnormal condition occurs, a large current may flow in the circuit and the parts may be damaged.

この発明は上記問題を解決するためになされたもの
で、基準電圧の低下、PFN充電電圧の上昇等の異常が発
生した場合でも回路に大電流が流れず、これによって部
品の破損を防止することのできるデ・キューイング回路
を提供することを目的とする。
The present invention has been made to solve the above problems, and even if an abnormality such as a decrease in the reference voltage or an increase in the PFN charging voltage occurs, a large current does not flow in the circuit, thereby preventing damage to parts. It is an object of the present invention to provide a de-queuing circuit capable of performing.

[発明の構成] (問題点を解決するための手段) 上記目的を達成するためにこの発明に係るデ・キュー
イング回路は、脈流の充電電流を充電して高圧パルスを
生成するパルス成形回路と、この高圧パルスを送信トリ
ガに応じて変調出力するパルス変調手段とからなるパル
ス変調回路に用いられ、前記パルス成形回路の充電電圧
を安定化するデ・キューイング回路において、前記パル
ス成形回路の充電電圧が所定レベル以上になったことを
検出してデ・キューイング・トリガを発生するデ・キュ
ーイング・トリガ発生手段と、前記送信トリガに同期し
た同期トリガによっけ起動され予め設定される時間だけ
ゲート信号を出力するゲート回路と、このゲート回路か
ら出力されるゲート信号及び前記デ・キューイング・ト
リガを入力し、デ・キューイング・トリガがゲート信号
入力期間外に供給されるときはそのまま通過させ、ゲー
ト信号入力期間内に供給されるときはゲート信号入力期
間後に出力するデ・キューイング制限回路と、このデ・
キューイング制限回路から出力されるデ・キューイング
・トリガによってオン状態となるスイッチング手段と、
このスイッチング手段のオン動作により前記充電電流を
引き込んで前記パルス成形回路への充電電流を遮断する
ことで前記パルス成形回路の充電電圧を安定化する電流
引き込み手段とを具備して構成され、前記ゲート回路の
ゲート信号出力時間を、前記パルス成形回路の充電時定
数を考慮し、前記充電電流がピークから回路内部品の許
容レベルに下がるのに要する時間に設定するようにした
ものである。
[Configuration of the Invention] (Means for Solving the Problems) In order to achieve the above object, a dequeuing circuit according to the present invention is a pulse shaping circuit for charging a pulsating charge current to generate a high-voltage pulse. And a de-queuing circuit for stabilizing the charging voltage of the pulse shaping circuit, which is used in a pulse modulating circuit that includes a pulse modulating means that modulates and outputs the high voltage pulse in response to a transmission trigger. De-queuing trigger generation means for generating a de-queuing trigger by detecting that the charging voltage has risen to a predetermined level or higher, and is activated and preset by a synchronous trigger synchronized with the transmission trigger. A gate circuit that outputs a gate signal only for a time, a gate signal output from this gate circuit, and the dequeuing trigger are input, and the dequeue Ing trigger causes pass intact when fed out gate signal input period, and de queuing limiting circuit for outputting after the gate signal input period when it is fed into the gate signal input period, this de
Switching means that is turned on by a de-queuing trigger output from the queuing limiting circuit,
The switching means is turned on to pull in the charging current to interrupt the charging current to the pulse shaping circuit, thereby stabilizing the charging voltage of the pulse shaping circuit. In consideration of the charging time constant of the pulse shaping circuit, the gate signal output time of the circuit is set to the time required for the charging current to drop from the peak to the allowable level of the parts in the circuit.

(作用) 上記構成によるデ・キューイング回路は、パルス成形
回路の充電電圧が所定レベル以上になったとき、デ・キ
ューイング・トリガを発生するようにし、送信トリガに
同期した同期トリガ発生時から予め設定される時間だけ
ゲート信号を出力させる。そして、デ・キューイング・
トリガがゲート信号入力期間外に供給されるときはその
ままスイッチング手段に送り、ゲート信号入力期間内に
供給されるときはゲート信号出力の設定時間経過後にス
イッチング手段に送って、スイッチング手段をオン状態
とし、充電電流を引き込んでパルス成形回路への充電電
流を遮断する。これによってパルス成形回路の充電電圧
を安定化することができる。この場合、ゲート回路のゲ
ート信号出力時間が、パルス成形回路の充電時定数を考
慮し、充電電流が回路内部品の許容レベルに下がるのに
要する時間に設定されているので、その設定時間内にデ
・キューイング・トリガがスイッチング手段に供給され
ることはない。また、充電電圧が異常に上昇したり基準
レベルが低下して上記期間内にデ・キューイング・トリ
ガが発生しても、スイッチング手段を含む回路内部品に
過大電流が流れることがないため、素子破壊のおそれを
なくすことができる。
(Operation) The de-queuing circuit having the above-described configuration generates the de-queuing trigger when the charge voltage of the pulse shaping circuit becomes equal to or higher than a predetermined level. The gate signal is output for a preset time. And de queuing
When the trigger is supplied outside the gate signal input period, it is sent to the switching means as it is, and when it is supplied within the gate signal input period, it is sent to the switching means after the set time of the gate signal output has passed, and the switching means is turned on. , It draws the charging current and shuts off the charging current to the pulse shaping circuit. As a result, the charging voltage of the pulse shaping circuit can be stabilized. In this case, the gate signal output time of the gate circuit is set to the time required for the charging current to fall to the allowable level of the parts in the circuit in consideration of the charging time constant of the pulse shaping circuit. No dequeuing trigger is supplied to the switching means. In addition, even if the charging voltage rises abnormally or the reference level decreases and a de-queuing trigger occurs within the above period, an excessive current does not flow in the circuit components including the switching means. The risk of destruction can be eliminated.

(実施例) 以下、第1図及び第2図を参照してこの発明の一実施
例を説明する。
(Embodiment) An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図は第3図に示した回路にこの発明を適用した場
合の構成を示すもので、同図において第3図と同一部分
には同一符号を付してデ・キューイング回路部分を抜出
して示し、その他の部分は省略する。
FIG. 1 shows a configuration in which the present invention is applied to the circuit shown in FIG. 3. In FIG. 1, the same parts as those in FIG. 3 are designated by the same reference numerals and the de-queuing circuit part is extracted. The other parts are omitted.

すなわち、このデ・キューイング回路にはデ・キュー
イング制限回路127及びゲート回路128が付加されてい
る。ゲート回路128は送信トリガStに同期した同期トリ
ガDtを入力すると、所定期間Tだけハイレベルとなるデ
・キューイング・ゲート信号DQGを発生するもので、こ
のDQCはデ・キューイング制限回路127の制限入力端に供
給される。このデ・キューイング制限回路127は、ゲー
ト信号DQGを入力している間に供給される比較器126の出
力をゲート信号DQCの入力以後に遅延出力するものであ
る。
That is, the dequeuing limiting circuit 127 and the gate circuit 128 are added to this dequeuing circuit. The gate circuit 128 generates a dequeuing gate signal DQG which becomes high level for a predetermined period T when the synchronous trigger Dt synchronized with the transmission trigger St is input, and this DQC is a dequeuing limiting circuit 127. Supplied to the limiting input. The dequeuing limiting circuit 127 delays and outputs the output of the comparator 126, which is supplied while the gate signal DQG is being input, after the gate signal DQC is input.

上記構成において、以下その動作について説明する。 The operation of the above configuration will be described below.

第2図はその動作の一例を示すもので、(a)図は送
信トリガSt、(b)図は充電電圧VPFN、(c)図は充電
電流iPFN、(d)図はデ・キューイング電流id、(e)
図はデ・キューイング・ゲート信号DQG、(f)図はデ
・キューイング・トリガQtの出力波形を示しており、図
中実線の波形はデ・キューイング回路12が駆動状態であ
る場合、点線の波形はデ・キューイング回路12が停止状
態である場合を示している。
FIG. 2 shows an example of the operation. (A) is a transmission trigger St, (b) is a charging voltage V PFN , (c) is a charging current i PFN , and (d) is a de-queue. Ing current id, (e)
The figure shows the dequeuing gate signal DQG, and the figure (f) shows the output waveform of the dequeuing trigger Qt. The solid line in the figure shows the waveform when the dequeuing circuit 12 is in the drive state. The dotted line waveform shows the case where the dequeuing circuit 12 is in a stopped state.

すなわち、上記ゲート回路128に第2図(a)に示す
送信トリガStのタイミングで同期トリガDtを入力する
と、このゲート回路128からトリガ入力時から所定期間
Tだけハイレベルとなるデ・キューイング・ゲート信号
DQGが出力される。その期間Tは充電電流iPFNがデ・キ
ューイング回路12の部品を補償するに十分なレベルに下
がる時点までに設定される。
That is, when the synchronous trigger Dt is input to the gate circuit 128 at the timing of the transmission trigger St shown in FIG. 2A, the de-queuing signal which becomes high level for a predetermined period T from the time of trigger input from the gate circuit 128. Gate signal
DQG is output. The period T is set by the time the charging current i PFN drops to a level sufficient to compensate the components of the dequeuing circuit 12.

ここで、PFN回路111の充電電圧VPFN及び基準電圧VREF
が正常値である場合、第2図(a)〜(f)に示すよう
に従来と同様な動作をする。つまり、比較器124から出
力されるデ・キューイング・トリガQtはデ・キューイン
グ・ゲート信号DQGがローレベルとなってから発生する
ので、トリガQtはデ・キューイング制限回路127をその
まま通過してサイリスタ127に供給され、該サイリスタ1
26をオン状態とする。
Here, the charging voltage V PFN of the PFN circuit 111 and the reference voltage V REF
When is a normal value, the same operation as the conventional one is performed as shown in FIGS. That is, the de-queuing trigger Qt output from the comparator 124 is generated after the de-queuing gate signal DQG goes low, so the trigger Qt passes through the de-queuing limiting circuit 127 as it is. Supplied to the thyristor 127, and the thyristor 1
26 is turned on.

次に、基準電圧VREFが下がった場合、高圧分圧器123
の出力は正常状態より早く基準電圧VREFに達するため、
デ・キューイング・トリガ信号Qtは第2図(g)中点線
で示すようにデ・キューイング・ゲート信号DQGのハイ
レベル期間内に発生する。しかし、このデ・キューイン
グ・トリガQtはデ・キューイング制限回路127によって
制限され、同図中実線で示すようにゲート信号DQCの入
力以後に遅延出力される。このような動作は充電電圧V
PFNが異常上昇した場合も同様である。
Next, if the reference voltage V REF drops, the high voltage divider 123
Output reaches the reference voltage V REF earlier than normal state,
The de-queuing trigger signal Qt is generated within the high level period of the de-queuing gate signal DQG as shown by the dotted line in FIG. However, this de-queuing trigger Qt is limited by the de-queuing limiting circuit 127, and is delayed and output after the gate signal DQC is input, as shown by the solid line in the figure. This kind of operation is the charging voltage V
The same applies when the PFN rises abnormally.

したがって、上記構成によるデ・キューイング回路
は、回路内の部品が破損するレベルの電流idが流れるよ
うなことはないので、デ・キューイングを深くかけよう
としても予め設定した値以上にはならず、これによって
回路部品を保護することができ、さらには負荷に対する
電圧のはね上がりを防止することができる。
Therefore, in the de-queuing circuit having the above configuration, the current id at a level at which the components in the circuit are damaged does not flow, so even if deep de-queuing is attempted, the value will not exceed the preset value. In this way, it is possible to protect the circuit components and prevent the voltage from rising to the load.

[発明の効果] 以上のようにこの発明によれば、基準電圧の低下ある
いはPFN充電電圧の上昇等の異常が発生した場合でも回
路に大電流が流れず、これによって部品の破損を防止す
ることのできるデ・キューイング回路を提供することが
できる。
[Effects of the Invention] As described above, according to the present invention, even when an abnormality such as a decrease in the reference voltage or an increase in the PFN charging voltage occurs, a large current does not flow in the circuit, thereby preventing damage to parts. It is possible to provide a de-queuing circuit capable of performing the above.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明に係るデ・キューイング回路の一実施
例を示すブロック回路図、第2図は同実施例の動作を説
明するためのタイミング図、第3図は従来のデ・キュー
イング回路を用いたパルス変調回路の構成を示すブロッ
ク回路図、第4図は従来回路の動作を説明するためのタ
イミング図である。 11……パルス変調回路、111……PFN回路、112……サイ
ラトロン、113……パルストランス、12……デ・キュー
イング回路、121……充電チョーク、122……ホールドオ
フダイオード、123……高圧分圧器、124……比較器、12
5……CR共振回路、126……サイリスタ、127……サイリ
スタ、128……ゲート回路、St……送信トリガ、Dt……
同期トリガ、Qt……デ・キューイング・トリガ、VPFN
…充電電圧、VREF……基準電圧、iPFN……充電電流、DQ
G……デ・キューイング・ゲート信号。
FIG. 1 is a block circuit diagram showing an embodiment of the dequeuing circuit according to the present invention, FIG. 2 is a timing chart for explaining the operation of the embodiment, and FIG. 3 is a conventional dequeuing circuit. FIG. 4 is a block circuit diagram showing the configuration of a pulse modulation circuit using a circuit, and FIG. 4 is a timing diagram for explaining the operation of the conventional circuit. 11 ... Pulse modulation circuit, 111 ... PFN circuit, 112 ... Thyratron, 113 ... Pulse transformer, 12 ... De-queuing circuit, 121 ... Charging choke, 122 ... Hold-off diode, 123 ... High voltage Voltage divider, 124 …… Comparator, 12
5 …… CR resonance circuit, 126 …… thyristor, 127 …… thyristor, 128 …… gate circuit, St …… transmission trigger, Dt ……
Sync trigger, Qt ... De-queuing trigger, V PFN ...
… Charging voltage, V REF …… Reference voltage, i PFN …… Charging current, DQ
G: De-queuing gate signal.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】脈流の充電電流を充電して高圧パルスを生
成するパルス成形回路と、この高圧パルスを送信トリガ
に応じて変調出力するパルス変調手段とからなるパルス
変調回路に用いられ、前記パルス成形回路の充電電圧を
安定化するデ・キューイング回路において、 前記パルス成形回路の充電電圧が所定レベル以上になっ
たことを検出してデ・キューイング・トリガを発生する
デ・キューイング・トリガ発生手段と、 前記送信トリガに同期した同期トリガによって起動され
予め設定される時間だけゲート信号を出力するゲート回
路と、 このゲート回路から出力されるゲート信号及び前記デ・
キューイング・トリガを入力し、デ・キューイング・ト
リガがゲート信号入力期間外に供給されるときはそのま
ま通過させ、ゲート信号入力期間内に供給されるときは
ゲート信号入力期間後に出力するデ・キューイング制限
回路と、 このデ・キューイング制限回路から出力されるデ・キュ
ーイング・トリガによってオン状態となるスイッチング
手段と、 このスイッチング手段のオン動作により前記充電電流を
引き込んで前記パルス成形回路への充電電流を遮断する
ことで前記パルス成形回路の充電電圧を安定化する電流
引き込み手段とを具備し、 前記ゲート回路のゲート信号出力時間を、前記パルス成
形回路の充電時定数を考慮し、前記充電電流がピークか
ら回路内部品の許容レベルに下がるのに要する時間に設
定することを特徴とするデ・キューイング回路。
1. A pulse modulation circuit comprising a pulse shaping circuit for charging a pulsating current to generate a high voltage pulse, and a pulse modulation circuit for modulating and outputting the high voltage pulse according to a transmission trigger. In a dequeuing circuit for stabilizing the charge voltage of the pulse shaping circuit, a dequeuing circuit that generates a dequeuing trigger by detecting that the charge voltage of the pulse shaping circuit exceeds a predetermined level. Trigger generation means, a gate circuit that is activated by a synchronous trigger synchronized with the transmission trigger and outputs a gate signal for a preset time, a gate signal output from the gate circuit, and
When a queuing trigger is input and the de-queuing trigger is supplied outside the gate signal input period, it is passed as it is, and when it is supplied within the gate signal input period, it is output after the gate signal input period. A queuing limiting circuit, a switching means that is turned on by a dequeuing trigger output from the dequeuing limiting circuit, and an ON operation of the switching means to draw the charging current to the pulse shaping circuit. A current drawing means for stabilizing the charging voltage of the pulse shaping circuit by interrupting the charging current of the pulse shaping circuit, the gate signal output time of the gate circuit, considering the charging time constant of the pulse shaping circuit, It is characterized by setting the time required for the charging current to drop from the peak to the allowable level of the parts in the circuit. Queuing circuit.
JP62054642A 1987-03-10 1987-03-10 De-queuing circuit Expired - Fee Related JP2519710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62054642A JP2519710B2 (en) 1987-03-10 1987-03-10 De-queuing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62054642A JP2519710B2 (en) 1987-03-10 1987-03-10 De-queuing circuit

Publications (2)

Publication Number Publication Date
JPS63220616A JPS63220616A (en) 1988-09-13
JP2519710B2 true JP2519710B2 (en) 1996-07-31

Family

ID=12976429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62054642A Expired - Fee Related JP2519710B2 (en) 1987-03-10 1987-03-10 De-queuing circuit

Country Status (1)

Country Link
JP (1) JP2519710B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119310A (en) * 1988-10-28 1990-05-07 Nec Corp Pulse modulator

Also Published As

Publication number Publication date
JPS63220616A (en) 1988-09-13

Similar Documents

Publication Publication Date Title
US4288831A (en) Shutdown circuit for a switching power supply
US4330816A (en) Overcurrent protection apparatus
JP2531953B2 (en) Current limiter
US3849670A (en) Scr commutation circuit for current pulse generators
US4152758A (en) Control logic for a phase controlled rectifier system
JPS5855751B2 (en) power circuit
US4680529A (en) Apparatus for controlling generator for vehicle
US3930194A (en) Inverter control circuit
US4858052A (en) Method and means for protecting converter circuits
JPS602873B2 (en) Switching stabilized power supply circuit
JP2519710B2 (en) De-queuing circuit
US4939443A (en) Method and apparatus for the generation of voltage pulses
US3374443A (en) Pulse generator for modulating a magnetron
JP2881171B2 (en) Switched mode power supply circuit
US20100123444A1 (en) Accelerated response to load transients in pfm dc-to-dc converters
EP0031986A1 (en) Overcurrent protection apparatus
US3461405A (en) Driven inverter dead-time circuit
US3947746A (en) Single-ended dc-to-dc converter for the pulse control of the voltage at an inductive load as well as method for its operation
US4002965A (en) Synchronized and regulated power supply
US4158785A (en) Pulse regulation delay line modulator
US3566150A (en) Impulse generator circuit for the control of rectifiers
JPH028611Y2 (en)
JPS5836543B2 (en) Output circuit protection device
SU1282224A1 (en) Control device for d.c.electromagnet
JPH0353796Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees