JP2518096B2 - Arithmetic unit - Google Patents

Arithmetic unit

Info

Publication number
JP2518096B2
JP2518096B2 JP2269072A JP26907290A JP2518096B2 JP 2518096 B2 JP2518096 B2 JP 2518096B2 JP 2269072 A JP2269072 A JP 2269072A JP 26907290 A JP26907290 A JP 26907290A JP 2518096 B2 JP2518096 B2 JP 2518096B2
Authority
JP
Japan
Prior art keywords
value
function
adder
storage means
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2269072A
Other languages
Japanese (ja)
Other versions
JPH04143835A (en
Inventor
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2269072A priority Critical patent/JP2518096B2/en
Publication of JPH04143835A publication Critical patent/JPH04143835A/en
Application granted granted Critical
Publication of JP2518096B2 publication Critical patent/JP2518096B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファジィ演算のための演算装置、より詳しく
は、ファジイ推論を行う際に最終的に得られたメンバシ
ップ関数についてその重心と重心を中心とする分散を求
めるための演算装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to an arithmetic device for fuzzy arithmetic operation, and more particularly, to the centroid and centroid of a membership function finally obtained when performing fuzzy inference. The present invention relates to an arithmetic device for obtaining a central variance.

〔従来の技術〕[Conventional technology]

まず従来の技術を説明する。 First, a conventional technique will be described.

ファジィ推論は1又は複数の入力について予め定めら
れたファジィルール(推論規則、以下ルールと称す)に
基づいてファジィ演算を行い、その結果を推論結果とし
て出力する。
The fuzzy inference performs a fuzzy operation on one or a plurality of inputs based on a predetermined fuzzy rule (inference rule, hereinafter referred to as rule), and outputs the result as an inference result.

ところで、上述のルールであるが、これは入力をx0,x
1,x2…、出力をy1,y2…とした場合に IF x0=A and x1=B and x2=A… THEN y1=P,y2=Q… という形で表現される。この内、 “IF x0=A and x1=B and x2=A…” の部分を前件部、 “THEN y1=P,y2=Q…” の部分を後件部とそれぞれ称する。そして、このルール
は“もしx0がAという値で且つx1がBという値でかつx2
がAという値で且つ…であるならば、y1としてPという
値を、y2としてQという値を、…出力する”ということ
を意味する。
By the way, the rule above is that the input is x0, x
When the outputs are 1, x2 ..., y1, y2 ..., IF x0 = A and x1 = B and x2 = A ... THEN y1 = P, y2 = Q. Of these, the part of "IF x0 = A and x1 = B and x2 = A ..." is called the antecedent part, and the part of "THEN y1 = P, y2 = Q ..." is called the consequent part. And this rule states that if x0 is the value of A and x1 is the value of B and x2
Is the value of A and ... means the value of P is output as y1, the value of Q is output as y2, and so on.

ここでA,B,P,Q等の値をファジィ変数と称するが、フ
ァジィ理論ではこれらは単一の値ではなく、第5図のグ
ラフに示す如く適合度を表す三角形あるいは釣り鐘型の
関数で定義される。
Here, the values of A, B, P, Q, etc. are called fuzzy variables, but in fuzzy theory, these are not single values, but are triangular or bell-shaped functions that represent the goodness of fit as shown in the graph of FIG. Is defined.

第5図において、横軸は入力値又は出力値を、縦軸は
適合度を表す。
In FIG. 5, the horizontal axis represents the input value or the output value, and the vertical axis represents the fitness.

第5図は変数x1についてAとBとの2つのファジィ変
数を示している。例えばx1の値がX11である場合はファ
ジィ変数A,Bについての適合度はそれぞれsa1,sb1とな
る。また、x1の値がx12である場合は同様にそれぞれ0,s
b2となる。つまりファジィ理論では、x1=Aという記述
について、それが真であるか偽であるかの2値で評価す
るのではなく、適合度を用いて連続的な値で評価する。
そして、このような適合度を表す関数をメンバシップ関
数と称する。
FIG. 5 shows two fuzzy variables A and B for the variable x1. For example, when the value of x1 is X11, the degrees of fitness for the fuzzy variables A and B are sa1 and sb1, respectively. Also, when the value of x1 is x12, 0, s
It becomes b2. In other words, in the fuzzy theory, the description of x1 = A is evaluated not by two values, that is, true or false, but by continuous values using the fitness.
A function that represents such a degree of conformity is called a membership function.

なお、上述のルールにおいて前件部の “x1=A",“X2=B",“x3=A" という記述及び後件部の “y1=P",“y1=Q" という記述はいずれも1以上であればいくつでもかまわ
ない。以下、本発明では説明の簡略化のため、前件部の
記述が2、後件部の記述が1である場合を例として説明
する。
In addition, in the above rule, the description “x1 = A”, “X2 = B”, “x3 = A” in the antecedent part and the description “y1 = P”, “y1 = Q” in the consequent part are both Any number of 1 or more is acceptable. In the present invention, for simplification of description, a case where the description of the antecedent part is 2 and the description of the consequent part is 1 will be described as an example.

さて、ファジィ推論であるが、これについてはいくつ
かの手法が知られている。この内、ここではmin−max−
重心法について説明するが、min−max−重心法に限らず
ファジィ推論は上記のルールを、その意味のまま演算す
る。
Now, regarding fuzzy inference, several methods are known for this. Of these, here min-max-
The centroid method will be described, but the fuzzy inference is not limited to the min-max-centroid method, and the above rules are operated as they are.

例えば第6図に示す如く IF x1=A and x2=B THEN y=P(ルール1) IF x1=C and x2=D THEN y=Q(ルール2) なる2つのルールに基づく推論は以下の如くして行われ
る。
For example, as shown in Fig. 6, IF x1 = A and x2 = B THEN y = P (Rule 1) IF x1 = C and x2 = D THEN y = Q (Rule 2) Done.

まず、ルール1の前件部である“x1=A"という記述に
ついて、Aを定義するメンバシップ関数に基づいて入力
x1がAに対してどの程度適合しているかを表す適合度s1
1を求める。同様に、“x2=B"という記述についても入
力x2のBに対する適合度s12を求める。そして、“and"
という演算として両者の内の小さい方を選択しs1とする
(これをminimum演算と称す)。このようにして求めら
れるs1がルール1についての適合度である。
First, input the description "x1 = A", which is the antecedent part of rule 1, based on the membership function that defines A.
Goodness of fit s1 showing how well x1 fits A
Ask for 1. Similarly, for the description “x2 = B”, the goodness of fit s12 for B of the input x2 is obtained. And “and”
Select the smaller of the two as s1 and call it s1 (this is called the minimum operation). S1 obtained in this way is the degree of conformity with respect to rule 1.

ルール2についても同じようにして“x1=C"という記
述についてのx1の適合度s21を、“x2=D"という記述に
ついてのx2の適合度s22をそれぞれ求め、minimum演算に
より両者の小さい方を選択してs2とする。以上が前件部
に関する処理である。
Similarly, for rule 2, the fitness s21 of x1 for the description “x1 = C” and the fitness s22 of x2 for the description “x2 = D” are obtained, and the smaller of the two is determined by the minimum operation. Select and set to s2. The above is the processing relating to the antecedent part.

次に後件部についての処理を説明する。 Next, the processing for the consequent part will be described.

後件部ではまず、ルール1の“y1=P"という記述に基
づいてファジィ変数Pを定義するメンバシップ関数G1に
関する適合度s1よりも大きい部分をカットした関数H1を
考える。同様に、ファジィ変数Qを定義するメンバシッ
プ関数G2に関してもs2よりも大きい部分をカットした関
数H2を考える。
In the consequent part, first, a function H1 in which a portion larger than the fitness s1 regarding the membership function G1 defining the fuzzy variable P is cut based on the description of "y1 = P" in Rule 1 is considered. Similarly, regarding the membership function G2 that defines the fuzzy variable Q, consider a function H2 in which a portion larger than s2 is cut.

そして、両関数H1,H2についてそれぞれのyの値にお
いて両者の大きい方を選択した関数Fを出力のメンバシ
ップ関数とする(このような処理を最大値演算:maximum
演算と称す)。
Then, a function F that selects the larger of the two values of y for both functions H1 and H2 is set as the membership function of the output (such processing is the maximum value calculation: maximum
Calculation).

この関数Fが第6図右下に示されている関数である
が、これはルール1及びルール2が意味することをそれ
ぞれのルールの適合度で重みづけして表現したものに他
ならない。つまり、ルール1は関数G1の中心値pをyと
して出力するように指示しているわけであるが、ルール
1の適合度s1は図示されているようにかなり大きいた
め、上部があまりカットされていない関数H1となる。一
方、ルール2は関数G2の中心値qをyとして出力するよ
うに指示しているわけであるが、ルール2の適合度s2は
図示されているようにかなり小さいので、上部が大きく
カットされた関数H2になっている。
This function F is a function shown at the lower right of FIG. 6, and is nothing but what expresses the meanings of the rules 1 and 2 by weights of the respective rules. That is, the rule 1 instructs to output the central value p of the function G1 as y, but since the fitness s1 of the rule 1 is considerably large as shown in the figure, the upper part is not much cut. There will be no function H1. On the other hand, the rule 2 instructs to output the center value q of the function G2 as y, but the fitness s2 of the rule 2 is considerably small as shown in FIG. Function H2.

従って、最終的なyの出力値としては関数H1とH2の平
均値をとればよいということは容易に理解出来る。しか
しこの場合、min−max−重心法では関数H1,H2の算術的
な平均はとらず、関数H1とH2とを対象としてmaximum演
算を行って関数Fを求め、この関数Fの重心を両関数H
1,H2の意味的な平均とする。つまり、第6図に示されて
いる関数Fの重心rが推論結果であり、yの出力値とな
る。
Therefore, it can be easily understood that the final output value of y should be the average value of the functions H1 and H2. However, in this case, in the min-max-centroid method, the arithmetic mean of the functions H1 and H2 is not calculated, and a maximum operation is performed on the functions H1 and H2 to obtain a function F, and the center of gravity of this function F is set to both functions. H
The semantic mean of 1 and H2. That is, the center of gravity r of the function F shown in FIG. 6 is the inference result, and becomes the output value of y.

以上がmin−max−重心法によるファジィ推論の手法で
ある。
The above is the fuzzy inference method based on the min-max-centroid method.

ところで、ファジィ推論ではこの他に推論結果の妥当
性、つまり定義されたルールの矛盾性についても評価す
る必要がある。例えば、第7図に示されている関数F1,F
2のような同じ重心値rを有する関数の組合わせは種々
の場合が考えられるが、ファジィ推論ではこの形状につ
いての評価を行う必要がある。
By the way, in fuzzy inference, it is also necessary to evaluate the validity of the inference result, that is, the inconsistency of the defined rules. For example, the functions F1 and F shown in FIG.
Various combinations of functions having the same center of gravity value r such as 2 are conceivable, but fuzzy reasoning requires evaluation for this shape.

ここで、第7図に示されている二つの関数F1とF2とに
ついて考えてみる。
Here, consider two functions F1 and F2 shown in FIG.

まず関数F1で、maximum演算の対象となる2つの関数H
11,H12の距離が離れており、かつ両者共大きな値を有し
ている。これは、関数H11,H12をそれぞれ導き出すルー
ル11,ルール12が互いに矛盾した意味を有していること
を表している。つまり、入力が第7図に示すような状態
である場合に、ルール11では出力yとしてp1を出力する
ように強く指示し、ルール12はq1を出力するように強く
指示している。このような場合においても、推論結果と
して関数F1の重心rを求めることは勿論可能であるが、
それでは単に2つの矛盾するルールの要求の中間値が求
まるだけであり、その値の信頼性は著しく低いと言わざ
るを得ない。
First, in the function F1, the two functions H that are the target of the maximum calculation
The distances of 11, H12 are far apart, and both have large values. This indicates that the rules 11 and 12 for deriving the functions H11 and H12 respectively have mutually contradictory meanings. That is, when the input is in the state shown in FIG. 7, rule 11 strongly instructs to output p1 as output y, and rule 12 strongly instructs to output q1. Even in such a case, it is of course possible to obtain the center of gravity r of the function F1 as the inference result.
Then, it is necessary to say that the intermediate value between the requirements of the two contradictory rules is simply obtained, and the reliability of the value is extremely low.

これに対して関数F2では、maximum演算の対象となる
二つの関数H21,H22の間がやや離れてはいるが、関数H21
は関数H22に比してかなり小さな値した有していない。
このような場合は、両関数H21,H22をそれぞれ導き出す
ルール21,ルール22はそれぞれp2,q2を出力するように指
示している。しかし、それらに適合する入力の条件が異
なるので矛盾することを示していることにはならない。
何故なら、第7図に示されている入力の状態はルール22
の前件部には十分適合しているが、ルール21の前件部に
はほとんど適合していないので、ルール22の指示が出力
に大きく反映されることになり、ルール21の指示はほと
んど反映されないからである。つまり、2つのルールが
異なる値を出力するように指示していてもなんら問題は
ないことになる。
On the other hand, in the function F2, although the two functions H21 and H22 to be subjected to the maximum operation are slightly apart, the function H21
Has a significantly smaller value than the function H22.
In such a case, rules 21 and 22 for deriving both functions H21 and H22, respectively, instruct to output p2 and q2. However, they do not indicate contradiction because the input conditions that match them are different.
Because the input state shown in FIG. 7 is rule 22
Of the rule 21, but the rule of the rule 22 is largely reflected in the output, and the rule 21 is almost completely reflected. It is not done. That is, there is no problem even if the two rules instruct to output different values.

このように、ファジィ推論においてはルールが意味的
に矛盾している場合も存在するので、単に推論を行うの
みならず、その推論を定義するルールの矛盾性をも検出
することが必要になる。
As described above, in the fuzzy inference, there are cases where the rules are semantically inconsistent. Therefore, it is necessary to detect not only the inference but also the inconsistency of the rule defining the inference.

このようなルールの矛盾性を検出するファジィ推論の
装置の例としては、例えば特開昭61−264411号公報が知
られている。以下この特開昭61−264411号公報に開示さ
れているファジィルールの矛盾性を検出する方法につい
て、その模式的説明図である第8図を参照して簡単に説
明する。
As an example of a fuzzy reasoning apparatus that detects such a rule inconsistency, Japanese Patent Laid-Open No. 61-264411 is known. The method for detecting the inconsistency of the fuzzy rules disclosed in Japanese Patent Application Laid-Open No. 61-264411 will be briefly described below with reference to FIG.

この特開昭61−264411号公報に開示されている方法で
は、最終的に得られたメンバシップ関数が大きなピーク
を2つ以上有する場合にルールが矛盾していると判定す
る。そして、上述の大きなピークの検出は第8図に示す
ように、メンバシップ関数の最大のピーク値gM1と2番
目に大きなピーク値gM2とそれらのピークの間のメンバ
シップ関数の最小値l1とを求め gM1=gM2 または、gM1≠gM2である場合にはrgを定数として(通常
はrg=1) (gM2−l1)/(gM1−gM2)≧rg であれば、大きなピークが2つ以上あると見做すことに
より行われる。
In the method disclosed in JP-A-61-264411, when the finally obtained membership function has two or more large peaks, it is determined that the rules are inconsistent. As shown in FIG. 8, the detection of the above-mentioned large peak is performed by taking the maximum peak value g M1 of the membership function, the second largest peak value g M2 and the minimum value l of the membership function between those peaks. 1 and g M1 = g M2, or when g M1 ≠ g M2 , let rg be a constant (usually rg = 1) (g M2 −l 1 ) / (g M1 −g M2 ) ≧ rg If so, it is performed by considering that there are two or more large peaks.

つまり上述の2つの式は、2番目のピークが1番目の
ピークに比してどの程度大きいかを示す指標になってい
るので、これらの式を評価することにより2つ以上のピ
ークがあるか否かの判定が行われる。
That is, since the above two expressions are indexes indicating how large the second peak is compared to the first peak, by evaluating these expressions, it is determined whether there are two or more peaks. A determination is made as to whether or not it is.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかし、上述の特開昭61−264411号公報に開示されて
いるようなルールの矛盾性を検出する手法は、メンバシ
ップ関数のピークの大小関係についてのみの評価であ
る。即ち、メンバシップ関数の縦軸のみを評価の対象と
しているのであり、横軸については何ら考慮されていな
い。このため、たとえば第9図(a),(b)にそれぞ
れ示されているような同じ高さのピークを有しているが
その間の距離が異なる二つのメンバシップ関数がある場
合に、第9図(a)の場合と同(b)の場合とを区別す
ることは出来ない。即ち、第9図(a),(b)それぞ
れに示されている関数は共にgM1,gM2,llは同じ値であ
り、且つ (gM2−l1)/(gM1−gM2)≦1 である。
However, the method for detecting the inconsistency of rules as disclosed in the above-mentioned Japanese Patent Laid-Open No. 61-264411 is only for evaluating the magnitude relation of the peaks of the membership function. That is, only the vertical axis of the membership function is evaluated, and the horizontal axis is not considered at all. Therefore, if there are two membership functions having peaks of the same height but different distances between them, as shown in FIGS. 9 (a) and 9 (b), for example, It is not possible to distinguish between the case of FIG. That is, in the functions shown in FIGS. 9 (a) and 9 (b), g M1 , g M2 , and l 1 have the same value, and (g M2 −l 1 ) / (g M1 −g M2 ) ≦ 1.

従って、上述の特開昭61−264411号公報に開示されて
いる方法ではルールの矛盾はないと判断される。しか
し、第9図(a)に示されている例はまだしも、第9図
(b)に示されている例では明らかに2つのルールが大
きく異なる値を出力するように指示しており、矛盾があ
ると判断されるべきである。
Therefore, it is determined that there is no inconsistency in the rules in the method disclosed in Japanese Patent Application Laid-Open No. 61-264411. However, in the example shown in FIG. 9 (a), yet in the example shown in FIG. 9 (b), the two rules clearly instruct to output greatly different values. It should be determined that there is.

このように、特開昭61−264411号公報に開示されてい
るようなルールの矛盾性を検出する方法では、矛盾があ
ると判定した方が妥当な場合においてもそれを検討する
ことが不可能であるという問題がある。換言すれば、ル
ールの矛盾性の検出精度が低いと言うことになる。
As described above, in the method for detecting the inconsistency of rules as disclosed in Japanese Patent Laid-Open No. 61-264411, it is impossible to consider it even when it is appropriate to determine that there is an inconsistency. There is a problem that is. In other words, the detection accuracy of the inconsistency of the rule is low.

このような事情に鑑みて、本願発明者は先に特願平2
−64853号として、上述の如き問題点の解決を目的とし
た「ファジィ推論方法」の発明を提案している。しか
し、この特願平2−64853号の発明においては従来一般
的な構成の演算回路を利用してファジィ推論方法の発明
を実施しているため、その演算効率が低く、また実装置
として実現した場合のハードウェア量が大きくなるとい
う課題が残った。
In view of such circumstances, the inventor of the present application has previously filed Japanese Patent Application No.
-64853 proposes the invention of a "fuzzy inference method" for the purpose of solving the above problems. However, in the invention of Japanese Patent Application No. 2-64853, since the invention of the fuzzy inference method is carried out by utilizing the operation circuit of the conventional general configuration, the operation efficiency is low and it is realized as an actual device. In that case, the problem remains that the amount of hardware increases.

本発明はこのような事情に鑑みてなされたものであ
り、簡単なハードウェア構成で高精度にルールの矛盾性
を検出可能なファジィ演算のための演算装置の提供を目
的とする。
The present invention has been made in view of such circumstances, and an object thereof is to provide an arithmetic device for fuzzy arithmetic capable of detecting rule inconsistency with high accuracy with a simple hardware configuration.

〔課題を解決するための手段〕[Means for solving the problem]

本発明に係る演算装置は、ファジィ演算の実行に際し
て、maximum演算後のメンバシップ関数について関数の
値(縦軸の値)のみならず、関数の位置(横軸の値)を
も加味した統計学的な値である分散を計算し、この結果
に従ってルールの矛盾性を判定するために用いられるも
のであり、その分散計算に必要な積和計算を3段加速に
より行うように構成されている。即ち、本発明の演算装
置は、入力である複数の離散値に対応する各関数値を発
生する関数値発生手段と、第1,第2及び第3の加算結果
をそれぞれ記憶する3個の記憶手段と、各入力離散値に
対応する関数値と第1の加算結果との加算、第1の加算
結果と第2の加算結果の加算、この加算結果と第3の加
算結果との加算をそれぞれ実行する加算手段と、入力さ
れる離散値の個数を計数する計数手段と、加算手段に各
離散値についての加算処理を行わせる制御手段と、計数
手段の計数値が入力された離散値の個数に一致した場合
に3個の記憶手段の内容に基づいて関数の重心及びそれ
を中心とする分散を求める演算手段とを備えている。
The arithmetic device according to the present invention is a statistical device that considers not only the value of the function (vertical axis value) but also the position of the function (horizontal axis value) for the membership function after the maximum arithmetic operation when executing the fuzzy arithmetic operation. It is used to calculate the variance that is a general value and determine the inconsistency of the rule according to this result, and is configured to perform the product-sum calculation required for the variance calculation by three-stage acceleration. That is, the arithmetic unit of the present invention includes a function value generating means for generating each function value corresponding to a plurality of input discrete values, and three storages for respectively storing the first, second and third addition results. Means, adding the function value corresponding to each input discrete value and the first addition result, adding the first addition result and the second addition result, and adding the addition result and the third addition result, respectively. Adding means for executing, counting means for counting the number of discrete values to be inputted, control means for causing the adding means to perform addition processing for each discrete value, and number of discrete values to which the counted value of the counting means is inputted And the calculation means for obtaining the center of gravity of the function and the variance around the center of the function based on the contents of the three storage means.

〔作用〕[Action]

本発明の演算装置では、ファジィ演算のための関数
(メンバシップ関数)の重心及びそれを中心とする分散
を求めるために、入力離散値に対応する関数の値が関数
値発生手段から発生され、メンバシップ関数の各入力離
散値に対応する関数値がそれぞれ第1の加算結果と加算
され、この値が第2の加算結果と加算され、更にこの加
算結果と第3の加算結果が加算され、それぞれの加算結
果が3個の記憶手段に記憶される処理が全ての入力離散
値に対して反復実行され、最後の各加算結果を利用して
演算手段によりメンバシップの関数の重心及びそれを中
心とする分散が求められることにより、その分散計算に
必要な積和計算が3段加算による加算器のみにて実行さ
れる。
In the arithmetic device of the present invention, the value of the function corresponding to the input discrete value is generated from the function value generating means in order to obtain the center of gravity of the function (membership function) for fuzzy calculation and the variance around the center. The function value corresponding to each input discrete value of the membership function is added to the first addition result, this value is added to the second addition result, and this addition result and the third addition result are added, A process in which each addition result is stored in three storage means is repeatedly executed for all input discrete values, and the last addition result is used to calculate the center of gravity of the membership function and its center Then, the sum of products required for the variance calculation is executed only by the adder using the three-stage addition.

〔発明の実施例〕Example of Invention

以下、本発明をその実施例を示す図面を参照して詳述
する。
Hereinafter, the present invention will be described in detail with reference to the drawings showing its embodiments.

まず、本発明の実施例を説明するに先立って、ディジ
タル演算によるファジィ演算における重心及び分散を求
める手法を説明する。
First, prior to describing the embodiment of the present invention, a method for obtaining the center of gravity and the variance in fuzzy computation by digital computation will be described.

ディジタル演算では、関数F(y)は第2図に示すよう
に、離散値y(y=0,1,2…n)における整数値F(0),F
(1),F(2),F(3)…F(n-1),F(n)にて定義される。
In the digital operation, as shown in FIG. 2, the function F (y) is an integer value F (0) , F at a discrete value y (y = 0,1,2... N).
(1) , F (2) , F (3) … Defined by F (n-1) , F (n) .

ここで、 Q0=F(n) Qi+1=Qi+F(n-i+1) (1≦i≦n) P0=0 Pi+1=Pi+Qi (1≦i<n) Q0=0 Qi+1=Qi+Pi+1 (1≦i<n) 即ち、 Qi=F(n)+F(n-1)+F(n-2)+… …+F(n-i+1)+F(n-i) Pi=Qn+Qn-1+Qn-2+… …+Qn-i+1 Vi=Pn+Pn-1+Pn-2+… …+Pn-i+1+Pn-1 とすると、 Q=Qn P=Pn V=Vn は以下のように表される。Here, Q 0 = F (n) Q i + 1 = Q i + F (n-i + 1) (1 ≦ i ≦ n) P 0 = 0 P i + 1 = P i + Q i (1 ≦ i < n) Q 0 = 0 Q i + 1 = Q i + P i + 1 (1 ≦ i <n) That is, Q i = F (n) + F (n-1) + F (n-2) + ... + F ( n-i + 1) + F (ni) P i = Q n + Q n-1 + Q n-2 + ...… + Q n-i + 1 V i = P n + P n-1 + P n-2 +…… + P n Assuming -i + 1 + P n-1 , Q = Q n P = P n V = V n is expressed as follows.

Q=F(0)+F(1)+F(2)+… …+F(n-1)+F(n) P=1×F(1)+2×F(2)+… …+(n−1)×F(n-1)+n×F(n) V=1/2×{1×(1+1)×F(1) +2×(2+1)×F(2)+… …+(n−1)×(n−1+1)F(n-1) +n×(n+1)F(n)} =1/2×{12×F(1)+22×F(2)+… …+(n−1)×F(n-1)+n2×F(n) +1×F(1)+2×F(2)+… …+(n−1)×F(n-1)+n×F(n)} =1/2×{12×F(1)+22×F(2)+… …+(n−1)×F(n-1)+n2×F(n)+P} ところで、上記した如き関数F(y)の重心rは、 r=P/Q にて定義され、また重心rを中心とする分散sは、 U=(0−r)×F(0)+(1−r)×F(1) +(2−r)×F(2)+…+(n−1−r) ×F(n-1)+(n−r)×F(n) とおくと、 s=U/Q にて定義される。ここで、 U=02×F(0)+12×F(1)+22×F(2)+… …+(n−1)×F(n-1)+n2×F(n) −2×r×{0×F(0)+1×F(1)+2×F(2)+… …+(n−1)×F(n-1)+n×F(n)} +r2×{F(0)+F(1)+F(2)+… …+F(n-1)+F(n)} =(2×V−P)+2×r×p+r2×Q となり、 s=U/Q =(2×V−P)/Q−2×r×P/Q+r2 =2×V/Q−r−2×r2+r2 =2×V/Q−r2−r となる。従って、Q,P,Vが求められていれば重心rと分
散sとは数回の除算,乗算,減算により容易に計算可能
である。また、Q,P,Vは上記の如くそれぞれn回の加算
の反復で求めることが可能であって、乗算は不用であ
る。
Q = F (0) + F (1) + F (2) + ・ ・ ・… + F (n-1) + F (n) P = 1 × F (1) + 2 × F (2) + ・ ・ ・ ・ ・ ・ + (n-1) × F (n-1) + n × F (n) V = 1/2 × {1 × (1 + 1) × F (1) +2 × (2 + 1) × F (2) + ...… + (n-1) × (N-1 + 1) F (n-1) + n x (n + 1) F (n) } = 1/2 x {1 2 xF (1) +2 2 xF (2) + ... + (n-1) 2 x F (n-1) + n 2 x F (n) +1 x F (1) + 2 x F (2) + ... + (n-1) x F (n-1) + n x F (n) } = 1/2 × {1 2 × F (1) +2 2 × F (2) + ...… + (n-1) 2 × F (n-1) + n 2 × F (n) + P} By the way, The center r of the function F (y) is defined by r = P / Q, and the variance s centered on the center r is U = (0-r) 2 × F (0) + (1-r ) 2 x F (1) + (2-r) 2 x F (2) + ... + (n-1-r) 2 x F (n-1) + (nr) 2 x F (n) and Then, s = U / Q is defined. Here, U = 0 2 × F (0) +1 2 × F (1) +2 2 × F (2) + ……… + (n-1) 2 × F (n-1) + n 2 × F (n) -2 × r × {0 × F (0) + 1 × F (1) + 2 × F (2) + ...… + (n-1) × F (n-1) + n × F (n) } + r 2 × {F (0) + F (1) + F (2) + ... + F (n-1) + F (n) } = (2 x V-P) + 2 x r x p + r 2 x Q, and s = U / Q = a (2 × V-P) / Q-2 × r × P / Q + r 2 = 2 × V / Q-r-2 × r 2 + r 2 = 2 × V / Q-r 2 -r. Therefore, if Q, P, and V are obtained, the center of gravity r and the variance s can be easily calculated by several divisions, multiplications, and subtractions. Further, Q, P, and V can be obtained by repeating n additions as described above, and multiplication is unnecessary.

以下、上述の手法に基づいた本発明の実施例について
説明する。
Examples of the present invention based on the above method will be described below.

第1図はファジィ演算のための本発明の演算装置の一
構成例を示すブロック図である。
FIG. 1 is a block diagram showing an example of the configuration of a calculation device of the present invention for fuzzy calculation.

第1図において、参照符号1,2及び3は共に加算器、
4,5及び6は共に累算器、7はメモリ、8は検出器、9
はアドレスセレクタ、10はカウンタ、11は汎用演算器、
12は制御回路、13はバスである。
In FIG. 1, reference numerals 1, 2 and 3 are all adders,
4, 5 and 6 are accumulators, 7 is a memory, 8 is a detector, 9
Is an address selector, 10 is a counter, 11 is a general-purpose arithmetic unit,
12 is a control circuit and 13 is a bus.

制御回路12は第1図に示されている演算装置全体を制
御するが、その制御信号については説明の簡略化のため
に省略してある。
The control circuit 12 controls the entire arithmetic unit shown in FIG. 1, but its control signal is omitted for simplification of description.

汎用演算器11は具体的には演算器とレジスタとで構成
されており、主に前件部に関する処理及びmaximum演算
を実行する。汎用演算器11の入出力はバス13に接続され
ていて、最終的な演算の結果がメモリ7にメンバシップ
関数Fとして第3図に示すような状態で格納される。即
ち、メモリ7のアドレス0には関数F(0)が、アドレス1
には関数F(1)が・・・、アドレスnには関数F(n)が格納
される。
The general-purpose arithmetic unit 11 is specifically composed of an arithmetic unit and a register, and mainly executes processing relating to the antecedent part and maximum arithmetic. The input / output of the general-purpose arithmetic unit 11 is connected to the bus 13, and the final arithmetic result is stored in the memory 7 as a membership function F in the state as shown in FIG. That is, the function F (0) is at the address 0 of the memory 7 and the address 1
Function F (1) is ..., the address n function F (n) is stored in the.

なお、本発明では前件部の処理及びmaximum演算の手
段は既に公知の手法を用いればよいので、ここではその
説明は省略する。
Note that, in the present invention, the processing of the antecedent part and the means of the maximum calculation may use known methods, and therefore the description thereof will be omitted here.

加算器1,2及び3、累算器4,5及び6、検出器8、アド
レスセレクタ9、カウンタ10は重心計算及び分散計算の
ために備えられている。なお、第1図に示されている如
く、加算器1と累算器4とで第1段の、加算器2と累算
器5とで第2段の、加算器3と累算器6とで第3段の加
算回路をそれぞれ構成している。
The adders 1, 2 and 3, the accumulators 4,5 and 6, the detector 8, the address selector 9, and the counter 10 are provided for centroid calculation and variance calculation. As shown in FIG. 1, the adder 1 and the accumulator 4 are in the first stage, the adder 2 and the accumulator 5 are in the second stage, and the adder 3 and the accumulator 6 are in the second stage. And constitute a third stage adder circuit.

カウンタ10はバス13から入力される値を計数し、その
計数値をアドレスセレクタ9及便検出器8へ出力する。
The counter 10 counts the value input from the bus 13 and outputs the counted value to the address selector 9 and the flight detector 8.

アドレスセレクタ9はバス13から入力される値とカウ
ンタ10から与えられる値とのいずれかを選択してメモリ
7へそのアドレスとして出力する。
The address selector 9 selects either the value inputted from the bus 13 or the value given from the counter 10 and outputs it to the memory 7 as the address.

検出器9はカウンタ10の計数値が“0"になった場合に
それを検出し、検出信号を制御回路12へ出力する。
When the count value of the counter 10 becomes "0", the detector 9 detects it and outputs a detection signal to the control circuit 12.

メモリ7は、前述の如く各アドレスとそこに格納され
るデータとが対応付けられており、制御回路12の制御に
よりバス13からデータを取込み、また自身に格納してい
る値を加算器1の第1の入力へ出力する。なお、その際
のアドレスはアドレスセレクタ9から与えられる。
As described above, the memory 7 is associated with each address and the data stored therein. The memory 7 fetches the data from the bus 13 under the control of the control circuit 12, and the value stored in itself is stored in the adder 1. Output to the first input. The address at that time is given from the address selector 9.

加算器1は前述の如くメモリ7の出力を第1の入力に
入力しており、またその出力を累算器4に与えており、
この累算器4の出力が加算器1の第2の入力となってい
る。そして、加算器1は両入力を加算して累算器4へ出
力する。
As described above, the adder 1 inputs the output of the memory 7 to the first input, and supplies the output to the accumulator 4,
The output of the accumulator 4 is the second input of the adder 1. Then, the adder 1 adds both inputs and outputs the result to the accumulator 4.

累算器4は加算器1の出力を累算する。また累算器4
は自身の累算値をバス13及び加算器1の第2の入力に出
力すると共に、加算器2の第1の入力にも与えている。
The accumulator 4 accumulates the output of the adder 1. Also accumulator 4
Outputs its accumulated value to the bus 13 and the second input of the adder 1 as well as to the first input of the adder 2.

加算器2はその出力を累算器5及び加算器3の第1の
入力に与えており、累算器5の出力が加算器2の第2の
入力となっている。そして、加算器2は両入力を加算し
て累算器5へ出力する。
The adder 2 provides its output to the accumulator 5 and the first input of the adder 3, and the output of the accumulator 5 is the second input of the adder 2. Then, the adder 2 adds both inputs and outputs the result to the accumulator 5.

累算器5は加算器2の出力を累算すると共に、その出
力をバス13及び加算器2の第2の入力に出力している。
The accumulator 5 accumulates the output of the adder 2 and outputs the output to the bus 13 and the second input of the adder 2.

更に、加算器3はその出力を累算器6に与えており、
この累算器6の出力が加算器2の第2の入力となってい
る。そして、加算器2は両入力を加算して累算器6へ出
力する。
Further, the adder 3 gives its output to the accumulator 6,
The output of the accumulator 6 is the second input of the adder 2. Then, the adder 2 adds both inputs and outputs the result to the accumulator 6.

累算器6は加算器3の出力を累算すると共に、その出
力をバス13及び加算器3の第2の入力に出力している。
The accumulator 6 accumulates the output of the adder 3 and outputs the output to the bus 13 and the second input of the adder 3.

以上のように構成されたファジィ演算のための本発明
の演算装置により実行される関数の重心及び分散を求め
るための計算の手順について、第4図のフローチャート
を参照して説明する。
The calculation procedure for obtaining the center of gravity and the variance of the function executed by the arithmetic device of the present invention for the fuzzy calculation configured as described above will be described with reference to the flowchart of FIG.

この計算手段ではカウンタ10がn−1の値を、累算器
4がQiの値を、累算器5がPiの値を、累算器6がViの値
をそれぞれ保持する。
In this calculation means, the counter 10 holds the value of n-1, the accumulator 4 holds the value of Q i , the accumulator 5 holds the value of P i , and the accumulator 6 holds the value of V i .

そこで、制御回路12はアドレスセレクタ9を制御する
ことにより、カウンタ10の内容がメモリ7のアドレス入
力として与えられるようにする(ステップS1)。
Therefore, the control circuit 12 controls the address selector 9 so that the content of the counter 10 is given as the address input of the memory 7 (step S1).

次に、制御回路12は加算器1,2及び3を制御してそれ
らがいずれも0を出力するようにする。また制御回路12
は、累算器4,5及び6をも“0"に初期化し、各加算器1,2
及び3の出力(共に“0")がそれぞれ累算器4,5及び6
に格納されるようにする。更に制御回路12は、バス13を
介してカウンタ10の内容をnにプリセットする(ステッ
プS2)。
The control circuit 12 then controls the adders 1, 2 and 3 so that they all output 0. Also the control circuit 12
Initializes the accumulators 4, 5 and 6 to "0", and adders 1 and 2
The outputs of 3 and 3 (both are "0") are accumulators 4, 5 and 6, respectively.
To be stored in. Further, the control circuit 12 presets the content of the counter 10 to n via the bus 13 (step S2).

以上により、 j=n, Qi=Pi=Vi=0 となる。From the above, j = n, Q i = P i = V i = 0.

この後、制御回路12は加算器1,2及び3を制御して加
算器1が累算器4の内容とメモリ7の出力とを、加算器
2が累算器5の内容と累算器4の内容とを、加算器3が
累算器6の内容と加算器2の出力とをそれぞれ加算する
ようにする。
Thereafter, the control circuit 12 controls the adders 1, 2 and 3 so that the adder 1 outputs the contents of the accumulator 4 and the output of the memory 7, and the adder 2 outputs the contents of the accumulator 5 and the accumulator. 4 is added by the adder 3 to the contents of the accumulator 6 and the output of the adder 2, respectively.

この結果、加算器1は Qi+F(n-1) の値を、加算器2は Pi+Qi の値、即ちそれぞれQi+1,Pi+1を出力することになる。As a result, the adder 1 outputs the value of Q i + F (n-1) , and the adder 2 outputs the value of P i + Q i , that is, Q i + 1 and P i + 1 , respectively.

また、加算器3はVi+Pi+1、即ちVi+1を出力すること
になる。
Further, the adder 3 outputs V i + P i + 1 , that is, V i + 1 .

この際、前述の如く、初期状態として累算器4,5及び
6の内容はいずれも0、即ち Qi=Pi=Vi=0 であり、またカウンタ10の内容はnであるので、加算器
1,2及び3の出力はそれぞれF(n),0,0、即ちそれぞれQ0,
P0,V0となる。
At this time, as described above, as the initial state, the contents of the accumulators 4, 5, and 6 are all 0, that is, Q i = P i = V i = 0, and the content of the counter 10 is n. Adder
The outputs of 1, 2 and 3 are F (n) , 0, 0 respectively, that is, Q 0 , respectively.
It becomes P 0 , V 0 .

制御回路12はこれらの各加算器1,2及び3の出力をそ
れぞれ累算器4,5及び6が取込むように制御する(ステ
ップS3)。この結果、各累算器4,5及び6の内容はそれ
ぞれQ0,P0,V0になる。
The control circuit 12 controls the accumulators 4, 5 and 6 to take in the outputs of the respective adders 1, 2 and 3 (step S3). As a result, the contents of the accumulators 4, 5 and 6 become Q 0 , P 0 and V 0 , respectively.

次に、制御回路12はカウンタ10の内容から1を減じる
(ステップS4)。これにより、各加算器1,2及び3の出
力はそれぞれQ1,P1,V1となる。
Next, the control circuit 12 subtracts 1 from the content of the counter 10 (step S4). As a result, the outputs of the adders 1, 2 and 3 become Q 1 , P 1 and V 1 , respectively.

以下、上述の各累算器4,5及び6による各加算器1,2及
び3の出力の取込みとカウンタ10の減算とをカウンタ10
の計数値が“0"になるまで反復する(ステップS3,S4,S
5)。この結果、最終的には各累算器4,5及び6の内容と
してQ,P,Vが得られる(ステップS6)。なお、上述のス
テップS5におけるカウンタ10の計数値が“0"になったこ
との検出は検出器8により行われる。
Hereinafter, the acquisition of the outputs of the adders 1, 2 and 3 by the accumulators 4, 5 and 6 and the subtraction of the counter 10 will be described below.
Is repeated until the count value of is 0 (steps S3, S4, S
Five). As a result, Q, P, and V are finally obtained as the contents of the accumulators 4, 5, and 6 (step S6). The detector 8 detects that the count value of the counter 10 in step S5 is "0".

最後に制御回路10は、各累算器4,5及び6の内容とし
て得られたQ,P,Vを汎用演算器11へ転送し、前述の r=P/Q s=2×V/Q−r2−r という計算を行わせることにより、重心r及び分散sを
求める(ステップS7)。
Finally, the control circuit 10 transfers the Q, P, V obtained as the contents of the accumulators 4, 5 and 6 to the general-purpose arithmetic unit 11, and the above-mentioned r = P / Q s = 2 × V / Q by causing the calculation of -r 2 -r, it obtains the center of gravity r and dispersion s (step S7).

なお、上記実施例では3段の加算をそれぞれ独立した
加算器にて順次的に行うように構成してあるが、たとえ
ば第10図に示すような構成を採ることにより、一つの加
算器を時分割して使用する構成を採ることも可能であ
る。
In the above embodiment, the three stages of addition are sequentially performed by independent adders. However, by adopting the configuration shown in FIG. It is also possible to adopt a configuration of dividing and using.

第10図に示した構成では、加算器としては参照符号1
の加算器のみが備えられており、この加算器1への入力
を切換えるためのデータセレクタ14及び15が備えられて
いる。データセレクタ14は加算器1の第1の入力へメモ
リ7の出力または累算器5の内容のいずれを入力される
かを選択し、データセレクタ15は加算器1の第2の入力
へ累算器4または累算器6の内容のいずれを入力させる
かを選択する。他の構成は第1図に示した実施例の構成
と同様である。
In the configuration shown in FIG. 10, the adder has reference numeral 1
2 is provided, and data selectors 14 and 15 for switching the input to the adder 1 are provided. The data selector 14 selects whether the output of the memory 7 or the contents of the accumulator 5 is input to the first input of the adder 1, and the data selector 15 accumulates to the second input of the adder 1. Select whether to input the contents of the instrument 4 or the accumulator 6. The other structure is similar to that of the embodiment shown in FIG.

このような第10図に示された構成における加算器1と
各累算器4,5及び6とによる3段加算とカウンタ10の減
算とは以下のようにして制御回路12が制御する。
The control circuit 12 controls the three-stage addition by the adder 1 and the accumulators 4, 5 and 6 and the subtraction of the counter 10 in the configuration shown in FIG. 10 as follows.

まず、データセレクタ14を累算器5側に、データセレ
クタ15を累算器4側に切換えることにより累算器5と4
との内容が加算器1により加算されてその結果が累算器
5に格納される。次に、データセレクタ14をメモリ7側
に、データセレクタ15を累算器4側に切換えるとにより
メモリ7と累算器4との内容が加算器1により加算され
てその結果が累算器4に格納される。そして次に、デー
タセレクタ14を累算器5側に、データセレクタ15を累算
器6側に切換ることにより累算器5と6との内容が加算
器1により加算されてその結果が累算器6に格納され
る。最後にカウンタ10の内容が“1"だけ減じられる。
First, by switching the data selector 14 to the accumulator 5 side and the data selector 15 to the accumulator 4 side,
The contents of and are added by the adder 1 and the result is stored in the accumulator 5. Next, by switching the data selector 14 to the memory 7 side and the data selector 15 to the accumulator 4 side, the contents of the memory 7 and the accumulator 4 are added by the adder 1, and the result is added to the accumulator 4 side. Stored in. Then, by switching the data selector 14 to the accumulator 5 side and the data selector 15 to the accumulator 6 side, the contents of the accumulators 5 and 6 are added by the adder 1 and the result is accumulated. It is stored in the calculator 6. Finally, the content of the counter 10 is decremented by "1".

以上の処理を第1の実施例の場合と同様に、カウンタ
10の内容が“0"になるまで反復することにより、第1の
実施例と同様の結果が得られる。
As in the case of the first embodiment, the above processing is performed by the counter.
By repeating until the content of 10 becomes "0", the same result as the first embodiment is obtained.

〔発明の効果〕〔The invention's effect〕

以上に詳述したように本発明の演算装置は、ファジィ
演算において最終的に得られたメンバシップ関数につい
て分散が求められ、その値に基づいてルールの矛盾性を
評価して推論の信頼性の指標とするために分散及び重心
を求める際の積和計算が加算器と累算器とで構成される
加算回路を3段と、それらのための制御回路のみで可能
となるように回路を構成して乗算器を使用していないの
で、ハードウェア構成が簡易化されると共に計算精度が
向上する。
As described above in detail, the arithmetic unit of the present invention obtains the variance of the membership function finally obtained in the fuzzy operation, evaluates the inconsistency of the rules based on the value, and determines the reliability of the inference. The circuit is configured such that the sum of products calculation for obtaining the variance and the center of gravity for use as an index can be performed only by three stages of adder circuits including adders and accumulators and a control circuit for them. Since no multiplier is used, the hardware configuration is simplified and the calculation accuracy is improved.

また第2の実施例では、一つの加算器を時分割使用し
て3段の加算回路と実質的に同一の構成となるようにし
ているので、ハードウェア量をより削減することが可能
になる。
Further, in the second embodiment, one adder is used in a time division manner so as to have substantially the same configuration as the three-stage adder circuit, so that the amount of hardware can be further reduced. .

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係るファジィ演算のための演算装置の
一構成例を示すブロック図、第2図はディジタル演算に
おける関数の定義法を示す模式図、第3図は第1図に示
したファジィ推論装置においてmaximum演算により得ら
れたメンバシップ関数のメモリへの格納状態を示す模式
図、第4図は本発明の演算装置によりメンバシップ関数
の重心及び分散を計算する際の手順を示したフローチャ
ート、第5図はメンバシップ関数の説明図、第6図はフ
ァジィ推論の一般的な方法を示す模式図、第7図はファ
ジィルールに生じる矛盾性を示す模式図、第8図は従来
のファジィルールの矛盾性を検出する手法の説明図、第
9図はその問題点を示す模式図、第10図は本発明の他の
実施例を示したブロック図である。 1,2,3……加算器、4,5,6……累算器、7……メモリ、8
……検出器、9……アドレスセレクタ、10……カウン
タ、11……汎用演算器、12……制御回路 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing an example of the configuration of an arithmetic unit for fuzzy arithmetic according to the present invention, FIG. 2 is a schematic diagram showing a method of defining a function in digital arithmetic, and FIG. 3 is shown in FIG. FIG. 4 is a schematic diagram showing the storage state of the membership function obtained by the maximum operation in the fuzzy inference device in the memory, and FIG. 4 shows the procedure for calculating the center of gravity and variance of the membership function by the operation device of the present invention. A flow chart, FIG. 5 is an explanatory diagram of a membership function, FIG. 6 is a schematic diagram showing a general method of fuzzy inference, FIG. 7 is a schematic diagram showing inconsistency that occurs in fuzzy rules, and FIG. 8 is a conventional diagram. FIG. 9 is an explanatory diagram of a method for detecting inconsistency of fuzzy rules, FIG. 9 is a schematic diagram showing the problem, and FIG. 10 is a block diagram showing another embodiment of the present invention. 1,2,3 ... Adder, 4,5,6 ... Accumulator, 7 ... Memory, 8
...... Detector, 9 ...... Address selector, 10 ...... Counter, 11 ...... General-purpose arithmetic unit, 12 ...... Control circuit In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所与の関数について、重心及び該重心を中
心とする分散を求めるための演算装置であって、 入力である複数の離散値に対応する前記関数の値を発生
する関数値発生手段と、 第1,第2及び第3の記憶手段と、 前記関数値発生手段が発生する関数値と前記第1の記憶
手段の記憶値との第1の加算、前記第1の記憶手段の記
憶値と前記第2の記憶手段の記憶値との第2の加算、該
第2の加算結果と前記第3の記憶手段の記憶値との第3
の加算を実行する加算手段と、 前記第1の加算結果を前記第1の記憶手段に記憶させ、
前記第2の加算結果を前記第2の記憶手段に記憶させ、
前記第3の加算結果を前記第3の記憶手段に記憶させる
処理を前記離散値のそれぞれについて順次実行させる制
御手段と、 該制御手段による処理回数を計数する計数手段と、 該計数手段の計数値が前記離散値の個数に達した時点
で、前記第1,第2及び第3の記憶手段の内容に基づい
て、前記関数の重心及び該重心を中心とする分散を求め
る演算手段と を備えたことを特徴とする演算装置。
1. An arithmetic unit for obtaining a center of gravity and a variance around the center of gravity for a given function, the function value generating generating a value of the function corresponding to a plurality of discrete values as inputs. Means, first, second and third storage means, first addition of the function value generated by the function value generation means and the storage value of the first storage means, and the first storage means of the first storage means Second addition of the stored value and the stored value of the second storage means, and third addition of the second addition result and the stored value of the third storage means
Adding means for performing addition of, and storing the first addition result in the first storage means,
Storing the second addition result in the second storage means,
Control means for sequentially executing processing for storing the third addition result in the third storage means for each of the discrete values, counting means for counting the number of times of processing by the control means, and count value of the counting means When the number of the discrete values reaches the number of the discrete values, the calculating means obtains the centroid of the function and the variance around the centroid based on the contents of the first, second and third storage means. An arithmetic unit characterized by the above.
JP2269072A 1990-10-04 1990-10-04 Arithmetic unit Expired - Lifetime JP2518096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2269072A JP2518096B2 (en) 1990-10-04 1990-10-04 Arithmetic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2269072A JP2518096B2 (en) 1990-10-04 1990-10-04 Arithmetic unit

Publications (2)

Publication Number Publication Date
JPH04143835A JPH04143835A (en) 1992-05-18
JP2518096B2 true JP2518096B2 (en) 1996-07-24

Family

ID=17467273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2269072A Expired - Lifetime JP2518096B2 (en) 1990-10-04 1990-10-04 Arithmetic unit

Country Status (1)

Country Link
JP (1) JP2518096B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186436A (en) * 1990-11-20 1992-07-03 Mitsubishi Denki Eng Kk Fuzzy arithmetic unit

Also Published As

Publication number Publication date
JPH04143835A (en) 1992-05-18

Similar Documents

Publication Publication Date Title
Beliakov Construction of aggregation functions from data using linear programming
Rogers Evaluating first-passage probabilities for spectrally one-sided Lévy processes
US5633818A (en) Method and apparatus for performing floating point arithmetic operation and rounding the result thereof
CN111656315A (en) Data processing method and device based on convolutional neural network architecture
Beatson et al. Fast evaluation of radial basis functions: Moment-based methods
JP2747104B2 (en) neural network
JP2616829B2 (en) Fuzzy inference device
EP0384709A2 (en) Learning Machine
JP2518096B2 (en) Arithmetic unit
EP0385637A2 (en) Learning machine with multi-input single output circuits connected in hierarchical structure
JPH0690668B2 (en) Fuzzy computing device
JP2021056734A (en) Information processing device, information processing method, and information processing program
US5526467A (en) Membership function data preparation method and an apparatus thereof and an adaption degree operation method and an apparatus thereof
JP3318958B2 (en) Learning type waveform recognition processor
CN112508166A (en) Information processing apparatus and method, and recording medium storing information processing program
CA2102944C (en) Method of evaluation of a set of linguistic rules
US20200250524A1 (en) System and method for reducing computational complexity of neural network
JPH05128284A (en) Neuro-processor
JP2819842B2 (en) Digital signal processor
RU80029U1 (en) CONVERGENT DECISION SUPPORT SYSTEM
Kerk et al. Multi-expert decision-making with incomplete and noisy fuzzy rules and the monotone test
Coufal Coherence index of radial conjunctive fuzzy systems
Boukadida et al. A highly time-efficient digital multiplier based on the A2 binary representation
JPH03125257A (en) Neural network and adaptive inference system
Vovk Competing with stationary prediction strategies