JP2517889Y2 - Interface device - Google Patents

Interface device

Info

Publication number
JP2517889Y2
JP2517889Y2 JP10033590U JP10033590U JP2517889Y2 JP 2517889 Y2 JP2517889 Y2 JP 2517889Y2 JP 10033590 U JP10033590 U JP 10033590U JP 10033590 U JP10033590 U JP 10033590U JP 2517889 Y2 JP2517889 Y2 JP 2517889Y2
Authority
JP
Japan
Prior art keywords
coupled
capacitor
resistor
transistor
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10033590U
Other languages
Japanese (ja)
Other versions
JPH0457913U (en
Inventor
壽彦 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10033590U priority Critical patent/JP2517889Y2/en
Publication of JPH0457913U publication Critical patent/JPH0457913U/ja
Application granted granted Critical
Publication of JP2517889Y2 publication Critical patent/JP2517889Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、例えば電子機器内部の回路基板間の板間配
線(ハーネス)あるいは機器相互間の伝送ケーブルに用
いられるインターフェイスに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an interface used for wiring between boards (harness) between circuit boards in an electronic device or a transmission cable between devices.

(ロ)従来の技術 VTR等の電子機器の内部には複数の回路基板が配さ
れ、これらの基板間には各信号毎に単方向のハーネスを
割り当てると、極端に多数のハーネスが必要となる。そ
こで、このハーネス数を削減する最も簡単な方法として
は、例えば、特開平1-129689号公報(H04N 9/04)にも
示されている様に、双方向の同軸ケーブルにより基板間
を結合することが有効である。
(B) Conventional technology A plurality of circuit boards are placed inside an electronic device such as a VTR, and if a unidirectional harness is assigned for each signal between these boards, an extremely large number of harnesses are required. . Therefore, as the simplest method of reducing the number of harnesses, for example, as shown in Japanese Patent Application Laid-Open No. 1-129689 (H04N 9/04), bidirectional coaxial cables are used to connect the boards. Is effective.

(ハ)考案が解決しようとする課題 同軸ケーブルの様な高価な信号線を複数の基板間の信
号の電送に用いることは、コスト面で不可能である。
(C) Problems to be Solved by the Invention It is impossible in terms of cost to use an expensive signal line such as a coaxial cable for transmitting signals between a plurality of substrates.

(ニ)課題を解決するための手段 本考案は、コレクタが抵抗(R3)を介して電源ライン
と結合され、エミッタが抵抗(R4)を介してアースと結
合され、ベースがコンデンサ(C1)を介して送信用信号
源と結合されたトランジスタ(Q1)と、エミッタにコン
デンサ(C2)を介して結合されたケーブルと、ベースに
直流バイアスを付与するバイアス手段と、コンデンサの
信号源が結合される側とアース間に挿入され、送信また
は受信モードに応じて開閉制御されるスイッチ手段を備
え、送信モードにおいてスイッチ手段を開状態とし、受
信モードにおいてスイッチ手段を閉状態にすると共に抵
抗(R3)の両端の電圧より受信信号を取り出すことを特
徴とする。
(D) Means for Solving the Problem In the present invention, the collector is coupled to the power supply line through the resistor (R3), the emitter is coupled to the ground through the resistor (R4), and the base is coupled to the capacitor (C1). A transistor (Q1) coupled to a signal source for transmission via a cable, a cable coupled to an emitter via a capacitor (C2), biasing means for applying a DC bias to a base, and a signal source of a capacitor are coupled to each other. The switch means is inserted between the side and the ground and is controlled to open / close according to the transmission or reception mode. In the transmission mode, the switch means is opened, and in the reception mode, the switch means is closed and the resistance (R3) The feature is that the received signal is extracted from the voltage at both ends.

(ホ)作用 本考案は上述の如く構成したので、同軸ケーブルの如
き高価で特殊な信号線を用いることなく、双方向の信号
ラインを形成でき、ケーブルまたはハーネス数の削減が
図れる。
(E) Operation Since the present invention is configured as described above, bidirectional signal lines can be formed without using expensive and special signal lines such as coaxial cables, and the number of cables or harnesses can be reduced.

(ヘ)実施例 以下、図面に従い本考案の一実施例について説明す
る。
(F) Embodiment One embodiment of the present invention will be described below with reference to the drawings.

第1図は本実施例の要部回路図であり、インターフェ
イス回路(1)は、トランジスタ(Q1)(Q2)(Q3)、
抵抗(R1)(R2)(R3)(R4)(R5)(R6)(R7)、コ
ンデンサ(C1)及びスイッチ(SW)より構成され、トラ
ンジスタ(Q1)のコレクタは抵抗(R3)を介して電源
(Vcc)と結合され、エミッタは抵抗(R4)を介してア
ースと結合され、ベースはコンデンサ(C1)と結合され
ている。また、ベースは抵抗(R1)を介して電源(Vc
c)と、更に抵抗(R2)を介してアースとも結合されて
いる。
FIG. 1 is a circuit diagram of a main part of this embodiment. The interface circuit (1) includes transistors (Q1) (Q2) (Q3),
It consists of resistance (R1) (R2) (R3) (R4) (R5) (R6) (R7), capacitor (C1) and switch (SW). The collector of transistor (Q1) is connected through resistance (R3). It is coupled to a power supply (Vcc), the emitter is coupled to ground through a resistor (R4), and the base is coupled to a capacitor (C1). In addition, the base is connected to the power supply (Vc
c) and is also connected to the ground via a resistor (R2).

トランジスタ(Q2)のコレクタは電源(Vcc)と結合
され、エミッタは抵抗(R6)を介してアースと結合され
ると共に出力端子(2)にも結合され、ベースはトラン
ジスタ(Q1)のコレクタと結合されている。
The collector of the transistor (Q2) is connected to the power supply (Vcc), the emitter is connected to the ground via the resistor (R6) and the output terminal (2), and the base is connected to the collector of the transistor (Q1). Has been done.

トランジスタ(Q3)のコレクタはコンデンサ(C1)を
介してトランジスタ(Q1)のベースと結合され、エミッ
タはアースと結合され、ベースは抵抗(R7)及びスイッ
チ(SW)を介して電源(Vcc)と結合されている。
The collector of the transistor (Q3) is coupled to the base of the transistor (Q1) via the capacitor (C1), the emitter is coupled to ground, and the base is connected to the power supply (Vcc) via the resistor (R7) and switch (SW). Are combined.

(3)は送信用の信号源であり、抵抗(R5)及びコン
デンサ(C1)を介してトランジスタ(Q1)のベースに結
合される。
(3) is a signal source for transmission, which is coupled to the base of the transistor (Q1) via the resistor (R5) and the capacitor (C1).

(4)はケーブルであり、抵抗(R8)及びコンデンサ
(C2)を介してトランジスタ(Q1)のエミッタと結合さ
れている。
Reference numeral (4) is a cable, which is coupled to the emitter of the transistor (Q1) via the resistor (R8) and the capacitor (C2).

尚、ケーブル(4)の抵抗(R8)が結合されている一
端とは逆の他端には、第2図の如くインターフェイス回
路(1)と全く同一構成のインターフェイス回路(10)
が対になって結合されている。但し、スイッチ(SW)の
開閉状態は、両インターフェイス回路では全く逆とな
る。
The other end of the cable (4) opposite to the one to which the resistor (R8) is connected is provided with an interface circuit (10) having exactly the same configuration as the interface circuit (1) as shown in FIG.
Are joined in pairs. However, the open / closed state of the switch (SW) is completely opposite in both interface circuits.

次に各部の回路動作を説明する。まず、ケーブル
(4)の矢印A方向に信号伝送する場合について詳述す
る。まず、インターフェイス回路(1)のスイッチ(S
W)を送信モード、即ち開状態とすると、トランジスタ
(Q3)はOFF状態となって、信号源(3)からの送信用
信号(V1)は、出力抵抗(R5)及びカプリングコンデン
サ(C1)を経てトランジスタ(Q1)のベースに入力され
る。この時、抵抗(R1)及び(R2)により分圧されて得
られる所定の直流バイアスがトランジスタ(Q1)のベー
スに印加されているので、信号(V1)にこの直流バイア
スが重畳され、信号(V1)はエミッタフォロアを介して
トランジスタ(Q1)のエミッタより出力され、コンデン
サ(C2)にて交流分をカットされて、抵抗(R8)を経て
ケーブル(4)を通過してインターフェイス回路(10)
に伝送される。
Next, the circuit operation of each part will be described. First, the case where a signal is transmitted in the direction of arrow A of the cable (4) will be described in detail. First, switch (S) of the interface circuit (1)
When W) is set to the transmission mode, that is, the open state, the transistor (Q3) is turned off, and the transmission signal (V1) from the signal source (3) passes through the output resistor (R5) and the coupling capacitor (C1). After that, it is input to the base of the transistor (Q1). At this time, since a predetermined DC bias obtained by being divided by the resistors (R1) and (R2) is applied to the base of the transistor (Q1), this DC bias is superimposed on the signal (V1) and the signal (V1) is superimposed. V1) is output from the emitter of the transistor (Q1) via the emitter follower, the AC component is cut by the capacitor (C2), passes through the cable (4) via the resistor (R8), and passes through the interface circuit (10).
Be transmitted to.

また、ケーブル(4)を矢印B方向に伝送する場合に
は、インターフェイス回路(1)のスイッチ(SW)を受
信モード、即ち閉状態とすると、トランジスタ(Q3)は
ON状態となって、コンデンサ(C1)はパスコンとして機
能し、交流的に極めて低インピーダンスとなる。ここ
で、実際に伝送する周波数の下限値においても十分低イ
ンピーダンスとなる容量値にコンデンサ(C1)は設定さ
れている。この結果、トランジスタ(Q1)はベース接地
型アンプとして動作し、ケーブルを介して送られてきた
信号(V2)は、抵抗(R8)及びコンデンサ(C2)を通っ
てトランジスタ(Q1)のエミッタに入力され、抵抗(R
3)の両端に入力と同相の電圧が増幅されて現れること
になり、従って、トランジスタ(Q2)及び抵抗(R6)よ
り成るエミッタフォロアを介して受信用信号(V2)が出
力端子(2)に導かれる。この時、抵抗(R8)と(R3)
との比が、アンプゲインとなる。従って、伝送時にレベ
ルを変える必要がある場合には、両抵抗比を任意に設定
すればよい。一方、インターフェイス回路(10)側では
インターフェイス回路(1)とはスイッチ(SW)の開・
閉状態を逆にする、即ちインターフェイス回路(1)が
送信モードであれば、インターフェイス回路(10)のス
イッチ(SW)を閉状態として受信モードとし、インター
フェイス回路(1)が受信モードであれば、スイッチ
(SW)を開状態として送信モードとすることにより、双
方向の信号伝送が可能となる。
Also, when transmitting the cable (4) in the direction of arrow B, if the switch (SW) of the interface circuit (1) is set to the receiving mode, that is, the closed state, the transistor (Q3) is
In the ON state, the capacitor (C1) functions as a bypass capacitor and becomes an extremely low impedance in terms of AC. Here, the capacitor (C1) is set to a capacitance value that provides a sufficiently low impedance even at the lower limit value of the frequency that is actually transmitted. As a result, the transistor (Q1) operates as a grounded base amplifier, and the signal (V2) sent via the cable is input to the emitter of the transistor (Q1) through the resistor (R8) and the capacitor (C2). And the resistance (R
The voltage of the same phase as the input will be amplified and appear at both ends of 3). Therefore, the receiving signal (V2) is output to the output terminal (2) via the emitter follower consisting of the transistor (Q2) and the resistor (R6). Be guided. At this time, resistors (R8) and (R3)
The ratio to and becomes the amplifier gain. Therefore, when it is necessary to change the level at the time of transmission, both resistance ratios may be set arbitrarily. On the other hand, on the interface circuit (10) side, the switch (SW) is
If the closed state is reversed, that is, if the interface circuit (1) is in the transmission mode, the switch (SW) of the interface circuit (10) is closed to set the reception mode. If the interface circuit (1) is in the reception mode, By setting the switch (SW) in the open state to the transmission mode, bidirectional signal transmission becomes possible.

尚、抵抗(R8)及びコンデンサ(C2)は、ケーブル
(4)に直列に一方に接続しておけばよい。
The resistor (R8) and the capacitor (C2) may be connected in series to the cable (4) on one side.

(ト)考案の効果 上述の如く本考案によれば、極めて簡単な回路構成
で、且つ低コストでアナログ信号の双方向の信号伝送が
可能となり、伝送媒体自体の大幅な削減が可能となる。
(G) Effect of the Invention As described above, according to the present invention, bidirectional signal transmission of analog signals can be performed with an extremely simple circuit configuration and at low cost, and the transmission medium itself can be significantly reduced.

【図面の簡単な説明】 図面は全て本考案の一実施例に係り、第1図はインター
フェイス回路の要部回路図、第2図は信号伝送系の説明
図である。 (1)(10)……インターフェイス回路、(4)……ケ
ーブル、(3)……信号源、(2)……出力端子。
BRIEF DESCRIPTION OF THE DRAWINGS All the drawings relate to an embodiment of the present invention. FIG. 1 is a circuit diagram of a main part of an interface circuit, and FIG. 2 is an explanatory diagram of a signal transmission system. (1) (10) …… interface circuit, (4) …… cable, (3) …… signal source, (2) …… output terminal.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】コレクタが第1の抵抗(R3)を介して電源
ラインと結合され、エミッタが第2の抵抗(R4)を介し
てアースと結合され、ベースが第1のコンデンサ(C1)
を介して送信用信号源と結合されたトランジスタ(Q1)
と、 前記エミッタに第2のコンデンサ(C2)を介して結合さ
れたケーブルと、 前記ベースに直流バイアスを付与するバイアス手段と、 前記第1のコンデンサ(C1)の前記信号源が結合される
側とアース間に挿入され、送信または受信モードに応じ
て開閉制御されるスイッチ手段を備え、 送信モードにおいて前記スイッチ手段を開状態とし、受
信モードにおいて前記スイッチ手段を閉状態にすると共
に前記第1の抵抗(R3)の両端の電圧より受信信号を取
り出すことを特徴とするインターフェイス装置。
1. A collector is coupled to a power supply line through a first resistor (R3), an emitter is coupled to ground through a second resistor (R4), and a base is a first capacitor (C1).
Transistor (Q1) coupled to the signal source for transmission via
A cable coupled to the emitter via a second capacitor (C2), bias means for applying a DC bias to the base, and a side of the first capacitor (C1) to which the signal source is coupled. A switch means which is inserted between a switch and a ground and is controlled to open and close in accordance with a transmission or reception mode. The switch means is opened in a transmission mode, and the switch means is closed in a reception mode. An interface device that extracts a received signal from the voltage across a resistor (R3).
JP10033590U 1990-09-25 1990-09-25 Interface device Expired - Lifetime JP2517889Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10033590U JP2517889Y2 (en) 1990-09-25 1990-09-25 Interface device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10033590U JP2517889Y2 (en) 1990-09-25 1990-09-25 Interface device

Publications (2)

Publication Number Publication Date
JPH0457913U JPH0457913U (en) 1992-05-19
JP2517889Y2 true JP2517889Y2 (en) 1996-11-20

Family

ID=31842907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10033590U Expired - Lifetime JP2517889Y2 (en) 1990-09-25 1990-09-25 Interface device

Country Status (1)

Country Link
JP (1) JP2517889Y2 (en)

Also Published As

Publication number Publication date
JPH0457913U (en) 1992-05-19

Similar Documents

Publication Publication Date Title
US5510751A (en) Line driver with adaptive output impedance
US5396028A (en) Method and apparatus for transmission line termination
US4341927A (en) Data transmission apparatus
JP2517889Y2 (en) Interface device
KR970003720B1 (en) Multi-output feedback amplifier
JPH0422595Y2 (en)
US6313884B1 (en) Gamma correction
JP2577938Y2 (en) Signal transmission equipment
US4129884A (en) Systems for supplying unmodulated baseband signals to television receivers
JPS5918727Y2 (en) signal distribution device
DE69734154D1 (en) INTEGRATED AND SWITCHABLE LINE CONCLUSION
US4092609A (en) Circuit for reducing ripple voltage
US3418593A (en) Amplifier circuit with semiconductor device
JPH07202613A (en) Automatic resistance value switching circuit
JP2502055Y2 (en) Transceiver
GB2071945A (en) Apparatus for controlling the amplitude of an analog signal
JPH07326125A (en) Input and output change-over device and electronic device using it
US20030223015A1 (en) Signal mixing circuit
JPH09148848A (en) Broadband signal transmission circuit and amplifier
JPS6130328Y2 (en)
RU2013003C1 (en) Device for matching of two- and four-wire paths
US5251257A (en) 2-wire/3-wire converting apparatus
JPS59103523A (en) Dc voltage supplying device
JP2568755B2 (en) Mute circuit
JPH0145175Y2 (en)