JP2516921C - - Google Patents

Info

Publication number
JP2516921C
JP2516921C JP2516921C JP 2516921 C JP2516921 C JP 2516921C JP 2516921 C JP2516921 C JP 2516921C
Authority
JP
Japan
Prior art keywords
signal
color
image
output
primary color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
Japanese (ja)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Publication date

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フルカラー複写機等において原稿を読み取り、メモリ内へそのデー
タの格納を行うために用いる画像情報読み取り・格納装置に関するものである。 従来の技術 従来よりカラー画像、例えばカラー原稿等の読み取りにはダイクロイックミラ
ーを用いて、原稿からの反射光を赤(以下Rと記す)、緑(以下Gと記す)、青
(以下Bと記す)等の光の三原色に分離し、これを3個のCCD等のイメージセ
ンサにそれぞれ照射して、それぞれの色濃度を得るごとく構成していた。その一
例を第5図に示す。16はダイクロイックミラーおよびレンズで、原稿からの反
射光をR,G,B等の三原色に分離する。17,18,19はそれぞれR,G,
B分離光に対応するCCD等のイメージセンサ、20,21,22はそれぞれ対
応するイメージセンサの出力バッファアンプ、23,24,25はそれぞれ対応 するバッファアンプの出力をディジタルデータに変換するアナログ−ディジタル
変換器(以下A/D変換器という)、26,27,28はそれぞれ対応するA/
D変換器の出力をクロックΦに同期して記憶するラインメモリである。29は前
記イメージセンサのスタート信号およびクロック信号を与える制御クロック回路
、30はスタート信号によりリセットされ、クロック信号の立ち上がりで+1カ
ウントされるライトアドレスカウンタである。 以下、その動作についてRの分離光が入光した時よりRのカラーデータが出力
されるまでを説明する。カラー原稿からのRの分離光が入射されているRの分離
光受光用イメージセンサ17は、制御クロック回路29からスタート信号が入力
されると、クロック信号Φに従って順次データを送信する。次にこの送出された
データをバッファアンプ20で一定のレベルまで増幅した後、A/D変換器23
によりイメージセンサ17の出力データをディジタルデータに変換し、そのディ
ジタルデータをラインメモリ26に書き込みRカラーデータとする。ラインメモ
リ26はCPU等の外部装置によりR/W(リードライト)ラインを”L”レベ
ルにされており、書き込みモードになっているので、ライトアドレスカウンタ3
0は、前記クロック信号Φの立ち上がりで+1ずつ加算されるから、前記イメー
ジセンサからの出力データは順次ディジタル化されたデータとなってラインメモ
リ26に書き込まれて行く。イメージセンサよりのデータがすべて書き込まれ、
制御クロック回路29より次のスタート信号が出されるとCPU等外部装置は、
R/W信号を”H”とし、ラインメモリ26を読み出しモードにする。ここでC
PU等外部装置はラインメモリ26にリードアドレスを与え、イメージセンサ1
7のデータの読み出しを行う。このようにして、カラー原稿等のRカラーデータ
を読み出すことができる。同様にしてG,Bのデータも読み出すことができ、カ
ラー原稿のカラーデータ読み出しができることになる。 発明が解決しようとする問題点 しかしながらこのような構成では、R,G,B等三原色分離のためのダイクロ
イックミラーは高価であること、またイメージセンサ以後の回路が3組必要とな
ることを考えると全体として非常に高価なものになってしまう。このため近年R
,G,B等三原色を1個で同時に読み取ることのできるカラーイメージセンサが
発 表されている。これは、イメージセンサ受光部にR,G,B各フィルターを順次
オンチップで形成したもので、その構造を第6図、またその動作タイムチャート
を第7図に示す。 しかしながら、第7図でわかるように、R,G,Bのカラーデータは入力され
るクロック信号Φに従ってR1,G1,B1,R2,…,Rn,Gn,Bnの順に直列に出力されるた
めに、色分離回路が複雑になるという欠点を持っていた。 問題点を解決するための手段 本発明は上記問題点を解決するために、読み込んだ画像信号を複数の原色信号
に変換する画像信号変換手段と、画像読み取りを開始する走査開始信号及びクロ
ック信号を出力する制御クロック手段と、前記制御クロック手段からクロック信
号を受信して原色信号を構成する構成信号の各々が格納されるべき登録領域を示
す第一のアドレスを出力する分周手段と、前記制御クロック手段から受信したク
ロック信号と前記分周手段から受信した第一のアドレスの上位アドレス信号に基
いて前記原色信号を構成する構成信号の前記登録領域内における登録順位を示す
第二のアドレスを出力するバイナリカウンタと、前記画像信号変換手段が出力し
た前記原色信号を前記分周手段及び前記バイナリカウンタが出力した第一及び第
二のアドレスに応じてその構成信号毎にそれぞれ互いに異なる登録領域に格納す
る画像信号格納手段とを備えたことを特徴とする構成とした。 作用 本発明は上記した構成により、カラーイメージセンサから順序よく、且つ直列
に出力される三原色のカラーデータは、メモリ内にそれぞれの原色毎に整列され
て格納される。 実施例 第1図は本発明の画像情報読み取り・格納装置の一実施例を示すブロック図で
ある。第1図において、1はカラー原稿等の被写体よりの反射光を集光し、結像
するための光学レンズ、2は結像した像に対応するカラーデータを出力するカラ
ーイメージセンサ、3はカラーデータを一定のレベルまで増幅するバッファアン
プ、4は増幅されたカラーデータを対応するディジタル値に変換するA/D変換
器、5はカラーデータに対応するディジタル値を書き込み、また外部装置によっ てアクセスされカラーデータの読み出しが行われるラインメモリ部であり、R/
W信号により、読み出しモード、書き込みモードの切換えが行われる。6はカラ
ーイメージセンサ2にスタート信号(走査開始信号)およびクロック信号Φを与
える制御クロック回路である。7はスタート信号でリセットされ、クロック信号
2Φを入力する1/3分周器であり、その内部フリップフロップの出力は下位が
C0、上位がC1となって、ラインメモリ部5にカラーデータ書き込みを行う際
の上位アドレス2ビットとなる。また8はスタート信号でリセットされ、前記C
1信号によりカウントアップするnビットバイナリカウンタで、ラインメモリ部
5にカラーデータの書き込みを行う際の下位アドレスになる。 以下、その作用について説明する。 カラー原稿等の対象物に対応したカラーデータはカラーイメージセンサ2によ
り第7図に示すように制御クロック回路6からスタート信号が出力された時点か
らクロック信号Φに同期して、R1,G1,B1,R2,G2,B2,…,Rn-1,Gn-1,Bn-1,Rn,Gn,Bn
の順に三原色のデータが出力される。この信号(OS)をバッファアンプ3で一
定のレベルに増幅した後、A/D変換器4により、ディジタル値に変換する。一
方、制御クロック回路6よりのクロック信号2Φを第2図に示すような1/3分
周器7に入力すると、第3図に示すようなC0およびC1信号出力を得る。この
C1信号はまたnビットカウンタ8に入力され、その出力はW0よりWnまでの
nビット出力となる。このW0〜Wnを下位アドレス、C0およびC1をその上
位2ビットの書き込みアドレス、前記A/D変換器4によりディジタル値化され
たカラーデータを入力データとして、ラインメモリ部5に対して書き込みを行う
。ラインメモリ部5へ入力されるCPU等外部装置からのR/W信号を”L”と
するとラインメモリ部5は書き込みモードとなり、カラーイメージセンサ2より
連続して出力されるカラーデータはディジタル値化されて第4図のごとくライン
メモリ部6に収納される。このようにして、R,G,Bの順に連続してカラーイ
メージセンサ2より出力されるカラーデータが、ラインメモリ上にR,G,B毎
に整列されて収納される。 次に、読み出し時にはラインメモリ部5へ入力される外部装置からのR/W信
号を”H”にすると、ラインメモリは読み出しモードとなり、CPU等の外部装 置によって読み出しアドレスを与えられ、自由にR,G,Bカラーデータを読み
出せることとなる。 発明の効果 以上述べてきたように、本発明によれば極めて簡単な回路で画像情報の読み取
りおよびメモリへの格納が行え、メモリ内には画像の三原色情報がそれぞれの原
色毎に整列された状態で格納されるため、読み出し装置による読み出し動作が行
いやすく、従ってその読み出し回路の構成を簡単にすることが可能となり、実用
的に極めて有用である。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image information reading / storing device used for reading a document in a full-color copying machine or the like and storing the data in a memory. 2. Description of the Related Art Conventionally, a dichroic mirror is used to read a color image, for example, a color original, and the reflected light from the original is red (hereinafter, referred to as R), green (hereinafter, referred to as G), and blue (hereinafter, referred to as B). ) Are separated into three primary colors of light, and this is irradiated onto three image sensors such as CCDs to obtain respective color densities. One example is shown in FIG. Reference numeral 16 denotes a dichroic mirror and a lens for separating reflected light from a document into three primary colors such as R, G, and B. 17, 18, and 19 are R, G,
Image sensors such as CCDs corresponding to B-separated light, 20, 21, and 22 denote output buffer amplifiers of the corresponding image sensors, and 23, 24, and 25 denote analog-digital converters that convert the outputs of the corresponding buffer amplifiers into digital data. Converters (hereinafter referred to as A / D converters), 26, 27, and 28 correspond to corresponding A / D converters, respectively.
This is a line memory that stores the output of the D converter in synchronization with the clock Φ. Reference numeral 29 denotes a control clock circuit that supplies a start signal and a clock signal of the image sensor. Reference numeral 30 denotes a write address counter that is reset by the start signal and counts +1 at the rising edge of the clock signal. Hereinafter, the operation from the time when the R separated light enters to the time when the R color data is output will be described. When a start signal is input from the control clock circuit 29, the R separated light receiving image sensor 17 on which the R separated light from the color original is incident transmits data sequentially according to the clock signal Φ. Next, after the transmitted data is amplified to a certain level by the buffer amplifier 20, the A / D converter 23
Thus, the output data of the image sensor 17 is converted into digital data, and the digital data is written into the line memory 26 to be R color data. Since the R / W (read / write) line of the line memory 26 is set to the “L” level by an external device such as a CPU and is in the write mode, the write address counter 3
Since 0 is added by +1 at the rise of the clock signal Φ, output data from the image sensor is sequentially digitized and written to the line memory 26. All data from the image sensor is written,
When the next start signal is output from the control clock circuit 29, the external device such as the CPU
The R / W signal is set to “H”, and the line memory 26 is set to the read mode. Where C
An external device such as a PU gives a read address to the line memory 26, and the image sensor 1
7 is read. In this manner, R color data of a color original or the like can be read. Similarly, G and B data can be read out, and color data of a color original can be read out. Problems to be Solved by the Invention However, in such a configuration, considering that the dichroic mirror for separating the three primary colors such as R, G, and B is expensive, and that three circuits after the image sensor are required. It is very expensive as a whole. Therefore, in recent years R
, G, B, etc., a color image sensor capable of simultaneously reading three primary colors with one device has been announced. This is one in which R, G, and B filters are sequentially formed on-chip in an image sensor light receiving portion. FIG. 6 shows the structure, and FIG. 7 shows an operation time chart thereof. However, as can be seen from FIG. 7, the R, G, B color data is output in series in the order of R1, G1, B1, R2,. However, there is a disadvantage that the color separation circuit becomes complicated. Means for Solving the Problems In order to solve the above problems, the present invention provides an image signal converting means for converting a read image signal into a plurality of primary color signals, and a scanning start signal and a clock signal for starting image reading. Control clock means for outputting, a frequency dividing means for receiving a clock signal from the control clock means, and outputting a first address indicating a registration area in which each of constituent signals constituting a primary color signal is to be stored; A second address indicating a registration order in the registration area of a constituent signal constituting the primary color signal is output based on a clock signal received from a clock unit and an upper address signal of a first address received from the frequency dividing unit. A binary counter that outputs the primary color signal output by the image signal conversion unit and a first counter output by the frequency division unit and the binary counter. And image signal storage means for storing the constituent signals in different registration areas for each of the constituent signals in accordance with the second address. According to the present invention, the color data of the three primary colors output from the color image sensor in order and serially is stored in the memory in the memory in a manner aligned for each primary color. FIG. 1 is a block diagram showing an embodiment of an image information reading / storing device according to the present invention. In FIG. 1, reference numeral 1 denotes an optical lens for condensing reflected light from a subject such as a color original and forming an image, 2 denotes a color image sensor that outputs color data corresponding to the formed image, and 3 denotes a color image sensor. A buffer amplifier for amplifying the data to a certain level, an A / D converter for converting the amplified color data into a corresponding digital value, a digital value corresponding to the color data, and an access by an external device. A line memory unit from which color data is read out.
The read mode and the write mode are switched by the W signal. Reference numeral 6 denotes a control clock circuit that supplies a start signal (scanning start signal) and a clock signal Φ to the color image sensor 2. Reference numeral 7 denotes a 1/3 frequency divider which is reset by a start signal and receives a clock signal 2Φ. The output of the internal flip-flop is C0 in the lower order and C1 in the upper order. The upper address becomes 2 bits when performing. 8 is reset by a start signal and the C
This is an n-bit binary counter that counts up by one signal, and serves as a lower address when writing color data to the line memory unit 5. Hereinafter, the operation will be described. The color data corresponding to an object such as a color original is synchronized with the clock signal Φ from the time when the start signal is output from the control clock circuit 6 by the color image sensor 2 as shown in FIG. , R2, G2, B2,…, Rn-1, Gn-1, Bn-1, Rn, Gn, Bn
Are output in the order of the three primary colors. After the signal (OS) is amplified to a certain level by the buffer amplifier 3, it is converted into a digital value by the A / D converter 4. On the other hand, when the clock signal 2Φ from the control clock circuit 6 is input to the 1 / frequency divider 7 as shown in FIG. 2, the C0 and C1 signal outputs as shown in FIG. 3 are obtained. The C1 signal is also input to the n-bit counter 8, and its output is an n-bit output from W0 to Wn. Writing is performed to the line memory unit 5 using W0 to Wn as lower addresses, C0 and C1 as upper 2-bit write addresses, and color data digitized by the A / D converter 4 as input data. . When the R / W signal from an external device such as a CPU input to the line memory unit 5 is set to "L", the line memory unit 5 enters the write mode, and the color data continuously output from the color image sensor 2 is converted into a digital value. Then, it is stored in the line memory unit 6 as shown in FIG. In this way, the color data output from the color image sensor 2 continuously in the order of R, G, and B are stored in the line memory in the order of R, G, and B. Next, at the time of reading, when the R / W signal from the external device input to the line memory unit 5 is set to “H”, the line memory enters the reading mode, and a read address is given by an external device such as a CPU, and the R is freely set. , G, B color data can be read. As described above, according to the present invention, the image information can be read and stored in the memory with a very simple circuit, and the three primary color information of the image is arranged in the memory for each primary color. Therefore, the reading operation by the reading device can be easily performed, so that the configuration of the reading circuit can be simplified, which is extremely useful in practice.

【図面の簡単な説明】 第1図は本発明の一実施例における画像情報読み取り・格納装置の構成を示すブ
ロック図、第2図は1/3分周器の一例を示す回路図、第3図は同実施例の画像
情報読み取り・格納装置による画像情報記録動作を説明するためのタイムチャー
ト、第4図は画像情報が書き込まれたメモリのメモリマップ図、第5図は従来の
画像情報読み取り・格納装置の構成を示すブロック図、第6図はカラーイメージ
センサの構造図、第7図はカラーイメージセンサからの画像情報出力タイミング
を示すタイミングチャートである。 1…光学レンズ 2…カラーイメージセンサ 3…バッファアンプ 4…アナログ−ディジタル変換器 5…ラインメモリ部 6…制御クロック回路 7…1/3分周器 8…nビットバイナリカウンタ
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a configuration of an image information reading / storing device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of a 1/3 frequency divider, FIG. FIG. 4 is a time chart for explaining an image information recording operation by the image information reading / storing device of the embodiment, FIG. 4 is a memory map diagram of a memory in which image information is written, and FIG. FIG. 6 is a block diagram showing the configuration of the storage device, FIG. 6 is a structural diagram of the color image sensor, and FIG. 7 is a timing chart showing image information output timing from the color image sensor. DESCRIPTION OF SYMBOLS 1 ... Optical lens 2 ... Color image sensor 3 ... Buffer amplifier 4 ... Analog-digital converter 5 ... Line memory part 6 ... Control clock circuit 7 ... 1/3 frequency divider 8 ... n-bit binary counter

Claims (1)

【特許請求の範囲】 読み込んだ画像信号を複数の原色信号に変換する画像信号変換手段と、 画像読み取りを開始する走査開始信号及びクロック信号を出力する制御クロック
手段と、 前記制御クロック手段からクロック信号を受信して原色信号を構成する構成信号
の各々が格納されるべき登録領域を示す第一のアドレスを出力する分周手段と、
前記制御クロック手段から受信したクロック信号と前記分周手段から受信した第
一のアドレスの上位アドレス信号に基いて前記原色信号を構成する構成信号の前
記登録領域内における登録順位を示す第二のアドレスを出力するバイナリカウン
タと、 前記画像信号変換手段が出力した前記原色信号を前記分周手段及び前記バイナリ
カウンタが出力した第一及び第二のアドレスに応じてその構成信号毎にそれぞれ
互いに異なる登録領域に格納する画像信号格納手段とを備えたことを特徴とする
画像情報読み取り・格納装置。
Claims: 1. An image signal converting means for converting a read image signal into a plurality of primary color signals, a control clock means for outputting a scan start signal and a clock signal for starting image reading, and a clock signal from the control clock means. Frequency dividing means for receiving and outputting a first address indicating a registration area in which each of the constituent signals constituting the primary color signal is to be stored;
A second address indicating a registration order in the registration area of a constituent signal constituting the primary color signal based on a clock signal received from the control clock means and an upper address signal of a first address received from the frequency dividing means. And a registration area different from each other for each of the constituent signals of the primary color signal output by the image signal converting means according to the first and second addresses output by the frequency dividing means and the binary counter. And an image signal storage means for storing the image information in the image information reading / storing device.

Family

ID=

Similar Documents

Publication Publication Date Title
US20060146152A1 (en) Image sensor with built-in ISP and dual camera system
US8754956B2 (en) Pseudo-digital average sub sampling method and apparatus
JPH0514478B2 (en)
JP4446674B2 (en) Image processing apparatus and imaging apparatus
JP2001203936A (en) Image recording device
US5003380A (en) Image reading apparatus having plural line image sensor chips
JP2516921B2 (en) Image information reading / storing device
JP2516921C (en)
JPH077603A (en) Facsimile equipment
JPH0795796B2 (en) Image information recording / reading device
JPS5848591A (en) Picture memory controller
JPS6255353B2 (en)
JP2797296B2 (en) Image reading device
JPS6089169A (en) Picture information reduction processing method
JPH01114286A (en) Digital storage device for video signal
JPS5843671A (en) Frame transfer type image pickup element
JPS61144168A (en) Picture processing circuit
JPS6310882A (en) Picture processor
JPH0413883Y2 (en)
JP2000032481A (en) Image-pickup sensor, image signal processing method, image signal processing system, image-pickup device and storage medium thereof
JPS60254961A (en) Image signal processing circuit
JPH09154019A (en) Two-color digital copying machine
JP2001274962A (en) Image reader
JPH06311363A (en) Original reader
JP2994391B2 (en) Electronic still camera