JP2503847B2 - デ―タ交換方式 - Google Patents
デ―タ交換方式Info
- Publication number
- JP2503847B2 JP2503847B2 JP4281435A JP28143592A JP2503847B2 JP 2503847 B2 JP2503847 B2 JP 2503847B2 JP 4281435 A JP4281435 A JP 4281435A JP 28143592 A JP28143592 A JP 28143592A JP 2503847 B2 JP2503847 B2 JP 2503847B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- slot
- register
- tag
- storage ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高い演算性能を発揮さ
せることを狙ったマルチコンピュータシステムに関し、
特に極めて高いデータ転送能力を有し、装置間のデータ
の伝搬遅延時間が小さく、さらに、各装置で必要とする
バッファの量を削減することができるデータ交換方式に
関する。
せることを狙ったマルチコンピュータシステムに関し、
特に極めて高いデータ転送能力を有し、装置間のデータ
の伝搬遅延時間が小さく、さらに、各装置で必要とする
バッファの量を削減することができるデータ交換方式に
関する。
【０００２】
【従来の技術】高い演算性能を発揮させることを狙った
マルチコンピュータシステムでは、演算を行なう複数の
プロセッサと、データを格納する複数のメモリが結合網
を介して接続されている。この結合網の最も単純なもの
にはバスがある。しかし、バスでは、データ転送パスが
１つのプロセッサに占有される、即ち、同時には１つの
メモリアクセスしか行なうことができないため、高いデ
ータ転送能力は望めない。なお、これには装置間結合網
が物理的な大きさを持ち、伝搬遅延が大きく、データ転
送周期を短くできないと言った実装上の問題も大きくか
かわっている。例えば、次世代の高性能システムバスと
して企画化の進んでいるＦｕｔｕｒｅｂｕｓ＋（IEEE S
TD P896.1 Futurebus+ Logical Layer Specifications
Draft8.2,IEEE Computer Society,1990.）でも、たかだ
か５０Ｍtransfer/s程度のデータ転送周期の採用が検討
されているにすぎない。
マルチコンピュータシステムでは、演算を行なう複数の
プロセッサと、データを格納する複数のメモリが結合網
を介して接続されている。この結合網の最も単純なもの
にはバスがある。しかし、バスでは、データ転送パスが
１つのプロセッサに占有される、即ち、同時には１つの
メモリアクセスしか行なうことができないため、高いデ
ータ転送能力は望めない。なお、これには装置間結合網
が物理的な大きさを持ち、伝搬遅延が大きく、データ転
送周期を短くできないと言った実装上の問題も大きくか
かわっている。例えば、次世代の高性能システムバスと
して企画化の進んでいるＦｕｔｕｒｅｂｕｓ＋（IEEE S
TD P896.1 Futurebus+ Logical Layer Specifications
Draft8.2,IEEE Computer Society,1990.）でも、たかだ
か５０Ｍtransfer/s程度のデータ転送周期の採用が検討
されているにすぎない。
【０００３】プロセッサに高い演算性能を発揮させるた
めには演算能力に見合ったデータをメモリから供給する
必要がある。この課題を解決する、即ち、高いデータ転
送能力を発揮させるためには、同時に複数のメモリアク
セスを扱うことができるようにするか、あるいは、デー
タ転送パスのパイプライン化を図れば良い。前者の例と
してはベクトルスーパコンピュータで採用されるクロス
バーや多段ネットワークような装置間結合網があり、後
者ではパイプラインデータ転送方式を公知の技術として
挙げることができる。該パイプラインデータ転送方式の
システムへの応用例は、例えば、特許公開番号：Ｐ362-
208158に見ることができる。
めには演算能力に見合ったデータをメモリから供給する
必要がある。この課題を解決する、即ち、高いデータ転
送能力を発揮させるためには、同時に複数のメモリアク
セスを扱うことができるようにするか、あるいは、デー
タ転送パスのパイプライン化を図れば良い。前者の例と
してはベクトルスーパコンピュータで採用されるクロス
バーや多段ネットワークような装置間結合網があり、後
者ではパイプラインデータ転送方式を公知の技術として
挙げることができる。該パイプラインデータ転送方式の
システムへの応用例は、例えば、特許公開番号：Ｐ362-
208158に見ることができる。
【０００４】該パイプラインデータ転送方式では、デー
タ転送パスはレジスタに挿入することによって物理的に
分割される。プロセッサやメモリは該レジスタに接続さ
れていて、データを転送する必要が生じると該レジスタ
に有効なデータが保持されていないことを確認した上で
該レジスタにデータを書き込む。書き込まれたデータは
クロック毎にレジスタ列を転がって行き、データを受け
とるユニットは、レジスタに保持されたデータに付加さ
れるタグを監視していて、データ転送先として自分が指
定されていれば該データを取り込む。かかるデータを送
出するユニットとデータを受けとるユニットの独立した
動作によってデータ転送が行なわれ、データ転送パスに
挿入したレジスタと同じ数だけのデータ転送を同時に行
なうことができ、データ転送能力を高めることができ
る。
タ転送パスはレジスタに挿入することによって物理的に
分割される。プロセッサやメモリは該レジスタに接続さ
れていて、データを転送する必要が生じると該レジスタ
に有効なデータが保持されていないことを確認した上で
該レジスタにデータを書き込む。書き込まれたデータは
クロック毎にレジスタ列を転がって行き、データを受け
とるユニットは、レジスタに保持されたデータに付加さ
れるタグを監視していて、データ転送先として自分が指
定されていれば該データを取り込む。かかるデータを送
出するユニットとデータを受けとるユニットの独立した
動作によってデータ転送が行なわれ、データ転送パスに
挿入したレジスタと同じ数だけのデータ転送を同時に行
なうことができ、データ転送能力を高めることができ
る。
【０００５】このパイプラインデータ転送方式ではリン
グの分割数と同じ数のプロセッサを接続することができ
るが、多数の装置を接続するためには、分割数を多くす
るよりも、リングを複数用意し、リングの交点に交換手
段を設け、弾力的なデータ転送を行なう方が効率が良
い。このようなマルチリングシステムも特許：平3-6758
に例を見ることができる。なお、例えば、メモリアクセ
スにおけるアドレス転送のようにデータが伝搬する方向
が限定されている場合には、データ転送経路は必ずしも
リングを成す必要はない。
グの分割数と同じ数のプロセッサを接続することができ
るが、多数の装置を接続するためには、分割数を多くす
るよりも、リングを複数用意し、リングの交点に交換手
段を設け、弾力的なデータ転送を行なう方が効率が良
い。このようなマルチリングシステムも特許：平3-6758
に例を見ることができる。なお、例えば、メモリアクセ
スにおけるアドレス転送のようにデータが伝搬する方向
が限定されている場合には、データ転送経路は必ずしも
リングを成す必要はない。
【０００６】
【発明が解決しようとする課題】多数の装置を接続する
マルチリングシステムにおいて、さらにデータ転送能力
を高めるためには、転送データ幅を大きくとるか、ある
いは、データ転送周期を短くすれば良い。しかし、デー
タ幅を大きくとることにはハードウェア量の問題から強
い制限がある。したがって、一般的に、データ転送周期
ができるだけ短くされる。ところが、パイプラインのよ
うな同期回路では、パイプラインレジスタにデータが安
定して保持されるようにするため、データ転送周期の全
てをデータ転送に当てることができない。即ち、データ
転送周期を短くするためにデータ転送の分割を進める
と、データの遅延が、例えば、数１０％程度長くなって
しまう。プロセッサメモリ間結合網ではデータの伝搬遅
延の延びはそのままアクセス時間が長くなることを意味
しており、システム性能、特に、スカラ性能が低下す
る。このパイプラインロスによるデータの伝搬遅延の延
びが本特許が解決しようとする第１の課題である。
マルチリングシステムにおいて、さらにデータ転送能力
を高めるためには、転送データ幅を大きくとるか、ある
いは、データ転送周期を短くすれば良い。しかし、デー
タ幅を大きくとることにはハードウェア量の問題から強
い制限がある。したがって、一般的に、データ転送周期
ができるだけ短くされる。ところが、パイプラインのよ
うな同期回路では、パイプラインレジスタにデータが安
定して保持されるようにするため、データ転送周期の全
てをデータ転送に当てることができない。即ち、データ
転送周期を短くするためにデータ転送の分割を進める
と、データの遅延が、例えば、数１０％程度長くなって
しまう。プロセッサメモリ間結合網ではデータの伝搬遅
延の延びはそのままアクセス時間が長くなることを意味
しており、システム性能、特に、スカラ性能が低下す
る。このパイプラインロスによるデータの伝搬遅延の延
びが本特許が解決しようとする第１の課題である。
【０００７】また、多数の装置を接続するマルチリング
システムにおいて、極めてデータ転送周期を短くしよう
とすると、データを受けとれなくなってから、前段のデ
ータの送出を止めようとしても、制御信号にも伝搬遅延
があるため、いくつかのデータが送り込まれてしまう。
したがって、これらのデータを吸収するためにパイプラ
インの各段に多段のバッファが必要となりハードウェア
量が増大する。このパイプラインの滑りを吸収するため
のバッファ量の増大が本特許が解決しようとする第２の
課題である。
システムにおいて、極めてデータ転送周期を短くしよう
とすると、データを受けとれなくなってから、前段のデ
ータの送出を止めようとしても、制御信号にも伝搬遅延
があるため、いくつかのデータが送り込まれてしまう。
したがって、これらのデータを吸収するためにパイプラ
インの各段に多段のバッファが必要となりハードウェア
量が増大する。このパイプラインの滑りを吸収するため
のバッファ量の増大が本特許が解決しようとする第２の
課題である。
【０００８】
【課題を解決しようとする手段】第１の発明は、第一の
方向と第二の方向に配列された２つ以上のデータ蓄積リ
ングであって前記第一の方向の１つのデータ蓄積リング
と前記第二の方向の１つのデータ蓄積リングが少なくと
も１個所で交点を有するデータ蓄積リングから構成され
る装置間結合網におけるデータ交換方式において、デー
タ転送を行うための予め決められた時間幅を有するスロ
ットを予め定められた周期で前記データ転送リング上に
循環させる前記データ蓄積リング上のスロットリピータ
と、前記データ転送の必要が生じた場合には前記データ
蓄積リング上の空きスロットである第一のスロットに前
記データと転送先の装置アドレスを示すタグと前記第一
のスロットが占有されたことを示す第一のスロット占有
情報とを載せて出力する前記第一の方向のデータ蓄積リ
ング上のデータ送出手段と、前記交点にあって前記第一
の方向のデータ蓄積リングから前記第一のスロット占有
情報により前記第一のスロットを捕捉すると前記第一の
スロットにおける前記タグによって指定する前記装置が
接続された前記第二の方向のデータ蓄積リングにおける
装置の場合は前記第二の方向のデータ蓄積リング上の空
きスロットである第二のスロットに前記データと前記タ
グと前記第二のスロットが占有されたことを示す第二の
スロット占有情報とを載せて出力するデータ交換手段
と、前記第二のスロット占有情報により前記第二のスロ
ットを捕捉すると前記第二のスロットにおける前記タグ
によって指定する前記装置が自装置を示す場合は前記デ
ータを取込む前記第二の方向のデータ蓄積リング上のデ
ータ受理手段とを備えたことを特徴とする。
方向と第二の方向に配列された２つ以上のデータ蓄積リ
ングであって前記第一の方向の１つのデータ蓄積リング
と前記第二の方向の１つのデータ蓄積リングが少なくと
も１個所で交点を有するデータ蓄積リングから構成され
る装置間結合網におけるデータ交換方式において、デー
タ転送を行うための予め決められた時間幅を有するスロ
ットを予め定められた周期で前記データ転送リング上に
循環させる前記データ蓄積リング上のスロットリピータ
と、前記データ転送の必要が生じた場合には前記データ
蓄積リング上の空きスロットである第一のスロットに前
記データと転送先の装置アドレスを示すタグと前記第一
のスロットが占有されたことを示す第一のスロット占有
情報とを載せて出力する前記第一の方向のデータ蓄積リ
ング上のデータ送出手段と、前記交点にあって前記第一
の方向のデータ蓄積リングから前記第一のスロット占有
情報により前記第一のスロットを捕捉すると前記第一の
スロットにおける前記タグによって指定する前記装置が
接続された前記第二の方向のデータ蓄積リングにおける
装置の場合は前記第二の方向のデータ蓄積リング上の空
きスロットである第二のスロットに前記データと前記タ
グと前記第二のスロットが占有されたことを示す第二の
スロット占有情報とを載せて出力するデータ交換手段
と、前記第二のスロット占有情報により前記第二のスロ
ットを捕捉すると前記第二のスロットにおける前記タグ
によって指定する前記装置が自装置を示す場合は前記デ
ータを取込む前記第二の方向のデータ蓄積リング上のデ
ータ受理手段とを備えたことを特徴とする。
【０００９】第２の発明は、前記第一の方向と前記第二
の方向を各々第二の方向、第一の方向とすることを特徴
とする。
の方向を各々第二の方向、第一の方向とすることを特徴
とする。
【００１０】また、第３の発明は、第１の発明におい
て、前記データ送出手段がＣＰＵ、前記データ受理手段
がメモリであることを特徴とする。
て、前記データ送出手段がＣＰＵ、前記データ受理手段
がメモリであることを特徴とする。
【００１１】また、第４の発明は、第１の発明におい
て、前記データ送出手段がメモリ、前記データ受理手段
がＣＰＵであることを特徴とする。
て、前記データ送出手段がメモリ、前記データ受理手段
がＣＰＵであることを特徴とする。
【００１２】また、第５の発明は、第２の発明におい
て、前記データ送出手段がＣＰＵ、前記データ受理手段
がメモリであることを特徴とする。
て、前記データ送出手段がＣＰＵ、前記データ受理手段
がメモリであることを特徴とする。
【００１３】また、第６の発明は、第２の発明におい
て、前記データ送出手段がメモリ、前記データ受理手段
がＣＰＵであることを特徴とする。
て、前記データ送出手段がメモリ、前記データ受理手段
がＣＰＵであることを特徴とする。
【００１４】また、第７の発明は、第１の発明におい
て、前記データ交換手段が前記第二の方向のデータ蓄積
リング上の空きスロットを検出できなかった場合は前記
第一のスロットにおける前記データと前記装置アドレス
を示すタグと前記第一のスロット占有情報とを前記第一
の方向のデータ蓄積リング上を循環させることを特徴と
する。
て、前記データ交換手段が前記第二の方向のデータ蓄積
リング上の空きスロットを検出できなかった場合は前記
第一のスロットにおける前記データと前記装置アドレス
を示すタグと前記第一のスロット占有情報とを前記第一
の方向のデータ蓄積リング上を循環させることを特徴と
する。
【００１５】さらに、第８の発明は、第２の発明におい
て、前記データ交換手段が前記第一の方向のデータ蓄積
リング上の空きスロットを検出できなかった場合は前記
第一のスロットにおける前記データと前記装置アドレス
を示すタグと前記第一のスロット占有情報とを前記第二
の方向のデータ蓄積リング上を循環させることを特徴と
する。
て、前記データ交換手段が前記第一の方向のデータ蓄積
リング上の空きスロットを検出できなかった場合は前記
第一のスロットにおける前記データと前記装置アドレス
を示すタグと前記第一のスロット占有情報とを前記第二
の方向のデータ蓄積リング上を循環させることを特徴と
する。
【００１６】
【作用】本発明の作用について図面を参照して説明す
る。図１は本発明のデータ交換方式を採用したパイプラ
イン化されたクロスバースイッチを有するシステムの構
成を示す図である。図２はシステムの構成要素であるデ
ータ送出ユニット８０の構成を示す図である。図３はシ
ステムの構成要素であるデータ受理ユニット９０の構成
を示す図である。図４はシステムの構成要素であるデー
タ交換手段１３０の構成を示す図である。図１におい
て、１００は本発明のデータ交換方式を採用したパイプ
ライン化されたクロスバースイッチである。８０はデー
タ送出ユニットで、図２に示すようにスロット占有情報
参照送出手段１０３、タグ参照送出手段１０２、データ
参照送出手段１０１が付加されている。９０はデータ受
信ユニットで、図３に示すようにスロット占有情報参照
送出手段１０３、タグ参照送出手段１０２、データ参照
送出手段１０１、デバイス番号比較手段１０５が付加さ
れている。１１０はデータ蓄積リングで、図２に示すよ
うにデータ線１１１、タグ線１１２、スロット占有情報
線１１３、ストッロデファイナ線１１６から構成され
る。データ蓄積リング１１０は図１に示すようにスロッ
ト解放手段１１９を有する。次に、１２０はデータパイ
プで、図３に示すようにデータ線１１１、タグ線１１
２、スロット占有情報線１１３、スロットデファイナ線
１１６から構成される。このデータ蓄積リング１１０と
データパイプ１２０が成す格子状の交点にはデータ交換
手段１３０を有する。データ交換手段１３０は図４に示
すようにデータ蓄積リング１１０とデータパイプ１２０
に対して、それぞれスロット占有情報参照送出手段１０
３、タグ参照送出手段１０２、データ参照送出手段１０
１を有する。さらに、データ交換手段１３０は、デバイ
ス番号比較手段１０５、タグ保持手段１０６、データ保
持手段１０７を有する。
る。図１は本発明のデータ交換方式を採用したパイプラ
イン化されたクロスバースイッチを有するシステムの構
成を示す図である。図２はシステムの構成要素であるデ
ータ送出ユニット８０の構成を示す図である。図３はシ
ステムの構成要素であるデータ受理ユニット９０の構成
を示す図である。図４はシステムの構成要素であるデー
タ交換手段１３０の構成を示す図である。図１におい
て、１００は本発明のデータ交換方式を採用したパイプ
ライン化されたクロスバースイッチである。８０はデー
タ送出ユニットで、図２に示すようにスロット占有情報
参照送出手段１０３、タグ参照送出手段１０２、データ
参照送出手段１０１が付加されている。９０はデータ受
信ユニットで、図３に示すようにスロット占有情報参照
送出手段１０３、タグ参照送出手段１０２、データ参照
送出手段１０１、デバイス番号比較手段１０５が付加さ
れている。１１０はデータ蓄積リングで、図２に示すよ
うにデータ線１１１、タグ線１１２、スロット占有情報
線１１３、ストッロデファイナ線１１６から構成され
る。データ蓄積リング１１０は図１に示すようにスロッ
ト解放手段１１９を有する。次に、１２０はデータパイ
プで、図３に示すようにデータ線１１１、タグ線１１
２、スロット占有情報線１１３、スロットデファイナ線
１１６から構成される。このデータ蓄積リング１１０と
データパイプ１２０が成す格子状の交点にはデータ交換
手段１３０を有する。データ交換手段１３０は図４に示
すようにデータ蓄積リング１１０とデータパイプ１２０
に対して、それぞれスロット占有情報参照送出手段１０
３、タグ参照送出手段１０２、データ参照送出手段１０
１を有する。さらに、データ交換手段１３０は、デバイ
ス番号比較手段１０５、タグ保持手段１０６、データ保
持手段１０７を有する。
【００１７】データ転送を管理するための単位となるス
ロットは、スロットの占有状態を示すスロット占有情
報、データの転送先を示すタグ、転送するデータ、およ
び、スロットの始まりを示すスロットデファイナの組み
である。スロット占有情報、タグ、データ、スロットデ
ファイナは、それぞれ、データ蓄積リング１１０あるい
はデータパイプ１２０を構成するスロット占有情報線１
１３、タグ線１１２、データ線１１１、スロットデファ
イナ線１１６上を一方向に伝搬する。
ロットは、スロットの占有状態を示すスロット占有情
報、データの転送先を示すタグ、転送するデータ、およ
び、スロットの始まりを示すスロットデファイナの組み
である。スロット占有情報、タグ、データ、スロットデ
ファイナは、それぞれ、データ蓄積リング１１０あるい
はデータパイプ１２０を構成するスロット占有情報線１
１３、タグ線１１２、データ線１１１、スロットデファ
イナ線１１６上を一方向に伝搬する。
【００１８】図１３はスロットを説明するタイムチャー
トである。任意の時間、任意の場所における、スロット
占有情報、タグ、データ、スロットデファイナの時間関
係を示す。スロット占有情報、タグ、データはデータ転
送周期だけ継続する。タグはスロット占有情報からスロ
ット占有確認時間だけう遅れ、データはダグからさらに
タグ確認時間だけ遅れる。
トである。任意の時間、任意の場所における、スロット
占有情報、タグ、データ、スロットデファイナの時間関
係を示す。スロット占有情報、タグ、データはデータ転
送周期だけ継続する。タグはスロット占有情報からスロ
ット占有確認時間だけう遅れ、データはダグからさらに
タグ確認時間だけ遅れる。
【００１９】スロットは占有あるいは非占有の状態をと
る。スロットの状態はスロット占有情報によって示す。
スロットの状態に対応して、スロット占有情報は占有あ
るいは非占有の値をとる。スロットが占有状態にある場
合には、該スロットは既に使用されていてデータ線１１
１上にデータが送り出されている、即ち、データが該ス
ロットに載っていることを示す。
る。スロットの状態はスロット占有情報によって示す。
スロットの状態に対応して、スロット占有情報は占有あ
るいは非占有の値をとる。スロットが占有状態にある場
合には、該スロットは既に使用されていてデータ線１１
１上にデータが送り出されている、即ち、データが該ス
ロットに載っていることを示す。
【００２０】クロスバースイッチ１００は、データ送出
ユニット８０から任意のデータ受理ユニット９０へのデ
ータ転送を可能にする。このデータ転送においてデータ
を転送する先のデータ受理ユニット９０を識別するため
に、すべてのデータ受理ユニット９０に対し一意のデバ
イス番号を与える。データ送出ユニット８０はデータを
転送する先のデータ受理ユニット９０のデバイス番号を
タグとして指定する。データ受理ユニット９０を挿入し
たデータパイプ１２０におけるすべての交点のデータ交
換手段１３０が有するデバイス番号比較手段１０５には
該データ受理ユニット９０に与えたデバイス番号を保持
しておく。
ユニット８０から任意のデータ受理ユニット９０へのデ
ータ転送を可能にする。このデータ転送においてデータ
を転送する先のデータ受理ユニット９０を識別するため
に、すべてのデータ受理ユニット９０に対し一意のデバ
イス番号を与える。データ送出ユニット８０はデータを
転送する先のデータ受理ユニット９０のデバイス番号を
タグとして指定する。データ受理ユニット９０を挿入し
たデータパイプ１２０におけるすべての交点のデータ交
換手段１３０が有するデバイス番号比較手段１０５には
該データ受理ユニット９０に与えたデバイス番号を保持
しておく。
【００２１】次に、データ送出ユニット８０からタグで
指定するデータ受理ユニット９０へのデータ転送を説明
する。このデータ転送は、第１の動作、すなわち、デー
タ送出ユニット８０から該データ送出ユニット８０を挿
入したデータ蓄積リング１１０へのデータの送り出し
と、第２の動作、すなわち、データ蓄積リング１１０と
タグで指定するデータ受理ユニット９０を挿入したデー
タパイプ１２０との交点のデータ交換手段１３０による
データ蓄積リング１１０からのデータの取り込みと、第
３の動作、すなわち、データ交換手段１３０によるデー
タパイプ１２０へのデータの送り出しと、第４の動作、
すなわち、データ受理ユニット９０によるデータパイプ
１２０からのデータの取り込みから成り、以下にその詳
細を示す。
指定するデータ受理ユニット９０へのデータ転送を説明
する。このデータ転送は、第１の動作、すなわち、デー
タ送出ユニット８０から該データ送出ユニット８０を挿
入したデータ蓄積リング１１０へのデータの送り出し
と、第２の動作、すなわち、データ蓄積リング１１０と
タグで指定するデータ受理ユニット９０を挿入したデー
タパイプ１２０との交点のデータ交換手段１３０による
データ蓄積リング１１０からのデータの取り込みと、第
３の動作、すなわち、データ交換手段１３０によるデー
タパイプ１２０へのデータの送り出しと、第４の動作、
すなわち、データ受理ユニット９０によるデータパイプ
１２０からのデータの取り込みから成り、以下にその詳
細を示す。
【００２２】（１）第１の動作；データ蓄積リング１１
０上にはスロットが循環しており、データを転送する必
要が生じると、図２に示すデータ送出ユニット８０は、
まず、スロットデファイナの立ち上がりにおいて、スロ
ッロ占有情報参照送出手段１０３を起動し、スロット占
有情報線１１３上に元のスロット占有情報の状態に係わ
らずスロットが占有状態にあることを示すスロット占有
情報を送りだしスロットの占有を試みる。もし、スロッ
トが占有されていた場合には占有情報が重ね書きされる
だけである。次に、スロットの状態が確定するスロット
占有確認時間後、スロット占有情報線１１３上の元のス
ロット占有情報を確認し、該スロットが占有されていな
かった場合には、タグ参照送出手段１０２を起動し、デ
ータを送るべきデータ受理ユニット９０を指定するタグ
をタグ線１１２上に送り出す。続いて、タグ確認時間
後、データ参照送出手段１０１を起動し、転送するデー
タをデータ線１１１上に送り出す。
０上にはスロットが循環しており、データを転送する必
要が生じると、図２に示すデータ送出ユニット８０は、
まず、スロットデファイナの立ち上がりにおいて、スロ
ッロ占有情報参照送出手段１０３を起動し、スロット占
有情報線１１３上に元のスロット占有情報の状態に係わ
らずスロットが占有状態にあることを示すスロット占有
情報を送りだしスロットの占有を試みる。もし、スロッ
トが占有されていた場合には占有情報が重ね書きされる
だけである。次に、スロットの状態が確定するスロット
占有確認時間後、スロット占有情報線１１３上の元のス
ロット占有情報を確認し、該スロットが占有されていな
かった場合には、タグ参照送出手段１０２を起動し、デ
ータを送るべきデータ受理ユニット９０を指定するタグ
をタグ線１１２上に送り出す。続いて、タグ確認時間
後、データ参照送出手段１０１を起動し、転送するデー
タをデータ線１１１上に送り出す。
【００２３】（２）第２の動作；図４に示すデータ交換
手段１３０は、常に、データ蓄積リング１１０上のスロ
ットを検出している。該スロットが占有されている場合
には、スロットの状態が確定するスロット占有確認時間
後、デバイス番号比較手段１０５を起動し、タグ線１１
２上を送られてくるタグとデバイス番号との比較を開始
する。該比較の結果はタグ確認時間後までに確定する。
タグと同じデバイス番号を保持している場合には、タグ
確認時間後、取り込んだデータをデータ保持手段１０７
に保持できる場合に限り、比較に用いたタグをタグ保持
手段１０６に保持し、データ線１１１上を送られてくる
データをデータ保持手段１０７に取り込む。
手段１３０は、常に、データ蓄積リング１１０上のスロ
ットを検出している。該スロットが占有されている場合
には、スロットの状態が確定するスロット占有確認時間
後、デバイス番号比較手段１０５を起動し、タグ線１１
２上を送られてくるタグとデバイス番号との比較を開始
する。該比較の結果はタグ確認時間後までに確定する。
タグと同じデバイス番号を保持している場合には、タグ
確認時間後、取り込んだデータをデータ保持手段１０７
に保持できる場合に限り、比較に用いたタグをタグ保持
手段１０６に保持し、データ線１１１上を送られてくる
データをデータ保持手段１０７に取り込む。
【００２４】（３）記第３の動作；スロットがデータパ
イプ１２０上を始点から終点に向けて流れている。デー
タ保持手段１０７上にデータを保持している場合には、
データ交換手段１３０は、スロットの立ち上がりにおい
て、スロット占有情報参照送出手段１０３−１を起動
し、スロット占有情報線１１３−１上に該スロットが占
有状態にあることを示すスロット占有情報を送りだし該
スロットの占有を試みる。該スロットが占有されていな
かった場合には、スロットの占有状態が確定するスロッ
ト占有確認時間後、タグ参照送出手段１０２−１を起動
し、タグ保持手段１０６に保持しれいるタグをタグ線１
１２−１上に送り出す。続いて、タグ確認時間後、デー
タ参照送出手段１０１−１を起動し、データ保持手段１
０７に保持しているデータをデータ線１１１−１上に送
り出す。
イプ１２０上を始点から終点に向けて流れている。デー
タ保持手段１０７上にデータを保持している場合には、
データ交換手段１３０は、スロットの立ち上がりにおい
て、スロット占有情報参照送出手段１０３−１を起動
し、スロット占有情報線１１３−１上に該スロットが占
有状態にあることを示すスロット占有情報を送りだし該
スロットの占有を試みる。該スロットが占有されていな
かった場合には、スロットの占有状態が確定するスロッ
ト占有確認時間後、タグ参照送出手段１０２−１を起動
し、タグ保持手段１０６に保持しれいるタグをタグ線１
１２−１上に送り出す。続いて、タグ確認時間後、デー
タ参照送出手段１０１−１を起動し、データ保持手段１
０７に保持しているデータをデータ線１１１−１上に送
り出す。
【００２５】（４）第４の動作；図３に示すデータ受理
ユニット９０は、常に、データパイプ１２０上のスロッ
トを検出している。該スロットが占有されている場合に
は、スロットの占有状態が確定する占有確認時間後、デ
バイス番号比較手段１０５を起動し、タグ線１１２上の
タグと該データ受理ユニット９０に与えたデバイス番号
との比較を開始する。該比較の結果はタグ確認時間後に
は確定する。このタグとデバイス番号が一致する場合、
タグ確認時間後、データ参照送出手段１０１を起動し、
データ線１１１上を送られてくるデータ取り込む。な
お、データパイプ１１０上のスロットに載せたデータ
を、データパイプ１２０から受理ユニットが都合によっ
て取り込めない可能性がある場合には、データパイプ１
２０を用いずに代りにデータ蓄積リング１１０を用いる
ことによって、取り込めなかったデータを載せたスロッ
トを再度巡回させるようにすればよい。
ユニット９０は、常に、データパイプ１２０上のスロッ
トを検出している。該スロットが占有されている場合に
は、スロットの占有状態が確定する占有確認時間後、デ
バイス番号比較手段１０５を起動し、タグ線１１２上の
タグと該データ受理ユニット９０に与えたデバイス番号
との比較を開始する。該比較の結果はタグ確認時間後に
は確定する。このタグとデバイス番号が一致する場合、
タグ確認時間後、データ参照送出手段１０１を起動し、
データ線１１１上を送られてくるデータ取り込む。な
お、データパイプ１１０上のスロットに載せたデータ
を、データパイプ１２０から受理ユニットが都合によっ
て取り込めない可能性がある場合には、データパイプ１
２０を用いずに代りにデータ蓄積リング１１０を用いる
ことによって、取り込めなかったデータを載せたスロッ
トを再度巡回させるようにすればよい。
【００２６】データ蓄積リング１１０が有するスロット
解放手段１１９は、該データ蓄積リング１１０上を循環
するスロットを監視していて、スロットが占有状態にあ
りかつデータが載っていない場合、即ち、該データが既
に該データ蓄積リング１１０に挿入したいずれかのデー
タ交換手段１３０に取り込まれた場合には、該スロット
の占有状態を非占有とすることによって該スロットを解
放する。
解放手段１１９は、該データ蓄積リング１１０上を循環
するスロットを監視していて、スロットが占有状態にあ
りかつデータが載っていない場合、即ち、該データが既
に該データ蓄積リング１１０に挿入したいずれかのデー
タ交換手段１３０に取り込まれた場合には、該スロット
の占有状態を非占有とすることによって該スロットを解
放する。
【００２７】上述のようなデータ転送を行なうことによ
って、出力データパイプ１２０のデータ線１１１に関す
る調停を、該データパイプ１２０上を、現在、伝搬して
きたスロットの占有制御の形で行なうため、前述の第１
の問題点であるデータ伝達時間の延びを小さく抑えるこ
とができる。また、データパイプ１２０上のスロットが
すべて占有されている場合には、データは、結果的に、
データ蓄積リング１１０上を循環することによって保持
されるため、データ交換手段１３０が有するデータ保持
手段１０７が保持すべきデータの数を削減できる。これ
によって、前記第２の問題点であるハードウェア量の問
題を回避することができる。
って、出力データパイプ１２０のデータ線１１１に関す
る調停を、該データパイプ１２０上を、現在、伝搬して
きたスロットの占有制御の形で行なうため、前述の第１
の問題点であるデータ伝達時間の延びを小さく抑えるこ
とができる。また、データパイプ１２０上のスロットが
すべて占有されている場合には、データは、結果的に、
データ蓄積リング１１０上を循環することによって保持
されるため、データ交換手段１３０が有するデータ保持
手段１０７が保持すべきデータの数を削減できる。これ
によって、前記第２の問題点であるハードウェア量の問
題を回避することができる。
【００２８】さらに、図１３からも明らかなように、デ
ータを送り出す、あるいは、取り込むタイミングが、ス
ロットデファイナによって規定されたため、クロックス
キューを小さくすることができる。これによって、第１
の問題点であるパイプラインロスを極めて小さくでき
る。
ータを送り出す、あるいは、取り込むタイミングが、ス
ロットデファイナによって規定されたため、クロックス
キューを小さくすることができる。これによって、第１
の問題点であるパイプラインロスを極めて小さくでき
る。
【００２９】
【実施例】本発明の実施例について図面を参照して説明
する。図５は本発明のデータ交換方式の一実施例を示す
システム構成図である。
する。図５は本発明のデータ交換方式の一実施例を示す
システム構成図である。
【００３０】図５において、２００は本発明のデータ交
換方式を採用したプロセッサメモリ間結合網である。２
１０はデータ蓄積リングで、前述のデータ蓄積リング１
１０あるいはデータパイプ１２０に対応する。尚、図中
２１０−１，２１０−２のようなダッシュ（−１，−
２）は説明の都合上の符号であり、機能、構造は（−）
が付かなくても同じである。２８０はプロセッサ、２９
０はメモリで各々前述のデータ送出ユニット８０及びデ
ータ受理ユニット９０に対応する。プロセッサ２８０、
メモリ２９０はデータ蓄積リング２１０の任意の場所に
挿入できる。２３０は双方向データ交換手段であり、デ
ータ蓄積リング２１０の任意の交点にこの双方向データ
交換器２３０を設けることができる。本実施例では、縦
方向のデータ蓄積リング２１０と横方向のデータ蓄積リ
ング２１０が成す格子状の交点に双方向データ交換器２
３０を設けている。
換方式を採用したプロセッサメモリ間結合網である。２
１０はデータ蓄積リングで、前述のデータ蓄積リング１
１０あるいはデータパイプ１２０に対応する。尚、図中
２１０−１，２１０−２のようなダッシュ（−１，−
２）は説明の都合上の符号であり、機能、構造は（−）
が付かなくても同じである。２８０はプロセッサ、２９
０はメモリで各々前述のデータ送出ユニット８０及びデ
ータ受理ユニット９０に対応する。プロセッサ２８０、
メモリ２９０はデータ蓄積リング２１０の任意の場所に
挿入できる。２３０は双方向データ交換手段であり、デ
ータ蓄積リング２１０の任意の交点にこの双方向データ
交換器２３０を設けることができる。本実施例では、縦
方向のデータ蓄積リング２１０と横方向のデータ蓄積リ
ング２１０が成す格子状の交点に双方向データ交換器２
３０を設けている。
【００３１】データ蓄積リング２１０は図２で示したデ
ータ線１１１、タグ線１１２、スロット占有情報線１１
３、スロットデファイナ線１１６から構成され、スロッ
トリピータ２１９を有する。スロットリピータ２１９は
図１で示したスロット解放手段１１９の機能を有する。
ータ線１１１、タグ線１１２、スロット占有情報線１１
３、スロットデファイナ線１１６から構成され、スロッ
トリピータ２１９を有する。スロットリピータ２１９は
図１で示したスロット解放手段１１９の機能を有する。
【００３２】図１０はスロットリピータ２１９の構成を
示す図である。スロットリピータ２１９はスロットデフ
ァイナ位相差検出器２３１、遅延要素２３２、スロット
デファイナ遅延手段１０４、スロット占有情報参照送出
手段１０３、タグ参照送出手段１０２、データ参照送出
手段１０１、第１占有ビットレジスタ２０２１、第２占
有ビットレジスタ２０２２、第３占有ビットレジスタ２
０２３、第４占有ビットレジスタ２０２４、第５占有ビ
ットレジスタ２０２５、第１送出要求ビットレジスタ２
０１１、第２送出要求ビットレジスタ２０１２、第３送
出要求ビットレジスタ２０１３、第１タグレジスタ２０
６１、第２タグレジスタ２０６２、第３タグレジスタ２
０６３、第４タグレジスタ２０６４、第５タグレジスタ
２０６５、タグレジスタ２０６、第１データレジスタ２
０７１、第２データレジスタ２０２７、第３データレジ
スタ２０７３、第４データレジスタ２０７４、第５デー
タレジスタ２０７５、データレジスタ２０７を有する。
示す図である。スロットリピータ２１９はスロットデフ
ァイナ位相差検出器２３１、遅延要素２３２、スロット
デファイナ遅延手段１０４、スロット占有情報参照送出
手段１０３、タグ参照送出手段１０２、データ参照送出
手段１０１、第１占有ビットレジスタ２０２１、第２占
有ビットレジスタ２０２２、第３占有ビットレジスタ２
０２３、第４占有ビットレジスタ２０２４、第５占有ビ
ットレジスタ２０２５、第１送出要求ビットレジスタ２
０１１、第２送出要求ビットレジスタ２０１２、第３送
出要求ビットレジスタ２０１３、第１タグレジスタ２０
６１、第２タグレジスタ２０６２、第３タグレジスタ２
０６３、第４タグレジスタ２０６４、第５タグレジスタ
２０６５、タグレジスタ２０６、第１データレジスタ２
０７１、第２データレジスタ２０２７、第３データレジ
スタ２０７３、第４データレジスタ２０７４、第５デー
タレジスタ２０７５、データレジスタ２０７を有する。
【００３３】図６はプロセッサ２８０の構成を示す図で
ある。プロセッサ２８０はスロットデファイナ遅延手段
１０４、スロット占有情報参照送出手段１０３、タグ参
照送出手段１０２、データ参照送出手段１０１、内部動
作クロック発振器２８１、内部動作クロック位相制御部
２８２、スロットカウンタ２８３、大小比較器２８４を
有する。プロセッサ２８０は、また、タグレジスタ２０
６、アドレスレジスタ２０８、タグ状態ビットレジスタ
２８６、アドレス状態ビットレジスタ２８８、第１転送
要求レジスタ２０１１、第２転送要求レジスタ２０１
２、第３転送要求レジスタ２０１３を有する。プロセッ
サ２８０は、さらに、第１占有ビットレジスタ２０２
１、第２占有ビットレジスタ２０２２、第３占有ビット
レジスタ２０２３、第４占有ビットレジスタ２０２４、
４つのテンポラリタグレジスタ２０９、デバイス番号比
較手段１０５、データセレクタ２８９、インデックスカ
ウンタ２０３０、第１インデックスレジスタ２０３１、
第２インデックスレジスタ２０３２、第３インデックス
レジスタ２０３３、第４インデックスレジスタ２０３
４、同期化データレジスタ２０４７、データレジスタ２
０７を有する。
ある。プロセッサ２８０はスロットデファイナ遅延手段
１０４、スロット占有情報参照送出手段１０３、タグ参
照送出手段１０２、データ参照送出手段１０１、内部動
作クロック発振器２８１、内部動作クロック位相制御部
２８２、スロットカウンタ２８３、大小比較器２８４を
有する。プロセッサ２８０は、また、タグレジスタ２０
６、アドレスレジスタ２０８、タグ状態ビットレジスタ
２８６、アドレス状態ビットレジスタ２８８、第１転送
要求レジスタ２０１１、第２転送要求レジスタ２０１
２、第３転送要求レジスタ２０１３を有する。プロセッ
サ２８０は、さらに、第１占有ビットレジスタ２０２
１、第２占有ビットレジスタ２０２２、第３占有ビット
レジスタ２０２３、第４占有ビットレジスタ２０２４、
４つのテンポラリタグレジスタ２０９、デバイス番号比
較手段１０５、データセレクタ２８９、インデックスカ
ウンタ２０３０、第１インデックスレジスタ２０３１、
第２インデックスレジスタ２０３２、第３インデックス
レジスタ２０３３、第４インデックスレジスタ２０３
４、同期化データレジスタ２０４７、データレジスタ２
０７を有する。
【００３４】図７はメモリ２９０の構成を示す図であ
る。メモリ２９０はスロットデファイナ遅延手段１０
４、スロット占有情報参照送出手段１０３、タグ参照送
出手段１０２、データ参照送出手段１０１、スロットカ
ウンタ２８３、大小比較器２８４を有する。メモリ２８
０は、さらに、第１占有ビットレジスタ２０２１、第２
占有ビットレジスタ２０２２、第３占有ビットレジスタ
２０２３、第４占有ビットレジスタ２０２４、４つのテ
ンポラリタグレジスタ２０９、デバイス番号比較手段１
０５、データセクタ２８９、インデックスカウンタ２０
３０、第１インデックスレジスタ２０３１、第２インデ
ックスレジスタ２０３２、第３インデックスレジスタ２
０３３、第４インデックスレジスタ２０３４、タグレジ
スタ２０６、アドレスレジスタ２０８を有する。メモリ
２９０は、また、第１転送要求レジスタ２０１１、第２
転送要求レジスタ２０１２、第３転送要求レジスタ２０
１３、タグ状態ビットレジスタ２８６を有する。
る。メモリ２９０はスロットデファイナ遅延手段１０
４、スロット占有情報参照送出手段１０３、タグ参照送
出手段１０２、データ参照送出手段１０１、スロットカ
ウンタ２８３、大小比較器２８４を有する。メモリ２８
０は、さらに、第１占有ビットレジスタ２０２１、第２
占有ビットレジスタ２０２２、第３占有ビットレジスタ
２０２３、第４占有ビットレジスタ２０２４、４つのテ
ンポラリタグレジスタ２０９、デバイス番号比較手段１
０５、データセクタ２８９、インデックスカウンタ２０
３０、第１インデックスレジスタ２０３１、第２インデ
ックスレジスタ２０３２、第３インデックスレジスタ２
０３３、第４インデックスレジスタ２０３４、タグレジ
スタ２０６、アドレスレジスタ２０８を有する。メモリ
２９０は、また、第１転送要求レジスタ２０１１、第２
転送要求レジスタ２０１２、第３転送要求レジスタ２０
１３、タグ状態ビットレジスタ２８６を有する。
【００３５】双方向データ交換手段２３０は２つのデー
タ蓄積リング２１０間でデータの交換を行なう。図８，
図９は両方で双方向データ交換手段２３０の構成を示す
図である。以下、必要のない限り、図中のダッシュ番号
は文章中では省略する。双方向データ交換手段２３０
は、スロットデファイナ位相差検出器２８２を有する。
また、２つのデータ蓄積リング２１０に対して、それぞ
れ、スロットデファイナ遅延手段１０４、スロット占有
情報参照送出手段１０３、タグ参照送出手段１０２、デ
ータ参照送出手段１０１、第１占有ビットレジスタ２０
２１、第２占有ビットレジスタ２０２２、第３占有ビッ
トレジスタ２０２３、第４占有ビットレジスタ２０２
４、４つのテンポラリタグレジスタ２０９、４つのデバ
イス番号比較手段１０５、インデックスカウンタ２０３
０、第１インデックスレジスタ２０３１、第２インデッ
クスレジスタ２０３２、第３インデックスレジスタ２０
３３、第４インデックスレジスタ２０３４、データセレ
クタ２８９、２つの同期化タグレジスタ２０４６、２つ
の同期化データレジスタ２０４７、書き込みインデック
スカウンタ２０４１、読み出しインデックスカウンタ２
０４２、第１転送要求レジスタ２０１１、第２転送要求
レジスタ２０１２、第３転送要求レジスタ２０１３を有
する。
タ蓄積リング２１０間でデータの交換を行なう。図８，
図９は両方で双方向データ交換手段２３０の構成を示す
図である。以下、必要のない限り、図中のダッシュ番号
は文章中では省略する。双方向データ交換手段２３０
は、スロットデファイナ位相差検出器２８２を有する。
また、２つのデータ蓄積リング２１０に対して、それぞ
れ、スロットデファイナ遅延手段１０４、スロット占有
情報参照送出手段１０３、タグ参照送出手段１０２、デ
ータ参照送出手段１０１、第１占有ビットレジスタ２０
２１、第２占有ビットレジスタ２０２２、第３占有ビッ
トレジスタ２０２３、第４占有ビットレジスタ２０２
４、４つのテンポラリタグレジスタ２０９、４つのデバ
イス番号比較手段１０５、インデックスカウンタ２０３
０、第１インデックスレジスタ２０３１、第２インデッ
クスレジスタ２０３２、第３インデックスレジスタ２０
３３、第４インデックスレジスタ２０３４、データセレ
クタ２８９、２つの同期化タグレジスタ２０４６、２つ
の同期化データレジスタ２０４７、書き込みインデック
スカウンタ２０４１、読み出しインデックスカウンタ２
０４２、第１転送要求レジスタ２０１１、第２転送要求
レジスタ２０１２、第３転送要求レジスタ２０１３を有
する。
【００３６】全体の動作を説明するまえに、本特許を実
現するために用いる手段を説明する。図１１はデータ参
照送出手段１０１の構成を示す図である。図１１におい
て、１０１０はデータ入力部、１０１１はデータ出力
部、１０１２は送出データ入力部、１０１３は参照デー
タ出力部、１０１４は送出要求入力部、１０１５は送出
要求ビットレジスタ出力部、１０１６は動作クロック入
力部、１０１７はバッファ、１０１８はセレクタ、１０
１９は送出要求ビットレジスタである。動作クロック入
力部１０１６を介して入力されたクロックの立ち上がり
において、送出要求入力部１０１４を介して入力された
送出要求を送出要求ビットレジスタ１０１９に保持す
る。送出要求が０である、即ち、データの送出が要求さ
れていない場合には、データ入力部１０１０を介して入
力したデータをデータ出力部１０１１を介して出力す
る。送出要求が１である、即ち、データの送出が要求さ
れている場合には、送出データ入力部１０１２を介して
入力したデータをデータ出力部１０１１を介して出力す
る。このデータの出力とは独立して、参照データ出力部
１０１３を介してデータ蓄積リング上のデータを参照す
ることができる。
現するために用いる手段を説明する。図１１はデータ参
照送出手段１０１の構成を示す図である。図１１におい
て、１０１０はデータ入力部、１０１１はデータ出力
部、１０１２は送出データ入力部、１０１３は参照デー
タ出力部、１０１４は送出要求入力部、１０１５は送出
要求ビットレジスタ出力部、１０１６は動作クロック入
力部、１０１７はバッファ、１０１８はセレクタ、１０
１９は送出要求ビットレジスタである。動作クロック入
力部１０１６を介して入力されたクロックの立ち上がり
において、送出要求入力部１０１４を介して入力された
送出要求を送出要求ビットレジスタ１０１９に保持す
る。送出要求が０である、即ち、データの送出が要求さ
れていない場合には、データ入力部１０１０を介して入
力したデータをデータ出力部１０１１を介して出力す
る。送出要求が１である、即ち、データの送出が要求さ
れている場合には、送出データ入力部１０１２を介して
入力したデータをデータ出力部１０１１を介して出力す
る。このデータの出力とは独立して、参照データ出力部
１０１３を介してデータ蓄積リング上のデータを参照す
ることができる。
【００３７】スロットデファイナ遅延手段１０４、スロ
ット占有情報参照送出手段１０３、タグ参照送出手段１
０２の構成はデータ参照送出手段１０１と同じ構成であ
り、プロセッサ２８０、メモリ２９０および双方向デー
タ交換手段２３０における、スロットデファイナ、スロ
ット占有情報、タグおよびデータの時間関係は等しい。
ット占有情報参照送出手段１０３、タグ参照送出手段１
０２の構成はデータ参照送出手段１０１と同じ構成であ
り、プロセッサ２８０、メモリ２９０および双方向デー
タ交換手段２３０における、スロットデファイナ、スロ
ット占有情報、タグおよびデータの時間関係は等しい。
【００３８】図１２は、デバイス番号比較手段１０５の
構成を示す図である。デバイス番号比較手段１０５は、
４つのデバイス番号比較器１０５１と４つのデバイス番
号レジスタ１０５２を有する。
構成を示す図である。デバイス番号比較手段１０５は、
４つのデバイス番号比較器１０５１と４つのデバイス番
号レジスタ１０５２を有する。
【００３９】データは、基本的に、有効あるいは無効の
状態をとり、この状態はデータに付加すデータ状態情報
によって示す。データ転送は、基本的に、データのコピ
ーによって行なう。転送先のデータを有効とし転送元の
データを無効とすることによって、データは同一時刻に
は、ただ、１ケ所にのみ存在する。
状態をとり、この状態はデータに付加すデータ状態情報
によって示す。データ転送は、基本的に、データのコピ
ーによって行なう。転送先のデータを有効とし転送元の
データを無効とすることによって、データは同一時刻に
は、ただ、１ケ所にのみ存在する。
【００４０】図５に示す本実施例のプロセッサメモリ間
結合網２００は特定のデータ蓄積リング２１０に挿入し
た特定のプロセッサ２８０から任意のデータ蓄積リング
２１０に挿入した任意のメモリ２９０へのメモリアクセ
スを可能にする。メモリへの読み出しアクセスの場合、
プロセッサ２８０からメモリ２９０へのアドレスの転送
と、アドレス転送によって起動されるメモリ２９０から
プロセッサ２８０への読み出しデータの転送が行われ
る。メモリ２９０はアドレスを受け取ると内部メモリア
クセスを開始し、内部メモリアクセスが完了し読み出し
データが得られることが確定した時点で読み出しデータ
の転送を行なう。
結合網２００は特定のデータ蓄積リング２１０に挿入し
た特定のプロセッサ２８０から任意のデータ蓄積リング
２１０に挿入した任意のメモリ２９０へのメモリアクセ
スを可能にする。メモリへの読み出しアクセスの場合、
プロセッサ２８０からメモリ２９０へのアドレスの転送
と、アドレス転送によって起動されるメモリ２９０から
プロセッサ２８０への読み出しデータの転送が行われ
る。メモリ２９０はアドレスを受け取ると内部メモリア
クセスを開始し、内部メモリアクセスが完了し読み出し
データが得られることが確定した時点で読み出しデータ
の転送を行なう。
【００４１】このデータ転送において、プロセッサ２８
０およびメモリ２９０を識別するために、プロセッサ２
８０およびメモリ２９０にプロセッサメモリ間結合網２
００で一意なデバイス番号を与える。プロセッサ２９０
は、データ転送先を指定するデバイス番号とデータ転送
元を指定するデバイス番号の組みであるタグによって、
転送するべきアドレスを指定する。また、メモリ２９０
は、アドレス転送に用いたタグのデータ転送元を指定す
るデバイス識別番号から、読み出したデータを送るべき
プロセッサ２８０を知る。即ち、メモリ２９０は、アド
レスの転送に用いたタグのデータ転送先を指定するデバ
イス番号とデータ転送元を指定するデバイス番号を入れ
替えて読み出しデータの転送に用いる。
０およびメモリ２９０を識別するために、プロセッサ２
８０およびメモリ２９０にプロセッサメモリ間結合網２
００で一意なデバイス番号を与える。プロセッサ２９０
は、データ転送先を指定するデバイス番号とデータ転送
元を指定するデバイス番号の組みであるタグによって、
転送するべきアドレスを指定する。また、メモリ２９０
は、アドレス転送に用いたタグのデータ転送元を指定す
るデバイス識別番号から、読み出したデータを送るべき
プロセッサ２８０を知る。即ち、メモリ２９０は、アド
レスの転送に用いたタグのデータ転送先を指定するデバ
イス番号とデータ転送元を指定するデバイス番号を入れ
替えて読み出しデータの転送に用いる。
【００４２】なお、メモリ空間を複数のメモリ２９０か
ら構成する場合には、メモリ空間におけるデータの位置
を示すアドレスの一部をメモリ２９０のデバイス番号の
一部として与える。また、データ蓄積リング２１０に接
続する複数のメモリ２９０によって、複数のメモリ空間
を構成することもできる。即ち、異なるシステムが該プ
ロセッサメモリ間結合網２００を共有しても良い。この
場合には、メモリ空間、すなわち、システムを識別する
ための番号をデバイス番号の一部として与える。
ら構成する場合には、メモリ空間におけるデータの位置
を示すアドレスの一部をメモリ２９０のデバイス番号の
一部として与える。また、データ蓄積リング２１０に接
続する複数のメモリ２９０によって、複数のメモリ空間
を構成することもできる。即ち、異なるシステムが該プ
ロセッサメモリ間結合網２００を共有しても良い。この
場合には、メモリ空間、すなわち、システムを識別する
ための番号をデバイス番号の一部として与える。
【００４３】図５において、アクセスを行なうプロセッ
サは第１のデータ蓄積リング２１０−１に挿入されてい
るプロセッサ２８０−１とし、また、アクセスするデー
タを格納したメモリは第２のデータ蓄積リング２１０−
２に挿入されているメモリ２９０−２とする。まずアド
レスの転送を、第１の動作、すなわち、プロセッサ２８
０−１から第１のデータ蓄積リング２１０−１へのアド
レスの送り出しと、第２の動作、すなわち、第１のデー
タ蓄積リング２１０−１と第２のデータ蓄積リング２１
０−２が成す交点における双方向データ交換手段２３０
−１による、第１のデータ蓄積リング２１０−１からの
アドレスの取り込みと、第３の動作、すなわち、双方向
データ交換手段２３０−１による第２のデータ蓄積リン
グ２１０−２へのアドレスの送り出しと、第４の動作、
すなわち、タグで指定するメモリ２９０−２による第２
のデータ蓄積リング２１０−２からのアドレスの取り込
みによって行なう。また、読み出しデータの転送を、第
５の動作、すなわち、メモリ２９０−２による第２のデ
ータ蓄積リング２１０−２への読み出しデータの送り出
しと、第６の動作、すなわち、第１のデータ蓄積リング
２１０−１と第２のデータ蓄積リング２１０−２が成す
交点における双方向データ交換手段２３０−１による第
２のデータ蓄積リング２１０−２からの読み出しデータ
の取り込みと、第７の動作、すなわち、双方向データ交
換手段２３０−１による第１のデータ蓄積リング２１０
−１への読み出しデータの送り出しと、第８の動作、す
なわち、メモリアクセスを起動したプロセッサ２８０−
１による第１のデータ蓄積リング２１０−１からのデー
タの取り込みによって行なう。なお、タグで指定するメ
モリ２９０がメモリアクセスを行なうプロセッサと同じ
データ蓄積リング２１０に挿入されている場合には、前
述の第２の動作、第３の動作、第６の動作、第７の動作
は行なわれない。
サは第１のデータ蓄積リング２１０−１に挿入されてい
るプロセッサ２８０−１とし、また、アクセスするデー
タを格納したメモリは第２のデータ蓄積リング２１０−
２に挿入されているメモリ２９０−２とする。まずアド
レスの転送を、第１の動作、すなわち、プロセッサ２８
０−１から第１のデータ蓄積リング２１０−１へのアド
レスの送り出しと、第２の動作、すなわち、第１のデー
タ蓄積リング２１０−１と第２のデータ蓄積リング２１
０−２が成す交点における双方向データ交換手段２３０
−１による、第１のデータ蓄積リング２１０−１からの
アドレスの取り込みと、第３の動作、すなわち、双方向
データ交換手段２３０−１による第２のデータ蓄積リン
グ２１０−２へのアドレスの送り出しと、第４の動作、
すなわち、タグで指定するメモリ２９０−２による第２
のデータ蓄積リング２１０−２からのアドレスの取り込
みによって行なう。また、読み出しデータの転送を、第
５の動作、すなわち、メモリ２９０−２による第２のデ
ータ蓄積リング２１０−２への読み出しデータの送り出
しと、第６の動作、すなわち、第１のデータ蓄積リング
２１０−１と第２のデータ蓄積リング２１０−２が成す
交点における双方向データ交換手段２３０−１による第
２のデータ蓄積リング２１０−２からの読み出しデータ
の取り込みと、第７の動作、すなわち、双方向データ交
換手段２３０−１による第１のデータ蓄積リング２１０
−１への読み出しデータの送り出しと、第８の動作、す
なわち、メモリアクセスを起動したプロセッサ２８０−
１による第１のデータ蓄積リング２１０−１からのデー
タの取り込みによって行なう。なお、タグで指定するメ
モリ２９０がメモリアクセスを行なうプロセッサと同じ
データ蓄積リング２１０に挿入されている場合には、前
述の第２の動作、第３の動作、第６の動作、第７の動作
は行なわれない。
【００４４】まず、第１の動作であるプロセッサ２８０
−１による第１のデータ蓄積リング２１０−１へのアド
レスの送り出しを説明する。図６において、プロセッサ
２８０は内部動作クロック発振器２８１を用いてデータ
転送周期の１／２０の即ち、スロットデファイナの周期
の１／２０の周期を持つ内部動作クロックを生成する。
さらに、プロセッサ２８０は内部動作クロックの位相
を、内部動作クロック位相制御部２８２によって、スロ
ットデファイナに揃える。かかる位相制御技術はＰＬＬ
として周知の技術である。
−１による第１のデータ蓄積リング２１０−１へのアド
レスの送り出しを説明する。図６において、プロセッサ
２８０は内部動作クロック発振器２８１を用いてデータ
転送周期の１／２０の即ち、スロットデファイナの周期
の１／２０の周期を持つ内部動作クロックを生成する。
さらに、プロセッサ２８０は内部動作クロックの位相
を、内部動作クロック位相制御部２８２によって、スロ
ットデファイナに揃える。かかる位相制御技術はＰＬＬ
として周知の技術である。
【００４５】メモリアクセスを行なう必要が生じると、
前記内部動作クロックの立ち上がりにおいて、タグをタ
グレジスタ２０６に、アドレスをアドレスレジスタ２０
８に保持する。また、タグが有効であることを示す１を
タグ状態ビットレジスタ２８６に、データが有効である
ことを示す１をアドレス状態ビットレジスタ２８８に保
持する。この内部動作とは独立して、プロセッサ２８０
は、スロットデファイナの立ち上がりにおいて、タグ状
態ビットレジスタ２８６の出力をスロット占有情報参照
送出手段１０３の送出要求レジスタ１０１９（図１１参
照）に保持する。かかる動作によって、タグ状態ビット
レジスタ２８６の出力が１である、即ち、タグをまだ送
り出していない場合には、スロットが占有状態にあるこ
とを示す１をスロット占有線１１３に送り出しタグの送
り出しを試みる。次に、スロットデファイナの立ち下が
りにおいて、スロット占有情報参照送出手段１０３が有
する送出要求レジスタ１０１９の出力とスロット占有情
報線１１３上のスロット占有情報の否定との論理積をタ
グ参照送出手段１０２が有する送出要求レジスタ１０１
９（図１１）に保持する。また、この論理積が１の場合
には、タグが無効であることを示す０をタグ状態ビット
レジスタ２８６に保持する。かかる動作によって、アド
レスをアドレスレジスタ２０８に保持してから最初の空
きスロットを占有し、スロット占有確認時間後、タグレ
ジスタ２０６に保持したタグをタグ線１１２に送り出
す。さらに、スロットデファイナの立ち上がりにおい
て、タグ参照送出手段１０２が有する送出要求レジスタ
１０１９の出力を第１転送要求レジスタ２０１１に、第
１転送要求レジスタの出力を第２転送要求レジスタ２０
１２に、第２転送要求レジスタの出力を第３転送要求レ
ジスタ２０１３に、第３転送要求レジスタ２０１３の出
力をデータ参照送出手段１０１が有する送出要求レジス
タ１０１９に保持する。また、データ参照送出手段１０
１が有する送出要求レジスタ１０１９の出力の否定とア
ドレス状態ビットレジスタ２８８との論理積をアドレス
状態ビットレジスタ２８８に保持する。かかる動作によ
って、タグを送り出した場合、タグ確認時間後、アドレ
スレジスタ２０８に保持したアドレスをデータ線１１１
に送り出す。プロセッサ２８０は、また、スロットカウ
ンタ２８３を内部動作クロックの立ち上がりにおいてク
リアし、スロットデファイナの立ち上がりにおいてイン
クリメントしている。該スロットカウンタ２８３の値と
設定値との大小関係を求めることによって、内部動作ク
ロックの立ち上がりから経過した時間が所定時間内であ
るか否かを判定することができる。スロットデファイナ
の立ち上がりにおいて、大小関係を求める大小比較器２
８４の出力の否定とアドレス状態ビットレジスタの出力
との論理積をアドレスレジスタ２０７の有効ビットに保
持する。かかる動作によって、大小比較器の出力が０で
ある、即ち、スロットカウンタの出力が設定値より小さ
く内部動作クロックの立ち上がりから経過した時間が所
定時間内である場合には、アドレス状態ビットレジスタ
２８６の内容をアドレスレジスタ２０８の有効ビットに
コピーする。プロセッサ２８０は、アドレスレジスタ２
０７の有効ビットが１である、即ち、有効なアドレスを
まだ保持している場合には、後続するメモリアクセスを
起動しない。
前記内部動作クロックの立ち上がりにおいて、タグをタ
グレジスタ２０６に、アドレスをアドレスレジスタ２０
８に保持する。また、タグが有効であることを示す１を
タグ状態ビットレジスタ２８６に、データが有効である
ことを示す１をアドレス状態ビットレジスタ２８８に保
持する。この内部動作とは独立して、プロセッサ２８０
は、スロットデファイナの立ち上がりにおいて、タグ状
態ビットレジスタ２８６の出力をスロット占有情報参照
送出手段１０３の送出要求レジスタ１０１９（図１１参
照）に保持する。かかる動作によって、タグ状態ビット
レジスタ２８６の出力が１である、即ち、タグをまだ送
り出していない場合には、スロットが占有状態にあるこ
とを示す１をスロット占有線１１３に送り出しタグの送
り出しを試みる。次に、スロットデファイナの立ち下が
りにおいて、スロット占有情報参照送出手段１０３が有
する送出要求レジスタ１０１９の出力とスロット占有情
報線１１３上のスロット占有情報の否定との論理積をタ
グ参照送出手段１０２が有する送出要求レジスタ１０１
９（図１１）に保持する。また、この論理積が１の場合
には、タグが無効であることを示す０をタグ状態ビット
レジスタ２８６に保持する。かかる動作によって、アド
レスをアドレスレジスタ２０８に保持してから最初の空
きスロットを占有し、スロット占有確認時間後、タグレ
ジスタ２０６に保持したタグをタグ線１１２に送り出
す。さらに、スロットデファイナの立ち上がりにおい
て、タグ参照送出手段１０２が有する送出要求レジスタ
１０１９の出力を第１転送要求レジスタ２０１１に、第
１転送要求レジスタの出力を第２転送要求レジスタ２０
１２に、第２転送要求レジスタの出力を第３転送要求レ
ジスタ２０１３に、第３転送要求レジスタ２０１３の出
力をデータ参照送出手段１０１が有する送出要求レジス
タ１０１９に保持する。また、データ参照送出手段１０
１が有する送出要求レジスタ１０１９の出力の否定とア
ドレス状態ビットレジスタ２８８との論理積をアドレス
状態ビットレジスタ２８８に保持する。かかる動作によ
って、タグを送り出した場合、タグ確認時間後、アドレ
スレジスタ２０８に保持したアドレスをデータ線１１１
に送り出す。プロセッサ２８０は、また、スロットカウ
ンタ２８３を内部動作クロックの立ち上がりにおいてク
リアし、スロットデファイナの立ち上がりにおいてイン
クリメントしている。該スロットカウンタ２８３の値と
設定値との大小関係を求めることによって、内部動作ク
ロックの立ち上がりから経過した時間が所定時間内であ
るか否かを判定することができる。スロットデファイナ
の立ち上がりにおいて、大小関係を求める大小比較器２
８４の出力の否定とアドレス状態ビットレジスタの出力
との論理積をアドレスレジスタ２０７の有効ビットに保
持する。かかる動作によって、大小比較器の出力が０で
ある、即ち、スロットカウンタの出力が設定値より小さ
く内部動作クロックの立ち上がりから経過した時間が所
定時間内である場合には、アドレス状態ビットレジスタ
２８６の内容をアドレスレジスタ２０８の有効ビットに
コピーする。プロセッサ２８０は、アドレスレジスタ２
０７の有効ビットが１である、即ち、有効なアドレスを
まだ保持している場合には、後続するメモリアクセスを
起動しない。
【００４６】次に、第２の動作である第１のデータ蓄積
リング２１０−１と第２のデータ蓄積リング２１０−２
が成す交点における双方向データ交換手段２３０−１に
よる第１のデータ蓄積リング２１０−１からのアドレス
の取り込みを説明する。特に説明の無い限り、手段は第
１のデータ蓄積リング２１０−１に対し用意した手段で
ある。図８において、双方向データ交換手段２３０は、
スロットデファイナの立ち下がりにおいて、スロット占
有情報線１１３上のスロット占がりにを第１占有ビット
レジスタ２０２１−１に、インデックスカウンタ２０３
０−１の出力を第１インデックスレジスタ２０３１−１
に保持するとともに、図８の左側のスロット占有情報線
１１３上のスロット占有情報はスルーで図８における右
側のスロット占有情報線１１３から出力される。このス
ロット占有情報が１ならば、インデックスカウンタ２０
３０−１をインクリメントするとともに、図８の左側か
ら入力されたタグ線１１２−１上の情報は、そのままス
ルーで右側のタグ線１１２−１に出力される。スロット
デファイナの立ち上がりにおいて、第１インデックスレ
ジスタ２０３１−１が指定するテンポラリタグレジスタ
２０９−１にタグを保持し、該タグレジスタ２０９−１
に接続したデバイス番号比較手段１０５におけるデバイ
ス番号比較器１０５１（図１２参照）において、タグの
データ転送先を示すデバイス番号とデバイス番号レジス
タ１０５２に保持したデバイス番号との比較を開始す
る。この比較の結果であるデバイス番号比較器１０５１
の出力は３スロットデファイナ周期後のスロットデファ
イナの立ち上がりまでには確定する。次に、スロットデ
ファイナの立ち下がりにおいて、第１占有ビットレジス
タ２０２１−１の出力を第２占有ビットレジスタ２０２
２−１に、第２占有ビットレジスタ２０２２−１の出力
を第３占有ビットレジスタ２０２３−１に、第３ビット
レジスタ２０２３−１の出力を第４占有ビットレジスタ
２０２４−１に、第１インデックスレジスタ２０３１−
１の出力を第２インデックスレジスタ２０３２−１に、
第２インデックスレジスタ２０３２−１の出力を第３イ
ンデックスレジスタ２０３３−１に、第３インデックス
レジスタ２０３３−１の出力を第４インデックスレジス
タ２０３４−１に保持する。スロットデファイナの立ち
下がりにおいて、第４占有ビットレジスタ２０２４−１
の出力とデバイス番号比較手段１０５−１の出力と書き
込みインデックスカウンタ２０４１−１が指定する同期
化データレジスタ２０４７−１の状態ビットの否定との
論理積をデータ参照送出手段１０１−１が有する送出要
求レジスタ１０１９（図１１参照）に保持し、先行して
受信したデータが有効であることを示す同期化データレ
ジスタ２０４７−１の状態ビットが“１”となっている
場合には、データ参照送出手段１０１−１が有する送出
要求レジスタ１０１９に“０”をセットすることで、デ
ータ参照送出手段１０１−１が有するセレクタの向き
を、図８の左側のデータ線１１１−１を介して送られて
くる後続データをスルーで右側データ線１１１−１に通
す方向に制御し、先行して受信したデータがデータ交換
手段から第２のデータ蓄積リングに出力されない間は、
第１のデータ蓄積リングからの後続データをそのまま第
１のデータ蓄積リング上で循環させる。第４占有ビット
レジスタ２０２４−１の出力が１ならば、データセレク
タ２８９−１によって、送出データ入力１０１４（図１
１）を介して、無効なデータをデータ参照送出手段１０
１−１に与えておく。スロットデファイナの立ち下がり
において、データ参照送出手段１０１−１が有する送出
要求レジスタ１０１９の出力が１ならば、データ線１１
１−１上のデータを書き込みインデックスカウンタ２０
４１−１が指定する同期化データレジスタ２０４７−１
に、第４インデックスレジスタ２０３４−１が指定する
テンポラリイタグレジスタ２０９−１の出力を書き込み
インデックスカウンタ２０４１−１が指定する同期化タ
グレジスタ２０４６−１に保持する。データの状態ビッ
トが１ならば、書き込みインデックスカウンタ２０４１
−１をインクリメントする。かかる動作によって、転送
先として図５における第２のデータ蓄積リング２１０−
２に挿入したメモリ２８０−２を指定するアドレスがス
ロット上に載っていて、かつ、該アドレスを同期化デー
タレジスタ２０４７−１に取り込むことができるなら
ば、該アドレスを同期化データレジスタ２０４７−１に
取り込む。
リング２１０−１と第２のデータ蓄積リング２１０−２
が成す交点における双方向データ交換手段２３０−１に
よる第１のデータ蓄積リング２１０−１からのアドレス
の取り込みを説明する。特に説明の無い限り、手段は第
１のデータ蓄積リング２１０−１に対し用意した手段で
ある。図８において、双方向データ交換手段２３０は、
スロットデファイナの立ち下がりにおいて、スロット占
有情報線１１３上のスロット占がりにを第１占有ビット
レジスタ２０２１−１に、インデックスカウンタ２０３
０−１の出力を第１インデックスレジスタ２０３１−１
に保持するとともに、図８の左側のスロット占有情報線
１１３上のスロット占有情報はスルーで図８における右
側のスロット占有情報線１１３から出力される。このス
ロット占有情報が１ならば、インデックスカウンタ２０
３０−１をインクリメントするとともに、図８の左側か
ら入力されたタグ線１１２−１上の情報は、そのままス
ルーで右側のタグ線１１２−１に出力される。スロット
デファイナの立ち上がりにおいて、第１インデックスレ
ジスタ２０３１−１が指定するテンポラリタグレジスタ
２０９−１にタグを保持し、該タグレジスタ２０９−１
に接続したデバイス番号比較手段１０５におけるデバイ
ス番号比較器１０５１（図１２参照）において、タグの
データ転送先を示すデバイス番号とデバイス番号レジス
タ１０５２に保持したデバイス番号との比較を開始す
る。この比較の結果であるデバイス番号比較器１０５１
の出力は３スロットデファイナ周期後のスロットデファ
イナの立ち上がりまでには確定する。次に、スロットデ
ファイナの立ち下がりにおいて、第１占有ビットレジス
タ２０２１−１の出力を第２占有ビットレジスタ２０２
２−１に、第２占有ビットレジスタ２０２２−１の出力
を第３占有ビットレジスタ２０２３−１に、第３ビット
レジスタ２０２３−１の出力を第４占有ビットレジスタ
２０２４−１に、第１インデックスレジスタ２０３１−
１の出力を第２インデックスレジスタ２０３２−１に、
第２インデックスレジスタ２０３２−１の出力を第３イ
ンデックスレジスタ２０３３−１に、第３インデックス
レジスタ２０３３−１の出力を第４インデックスレジス
タ２０３４−１に保持する。スロットデファイナの立ち
下がりにおいて、第４占有ビットレジスタ２０２４−１
の出力とデバイス番号比較手段１０５−１の出力と書き
込みインデックスカウンタ２０４１−１が指定する同期
化データレジスタ２０４７−１の状態ビットの否定との
論理積をデータ参照送出手段１０１−１が有する送出要
求レジスタ１０１９（図１１参照）に保持し、先行して
受信したデータが有効であることを示す同期化データレ
ジスタ２０４７−１の状態ビットが“１”となっている
場合には、データ参照送出手段１０１−１が有する送出
要求レジスタ１０１９に“０”をセットすることで、デ
ータ参照送出手段１０１−１が有するセレクタの向き
を、図８の左側のデータ線１１１−１を介して送られて
くる後続データをスルーで右側データ線１１１−１に通
す方向に制御し、先行して受信したデータがデータ交換
手段から第２のデータ蓄積リングに出力されない間は、
第１のデータ蓄積リングからの後続データをそのまま第
１のデータ蓄積リング上で循環させる。第４占有ビット
レジスタ２０２４−１の出力が１ならば、データセレク
タ２８９−１によって、送出データ入力１０１４（図１
１）を介して、無効なデータをデータ参照送出手段１０
１−１に与えておく。スロットデファイナの立ち下がり
において、データ参照送出手段１０１−１が有する送出
要求レジスタ１０１９の出力が１ならば、データ線１１
１−１上のデータを書き込みインデックスカウンタ２０
４１−１が指定する同期化データレジスタ２０４７−１
に、第４インデックスレジスタ２０３４−１が指定する
テンポラリイタグレジスタ２０９−１の出力を書き込み
インデックスカウンタ２０４１−１が指定する同期化タ
グレジスタ２０４６−１に保持する。データの状態ビッ
トが１ならば、書き込みインデックスカウンタ２０４１
−１をインクリメントする。かかる動作によって、転送
先として図５における第２のデータ蓄積リング２１０−
２に挿入したメモリ２８０−２を指定するアドレスがス
ロット上に載っていて、かつ、該アドレスを同期化デー
タレジスタ２０４７−１に取り込むことができるなら
ば、該アドレスを同期化データレジスタ２０４７−１に
取り込む。
【００４７】次に、第３の動作である第１のデータ蓄積
リング２１０−１と第２のデータ蓄積リング２１０−２
が成す交点における双方向データ交換手段２３０−１に
よる第２のデータ蓄積リング２１０−２へのアドレスの
送り出しを図８，図９を用いて説明する。特に説明の無
い限り、手段は第２のデータ蓄積リング２１０−２に対
し用意した手段である。スロットデファイナの立ち上が
りにおいて、読み出しインデックスカウンタ２０４２−
１が指定する同期化データレジスタ２０４７−１の状態
ビットをスロット占有情報参照送出手段１０３−２が有
する送出要求レジスタ１０１９に保持する。かかる動作
によって、同期化データレジスタ２０４７−１に有効な
データを保持している場合には、スロットが占有状態に
あることを示す１をスロット占有線１１３に送り出しタ
グの送り出しを試みる。次に、スロットデファイナの立
ち下がりにおいて、スロット占有情報参照送出手段１０
３−２が有する送出要求レジスタ１０１９の出力とスロ
ット占有情報線１１３−２上のスロット占有情報の否定
との論理積をタグ参照送出手段１０２−２が有する送出
要求レジスタ１０１９に保持する。この論理積が１の場
合には、読み出しインデックスカウンタ２０４２−１が
指定する同期化タグレジスタ２０４６−１の出力をタグ
レジスタ２０６−２に、読み出しインデックスカウンタ
２０４２−１が指定する同期化データレジスタ２０４７
−１の出力を第１データレジスタ２０７１−２に保持
し、データが無効であることを示す０を読み出しインデ
ックスカウンタ２０４２−１が指定する同期化データレ
ジスタ２０４７−１の状態ビットに保持するとともに、
読み出しインデックスカウンタ２０４２−１をインクリ
メントする。かかる動作によって、最初の空きスロット
を占有し、スロット占有確認時間後、同期化タグレジス
タに２０４６−１に保持したタグをタグ線１１２−２上
に送り出す。さらに、スロットデファイナの立ち上がり
において、タグ参照送出手段１０２−２が有する送出要
求レジスタ１０１９の出力を第１転送要求レジスタ２０
１１−２に、第１転送要求レジスタの出力を第２転送要
求レジスタ２０１２−２に、第２転送要求レジスタの出
力を第３転送要求レジスタ２０１３−２に、第３転送要
求レジスタ２０１３−２の出力をデータ参照送出手段１
０１−２が有する送出要求レジスタ１０１９に保持す
る。また、第１データレジスタ２０７１−２の出力を第
２データレジスタ２０７２−２に、第２データレジツア
２０７２−２の出力を第３データレジスタ２０７３−２
に、第３データレジスタ２０７３−２の出力を第４デー
タレジスタ２０７４−２に、第４データレジスタ２０７
４−２の出力をデータレジスタ２０７−２に保持する。
かかる動作によって、タグを送り出した場合、タグ確認
時間後、同期化データレジスタ２０４７−１に保持した
アドレスをデータ線１１１−２に送り出す。
リング２１０−１と第２のデータ蓄積リング２１０−２
が成す交点における双方向データ交換手段２３０−１に
よる第２のデータ蓄積リング２１０−２へのアドレスの
送り出しを図８，図９を用いて説明する。特に説明の無
い限り、手段は第２のデータ蓄積リング２１０−２に対
し用意した手段である。スロットデファイナの立ち上が
りにおいて、読み出しインデックスカウンタ２０４２−
１が指定する同期化データレジスタ２０４７−１の状態
ビットをスロット占有情報参照送出手段１０３−２が有
する送出要求レジスタ１０１９に保持する。かかる動作
によって、同期化データレジスタ２０４７−１に有効な
データを保持している場合には、スロットが占有状態に
あることを示す１をスロット占有線１１３に送り出しタ
グの送り出しを試みる。次に、スロットデファイナの立
ち下がりにおいて、スロット占有情報参照送出手段１０
３−２が有する送出要求レジスタ１０１９の出力とスロ
ット占有情報線１１３−２上のスロット占有情報の否定
との論理積をタグ参照送出手段１０２−２が有する送出
要求レジスタ１０１９に保持する。この論理積が１の場
合には、読み出しインデックスカウンタ２０４２−１が
指定する同期化タグレジスタ２０４６−１の出力をタグ
レジスタ２０６−２に、読み出しインデックスカウンタ
２０４２−１が指定する同期化データレジスタ２０４７
−１の出力を第１データレジスタ２０７１−２に保持
し、データが無効であることを示す０を読み出しインデ
ックスカウンタ２０４２−１が指定する同期化データレ
ジスタ２０４７−１の状態ビットに保持するとともに、
読み出しインデックスカウンタ２０４２−１をインクリ
メントする。かかる動作によって、最初の空きスロット
を占有し、スロット占有確認時間後、同期化タグレジス
タに２０４６−１に保持したタグをタグ線１１２−２上
に送り出す。さらに、スロットデファイナの立ち上がり
において、タグ参照送出手段１０２−２が有する送出要
求レジスタ１０１９の出力を第１転送要求レジスタ２０
１１−２に、第１転送要求レジスタの出力を第２転送要
求レジスタ２０１２−２に、第２転送要求レジスタの出
力を第３転送要求レジスタ２０１３−２に、第３転送要
求レジスタ２０１３−２の出力をデータ参照送出手段１
０１−２が有する送出要求レジスタ１０１９に保持す
る。また、第１データレジスタ２０７１−２の出力を第
２データレジスタ２０７２−２に、第２データレジツア
２０７２−２の出力を第３データレジスタ２０７３−２
に、第３データレジスタ２０７３−２の出力を第４デー
タレジスタ２０７４−２に、第４データレジスタ２０７
４−２の出力をデータレジスタ２０７−２に保持する。
かかる動作によって、タグを送り出した場合、タグ確認
時間後、同期化データレジスタ２０４７−１に保持した
アドレスをデータ線１１１−２に送り出す。
【００４８】なお、双方向データ交換手段２３０−１は
第１のデータ蓄積リング２１０−１上のスロットデファ
イナと第２のデータ蓄積リング２１０−２上のスロット
デファイナの位相差をスロットデファイナ位相差検出器
を用いて検出している。スロットデファイナ位相差検出
器の位相差に対応する出力が一定値より小さくなる場
合、即ち、第２のデータ蓄積リング２１０−２上のスロ
ットデファイナの立ち下がりにおいて更新した同期化デ
ータレジスタ２０４７−１の状態ビットの出力を第１の
データ蓄積リング２１０−１上のスロットデファイナの
立ち上がりにおいて保持手段に保持しようとすると準安
定状態に落ち込んで正常な動作が期待できなくなる場合
には、内部経路に遅延要素を挿入することによりデータ
の状態の更新を一定時間送らせる。
第１のデータ蓄積リング２１０−１上のスロットデファ
イナと第２のデータ蓄積リング２１０−２上のスロット
デファイナの位相差をスロットデファイナ位相差検出器
を用いて検出している。スロットデファイナ位相差検出
器の位相差に対応する出力が一定値より小さくなる場
合、即ち、第２のデータ蓄積リング２１０−２上のスロ
ットデファイナの立ち下がりにおいて更新した同期化デ
ータレジスタ２０４７−１の状態ビットの出力を第１の
データ蓄積リング２１０−１上のスロットデファイナの
立ち上がりにおいて保持手段に保持しようとすると準安
定状態に落ち込んで正常な動作が期待できなくなる場合
には、内部経路に遅延要素を挿入することによりデータ
の状態の更新を一定時間送らせる。
【００４９】次に、図５における第４の動作であるメモ
リ２９０−２による第２の出力データ蓄積リング２１０
−２からのアドレスの取り込みを説明する。図７に示す
メモリ２９０は、スロットデファイナの立ち下がりにお
いて、スロット占有情報線１１３上のスロット占有情報
を第１占有ビットレジスタ２０２１に、インデックスカ
ウンタ２０３０の出力を第１インデッスクレジスタ２０
３１に保持する。このスロット占有情報が１の場合に
は、インデックスカウンタ２０３０をインクリメントす
る。スロットデファイナの立ち上がりにおいて、第１イ
ンデックスレジスタ２０３１が指定するテンポラリタグ
レジスタ２０９にタグ線１１２上のタグを保持する。か
かる動作によって、スロットが占有されている場合、テ
ンポラリタグレジスタ２０９にタグを保持し、該タグレ
ジスタ２０９に接続したデバイス番号比較手段１０５に
おけるデバイス番号比較器１０５１において、タグのデ
ータ転送先を示すデバイス番号と該メモリ２９０に与え
たデバイス番号との比較を開始する。該比較の結果であ
るデバイス番号比較器１０５１の出力は３スロットデフ
ァイナ周期後のスロットデファイナの立ち上がりまでに
は確定する。次に、スロットデファイナの立ち下がりに
おいて、第１占有ビットレジスタ２０２１の出力を第２
占有ビットレジスタ２０２２に、第２占有ビットレジス
タ２０２２の出力を第３占有ビットレジスタ２０２３
に、第３占有ビットレジウサ２０２３の出力を第４占有
ビットレジスタ２０２４に、第１インデックスレジスタ
２０３１の出力を第２インデックスレジスタ２０３２
に、第２インデックスレジスタ２０３２の出力を第３イ
ンデックスレジスタ２０３３に、第３インデックスレジ
スタ２０３３の出力を第４インデックスレジスタ２０３
４に保持する。スロットデファイナの立ち上がりにおい
て、第４占有ビットレジスタ２０２４の出力とデバイス
番号比較手段１０５の出力とアドレスレジスタ２０８の
状態ビットの否定との論理積をデータ参照送出手段１０
１の送出要求レジスタ１０１９に保持する。なお、第４
占有ビットレジスタ２０２４の出力が１ならば、データ
セレクタ２８９によって無効なデータをデータ参照送出
手段１０１に与えておく。スロットデファイナの立ち下
がりにおいて、データ参照送出手段１０１が有する送出
要求レジスタ１０１９の出力が１ならば、データ線１１
１上のアドレスをアドレスレジスタ２０８に保持する。
データ線上のアドレスの状態ビットが１ならば、スロッ
トカウンタ２８３をクリアする。かかる動作によって、
該スロット上に転送先として該メモリ２９０を指定する
アドレスが載っていて、かつ、該データをアドレスレジ
スタ２０８に取り込むことができるならば、該アドレス
をアドレスレジスタ２０８に取り込み、内部メモリアク
セスを開始する。
リ２９０−２による第２の出力データ蓄積リング２１０
−２からのアドレスの取り込みを説明する。図７に示す
メモリ２９０は、スロットデファイナの立ち下がりにお
いて、スロット占有情報線１１３上のスロット占有情報
を第１占有ビットレジスタ２０２１に、インデックスカ
ウンタ２０３０の出力を第１インデッスクレジスタ２０
３１に保持する。このスロット占有情報が１の場合に
は、インデックスカウンタ２０３０をインクリメントす
る。スロットデファイナの立ち上がりにおいて、第１イ
ンデックスレジスタ２０３１が指定するテンポラリタグ
レジスタ２０９にタグ線１１２上のタグを保持する。か
かる動作によって、スロットが占有されている場合、テ
ンポラリタグレジスタ２０９にタグを保持し、該タグレ
ジスタ２０９に接続したデバイス番号比較手段１０５に
おけるデバイス番号比較器１０５１において、タグのデ
ータ転送先を示すデバイス番号と該メモリ２９０に与え
たデバイス番号との比較を開始する。該比較の結果であ
るデバイス番号比較器１０５１の出力は３スロットデフ
ァイナ周期後のスロットデファイナの立ち上がりまでに
は確定する。次に、スロットデファイナの立ち下がりに
おいて、第１占有ビットレジスタ２０２１の出力を第２
占有ビットレジスタ２０２２に、第２占有ビットレジス
タ２０２２の出力を第３占有ビットレジスタ２０２３
に、第３占有ビットレジウサ２０２３の出力を第４占有
ビットレジスタ２０２４に、第１インデックスレジスタ
２０３１の出力を第２インデックスレジスタ２０３２
に、第２インデックスレジスタ２０３２の出力を第３イ
ンデックスレジスタ２０３３に、第３インデックスレジ
スタ２０３３の出力を第４インデックスレジスタ２０３
４に保持する。スロットデファイナの立ち上がりにおい
て、第４占有ビットレジスタ２０２４の出力とデバイス
番号比較手段１０５の出力とアドレスレジスタ２０８の
状態ビットの否定との論理積をデータ参照送出手段１０
１の送出要求レジスタ１０１９に保持する。なお、第４
占有ビットレジスタ２０２４の出力が１ならば、データ
セレクタ２８９によって無効なデータをデータ参照送出
手段１０１に与えておく。スロットデファイナの立ち下
がりにおいて、データ参照送出手段１０１が有する送出
要求レジスタ１０１９の出力が１ならば、データ線１１
１上のアドレスをアドレスレジスタ２０８に保持する。
データ線上のアドレスの状態ビットが１ならば、スロッ
トカウンタ２８３をクリアする。かかる動作によって、
該スロット上に転送先として該メモリ２９０を指定する
アドレスが載っていて、かつ、該データをアドレスレジ
スタ２０８に取り込むことができるならば、該アドレス
をアドレスレジスタ２０８に取り込み、内部メモリアク
セスを開始する。
【００５０】次に、図５における第５の動作であるメモ
リ２９０−２による第２のデータ蓄積リング２１０−２
への読み出しデータの送り出しを説明する。図７に示す
メモリ２９０は、この第４の動作において、アドレスレ
ジスタへのアドレスの取り込みと同時にスロットカウン
タをクリアし、内部メモリアクセスを開始する。メモリ
２９０は、また、スロットデファイナの立ち下がりにお
いて、該スロットカウンタをインクリメントする。該ス
ロットカウンタの出力と設定値との大小関係を求めるこ
とによって内部メモリアクセスの開始から所定の時間経
過したかどうかを知ることができる。メモリ２９０は、
スロットデファイナの立ち上がりにおいて、スロットカ
ウンタ２８３の出力と設定値との大小関係比較の結果で
ある大小比較器２８４の出力と受理アドレスレジスタの
有効ビットとの論理積をスロット占有情報参照送出手段
１０３が有する送出要求レジスタ１０１９（図１１）に
保持する。かかる動作によって、内部メモリアクセスを
開始して所定時間後、スロットが占有状態にあることを
示す１をスロット占有情報線１１３に送り出しスロット
を占有することを試みる。次に、スロットデファイナの
立ち下がりにおいて、スロット占有情報参照送出手段１
０３が有する送出要求レジス１０１９の出力とスロット
占有線１１３上のスロット占有情報の否定との論理積を
タグ参照送出手段１０２が有する送出要求レジスタ１０
１９に保持する。スロットを占有できる場合には、スロ
ット占有確認時間後、受理タグレジスタ２０９に保持し
たタグのデータ転送先のデバイス番号とデータ送出元の
デバイス番号を入れ替えたタグをタグ線１１２に送り出
す。次に、スロットデファイナの立ち上がりにおいて、
タグ参照送出手段１０２が有する送出要求レジスタの出
力を第１転送要求ビットレジスタ２０１１に、第１転送
要求ビットレジスタの出力を第２転送要求ビットレジス
タ２０１２に、第２転送要求ビットレジスタの出力を第
３転送要求ビットレジスタ２０１３に、第３転送要求ビ
ットレジスタの出力と受理アドレスレジスタ２０８の状
態ビットとの論理積をデータ参照送出手段１０１が有す
る送出要求レジスタに保持する。また、第３転送要求ビ
ットレジスタの出力の否定と受理アドレスレジスタの状
態ビットの論理積を受理アドレスレジスタの状態ビット
に保持する。かかる動作によって、タグを送り出した場
合、タグ確認時間後、内部メモリの出力である読み出し
データをデータ線１１１上に送り出す。
リ２９０−２による第２のデータ蓄積リング２１０−２
への読み出しデータの送り出しを説明する。図７に示す
メモリ２９０は、この第４の動作において、アドレスレ
ジスタへのアドレスの取り込みと同時にスロットカウン
タをクリアし、内部メモリアクセスを開始する。メモリ
２９０は、また、スロットデファイナの立ち下がりにお
いて、該スロットカウンタをインクリメントする。該ス
ロットカウンタの出力と設定値との大小関係を求めるこ
とによって内部メモリアクセスの開始から所定の時間経
過したかどうかを知ることができる。メモリ２９０は、
スロットデファイナの立ち上がりにおいて、スロットカ
ウンタ２８３の出力と設定値との大小関係比較の結果で
ある大小比較器２８４の出力と受理アドレスレジスタの
有効ビットとの論理積をスロット占有情報参照送出手段
１０３が有する送出要求レジスタ１０１９（図１１）に
保持する。かかる動作によって、内部メモリアクセスを
開始して所定時間後、スロットが占有状態にあることを
示す１をスロット占有情報線１１３に送り出しスロット
を占有することを試みる。次に、スロットデファイナの
立ち下がりにおいて、スロット占有情報参照送出手段１
０３が有する送出要求レジス１０１９の出力とスロット
占有線１１３上のスロット占有情報の否定との論理積を
タグ参照送出手段１０２が有する送出要求レジスタ１０
１９に保持する。スロットを占有できる場合には、スロ
ット占有確認時間後、受理タグレジスタ２０９に保持し
たタグのデータ転送先のデバイス番号とデータ送出元の
デバイス番号を入れ替えたタグをタグ線１１２に送り出
す。次に、スロットデファイナの立ち上がりにおいて、
タグ参照送出手段１０２が有する送出要求レジスタの出
力を第１転送要求ビットレジスタ２０１１に、第１転送
要求ビットレジスタの出力を第２転送要求ビットレジス
タ２０１２に、第２転送要求ビットレジスタの出力を第
３転送要求ビットレジスタ２０１３に、第３転送要求ビ
ットレジスタの出力と受理アドレスレジスタ２０８の状
態ビットとの論理積をデータ参照送出手段１０１が有す
る送出要求レジスタに保持する。また、第３転送要求ビ
ットレジスタの出力の否定と受理アドレスレジスタの状
態ビットの論理積を受理アドレスレジスタの状態ビット
に保持する。かかる動作によって、タグを送り出した場
合、タグ確認時間後、内部メモリの出力である読み出し
データをデータ線１１１上に送り出す。
【００５１】次に、図５における第６の動作である第１
のデータ蓄積リング２１０−１と第２のデータ蓄積リン
グ２１０−２が成す交点における双方向データ交換手段
２３０−１による第２のデータ蓄積リング２１０−２か
らの読み出しデータの取り込みを説明する。第６の動作
は前述の第２の動作と同じてある。扱うデータがアドレ
スから読み出しデータに替わり、第１のデータ蓄積リン
グ２１０−１と第２のデータ蓄積リング２１０−２が入
れ替わる。
のデータ蓄積リング２１０−１と第２のデータ蓄積リン
グ２１０−２が成す交点における双方向データ交換手段
２３０−１による第２のデータ蓄積リング２１０−２か
らの読み出しデータの取り込みを説明する。第６の動作
は前述の第２の動作と同じてある。扱うデータがアドレ
スから読み出しデータに替わり、第１のデータ蓄積リン
グ２１０−１と第２のデータ蓄積リング２１０−２が入
れ替わる。
【００５２】次に、図５における第７の動作である第１
のデータ蓄積リング２１０−１と第２のデータ蓄積リン
グ２１０−２が成す交点における双方向データ交換手段
２３０−１による第１のデータ蓄積リング２１０−１へ
の読み出しデータの送り出しを説明する。第７の動作は
前述の第３の動作と同じである。扱うデータがアドレス
から読み出しデータに替わり、題１のデータ蓄積リング
２１０−１と第２データ蓄積リング２１０−２が入れ替
わる。
のデータ蓄積リング２１０−１と第２のデータ蓄積リン
グ２１０−２が成す交点における双方向データ交換手段
２３０−１による第１のデータ蓄積リング２１０−１へ
の読み出しデータの送り出しを説明する。第７の動作は
前述の第３の動作と同じである。扱うデータがアドレス
から読み出しデータに替わり、題１のデータ蓄積リング
２１０−１と第２データ蓄積リング２１０−２が入れ替
わる。
【００５３】次に、図５における第８の動作であるプロ
セッサ２８０−１による第１のデータ蓄積リング２１０
−１からの読み出しデータの取り込みを説明する。図６
に示すプロセッサ２８０は、第１の動作であるアドレス
の送出によってメモリアクセスを起動すると、メモリモ
２９０−２から読み出しデータが送られてくるのを待
つ。プロセッサ２８０は、内部動作とは独立して、スロ
ットデファイナの立ち下がりにおいて、スロット占有情
報線１１３上のスロット占有情報を第１占有ビットレジ
スタ２０２１に、インデックスカウンタ２０３０の値を
第１インデックスレジスタ２０３１に保持する。このス
ロット占有情報が１ならば、インデックスカウンタ２０
３０をインクリメントする。スロットデファイナの立ち
上がりにおいて、第１インデックスレジスタ２０３１が
指定するテンポラリタグレジスタ２０９にタグ線１１２
上のタグを保持する。かかる動作によって、スロットが
占有されている場合、テンポラリタグレジスタ２０９に
タグを保持し、該タグレジスタ２０９に接続したデバイ
ス番号比較手段１０５におけるデバイス番号比較器１０
５１において、タグのデータ転送先を示すデバイス番号
と該プロセッサに与えたデバイス番号との比較を開始す
る。該比較の結果であるデバイス番号比較器１０５１の
出力は３スロットデファイナ周期後のスロットデファイ
ナの立ち上がりまでには確定する。次に、スロットデフ
ァイナの立ち下がりにおいて、第１占有ビットレジスタ
２０２１の出力を第２占有ビットレジスタ２０２２に、
第２占有ビットレジスタ２０２２の出力を第３占有ビッ
トレジスタ２０２３に、第３占有ビットレジスタ２０２
３の出力を第４占有ビットレジスタ２０２４に、第１イ
ンデックスレジスタ２０３１の出力を第２インデックス
レジスタ２０３２に、第２インデックスレジスタ２０３
２の出力を第３インデックスレジスタ２０３３に、第３
インデックスレジスタ２０３３の出力を第４インデック
スレジスタ２０３４に保持する。スロットデファイナの
立ち上がりにおいて、第４占有ビットレジスタ２０２４
の出力とデバイス番号比較手段１０５の出力と同期化デ
ータレジスタ２０４７の状態ビットの否定との論理積を
データ参照送出手段１０１の送出要求レジスタ１０１９
に保持する。なお、第４占有ビットレジスタ２０２４の
出力が１ならば、データセレクタ２８９によって無効な
データをデータ参照送出手段１０１に与てておく。スロ
ットデファイナの立ち下がりにおいて、データ参照送出
手段１０１が有する送出要求レジスタ１０１９の出力が
１なら、データ線１１１上のデータを同期化データレジ
スタ２０４７に保持する。かかる動作によって、該スロ
ット上に転送先として該プロセッサ２８０を指定する読
み出しデータが載っていて、かつ、該データを同期化デ
ータレジスタ２０４７に取り込むことができるならば、
該データをデータレジスタ２０４７に取り込む。プロセ
ッサ２８０は、また、スロットカウンタ２８３を内部動
作クロックの立ち上がりにおいてクリアし、スロットデ
ファイナの立ち上がりにおいてインクリメントしてい
る。該スロットカウンタ２８３の値と設定値の大小関係
を求めることによって、内部動作クロックの立ち上がり
から経過した時間が所定時間内であるか否かを判定する
ことができる。スロットデファイナ立ち上がりにおい
て、この大小関係を求める大小比較器２８４の出力が１
の場合、同期化データレジスタ２０４７の出力をデータ
レジスタ２０７に保持し、データが無効であることを示
す０を同期化データレジスタ２０４７の状態ビットに保
持する。かかる動作によって、大小比較器の出力が０で
ある、即ち、スロットカウンタの出力が設定値より小さ
く内部動作クロックの立ち上がりから経過した時間が所
定時間内である場合には、同期化データレジスタ２０４
７に保持したデータをデータレジスタに移す。プロセッ
サ２８０は、データレジスタ２０７に有効なデータを保
持できたならば、メモリアクセスを完了する。
セッサ２８０−１による第１のデータ蓄積リング２１０
−１からの読み出しデータの取り込みを説明する。図６
に示すプロセッサ２８０は、第１の動作であるアドレス
の送出によってメモリアクセスを起動すると、メモリモ
２９０−２から読み出しデータが送られてくるのを待
つ。プロセッサ２８０は、内部動作とは独立して、スロ
ットデファイナの立ち下がりにおいて、スロット占有情
報線１１３上のスロット占有情報を第１占有ビットレジ
スタ２０２１に、インデックスカウンタ２０３０の値を
第１インデックスレジスタ２０３１に保持する。このス
ロット占有情報が１ならば、インデックスカウンタ２０
３０をインクリメントする。スロットデファイナの立ち
上がりにおいて、第１インデックスレジスタ２０３１が
指定するテンポラリタグレジスタ２０９にタグ線１１２
上のタグを保持する。かかる動作によって、スロットが
占有されている場合、テンポラリタグレジスタ２０９に
タグを保持し、該タグレジスタ２０９に接続したデバイ
ス番号比較手段１０５におけるデバイス番号比較器１０
５１において、タグのデータ転送先を示すデバイス番号
と該プロセッサに与えたデバイス番号との比較を開始す
る。該比較の結果であるデバイス番号比較器１０５１の
出力は３スロットデファイナ周期後のスロットデファイ
ナの立ち上がりまでには確定する。次に、スロットデフ
ァイナの立ち下がりにおいて、第１占有ビットレジスタ
２０２１の出力を第２占有ビットレジスタ２０２２に、
第２占有ビットレジスタ２０２２の出力を第３占有ビッ
トレジスタ２０２３に、第３占有ビットレジスタ２０２
３の出力を第４占有ビットレジスタ２０２４に、第１イ
ンデックスレジスタ２０３１の出力を第２インデックス
レジスタ２０３２に、第２インデックスレジスタ２０３
２の出力を第３インデックスレジスタ２０３３に、第３
インデックスレジスタ２０３３の出力を第４インデック
スレジスタ２０３４に保持する。スロットデファイナの
立ち上がりにおいて、第４占有ビットレジスタ２０２４
の出力とデバイス番号比較手段１０５の出力と同期化デ
ータレジスタ２０４７の状態ビットの否定との論理積を
データ参照送出手段１０１の送出要求レジスタ１０１９
に保持する。なお、第４占有ビットレジスタ２０２４の
出力が１ならば、データセレクタ２８９によって無効な
データをデータ参照送出手段１０１に与てておく。スロ
ットデファイナの立ち下がりにおいて、データ参照送出
手段１０１が有する送出要求レジスタ１０１９の出力が
１なら、データ線１１１上のデータを同期化データレジ
スタ２０４７に保持する。かかる動作によって、該スロ
ット上に転送先として該プロセッサ２８０を指定する読
み出しデータが載っていて、かつ、該データを同期化デ
ータレジスタ２０４７に取り込むことができるならば、
該データをデータレジスタ２０４７に取り込む。プロセ
ッサ２８０は、また、スロットカウンタ２８３を内部動
作クロックの立ち上がりにおいてクリアし、スロットデ
ファイナの立ち上がりにおいてインクリメントしてい
る。該スロットカウンタ２８３の値と設定値の大小関係
を求めることによって、内部動作クロックの立ち上がり
から経過した時間が所定時間内であるか否かを判定する
ことができる。スロットデファイナ立ち上がりにおい
て、この大小関係を求める大小比較器２８４の出力が１
の場合、同期化データレジスタ２０４７の出力をデータ
レジスタ２０７に保持し、データが無効であることを示
す０を同期化データレジスタ２０４７の状態ビットに保
持する。かかる動作によって、大小比較器の出力が０で
ある、即ち、スロットカウンタの出力が設定値より小さ
く内部動作クロックの立ち上がりから経過した時間が所
定時間内である場合には、同期化データレジスタ２０４
７に保持したデータをデータレジスタに移す。プロセッ
サ２８０は、データレジスタ２０７に有効なデータを保
持できたならば、メモリアクセスを完了する。
【００５４】双方向データ交換器２３０は、一方のデー
タ蓄積リング２１０上のスロットからデータを取り出
し、他方のデータ蓄積リング２１０上のスロットに該デ
ータを載せ換える。載せ換えるべきデータを識別するた
めに、他方のデータ蓄積リング２１０に挿入したプロセ
ッサ２８０およびメモリ２９０のデバイス番号を一方の
データ蓄積リング２１０に用意したデバイス番号比較手
段１０５が有するデバイス番号保持手段１０５２に保持
する。このデバイス番号を保持するために、システムの
起動後、プロセッサ２８０およびメモリ２９０はデータ
転送先を指定しないデータの転送を行ない、必要なデー
タ転送経路の設定を行なう。双方向データ交換器２３０
は、他方のデータ蓄積リング２１０上のデータ転送先を
指定しないタグを検出すると、該タグのデータ転送元を
指定するデバイス番号を一方のデータ蓄積リング２１０
に用意したデバイス番号比較手段１０５が有するデバイ
ス番号保持手段１０５２に保持する。
タ蓄積リング２１０上のスロットからデータを取り出
し、他方のデータ蓄積リング２１０上のスロットに該デ
ータを載せ換える。載せ換えるべきデータを識別するた
めに、他方のデータ蓄積リング２１０に挿入したプロセ
ッサ２８０およびメモリ２９０のデバイス番号を一方の
データ蓄積リング２１０に用意したデバイス番号比較手
段１０５が有するデバイス番号保持手段１０５２に保持
する。このデバイス番号を保持するために、システムの
起動後、プロセッサ２８０およびメモリ２９０はデータ
転送先を指定しないデータの転送を行ない、必要なデー
タ転送経路の設定を行なう。双方向データ交換器２３０
は、他方のデータ蓄積リング２１０上のデータ転送先を
指定しないタグを検出すると、該タグのデータ転送元を
指定するデバイス番号を一方のデータ蓄積リング２１０
に用意したデバイス番号比較手段１０５が有するデバイ
ス番号保持手段１０５２に保持する。
【００５５】スロットリピータ２１９は、データ転送ク
ロックをスロットデファイナ線１１６に送り出し、常
に、新しいスロットをデータ蓄積リング２１０に供給し
ている。この新しいスロットの供給とは独立して、スロ
ットリピータ２１９は、また、データ蓄積リング２１０
を循環し戻ってきたスロットのスロットデファイナの立
ち下がりにおいて、スロット占有情報線１１３上のスロ
ット占有情報を第１占有ビットレジスタ２０２１に、第
１占有ビットレジスタ２０２１の出力を第２占有ビット
レジスタ２０２２に、第２占有ビットレジスタ２０２２
の出力を第３占有ビットレジスタ２０２３に、第３占有
ビットレジスタ２０２３の出力を第４占有ビットレジス
タ２０２４に、第４占有ビットレジスタ２０２４の出力
を第５占有ビットレジスタ２０２５に保持し、データ線
１１１上のデータを第１データレジスタ２０７１に保持
する。データ蓄積リング２１０を循環し戻ってきたスロ
ットのスロットデファイナの立ち上がりにおいて、タグ
線１１２上のタグを第１タグレジスタ２０６１に、第１
タグレジスタ２０６１の出力を第２タグレジスタ２０６
２に、第２タグレジスタ２０６２の出力を第３タグレジ
スタ３０６３に、第３タグレジスタ２０６３の出力を第
４タグレジスタ２０６４に、第４タグレジスタ２０６４
の出力を第５タグレジスタ２０６５に保持する。さら
に、新しいスロットのスロットデファイナの立ち上がり
において、第５占有ビットレジスタ２０２５の出力と第
１データレジスタ２０７１に保持したデータの状態ビッ
トとの論理積をスロット占有情報参照送出手段１０３が
有する要求ビットレジスタ１０１９に保持する。出力ス
ロットのスロットデファイナの立ち上がりにおいて、ス
ロット占有情報参照送出手段１０３が有する送出要求ビ
ットレジスタ１０１９の出力をタグ参照送出手段１０２
が有する送出要求ビットレジスタ１０１９に、第５タグ
レジスタ２０６５の出力をタグレジスタ２０６に保持す
る。さらに、出力スロットのスロットデファイナの立ち
上がりにおいて、タグ参照送出手段１０２が有する送出
要求ビットレジスタ１０１９の出力を第１送出要求ビッ
トレジスタ２０１１に、第１送出要求ビットレジスタ２
０１１の出力を第２送出要求ビットレジスタ２０１２
に、第２送出要求ビットレジスタ２０１２の出力を第３
送出要求ビットレジスタ２０１３に、第３送出要求ビッ
トレジスタ２０１３の出力をデータ参照送出手段１０１
が有する送出要求ビットレジスタ１０１９に保持し、第
１データレジスタ２０７１の出力を第２データレジスタ
２０７２に、第２データレジスタ２０７２の出力を第３
データレジスタ２０７３に、第３データレジスタ２０７
３の出力を第４データレジスタ２０７４に、第４データ
レジスタ２０７４の出力を第５データレジスタ２０７５
に、第５データレジスタ２０７５の出力をデータレジス
タ２０７が保持する。かかる動作によって、スロットが
占有されていて有効なデータが載っている場合には、該
スロットに載ったデータを新しいスロットを用いて再送
する。即ち、無効なデータが載ってスロットを開放する
とともに、スロット、特に、有効なデータが載ったスロ
ットを該スロットリピータ２１９によって物理的に分断
されたデータ蓄積リング２１０上に循環させる。スロッ
トリピータ２１９は、常に、新しいスロットとデータ蓄
積リング２１０を循環し戻ってきたスロットとの位相差
をスロットデファイナ位相差検出器２３１によって求め
ている。位相差に対応するスロットデファイナ位相差検
出器２３１の出力が測定値より大きい、即ち、データ蓄
積リング２１０を循環し戻ってきたスロットのスロット
デファイナの立ち下りにおいて更新した値を新しいスロ
ットのスロットデファイナの立ち上がりにおいてレジス
タに保持しようとすると、準安定状態に落ち込んで正常
な動作が期待できなくなる可能性がある場合には、内部
経路に微小遅延要素２３２を挿入し循環し戻ってきたス
ロットを一定間送らせる。
ロックをスロットデファイナ線１１６に送り出し、常
に、新しいスロットをデータ蓄積リング２１０に供給し
ている。この新しいスロットの供給とは独立して、スロ
ットリピータ２１９は、また、データ蓄積リング２１０
を循環し戻ってきたスロットのスロットデファイナの立
ち下がりにおいて、スロット占有情報線１１３上のスロ
ット占有情報を第１占有ビットレジスタ２０２１に、第
１占有ビットレジスタ２０２１の出力を第２占有ビット
レジスタ２０２２に、第２占有ビットレジスタ２０２２
の出力を第３占有ビットレジスタ２０２３に、第３占有
ビットレジスタ２０２３の出力を第４占有ビットレジス
タ２０２４に、第４占有ビットレジスタ２０２４の出力
を第５占有ビットレジスタ２０２５に保持し、データ線
１１１上のデータを第１データレジスタ２０７１に保持
する。データ蓄積リング２１０を循環し戻ってきたスロ
ットのスロットデファイナの立ち上がりにおいて、タグ
線１１２上のタグを第１タグレジスタ２０６１に、第１
タグレジスタ２０６１の出力を第２タグレジスタ２０６
２に、第２タグレジスタ２０６２の出力を第３タグレジ
スタ３０６３に、第３タグレジスタ２０６３の出力を第
４タグレジスタ２０６４に、第４タグレジスタ２０６４
の出力を第５タグレジスタ２０６５に保持する。さら
に、新しいスロットのスロットデファイナの立ち上がり
において、第５占有ビットレジスタ２０２５の出力と第
１データレジスタ２０７１に保持したデータの状態ビッ
トとの論理積をスロット占有情報参照送出手段１０３が
有する要求ビットレジスタ１０１９に保持する。出力ス
ロットのスロットデファイナの立ち上がりにおいて、ス
ロット占有情報参照送出手段１０３が有する送出要求ビ
ットレジスタ１０１９の出力をタグ参照送出手段１０２
が有する送出要求ビットレジスタ１０１９に、第５タグ
レジスタ２０６５の出力をタグレジスタ２０６に保持す
る。さらに、出力スロットのスロットデファイナの立ち
上がりにおいて、タグ参照送出手段１０２が有する送出
要求ビットレジスタ１０１９の出力を第１送出要求ビッ
トレジスタ２０１１に、第１送出要求ビットレジスタ２
０１１の出力を第２送出要求ビットレジスタ２０１２
に、第２送出要求ビットレジスタ２０１２の出力を第３
送出要求ビットレジスタ２０１３に、第３送出要求ビッ
トレジスタ２０１３の出力をデータ参照送出手段１０１
が有する送出要求ビットレジスタ１０１９に保持し、第
１データレジスタ２０７１の出力を第２データレジスタ
２０７２に、第２データレジスタ２０７２の出力を第３
データレジスタ２０７３に、第３データレジスタ２０７
３の出力を第４データレジスタ２０７４に、第４データ
レジスタ２０７４の出力を第５データレジスタ２０７５
に、第５データレジスタ２０７５の出力をデータレジス
タ２０７が保持する。かかる動作によって、スロットが
占有されていて有効なデータが載っている場合には、該
スロットに載ったデータを新しいスロットを用いて再送
する。即ち、無効なデータが載ってスロットを開放する
とともに、スロット、特に、有効なデータが載ったスロ
ットを該スロットリピータ２１９によって物理的に分断
されたデータ蓄積リング２１０上に循環させる。スロッ
トリピータ２１９は、常に、新しいスロットとデータ蓄
積リング２１０を循環し戻ってきたスロットとの位相差
をスロットデファイナ位相差検出器２３１によって求め
ている。位相差に対応するスロットデファイナ位相差検
出器２３１の出力が測定値より大きい、即ち、データ蓄
積リング２１０を循環し戻ってきたスロットのスロット
デファイナの立ち下りにおいて更新した値を新しいスロ
ットのスロットデファイナの立ち上がりにおいてレジス
タに保持しようとすると、準安定状態に落ち込んで正常
な動作が期待できなくなる可能性がある場合には、内部
経路に微小遅延要素２３２を挿入し循環し戻ってきたス
ロットを一定間送らせる。
【００５６】
【発明の効果】以上説明したように、本発明は、極めて
高いデータ転送能力を有し、さらに、装置間のデータの
伝搬遅延が小さく、また交換ノードにおいてデータを交
換するまでデータを蓄積しておくために必要なバッファ
量を削減できる効果がある。
高いデータ転送能力を有し、さらに、装置間のデータの
伝搬遅延が小さく、また交換ノードにおいてデータを交
換するまでデータを蓄積しておくために必要なバッファ
量を削減できる効果がある。
【図１】本発明のデータ交換方式のシステム構成図であ
る。
る。
【図２】本実施例におけるデータ送出ユニットの構成図
である。
である。
【図３】本実施例におけるデータ受理ユニットの構成図
である。
である。
【図４】本実施例におけるデータ交換手段の構成図であ
る。
る。
【図５】本発明のデータ交換方式のプロセッサメモリ間
結合網の構成図である。
結合網の構成図である。
【図６】本実施例におけるプロセッサの構成図である。
【図７】本実施例におけるメモリの構成図である。
【図８】本実施例における双方向データ交換手段の部分
構成図である。
構成図である。
【図９】本実施例における双方向データ交換手段の部分
構成図である。
構成図である。
【図１０】本実施例におけるスロットリピータの構成図
である。
である。
【図１１】本実施例におけるデータ参照交換手段の構成
図である。
図である。
【図１２】本実施例におけるデバイス番号比較手段の構
成図である。
成図である。
【図１３】本実施例におけるスロットのタイムチャート
である。
である。
８０ データ送出ユニット ９０ データ受理ユニット １００ クロスバースイッチ １０１，１０１−１，１０１−２ データ参照送出手
段 １０２，１０２−１，１０２−２ タグ参照送出手段 １０３，１０３−１，１０３−２ スロット占有情報
参照送出手段 １０４，１０４−１，１０４−２ スロットデファイ
ナ遅延手段 １０５，１０５−１，１０５−２ デバイス番号比較
手段 １０６ タグ保持手段 １０７ データ保持手段 １０９ データセレクタ １１０ データ蓄積リング １１１，１１１−１ データ線 １１２，１１２−１ タグ線 １１３，１１３−１ スロット占有情報線 １１６，１１６−１ スロットデファイナ線 １１９ スロット解放手段 １２０ データパイプ １３０ データ交換手段 ２００ プロセッサメモリ間結合網 ２０６，２０６−１，２０６−２ タグレジスタ ２０７ データレジスタ ２０８ アドレスレジスタ ２０９，２０９−１，２０９−２ テンポラリタグレ
ジスタ ２１０，２１０−１，２１０−２ データ蓄積リング ２１９，２１９−１，２１９−２ スロットリピータ ２３０，２３０−１ 双方向データ交換手段 ２３１ スロットデファイナ位相差検出器 ２３２ 遅延要素 ２８０，２８０−１ プロセッサ ２８１ 内部動作クロック発振器 ２８２ 内部動作クロック位相制御部 ２８３ スロットカウンタ ２８４ 大小比較器 ２８６ タグ状態ビットレジスタ ２８８ アドレス状態ビットレジスタ ２８９，２８９−１，２８９−２ データセレクタ ２９０，２９０−１，２９０−２ メモリ １０１０ データ入力部 １０１１ データ出力部 １０１２ 送出データ入力部 １０１３ 参照データ出力部 １０１４ 送出要求入力部 １０１５ 送出要求ビットレジスタ出力部 １０１６ 動作クロック入力部 １０１７ バッファ １０１８ セレクタ １０１９ 送出要求ビットレジスタ １０５１ デバイス番号比較手段 １０５２ デバイス番号レジスタ ２０１１，２０１１−１，２０１１−２ 第１転送要
求ビットレジスタ ２０１２，２０１２−１，２０１２−２ 第２転送要
求ビットレジスタ ２０１３，２０１３−１，２０１３−２ 第３転送要
求ビットレジスタ ２０２１，２０２１−１，２０２１−２ 第１占有ビ
ットレジスタ ２０２２，２０２２−１，２０２２−２ 第２占有ビ
ットレジスタ ２０２３，２０２３−１，２０２３−２ 第３占有ビ
ットレジスタ ２０２４，２０２４−１，２０２４−２ 第４占有ビ
ットレジスタ ２０２５ 第５占有ビットレジスタ ２０３０，２０３０−１，２０３０−２ インデック
スカウンタ ２０３１，２０３１−１，２０３１−２ 第１インデ
ックスカウンタ ２０３２，２０３２−１，２０３２−２ 第２インデ
ックスカウンタ ２０３３，２０３３−１，２０３３−２ 第３インデ
ックスカウンタ ２０３４，２０３４−１，２０３４−２ 第４インデ
ックスカウンタ ２０４１，２０４１−１，２０４１−２ 書き込みイ
ンデックスカウンタ ２０４２，２０４２−１，２０４２−２ 読み出しイ
ンデックスカウンタ ２０４６，２０４６−１，２０４６−２ 同期化タグ
レジスタ ２０４７，２０４７−１，２０４７−２ 同期化デー
タレジスタ ２０６１ 第１タグレジスタ ２０６２ 第２タグレジスタ ２０６３ 第３タグレジスタ ２０６４ 第４タグレジスタ ２０６５ 第５タグレジスタ ２０６９ タグ状態ビットレジスタ ２０７１ 第１データレジスタ ２０７２ 第２データレジスタ ２０７３ 第３データレジスタ ２０７４ 第４データレジスタ ２０７５ 第５データレジスタ ２０８９ アドレス状態ビットレジスタ
段 １０２，１０２−１，１０２−２ タグ参照送出手段 １０３，１０３−１，１０３−２ スロット占有情報
参照送出手段 １０４，１０４−１，１０４−２ スロットデファイ
ナ遅延手段 １０５，１０５−１，１０５−２ デバイス番号比較
手段 １０６ タグ保持手段 １０７ データ保持手段 １０９ データセレクタ １１０ データ蓄積リング １１１，１１１−１ データ線 １１２，１１２−１ タグ線 １１３，１１３−１ スロット占有情報線 １１６，１１６−１ スロットデファイナ線 １１９ スロット解放手段 １２０ データパイプ １３０ データ交換手段 ２００ プロセッサメモリ間結合網 ２０６，２０６−１，２０６−２ タグレジスタ ２０７ データレジスタ ２０８ アドレスレジスタ ２０９，２０９−１，２０９−２ テンポラリタグレ
ジスタ ２１０，２１０−１，２１０−２ データ蓄積リング ２１９，２１９−１，２１９−２ スロットリピータ ２３０，２３０−１ 双方向データ交換手段 ２３１ スロットデファイナ位相差検出器 ２３２ 遅延要素 ２８０，２８０−１ プロセッサ ２８１ 内部動作クロック発振器 ２８２ 内部動作クロック位相制御部 ２８３ スロットカウンタ ２８４ 大小比較器 ２８６ タグ状態ビットレジスタ ２８８ アドレス状態ビットレジスタ ２８９，２８９−１，２８９−２ データセレクタ ２９０，２９０−１，２９０−２ メモリ １０１０ データ入力部 １０１１ データ出力部 １０１２ 送出データ入力部 １０１３ 参照データ出力部 １０１４ 送出要求入力部 １０１５ 送出要求ビットレジスタ出力部 １０１６ 動作クロック入力部 １０１７ バッファ １０１８ セレクタ １０１９ 送出要求ビットレジスタ １０５１ デバイス番号比較手段 １０５２ デバイス番号レジスタ ２０１１，２０１１−１，２０１１−２ 第１転送要
求ビットレジスタ ２０１２，２０１２−１，２０１２−２ 第２転送要
求ビットレジスタ ２０１３，２０１３−１，２０１３−２ 第３転送要
求ビットレジスタ ２０２１，２０２１−１，２０２１−２ 第１占有ビ
ットレジスタ ２０２２，２０２２−１，２０２２−２ 第２占有ビ
ットレジスタ ２０２３，２０２３−１，２０２３−２ 第３占有ビ
ットレジスタ ２０２４，２０２４−１，２０２４−２ 第４占有ビ
ットレジスタ ２０２５ 第５占有ビットレジスタ ２０３０，２０３０−１，２０３０−２ インデック
スカウンタ ２０３１，２０３１−１，２０３１−２ 第１インデ
ックスカウンタ ２０３２，２０３２−１，２０３２−２ 第２インデ
ックスカウンタ ２０３３，２０３３−１，２０３３−２ 第３インデ
ックスカウンタ ２０３４，２０３４−１，２０３４−２ 第４インデ
ックスカウンタ ２０４１，２０４１−１，２０４１−２ 書き込みイ
ンデックスカウンタ ２０４２，２０４２−１，２０４２−２ 読み出しイ
ンデックスカウンタ ２０４６，２０４６−１，２０４６−２ 同期化タグ
レジスタ ２０４７，２０４７−１，２０４７−２ 同期化デー
タレジスタ ２０６１ 第１タグレジスタ ２０６２ 第２タグレジスタ ２０６３ 第３タグレジスタ ２０６４ 第４タグレジスタ ２０６５ 第５タグレジスタ ２０６９ タグ状態ビットレジスタ ２０７１ 第１データレジスタ ２０７２ 第２データレジスタ ２０７３ 第３データレジスタ ２０７４ 第４データレジスタ ２０７５ 第５データレジスタ ２０８９ アドレス状態ビットレジスタ
Claims (8)
- 【請求項１】第一の方向と第二の方向に配列された２つ
以上のデータ蓄積リングであって前記第一の方向の１つ
のデータ蓄積リングと前記第二の方向の１つのデータ蓄
積リングが少なくとも１個所で交点を有するデータ蓄積
リングから構成される装置間結合網におけるデータ交換
方式において、データ転送を行うための予め決められた
時間幅を有するスロットを予め定められた周期で前記デ
ータ転送リング上に循環させる前記データ蓄積リング上
のスロットリピータと、前記データ転送の必要が生じた
場合には前記データ蓄積リング上の空きスロットである
第一のスロットに前記データと転送先の装置アドレスを
示すタグと前記第一のスロットが占有されたことを示す
第一のスロット占有情報とを載せて出力する前記第一の
方向のデータ蓄積リング上のデータ送出手段と、前記交
点にあって前記第一の方向のデータ蓄積リングから前記
第一のスロット占有情報により前記第一のスロットを捕
捉すると前記第一のスロットにおける前記タグによって
指定する前記装置が接続された前記第二の方向のデータ
蓄積リングにおける装置の場合は前記第二の方向のデー
タ蓄積リング上の空きスロットである第二のスロットに
前記データと前記タグと前記第二のスロットが占有され
たことを示す第二のスロット占有情報とを載せて出力す
るデータ交換手段と、前記第二のスロット占有情報によ
り前記第二のスロットを捕捉すると前記第二のスロット
における前記タグによって指定する前記装置が自装置を
示す場合は前記データを取込む前記第二の方向のデータ
蓄積リング上のデータ受理手段とを備えたことを特徴と
するデータ交換方式。 - 【請求項２】 前記第一の方向と前記第二の方向を各々
第二の方向、第一の方向とすることを特徴とする請求項
１記載のデータ交換方式。 - 【請求項３】 前記データ送出手段がＣＰＵ、前記デー
タ受理手段がメモリであることを特徴とする請求項１記
載のデータ交換方式。 - 【請求項４】 前記データ送出手段がメモリ、前記デー
タ受理手段がＣＰＵであることを特徴とする請求項１記
載のデータ交換方式。 - 【請求項５】 前記データ送出手段がＣＰＵ、前記デー
タ受理手段がメモリであることを特徴とする請求項２記
載のデータ交換方式。 - 【請求項６】 前記データ送出手段がメモリ、前記デー
タ受理手段がＣＰＵであることを特徴とする請求項２記
載のデータ交換方式。 - 【請求項７】 前記データ交換手段が前記第二の方向の
データ蓄積リング上の空きスロットを検出できなかった
場合は前記第一のスロットにおける前記データと前記装
置アドレスを示すタグと前記第一のスロット占有情報と
を前記第一の方向のデータ蓄積リング上を循環させるこ
とを特徴とする請求項１記載のデータ交換方式。 - 【請求項８】 前記データ交換手段が前記第一の方向の
データ蓄積リング上の空きスロットを検出できなかった
場合は前記第一のスロットにおける前記データと前記装
置アドレスを示すタグと前記第一のスロット占有情報と
を前記第二の方向のデータ蓄積リング上を循環させるこ
とを特徴とする請求項２記載のデータ交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4281435A JP2503847B2 (ja) | 1992-10-20 | 1992-10-20 | デ―タ交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4281435A JP2503847B2 (ja) | 1992-10-20 | 1992-10-20 | デ―タ交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06195300A JPH06195300A (ja) | 1994-07-15 |
| JP2503847B2 true JP2503847B2 (ja) | 1996-06-05 |
Family
ID=17639132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4281435A Expired - Fee Related JP2503847B2 (ja) | 1992-10-20 | 1992-10-20 | デ―タ交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503847B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013069063A (ja) * | 2011-09-21 | 2013-04-18 | Fujitsu Ltd | 通信ユニット及び情報処理方法 |
-
1992
- 1992-10-20 JP JP4281435A patent/JP2503847B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06195300A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016167A (en) | Resource contention deadlock detection and prevention | |
| US5375215A (en) | Multiprocessor system having shared memory divided into a plurality of banks with access queues corresponding to each bank | |
| CN100452015C (zh) | 用于数据处理的方法和设备 | |
| US6473849B1 (en) | Implementing locks in a distributed processing system | |
| US5623644A (en) | Point-to-point phase-tolerant communication | |
| US6279084B1 (en) | Shadow commands to optimize sequencing of requests in a switch-based multi-processor system | |
| US7546393B2 (en) | System for asynchronous DMA command completion notification wherein the DMA command comprising a tag belongs to a plurality of tag groups | |
| CN100501716C (zh) | 利用pci桥中的缓冲区支持多功能pci设备的方法与装置 | |
| CN100458758C (zh) | 用于数据处理的方法和设备 | |
| US8601191B2 (en) | Bus system and deadlock avoidance circuit thereof | |
| KR20000022712A (ko) | 노드 상호 접속망 상에서 요구를 예측 방식으로 발행하는 비균일 메모리 액세스 데이터 처리 시스템 | |
| WO1994014121A1 (en) | Scalable tree structured high speed i/o subsystem architecture | |
| US7143226B2 (en) | Method and apparatus for multiplexing commands in a symmetric multiprocessing system interchip link | |
| JP2007220046A (ja) | バス装置、バスシステムおよび情報転送方法 | |
| WO2000008564A1 (en) | Out-of-order snooping for multiprocessor computer systems | |
| CN114265872B (zh) | 一种用于总线的互联装置 | |
| US6636955B1 (en) | Mechanism for synchronizing multiple skewed source-synchronous data channels with automatic initialization feature | |
| US20060212683A1 (en) | Information processing system, pipeline processor, and computer readable recording medium in which busy judgment program is stored | |
| CN116303207A (zh) | 一种总线传输方法、装置、设备及存储介质 | |
| JP4112050B2 (ja) | コヒーレントメモリシステムにおいて強い順序づけを維持する方法およびシステム | |
| JPH05242022A (ja) | データ・バスを確保する方法及び装置 | |
| JP2503847B2 (ja) | デ―タ交換方式 | |
| US6701387B1 (en) | Adaptive data fetch prediction algorithm | |
| US7346713B2 (en) | Methods and apparatus for servicing commands through a memory controller port | |
| US7206886B2 (en) | Data ordering translation between linear and interleaved domains at a bus interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |
|
| LAPS | Cancellation because of no payment of annual fees |