JP2502898B2 - Image coding device - Google Patents
Image coding deviceInfo
- Publication number
- JP2502898B2 JP2502898B2 JP25779792A JP25779792A JP2502898B2 JP 2502898 B2 JP2502898 B2 JP 2502898B2 JP 25779792 A JP25779792 A JP 25779792A JP 25779792 A JP25779792 A JP 25779792A JP 2502898 B2 JP2502898 B2 JP 2502898B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- code amount
- target code
- output
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、画像を複数の領域に分
割し、それぞれの領域を並列に符号化する画像符号化装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image coding apparatus which divides an image into a plurality of areas and codes the areas in parallel.
【０００２】[0002]
【従来の技術】画像符号化装置は、例えば、動画像符号
化の国際標準化を推進するＭＰＥＧ（ムービング ピク
チャー コーデイング エキスパート グループ：Ｍｏ
ｖｉｎｇ Ｐｉｃｔｕｒｅ Ｃｏｄｉｎｇ Ｅｘｐｅｒ
ｔｓ Ｇｒｏｕｐ）の符号化参照モデルＳＭ３（アイ・
エス・オー アイ・イー・シー：ＩＳＯ−ＩＥＣ／ＪＴ
Ｃ１／ＳＣ２／ＷＧ１１ Ｎ００１０ ＭＰＥＧ ９０
／０４１）のフレーム内符号化方式（イントラコーディ
ング）を用いて実現できる。2. Description of the Related Art An image coding apparatus is, for example, an MPEG (Moving Picture Coding Expert Group: Mo) that promotes international standardization of moving picture coding.
Ving Picture Coding Exper
ts Group) encoding reference model SM3 (eye
S.O.I.E.C: ISO-IEC / JT
C1 / SC2 / WG11 N0010 MPEG 90
/ 041) intra-frame coding method (intra coding).
【０００３】以下、図７を用いて従来のフレーム内符号
化装置について説明する。図７において、７１はＤＣＴ
回路であり、画像情報をブロック（８×８［画素］）毎
にＤＣＴ（離散コサイン変換）する。７２は量子化回路
であり、ＤＣＴ回路７１の出力をマクロブロック（輝度
成分のブロック４個と色差成分のブロック２個）毎に量
子化する。７３は可変長符号化回路であり、量子化回路
７２の出力を符号化する。７４は量子化幅制御回路であ
り、可変長符号化回路７４で発生した符号量と端子７１
３から与えられる目標符号量によって量子化幅を計算す
る。A conventional intraframe coding apparatus will be described below with reference to FIG. In FIG. 7, 71 is a DCT
This is a circuit and performs DCT (discrete cosine transform) on image information for each block (8 × 8 [pixels]). Reference numeral 72 denotes a quantization circuit, which quantizes the output of the DCT circuit 71 for each macroblock (4 blocks of luminance components and 2 blocks of color difference components). A variable length coding circuit 73 codes the output of the quantizing circuit 72. Reference numeral 74 denotes a quantization width control circuit, which is used for the terminal 71 and the code amount generated by the variable length coding circuit 74.
The quantization width is calculated according to the target code amount given by 3.
【０００４】以下、上記構成のフレーム内符号化装置の
動作を説明する。まず、ＤＣＴ回路７１は端子７１１か
ら画像情報を入力し、ブロック毎にＤＣＴして量子化回
路７２に出力する。量子化回路７２は、量子化幅制御回
路７４で求めた量子化幅により、ＤＣＴ回路７１の出力
をマクロブロック毎に量子化して可変長符号化回路７３
に出力する。可変長符号化回路７３では量子化回路７２
の出力を符号化し、量子化幅制御回路７４と端子７１２
に出力する。量子化幅制御回路７４では、可変長符号化
回路７３で発生した符号量と端子７１３から与えられる
目標符号量によってマクロブロック毎に量子化幅を計算
し、量子化回路７２に出力する。以上のように、可変長
符号化回路７３で発生した符号量と端子７１３から与え
られる目標符号量によって量子化幅を変化させることに
より、量子化幅制御回路７４は、発生符号量が目標符号
量に近づくように制御する。The operation of the intraframe coding apparatus having the above configuration will be described below. First, the DCT circuit 71 inputs image information from the terminal 711, performs DCT for each block, and outputs it to the quantization circuit 72. The quantization circuit 72 quantizes the output of the DCT circuit 71 for each macroblock according to the quantization width obtained by the quantization width control circuit 74, and the variable length coding circuit 73.
Output to. In the variable length coding circuit 73, the quantization circuit 72
Of the output of the quantization width control circuit 74 and the terminal 712.
Output to. The quantization width control circuit 74 calculates the quantization width for each macroblock based on the code amount generated in the variable length coding circuit 73 and the target code amount given from the terminal 713, and outputs it to the quantization circuit 72. As described above, by changing the quantization width according to the code amount generated in the variable length coding circuit 73 and the target code amount given from the terminal 713, the quantization width control circuit 74 determines that the generated code amount is the target code amount. Control to approach.
【０００５】なお、以上の方式は画像を分割せずに符号
化する方式であるが、画像を分割し、並列に符号化する
方式としては特開平３−１３０８７号公報などにその記
載がある。The above method is a method of encoding an image without dividing it, but a method of dividing an image and encoding in parallel is described in Japanese Patent Laid-Open No. 3-13087.
【０００６】[0006]
【発明が解決しようとする課題】ハイビジョンの動画像
は情報量が非常に多く、リアルタイムで符号化／復号化
するためには画面を複数の領域に分割し、領域毎に並列
処理する必要がある。そこで、１フレームの目標符号量
を分割数で割って各領域の目標符号量とし、領域毎に従
来のフレーム内符号化方式を適用することができる。し
かし、各領域に同じ目標符号量を割り当てると、高周波
成分が多い領域は高周波成分が少ない領域に比べて量子
化幅が大きくなるため、画質が低くなる傾向がある。し
たがって、このような方式では領域間に画質の差が生
じ、全体的に不自然な画像になってしまう。A high-definition moving image has a very large amount of information, and in order to perform encoding / decoding in real time, it is necessary to divide the screen into a plurality of areas and perform parallel processing for each area. . Therefore, the target code amount of one frame is divided by the number of divisions to obtain the target code amount of each area, and the conventional intraframe coding method can be applied to each area. However, when the same target code amount is assigned to each area, the quantization width of the area having a large number of high-frequency components becomes larger than that of the area having a small number of high-frequency components, so that the image quality tends to be low. Therefore, in such a method, there is a difference in image quality between regions, and an unnatural image is produced as a whole.
【０００７】上記の課題を解決するためには、各領域に
同じ目標符号量を割り当てたときに画質が低くなる領域
に目標符号量を多く割り当て、逆に画質が高くなる領域
に目標符号量を少なく割り当てるように目標符号量を制
御することが考えられる。画質は量子化幅や再生画像と
原画像との平均自乗誤差などに反映されるため、前フレ
ームにおいて各領域で求めた量子化幅や平均自乗誤差に
より、現フレーム全体の目標符号量を各領域に分配す
る。In order to solve the above problem, when the same target code amount is assigned to each area, a large target code amount is assigned to an area where the image quality is low, and conversely the target code amount is assigned to an area where the image quality is high. It is conceivable to control the target code amount so as to allocate less. Since the image quality is reflected in the quantization width and the mean squared error between the reproduced image and the original image, the target code amount for the entire current frame is set in each region by the quantization width and the mean squared error obtained in each region in the previous frame. Distribute to.
【０００８】本発明は、このように各領域の目標符号量
を制御することにより、領域間の画質の差を低減する画
像符号化装置を提供することを目的とする。It is an object of the present invention to provide an image coding apparatus that reduces the difference in image quality between regions by controlling the target code amount of each region in this way.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の画像符号化装置は、フレーム毎に画像情報
をＮ（Ｎは２以上の整数）個の領域に分割する分割回路
と、各領域の目標符号量ＴＢ［ｉ］（１≦ｉ≦Ｎ）に応
じて分割回路が出力した画像情報をそれぞれ符号化する
Ｎ個の符号化回路と、各符号化回路が出力する目標符号
量制御用情報を用いてそれぞれパラメータＰ［ｉ］（１
≦ｉ≦Ｎ）を算出するＮ個の算出回路と、前フレームに
おいて各算出回路が算出したパラメータＰ［ｉ］を用い
て現フレーム全体の目標符号量ＴＴＢを各領域に分配
し、各領域の目標符号量ＴＢ［ｉ］として各符号化回路
に出力する目標符号量制御回路を設けたものである。In order to achieve the above object, the image coding apparatus of the present invention comprises a dividing circuit for dividing the image information into N (N is an integer of 2 or more) regions for each frame. , N encoding circuits that respectively encode the image information output by the dividing circuit according to the target code amount TB [i] (1 ≦ i ≦ N) of each area, and the target code output by each encoding circuit. The parameter P [i] (1
≦ i ≦ N) and the parameter P [i] calculated by each calculation circuit in the previous frame are used to distribute the target code amount TTB of the entire current frame to each region, A target code amount control circuit for outputting the target code amount TB [i] to each encoding circuit is provided.
【００１０】[0010]
【作用】この構成により、各領域に同じ目標符号量を割
り当てたときに画質が低くなる領域に目標符号量を多く
割り当て、逆に画質が高くなる領域に目標符号量を少な
く割り当てるように目標符号量を制御することができ
る。したがって、領域間の画質の差が低減でき、画面全
体として自然な画像が得られる。With this configuration, when the same target code amount is assigned to each area, a large target code amount is assigned to an area where the image quality is low and a small target code amount is assigned to an area where the image quality is high. The amount can be controlled. Therefore, the difference in image quality between regions can be reduced, and a natural image can be obtained on the entire screen.
【００１１】[0011]
【実施例】（実施例１）図１は本発明の第１の実施例に
おける画像符号化装置のブロック結線図である。説明を
簡単にするため、フレーム毎に画像を２分割し、左半分
を領域［１］、右半分を領域［２］として符号化するも
のを示す。(Embodiment 1) FIG. 1 is a block connection diagram of an image coding apparatus according to a first embodiment of the present invention. In order to simplify the description, the image is divided into two for each frame, and the left half is encoded as the area [1] and the right half is encoded as the area [2].
【００１２】図１において、１１は分割回路であり、入
力した画像情報をフレーム毎に領域［１］と領域［２］
に分割する。１２、１３は符号化回路であり、分割回路
１１が出力した各領域の画像情報をそれぞれ符号化す
る。１４、１５は算出回路であり、それぞれパラメータ
Ｐ［１］，パラメータＰ［２］を算出する。１６は目標
符号量制御回路であり、フレーム全体の目標符号量ＴＴ
Ｂを各領域に分配し、ＴＢ［１］，ＴＢ［２］としてそ
れぞれの符号化回路に出力する。ＴＢ［１］は領域
［１］の目標符号量、ＴＢ［２］は領域［２］の目標符
号量である。In FIG. 1, reference numeral 11 denotes a dividing circuit, which inputs the input image information for each frame into an area [1] and an area [2].
Split into. Coding circuits 12 and 13 respectively code the image information of each area output from the dividing circuit 11. Reference numerals 14 and 15 denote calculation circuits that calculate the parameter P [1] and the parameter P [2], respectively. Reference numeral 16 is a target code amount control circuit, which is a target code amount TT of the entire frame.
B is distributed to each area and output as TB [1] and TB [2] to each encoding circuit. TB [1] is the target code amount of area [1], and TB [2] is the target code amount of area [2].
【００１３】以下、図１の画像符号化装置の動作を説明
する。まず、分割回路１１は端子１１１から入力した画
像情報をフレーム毎に領域［１］と領域［２］に分割
し、領域［１］の画像情報を符号化回路１２に、領域
［２］の画像情報を符号化回路１３に出力する。The operation of the image coding apparatus shown in FIG. 1 will be described below. First, the division circuit 11 divides the image information input from the terminal 111 into the area [1] and the area [2] for each frame, and the image information of the area [1] is supplied to the encoding circuit 12 and the image of the area [2]. The information is output to the encoding circuit 13.
【００１４】符号化回路１２では目標符号量制御回路１
６が出力した領域［１］の目標符号量ＴＢ［１］に応じ
て領域［１］の画像情報を符号化し、端子１１２に出力
する。また、符号化回路１２では、目標符号量制御用情
報を算出回路１４に出力し、算出回路１４は目標符号量
制御用情報を用い、１フレーム中の領域［１］の符号化
が終了した時点でパラメータＰ［１］を算出する。In the encoding circuit 12, the target code amount control circuit 1
The image information of the area [1] is encoded in accordance with the target code amount TB [1] of the area [1] output by 6 and output to the terminal 112. In addition, the encoding circuit 12 outputs the target code amount control information to the calculation circuit 14, and the calculation circuit 14 uses the target code amount control information when the encoding of the area [1] in one frame is completed. The parameter P [1] is calculated with.
【００１５】同様に、符号化回路１３では目標符号量制
御回路１６が出力した領域［２］の目標符号量ＴＢ
［２］に応じて領域［２］の画像情報を符号化し、端子
１１３に出力する。また、符号化回路１３では、目標符
号量制御用情報を算出回路１５に出力し、算出回路１５
は目標符号量制御用情報を用い、１フレーム中の領域
［２］の符号化が終了した時点でパラメータＰ［２］を
算出する。Similarly, in the encoding circuit 13, the target code amount TB of the area [2] output from the target code amount control circuit 16 is output.
The image information of the area [2] is encoded according to [2] and is output to the terminal 113. Further, the encoding circuit 13 outputs the target code amount control information to the calculation circuit 15, and the calculation circuit 15
Calculates the parameter P [2] when the encoding of the area [2] in one frame is completed using the target code amount control information.
【００１６】次に、目標符号量制御回路１６では、算出
回路１４、１５が出力したパラメータＰ［１］，Ｐ
［２］を用いてフレーム全体の目標符号量ＴＴＢを各領
域に分配し、各領域の目標符号量ＴＢ［１］，ＴＢ
［２］をそれぞれ符号化回路１２、１３に出力する。各
領域の目標符号量の計算式を（数１）に示す。Next, in the target code amount control circuit 16, the parameters P [1] and P output by the calculation circuits 14 and 15 are output.
The target code amount TTB of the entire frame is distributed to each region using [2], and the target code amount TB [1], TB of each region is distributed.
[2] is output to the encoding circuits 12 and 13, respectively. The calculation formula of the target code amount of each area is shown in (Equation 1).
【００１７】[0017]
【数１】 [Equation 1]
【００１８】以上が本発明の第１の実施例における動作
の流れである。以上のように本実施例では、前フレーム
の符号化が終了した時点で各符号化回路が出力する目標
符号量制御用情報の比に応じて現フレーム全体の目標符
号量ＴＴＢを現フレームの各領域に分配することによ
り、各領域の画質が等しくなるように各領域の目標符号
量を制御する。このように各領域の目標符号量を制御す
ることにより、各領域の画質の差が低減できる。The above is the flow of the operation in the first embodiment of the present invention. As described above, in this embodiment, the target code amount TTB of the entire current frame is set to the target code amount TTB of the current frame in accordance with the ratio of the target code amount control information output from each encoding circuit at the time when the encoding of the previous frame is completed. By distributing to each area, the target code amount of each area is controlled so that the image quality of each area becomes equal. By controlling the target code amount of each area in this way, the difference in image quality between the areas can be reduced.
【００１９】（実施例２）以下、本発明の第２の実施例
における画像符号化装置の要部である符号化回路につい
てその詳細を図２を用いて説明する。(Embodiment 2) The details of an encoding circuit, which is a main part of an image encoding apparatus according to a second embodiment of the present invention, will be described below with reference to FIG.
【００２０】なお、本発明の第２の実施例において、画
面を２分割したときの画像符号化装置の全体の構成は図
１に示すとおりであるが、符号化回路１２、１３は目標
符号量制御用情報として量子化幅を出力し、算出回路は
符号化回路が出力する量子化幅を用いてパラメータＰ
［１］，パラメータＰ［２］を算出するものとする。In the second embodiment of the present invention, the overall structure of the image coding apparatus when the screen is divided into two is as shown in FIG. 1. However, the coding circuits 12 and 13 have the target code amount. The quantization width is output as control information, and the calculation circuit uses the quantization width output from the encoding circuit to set the parameter P.
It is assumed that [1] and the parameter P [2] are calculated.
【００２１】図２において、２１はＤＣＴ回路であり、
画像情報をブロック（８×８［画素］）毎にＤＣＴす
る。２２は量子化回路であり、ＤＣＴ回路２１の出力を
マクロブロック（輝度成分のブロック４個と色差成分の
ブロック２個）毎に量子化する。２３は可変長符号化回
路であり、量子化回路２２の出力を符号化する。２４は
量子化幅制御回路であり、可変長符号化回路２３で発生
した符号量と端子２１３から入力した目標符号量によっ
て量子化幅を計算する。In FIG. 2, reference numeral 21 is a DCT circuit,
DCT is performed on the image information for each block (8 × 8 [pixels]). Reference numeral 22 denotes a quantizing circuit, which quantizes the output of the DCT circuit 21 for each macroblock (4 blocks of luminance component and 2 blocks of color difference component). A variable-length coding circuit 23 codes the output of the quantizing circuit 22. Reference numeral 24 is a quantization width control circuit, which calculates the quantization width based on the code amount generated by the variable length coding circuit 23 and the target code amount input from the terminal 213.
【００２２】以下、図２を用いて符号化回路の動作を説
明する。まず、ＤＣＴ回路２１は端子２１１から入力し
た画像情報をブロック毎にＤＣＴし、量子化回路２２に
出力する。次に、量子化回路２２は、量子化幅制御回路
２４で計算した量子化幅でＤＣＴ回路２１の出力をマク
ロブロック毎に量子化し、可変長符号化回路２３に出力
する。そして可変長符号化回路２３は、量子化回路２２
の出力を符号化し、量子化幅制御回路２４と端子２１２
に出力する。量子化幅制御回路２４は、可変長符号化回
路２３で発生した符号量と端子２１３から入力した目標
符号量によってマクロブロック毎に量子化幅を計算し、
量子化回路２２に出力する。また、量子化幅制御回路２
４は目標符号量制御用情報として量子化幅を端子２１４
に出力する。The operation of the encoding circuit will be described below with reference to FIG. First, the DCT circuit 21 DCTs the image information input from the terminal 211 for each block and outputs it to the quantization circuit 22. Next, the quantization circuit 22 quantizes the output of the DCT circuit 21 for each macroblock with the quantization width calculated by the quantization width control circuit 24, and outputs it to the variable length coding circuit 23. Then, the variable length coding circuit 23 uses the quantization circuit 22.
Of the quantization width control circuit 24 and the terminal 212.
Output to. The quantization width control circuit 24 calculates the quantization width for each macroblock according to the code amount generated in the variable length coding circuit 23 and the target code amount input from the terminal 213,
Output to the quantization circuit 22. In addition, the quantization width control circuit 2
Numeral 4 designates the quantization width as terminal code amount control information
Output to.
【００２３】以上のように、本発明第２の実施例におい
て、各符号化回路は目標符号量制御用情報として量子化
幅を出力する。各算出回路は、各符号化回路においてマ
クロブロック毎に計算された量子化幅を平均し、その平
均値をパラメータＰ［１］、Ｐ［２］として目標符号量
制御回路に出力する。目標符号量制御回路は、実施例１
と同様に各算出回路が出力したパラメータＰ［１］，Ｐ
［２］を用いてフレーム全体の目標符号量ＴＴＢを各領
域に分配し、各領域の目標符号量ＴＢ［１］，ＴＢ
［２］を各符号化回路に出力する。As described above, in the second embodiment of the present invention, each coding circuit outputs the quantization width as the target code amount control information. Each calculation circuit averages the quantization width calculated for each macroblock in each encoding circuit, and outputs the average value to the target code amount control circuit as parameters P [1] and P [2]. The target code amount control circuit is the first embodiment.
Parameters P [1], P output by each calculation circuit in the same manner as
The target code amount TTB of the entire frame is distributed to each region using [2], and the target code amount TB [1], TB of each region is distributed.
[2] is output to each encoding circuit.
【００２４】したがって、本実施例では、前フレームを
符号化する際に各符号化回路が出力する量子化幅の領域
毎の平均値の比に応じて現フレーム全体の目標符号量Ｔ
ＴＢを現フレームの各領域に分配することにより、各領
域の画質が等しくなるように各領域の目標符号量を制御
する。このように各領域の目標符号量を制御することに
より、各領域の画質の差が低減できる。Therefore, in the present embodiment, when the previous frame is encoded, the target code amount T of the entire current frame is determined according to the ratio of the average value of the quantization width for each region output by each encoding circuit.
By distributing TB to each area of the current frame, the target code amount of each area is controlled so that the image quality of each area becomes equal. By controlling the target code amount of each area in this way, the difference in image quality between the areas can be reduced.
【００２５】（実施例３）以下、本発明の第３の実施例
における画像符号化装置の要部である符号化回路につい
てその詳細を図３を用いて説明する。(Embodiment 3) The details of an encoding circuit which is a main part of an image encoding apparatus according to a third embodiment of the present invention will be described below with reference to FIG.
【００２６】なお、本発明の第３の実施例において、画
面を２分割したときの画像符号化装置の全体の構成は図
１に示すとおりであるが、符号化回路は目標符号量制御
用情報として再生画像と原画像を出力し、算出回路は符
号化回路が出力する再生画像と原画像から平均自乗誤差
を計算することにより、パラメータＰ［１］，パラメー
タＰ［２］を算出するものとする。In the third embodiment of the present invention, the overall structure of the image coding apparatus when the screen is divided into two is as shown in FIG. 1, but the coding circuit uses the target code amount control information. And outputs the reproduced image and the original image, and the calculation circuit calculates the parameters P [1] and P [2] by calculating the mean square error from the reproduced image and the original image output by the encoding circuit. To do.
【００２７】図３において、３１はＤＣＴ回路であり、
画像情報をブロック毎にＤＣＴする。３２は量子化回路
であり、ＤＣＴ回路３１の出力をマクロブロック毎に量
子化する。３３は可変長符号化回路であり、量子化回路
３２の出力を符号化する。３４は量子化幅制御回路であ
り、可変長符号化回路３３で発生した符号量と端子３１
３から入力した目標符号量によって量子化幅を計算す
る。３５は逆量子化回路であり、量子化回路３２の出力
を逆量子化する。３６は逆ＤＣＴ回路であり、逆量子化
回路３５の出力を逆ＤＣＴする。３７は目標符号量制御
用情報出力回路であり、逆ＤＣＴ回路３６の出力及び端
子３１１に入力された画像情報を出力する。In FIG. 3, reference numeral 31 is a DCT circuit,
DCT image information for each block. Reference numeral 32 denotes a quantization circuit, which quantizes the output of the DCT circuit 31 for each macroblock. A variable length coding circuit 33 codes the output of the quantization circuit 32. Reference numeral 34 is a quantization width control circuit, which is used for the code amount generated in the variable length coding circuit 33 and the terminal 31.
The quantization width is calculated according to the target code amount input from 3. Reference numeral 35 denotes an inverse quantization circuit, which inversely quantizes the output of the quantization circuit 32. An inverse DCT circuit 36 inversely DCTs the output of the inverse quantization circuit 35. Reference numeral 37 denotes a target code amount control information output circuit, which outputs the output of the inverse DCT circuit 36 and the image information input to the terminal 311.
【００２８】以下、図３を用いて符号化回路の動作を説
明する。まず、ＤＣＴ回路３１は端子３１１から入力し
た画像情報をブロック毎にＤＣＴし、量子化回路３２に
出力する。The operation of the encoding circuit will be described below with reference to FIG. First, the DCT circuit 31 DCTs the image information input from the terminal 311 for each block and outputs it to the quantization circuit 32.
【００２９】次に、量子化回路３２では、量子化幅制御
回路３４で計算した量子化幅でＤＣＴ回路３１の出力を
マクロブロック毎に量子化し、可変長符号化回路３３及
び逆量子化回路３５に出力する。そして可変長符号化回
路３３では、量子化回路３２の出力を符号化し、量子化
幅制御回路３４と端子３１２に出力する。Next, in the quantization circuit 32, the output of the DCT circuit 31 is quantized for each macroblock with the quantization width calculated by the quantization width control circuit 34, and the variable length coding circuit 33 and the inverse quantization circuit 35 are quantized. Output to. Then, the variable length coding circuit 33 codes the output of the quantization circuit 32 and outputs it to the quantization width control circuit 34 and the terminal 312.
【００３０】量子化幅制御回路３４は、可変長符号化回
路３３で発生した符号量と端子３１３から入力した目標
符号量によってマクロブロック毎に量子化幅を計算し、
量子化回路３２に出力する。次に、逆量子化回路３５で
は、量子化回路３２の出力を逆量子化し、逆ＤＣＴ回路
３６に出力する。逆ＤＣＴ回路３６は逆量子化回路３５
の出力を逆ＤＣＴし、目標符号量制御用情報出力回路３
７に出力する。The quantization width control circuit 34 calculates the quantization width for each macroblock according to the code amount generated by the variable length coding circuit 33 and the target code amount input from the terminal 313.
Output to the quantization circuit 32. Next, the inverse quantization circuit 35 inversely quantizes the output of the quantization circuit 32 and outputs it to the inverse DCT circuit 36. The inverse DCT circuit 36 is an inverse quantization circuit 35.
DCT of the output of the output of the target code amount control information output circuit 3
Output to 7.
【００３１】そして目標符号量制御用情報出力回路３７
は、逆ＤＣＴ回路の出力（再生画像）、及び端子３１１
に入力された画像情報（原画像）を端子３１４に目標符
号量制御用情報として出力する。The target code amount control information output circuit 37
Is the output of the inverse DCT circuit (reproduced image), and the terminal 311.
The image information (original image) input to is output to the terminal 314 as target code amount control information.
【００３２】以上のように、本発明第３の実施例におい
て、各符号化回路は目標符号量制御用情報として再生画
像と原画像を出力する。各算出回路は、各符号化回路が
出力した再生画像と原画像との平均自乗誤差Ｅを（数
２）より計算し、その値をパラメータＰ［１］、Ｐ
［２］として目標符号量制御回路に出力する。（数２）
において、Ｏ［ｘ］［ｙ］は原画像の画素値、Ｒ［ｘ］
［ｙ］は再生画像の画素値、Ｈは１領域の水平方向の画
素数、Ｖは１領域の垂直方向の画素数である。目標符号
量制御回路は、実施例１と同様に各算出回路が出力した
パラメータＰ［１］，Ｐ［２］を用いてフレーム全体の
目標符号量ＴＴＢを各領域に分配し、各領域の目標符号
量ＴＢ［１］，ＴＢ［２］を各符号化回路に出力する。As described above, in the third embodiment of the present invention, each coding circuit outputs a reproduced image and an original image as target code amount control information. Each calculation circuit calculates the mean square error E between the reproduced image output by each encoding circuit and the original image from (Equation 2), and the calculated value is the parameter P [1], P
It is output to the target code amount control circuit as [2]. (Equation 2)
, O [x] [y] is the pixel value of the original image, and R [x]
[Y] is the pixel value of the reproduced image, H is the number of pixels in the horizontal direction of one region, and V is the number of pixels in the vertical direction of one region. The target code amount control circuit distributes the target code amount TTB of the entire frame to each area by using the parameters P [1] and P [2] output from each calculation circuit as in the first embodiment, and the target of each area. The code amounts TB [1] and TB [2] are output to each encoding circuit.
【００３３】[0033]
【数２】 [Equation 2]
【００３４】したがって本実施例では、前フレームを符
号化する際に各符号化回路が出力した再生画像と原画像
を用いて各算出回路で領域毎の平均自乗誤差を計算す
る。目標符号量制御回路は、各領域の平均自乗誤差の比
に応じて現フレーム全体の目標符号量ＴＴＢを現フレー
ムの各領域に分配することにより、各領域の画質が等し
くなるように各領域の目標符号量を制御する。このよう
に各領域の目標符号量を制御することにより、各領域の
画質の差が低減できる。Therefore, in this embodiment, the mean square error for each area is calculated in each calculation circuit by using the reproduced image and the original image output by each coding circuit when coding the previous frame. The target code amount control circuit distributes the target code amount TTB of the entire current frame to each region of the current frame according to the ratio of the mean square error of each region, so that the image quality of each region becomes equal. Control the target code amount. By controlling the target code amount of each area in this way, the difference in image quality between the areas can be reduced.
【００３５】（実施例４）以下、本発明の第４の実施例
における画像符号化装置の要部である符号化回路につい
てその詳細を図４を用いて説明する。(Embodiment 4) Hereinafter, details of an encoding circuit which is a main part of an image encoding apparatus according to a fourth embodiment of the present invention will be described with reference to FIG.
【００３６】なお、本発明の第４の実施例において、画
面を２分割したときの画像符号化装置の全体の構成は図
１に示すとおりであるが、符号化回路は目標符号量制御
用情報として符号を出力し、算出回路は符号化回路が出
力する符号から求めた発生符号量を用いてパラメータＰ
［１］，パラメータＰ［２］を算出するものとする。In the fourth embodiment of the present invention, the overall structure of the image coding apparatus when the screen is divided into two is as shown in FIG. 1, but the coding circuit uses the target code amount control information. , And the calculation circuit uses the generated code amount obtained from the code output from the encoding circuit to obtain the parameter P.
It is assumed that [1] and the parameter P [2] are calculated.
【００３７】図４において、４１はＤＣＴ回路であり、
画像情報をブロック毎にＤＣＴする。４２は量子化回路
であり、ＤＣＴ回路４１の出力をマクロブロック毎に量
子化する。４３は可変長符号化回路であり、量子化回路
４２の出力を符号化する。４４は量子化幅制御回路であ
り、可変長符号化回路４３で発生した符号量と端子４１
３から入力した目標符号量によって量子化幅を計算す
る。In FIG. 4, 41 is a DCT circuit,
DCT image information for each block. Reference numeral 42 is a quantization circuit, which quantizes the output of the DCT circuit 41 for each macroblock. Reference numeral 43 is a variable length coding circuit, which codes the output of the quantization circuit 42. Reference numeral 44 denotes a quantization width control circuit, which is used for the code amount generated in the variable length coding circuit 43 and the terminal 41.
The quantization width is calculated according to the target code amount input from 3.
【００３８】以下、図４を用いて符号化回路の動作を説
明する。まず、ＤＣＴ回路４１は端子４１１から入力し
た画像情報をブロック毎にＤＣＴし、量子化回路４２に
出力する。The operation of the encoding circuit will be described below with reference to FIG. First, the DCT circuit 41 DCTs the image information input from the terminal 411 for each block and outputs the DCT to the quantization circuit 42.
【００３９】次に量子化回路４２では、量子化幅制御回
路４４で計算した量子化幅でＤＣＴ回路４１の出力をマ
クロブロック毎に量子化し、可変長符号化回路４３に出
力する。Next, the quantizing circuit 42 quantizes the output of the DCT circuit 41 for each macroblock with the quantizing width calculated by the quantizing width control circuit 44, and outputs it to the variable length coding circuit 43.
【００４０】そして可変長符号化回路４３は、量子化回
路４２の出力を符号化し、量子化幅制御回路４４と端子
４１２に出力する。また、可変長符号化回路４３の出力
（符号）は目標符号量制御用情報として端子４１４に出
力される。量子化幅制御回路４４は、可変長符号化回路
４３で発生した符号量と端子４１３から入力した目標符
号量によってマクロブロック毎に量子化幅を計算し、量
子化回路４２に出力する。The variable length coding circuit 43 codes the output of the quantization circuit 42 and outputs it to the quantization width control circuit 44 and the terminal 412. The output (code) of the variable length coding circuit 43 is output to the terminal 414 as target code amount control information. The quantization width control circuit 44 calculates the quantization width for each macroblock based on the code amount generated by the variable length coding circuit 43 and the target code amount input from the terminal 413, and outputs it to the quantization circuit 42.
【００４１】以上のように、本発明第４の実施例におい
て、各符号化回路は目標符号量制御用情報として符号を
出力する。各算出回路は、各符号化回路から出力された
符号のビット数をカウントすることにより各領域の発生
符号量を求め、その発生符号量をパラメータＰ［１］、
Ｐ［２］として目標符号量制御回路に出力する。目標符
号量制御回路は、実施例１と同様に各算出回路が出力し
たパラメータＰ［１］，Ｐ［２］を用いてフレーム全体
の目標符号量ＴＴＢを各領域に分配し、各領域の目標符
号量ＴＢ［１］，ＴＢ［２］を各符号化回路に出力す
る。As described above, in the fourth embodiment of the present invention, each coding circuit outputs a code as the target code amount control information. Each calculation circuit obtains the generated code amount of each area by counting the number of bits of the code output from each encoding circuit, and determines the generated code amount as a parameter P [1],
It is output to the target code amount control circuit as P [2]. The target code amount control circuit distributes the target code amount TTB of the entire frame to each area by using the parameters P [1] and P [2] output from each calculation circuit as in the first embodiment, and the target of each area. The code amounts TB [1] and TB [2] are output to each encoding circuit.
【００４２】したがって、本実施例では、前フレームを
符号化する際に各符号化回路で発生した符号量の比に応
じて現フレーム全体の目標符号量ＴＴＢを現フレームの
各領域に分配することにより、各領域の画質が等しくな
るように各領域の目標符号量を制御する。このように各
領域の目標符号量を制御することにより、各領域の画質
の差が低減できる。Therefore, in the present embodiment, the target code amount TTB of the entire current frame is distributed to each region of the current frame in accordance with the ratio of the code amounts generated by the encoding circuits when encoding the previous frame. Thus, the target code amount of each area is controlled so that the image quality of each area becomes equal. By controlling the target code amount of each area in this way, the difference in image quality between the areas can be reduced.
【００４３】（実施例５）以下、本発明の第５の実施例
における画像符号化装置の要部である符号化回路につい
てその詳細を図５を用いて説明する。(Embodiment 5) Hereinafter, details of an encoding circuit which is a main part of an image encoding apparatus according to a fifth embodiment of the present invention will be described with reference to FIG.
【００４４】なお、本発明の第５の実施例において、画
面を２分割したときの画像符号化装置の全体の構成は図
１に示すとおりであるが、符号化回路は目標符号量制御
用情報として符号と量子化幅を出力し、算出回路は符号
化回路が出力する符号から求めた発生符号量と量子化幅
を用いてパラメータＰ［１］，パラメータＰ［２］を算
出するものとする。In the fifth embodiment of the present invention, the overall structure of the image coding apparatus when the screen is divided into two is as shown in FIG. 1. However, the coding circuit uses the target code amount control information. And outputs the code and the quantization width, and the calculation circuit calculates the parameter P [1] and the parameter P [2] using the generated code amount and the quantization width obtained from the code output by the coding circuit. .
【００４５】図５において、５１はＤＣＴ回路であり、
画像情報をブロック毎にＤＣＴする。５２は量子化回路
であり、ＤＣＴ回路５１の出力をマクロブロック毎に量
子化する。５３は可変長符号化回路であり、量子化回路
５２の出力を符号化する。５４は量子化幅制御回路であ
り、可変長符号化回路５３で発生した符号量と端子５１
３から入力した目標符号量によって量子化幅を計算す
る。５５は目標符号量制御用情報出力回路であり、可変
長符号化回路５３の出力と量子化幅制御回路５４の出力
を目標符号量制御用情報として出力する。In FIG. 5, reference numeral 51 is a DCT circuit,
DCT image information for each block. Reference numeral 52 is a quantization circuit, which quantizes the output of the DCT circuit 51 for each macroblock. Reference numeral 53 is a variable length coding circuit, which codes the output of the quantization circuit 52. Reference numeral 54 denotes a quantization width control circuit, which is used for the code amount generated in the variable length coding circuit 53 and the terminal 51.
The quantization width is calculated according to the target code amount input from 3. Reference numeral 55 is a target code amount control information output circuit, which outputs the output of the variable length coding circuit 53 and the output of the quantization width control circuit 54 as target code amount control information.
【００４６】以下、図５を用いて符号化回路の動作を説
明する。まず、ＤＣＴ回路５１は端子５１１から入力し
た画像情報をブロック毎にＤＣＴし、量子化回路５２に
出力する。The operation of the encoding circuit will be described below with reference to FIG. First, the DCT circuit 51 DCTs the image information input from the terminal 511 for each block and outputs the DCT to the quantization circuit 52.
【００４７】次に量子化回路５２では、量子化幅制御回
路５４で計算した量子化幅でＤＣＴ回路５１の出力をマ
クロブロック毎に量子化し、可変長符号化回路５３に出
力する。Next, the quantizing circuit 52 quantizes the output of the DCT circuit 51 for each macroblock with the quantizing width calculated by the quantizing width control circuit 54, and outputs it to the variable length coding circuit 53.
【００４８】そして可変長符号化回路５３では、量子化
回路５２の出力を符号化し、量子化幅制御回路５４、端
子５１２及び目標符号量制御用情報出力回路５５に出力
する。 次に量子化幅制御回路５４では、可変長符号化
回路５３で発生した符号量と端子５１３から入力した目
標符号量によってマクロブロック毎に量子化幅を計算
し、量子化回路５２と目標符号量制御用情報出力回路５
５に出力する。目標符号量制御用情報出力回路５５は、
可変長符号化回路５３の出力（符号）と量子化幅制御回
路５４の出力（量子化幅）を目標符号量制御用情報とし
て端子５１４に出力する。Then, the variable length coding circuit 53 codes the output of the quantization circuit 52 and outputs it to the quantization width control circuit 54, the terminal 512 and the target code amount control information output circuit 55. Next, in the quantization width control circuit 54, the quantization width is calculated for each macroblock based on the code amount generated in the variable length coding circuit 53 and the target code amount input from the terminal 513, and the quantization circuit 52 and the target code amount are calculated. Control information output circuit 5
5 is output. The target code amount control information output circuit 55 is
The output (code) of the variable length coding circuit 53 and the output (quantization width) of the quantization width control circuit 54 are output to the terminal 514 as target code amount control information.
【００４９】以上のように、本発明第５の実施例におい
て、各符号化回路は目標符号量制御用情報として符号と
量子化幅を出力する。各算出回路は、各符号化回路から
出力された目標符号量制御用情報より領域［１］の発生
符号量Ｂ［１］、領域［２］の発生符号量Ｂ［２］、領
域［１］の量子化幅の平均値Ｑ［１］、及び領域［２］
の量子化幅の平均値Ｑ［２］を求める。発生符号量は、
符号のビット数をカウントすることにより求める。さら
に、各算出回路は、各領域の発生符号量Ｂ［１］，
［２］、及び各領域の量子化幅の平均値Ｑ［１］，
［２］を用いて（数３）よりパラメータＰ［１］，
［２］を算出する。（数３）において、ｉは１または２
である。目標符号量制御回路は、実施例１と同様に各算
出回路が出力したパラメータＰ［１］，Ｐ［２］を用い
てフレーム全体の目標符号量ＴＴＢを各領域に分配し、
各領域の目標符号量ＴＢ［１］，ＴＢ［２］を各符号化
回路に出力する。As described above, in the fifth embodiment of the present invention, each coding circuit outputs the code and the quantization width as the target code amount control information. Each calculation circuit uses the target code amount control information output from each encoding circuit to generate the generated code amount B [1] in the area [1], the generated code amount B [2] in the area [2], and the area [1]. Mean value of quantization width Q [1] and area [2]
The average value Q [2] of the quantization width of is calculated. The generated code amount is
It is obtained by counting the number of bits of the code. Further, each calculation circuit has a generated code amount B [1] of each area,
[2], and the average value Q [1] of the quantization width of each region,
From [Equation 3] using [2], the parameter P [1],
[2] is calculated. In (Equation 3), i is 1 or 2
Is. The target code amount control circuit distributes the target code amount TTB of the entire frame to each area by using the parameters P [1] and P [2] output from each calculation circuit as in the first embodiment,
The target code amount TB [1], TB [2] of each area is output to each encoding circuit.
【００５０】[0050]
【数３】 (Equation 3)
【００５１】したがって、本実施例では、前フレームを
符号化する際に各符号化回路で発生した符号量と各領域
の量子化幅に応じて現フレーム全体の目標符号量ＴＴＢ
を現フレームの各領域に分配することにより、各領域の
画質が等しくなるように各領域の目標符号量を制御す
る。このように各領域の目標符号量を制御することによ
り、各領域の画質の差が低減できる。Therefore, in this embodiment, the target code amount TTB of the entire current frame is determined according to the code amount generated in each encoding circuit when encoding the previous frame and the quantization width of each area.
Is distributed to each area of the current frame, and the target code amount of each area is controlled so that the image quality of each area becomes equal. By controlling the target code amount of each area in this way, the difference in image quality between the areas can be reduced.
【００５２】（実施例６）以下、本発明の第６の実施例
における画像符号化装置の要部である符号化回路につい
てその詳細を図６を用いて説明する。(Sixth Embodiment) The details of an encoding circuit, which is a main part of an image encoding apparatus according to a sixth embodiment of the present invention, will be described below with reference to FIG.
【００５３】なお、本発明第６の実施例において、画面
を２分割したときの画像符号化装置の全体の構成は図１
に示すとおりであるが、符号化回路は目標符号量制御用
情報として符号、再生画像、及び原画像を出力し、算出
回路は符号化回路が出力する目標符号量制御用情報を用
いてパラメータＰ［１］，パラメータＰ［２］を算出す
るものとする。In the sixth embodiment of the present invention, the overall structure of the image coding apparatus when the screen is divided into two is shown in FIG.
The encoding circuit outputs the code, the reproduced image, and the original image as the target code amount control information, and the calculation circuit uses the target code amount control information output from the encoding circuit to set the parameter P. It is assumed that [1] and the parameter P [2] are calculated.
【００５４】図６において、６１はＤＣＴ回路であり、
画像情報をブロック毎にＤＣＴする。６２は量子化回路
であり、ＤＣＴ回路６１の出力をマクロブロック毎に量
子化する。６３は可変長符号化回路であり、量子化回路
６２の出力を符号化する。６４は量子化幅制御回路であ
り、可変長符号化回路６３で発生した符号量と端子６１
３から入力した目標符号量によって量子化幅を計算す
る。６５は逆量子化回路であり、量子化回路６２の出力
を逆量子化する。６６は逆ＤＣＴ回路であり、逆量子化
回路６５の出力を逆ＤＣＴする。６７は目標符号量制御
用情報出力回路であり、可変長符号化回路６３の出力、
逆ＤＣＴ回路６６の出力、及び端子６１１に入力された
画像情報を目標符号量制御用情報として出力する。In FIG. 6, reference numeral 61 is a DCT circuit,
DCT image information for each block. Reference numeral 62 denotes a quantization circuit, which quantizes the output of the DCT circuit 61 for each macroblock. 63 is a variable length coding circuit, which codes the output of the quantization circuit 62. Reference numeral 64 denotes a quantization width control circuit, which is used for the terminal 61 and the code amount generated in the variable length coding circuit 63.
The quantization width is calculated according to the target code amount input from 3. Reference numeral 65 denotes an inverse quantization circuit, which inversely quantizes the output of the quantization circuit 62. An inverse DCT circuit 66 inverse DCTs the output of the inverse quantization circuit 65. 67 is a target code amount control information output circuit, which outputs the output of the variable length coding circuit 63,
The output of the inverse DCT circuit 66 and the image information input to the terminal 611 are output as target code amount control information.
【００５５】以下、図６を用いて符号化回路の動作を説
明する。まず、ＤＣＴ回路６１は端子６１１から入力し
た画像情報をブロック毎にＤＣＴし、量子化回路６２に
出力する。The operation of the encoding circuit will be described below with reference to FIG. First, the DCT circuit 61 DCTs the image information input from the terminal 611 for each block, and outputs the DCT to the quantization circuit 62.
【００５６】次に量子化回路６２では、量子化幅制御回
路６４で計算した量子化幅でＤＣＴ回路６１の出力をマ
クロブロック毎に量子化し、可変長符号化回路６３に出
力する。Next, the quantizing circuit 62 quantizes the output of the DCT circuit 61 for each macroblock with the quantizing width calculated by the quantizing width control circuit 64, and outputs it to the variable length coding circuit 63.
【００５７】そして可変長符号化回路６３では、量子化
回路６２の出力を符号化し、量子化幅制御回路６４、端
子６１２及び目標符号量制御用情報出力回路６７に出力
する。 次に量子化幅制御回路６４では、可変長符号化
回路６３で発生した符号量と端子６１３から入力した目
標符号量によってマクロブロック毎に量子化幅を計算
し、量子化回路６２に出力する。逆量子化回路６５は、
量子化回路６２の出力を逆量子化し、逆ＤＣＴ回路６６
に出力する。逆ＤＣＴ回路６６は逆量子化回路６５の出
力を逆ＤＣＴし、目標符号量制御用情報出力回路６７に
出力する。目標符号量制御用情報出力回路６７は、可変
長符号化回路６３の出力（符号）、逆ＤＣＴ回路６６の
出力（再生画像）、及び端子６１１に入力された画像情
報（原画像）を端子６１４に目標符号量制御用情報とし
て出力する。The variable length coding circuit 63 codes the output of the quantization circuit 62 and outputs it to the quantization width control circuit 64, the terminal 612 and the target code amount control information output circuit 67. Next, the quantization width control circuit 64 calculates the quantization width for each macroblock based on the code amount generated by the variable length coding circuit 63 and the target code amount input from the terminal 613, and outputs it to the quantization circuit 62. The inverse quantization circuit 65
The output of the quantization circuit 62 is inversely quantized, and the inverse DCT circuit 66
Output to. The inverse DCT circuit 66 performs inverse DCT on the output of the inverse quantization circuit 65 and outputs it to the target code amount control information output circuit 67. The target code amount control information output circuit 67 outputs the output (code) of the variable length coding circuit 63, the output (reproduced image) of the inverse DCT circuit 66, and the image information (original image) input to the terminal 611 to the terminal 614. To the target code amount control information.
【００５８】以上のように、本発明第６の実施例におい
て、各符号化回路は目標符号量制御用情報として符号、
再生画像、及び原画像を出力する。各算出回路は、各符
号化回路から出力された目標符号量制御用情報より領域
［１］の発生符号量Ｂ［１］、領域［２］の発生符号量
Ｂ［２］、領域［１］の再生画像と原画像との平均自乗
誤差Ｅ［１］、及び領域［２］の再生画像と原画像との
平均自乗誤差Ｅ［２］を求める。発生符号量は符号のビ
ット数をカウントすることによって求め、平均自乗誤差
は（数２）より求める。さらに、各算出回路は、各領域
の発生符号量Ｂ［１］，［２］、及び各領域の平均自乗
誤差Ｅ［１］，［２］を用いて（数４）よりパラメータ
Ｐ［１］，［２］を算出する。（数４）において、ｉは
１または２である。目標符号量制御回路は、実施例１と
同様に各算出回路が出力したパラメータＰ［１］，Ｐ
［２］を用いてフレーム全体の目標符号量ＴＴＢを各領
域に分配し、各領域の目標符号量ＴＢ［１］，ＴＢ
［２］を各符号化回路に出力する。As described above, in the sixth embodiment of the present invention, each coding circuit uses a code as the target code amount control information,
The reproduced image and the original image are output. Each calculation circuit uses the target code amount control information output from each encoding circuit to generate the generated code amount B [1] in the area [1], the generated code amount B [2] in the area [2], and the area [1]. The mean square error E [1] between the reproduced image and the original image and the mean square error E [2] between the reproduced image in the region [2] and the original image are obtained. The generated code amount is obtained by counting the number of bits of the code, and the mean square error is obtained from (Equation 2). Further, each calculation circuit uses the generated code amounts B [1] and [2] of each area and the mean square error E [1] and [2] of each area to calculate the parameter P [1] from (Equation 4). , [2] is calculated. In (Equation 4), i is 1 or 2. The target code amount control circuit outputs the parameters P [1], P output by the respective calculation circuits, as in the first embodiment.
The target code amount TTB of the entire frame is distributed to each region using [2], and the target code amount TB [1], TB of each region is distributed.
[2] is output to each encoding circuit.
【００５９】[0059]
【数４】 [Equation 4]
【００６０】したがって、本実施例では、前フレームを
符号化する際に各符号化回路で発生した符号量と各領域
の平均自乗誤差に応じて現フレーム全体の目標符号量Ｔ
ＴＢを各領域に分配することにより、各領域の画質が等
しくなるように各領域の目標符号量を制御する。このよ
うに各領域の目標符号量を制御することにより、各領域
の画質の差が低減できる。Therefore, in this embodiment, the target code amount T of the entire current frame is determined according to the code amount generated in each encoding circuit when encoding the previous frame and the mean square error of each area.
By distributing TB to each area, the target code amount of each area is controlled so that the image quality of each area becomes equal. By controlling the target code amount of each area in this way, the difference in image quality between the areas can be reduced.
【００６１】[0061]
【発明の効果】以上のように本発明は、前フレームを符
号化する際に得られた目標符号量制御用情報に応じて現
フレーム全体の目標符号量を各領域に分配し、各領域の
画質が等しくなるように各領域の目標符号量を制御する
ことにより、画面を複数の領域に分割し、並列に符号化
しても領域間の画質の差が目立たない画像符号化装置が
実現できる。As described above, according to the present invention, the target code amount of the entire current frame is distributed to each region according to the target code amount control information obtained when the previous frame is encoded, By controlling the target code amount of each area so that the image quality becomes the same, it is possible to realize an image encoding device in which the difference in image quality between areas is not noticeable even if the screen is divided into a plurality of areas and encoded in parallel.
【図１】本発明の第１の実施例における画像符号化装置
の全体ブロック結線図FIG. 1 is an overall block connection diagram of an image encoding device according to a first embodiment of the present invention.
【図２】本発明の第２の実施例における画像符号化装置
の要部である符号化回路のブロック結線図FIG. 2 is a block connection diagram of a coding circuit which is a main part of an image coding apparatus according to a second embodiment of the present invention.
【図３】本発明の第３の実施例における画像符号化装置
の要部である符号化回路のブロック結線図FIG. 3 is a block connection diagram of a coding circuit which is a main part of an image coding apparatus according to a third embodiment of the present invention.
【図４】本発明の第４の実施例における画像符号化装置
の要部である符号化回路のブロック結線図FIG. 4 is a block connection diagram of a coding circuit which is a main part of an image coding apparatus according to a fourth embodiment of the present invention.
【図５】本発明の第５の実施例における画像符号化装置
の要部である符号化回路のブロック結線図FIG. 5 is a block connection diagram of a coding circuit which is a main part of an image coding apparatus according to a fifth embodiment of the present invention.
【図６】本発明の第６の実施例における画像符号化装置
の要部である符号化回路のブロック結線図FIG. 6 is a block connection diagram of a coding circuit which is a main part of an image coding apparatus according to a sixth embodiment of the present invention.
【図７】従来の画像符号化装置のブロック結線図FIG. 7 is a block connection diagram of a conventional image encoding device.
１１ 分割回路 １２、１３ 符号化回路 １４、１５ 算出回路 １６ 目標符号量制御回路 １１１〜１１３ 端子 ２１ ＤＣＴ回路 ２２ 量子化回路 ２３ 可変長符号化回路 ２４ 量子化幅制御回路 ２１１〜２１４ 端子 ３１ ＤＣＴ回路 ３２ 量子化回路 ３３ 可変長符号化回路 ３４ 量子化幅制御回路 ３５ 逆量子化回路 ３６ 逆ＤＣＴ回路 ３７ 目標符号量制御用情報出力回路 ３１１〜３１４ 端子 ４１ ＤＣＴ回路 ４２ 量子化回路 ４３ 可変長符号化回路 ４４ 量子化幅制御回路 ４１１〜４１４ 端子 ５１ ＤＣＴ回路 ５２ 量子化回路 ５３ 可変長符号化回路 ５４ 量子化幅制御回路 ５５ 目標符号量制御用情報出力回路 ５１１〜５１４ 端子 ６１ ＤＣＴ回路 ６２ 量子化回路 ６３ 可変長符号化回路 ６４ 量子化幅制御回路 ６５ 逆量子化回路 ６６ 逆ＤＣＴ回路 ６７ 目標符号量制御用情報出力回路 ６１１〜６１４ 端子 ７１ ＤＣＴ回路 ７２ 量子化回路 ７３ 可変長符号化回路 ７４ 量子化幅制御回路 ７１１〜７１３ 端子 11 division circuit 12 and 13 encoding circuit 14 and 15 calculation circuit 16 target code amount control circuit 111 to 113 terminal 21 DCT circuit 22 quantization circuit 23 variable length encoding circuit 24 quantization width control circuit 211 to 214 terminal 31 DCT circuit 32 quantization circuit 33 variable length coding circuit 34 quantization width control circuit 35 inverse quantization circuit 36 inverse DCT circuit 37 target code amount control information output circuit 311 to 314 terminals 41 DCT circuit 42 quantization circuit 43 variable length coding Circuit 44 Quantization width control circuit 411 to 414 terminal 51 DCT circuit 52 Quantization circuit 53 Variable length coding circuit 54 Quantization width control circuit 55 Target code amount control information output circuit 511 to 514 terminal 61 DCT circuit 62 Quantization circuit 63 variable length coding circuit 64 quantization width control circuit 65 inverse quantization circuit 66 inverse CT circuits 67 target code amount control information outputting circuit 611 to 614 terminal 71 DCT circuit 72 quantization circuit 73 variable-length coding circuit 74 quantization width control circuit 711 to 713 pin
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤川 渡 神奈川県川崎市多摩区東三田３丁目10番 １号 松下技研株式会社内 (72)発明者 田中 章喜 神奈川県川崎市多摩区東三田３丁目10番 １号 松下技研株式会社内 (56)参考文献 電子情報通信学会論文誌，Ｊ72−Ｂ１ 〜８！（1989−８）Ｐ．649−657 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Wataru Fujikawa 3-10-1, Higashisanda, Tama-ku, Kawasaki City, Kanagawa Prefecture Matsushita Giken Co., Ltd. Chome 10-1 Matsushita Giken Co., Ltd. (56) References The Institute of Electronics, Information and Communication Engineers, J72-B1-8! (1989-8) P. 649-657
Claims (6)
の整数）個の領域に分割する分割回路と、各領域の目標
符号量ＴＢ［ｉ］（１≦ｉ≦Ｎ）に応じて前記分割回路
が出力した画像情報をそれぞれ符号化するＮ個の符号化
回路と、前記各符号化回路が出力する目標符号量制御用
情報を用いてそれぞれパラメータＰ［ｉ］（１≦ｉ≦
Ｎ）を算出するＮ個の算出回路と、前フレームにおいて
各算出回路が算出したパラメータＰ［ｉ］を用いて現フ
レーム全体の目標符号量ＴＴＢを各領域に分配し、各領
域の目標符号量ＴＢ［ｉ］として各符号化回路に出力す
る目標符号量制御回路とを備えた画像符号化装置。1. A division circuit for dividing the image information into N (N is an integer of 2 or more) regions for each frame and a target code amount TB [i] (1 ≦ i ≦ N) of each region. A parameter P [i] (1 ≦ i ≦ is used by using N coding circuits that respectively code the image information output by the division circuit and target code amount control information output by each of the coding circuits.
The target code amount TTB of the entire current frame is distributed to each region using N calculation circuits that calculate N) and the parameter P [i] calculated by each calculation circuit in the previous frame, and the target code amount of each region is calculated. An image coding apparatus including a target code amount control circuit that outputs TB [i] to each coding circuit.
出力する符号化回路と、符号化回路が出力する量子化幅
を用いてパラメータＰ［ｉ］を算出する算出回路とを備
えた請求項１記載の画像符号化装置。2. A coding circuit for outputting a quantization width as target code amount control information, and a calculation circuit for calculating a parameter P [i] using the quantization width output by the coding circuit.
The image coding apparatus according to claim 1.
原画像を出力する符号化回路と、符号化回路が出力する
再生画像と原画像から平均自乗誤差を求め、パラメータ
Ｐ［ｉ］を算出する算出回路とを備えた請求項１記載の
画像符号化装置。3. A parameter P [i] is calculated by obtaining a mean square error from the reproduction image and the original image output from the encoding circuit and the encoding circuit that outputs the reproduction image and the original image as the target code amount control information. The image coding apparatus according to claim 1, further comprising:
する符号化回路と、符号化回路が出力する符号から発生
符号量を求め、パラメータＰ［ｉ］を算出する算出回路
とを備えた請求項１記載の画像符号化装置。4. A coding circuit that outputs a code as target code amount control information, and a calculation circuit that calculates a generated code amount from the code output by the coding circuit and calculates a parameter P [i].
The image coding apparatus according to claim 1, further comprising:
化幅を出力する符号化回路と、符号化回路が出力する符
号から発生符号量を求め、発生符号量と量子化幅を用い
てパラメータＰ［ｉ］を算出する算出回路とを備えた請
求項１記載の画像符号化装置。5. A coding circuit that outputs a code and a quantization width as target code amount control information, and a generated code amount is obtained from the code output by the coding circuit, and a parameter is generated using the generated code amount and the quantization width. The image coding apparatus according to claim 1, further comprising a calculation circuit that calculates P [i].
画像、及び原画像を出力する符号化回路と、符号化回路
が出力する符号から発生符号量を求め、また、再生画像
と原画像から平均自乗誤差を求めて、発生符号量と平均
自乗誤差を用いてパラメータＰ［ｉ］を算出する算出回
路とを備えた請求項１記載の画像符号化装置。6. An encoding circuit that outputs a code, a reproduced image, and an original image as target code amount control information, and a generated code amount is obtained from the code output by the encoding circuit. Further, from the reproduced image and the original image. Calculation time for obtaining the mean square error and calculating the parameter P [i] using the generated code amount and the mean square error.
The image coding apparatus according to claim 1, further comprising a path .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25779792A JP2502898B2 (en) | 1992-09-28 | 1992-09-28 | Image coding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25779792A JP2502898B2 (en) | 1992-09-28 | 1992-09-28 | Image coding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06113274A JPH06113274A (en) | 1994-04-22 |
| JP2502898B2 true JP2502898B2 (en) | 1996-05-29 |
Family
ID=17311245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25779792A Expired - Fee Related JP2502898B2 (en) | 1992-09-28 | 1992-09-28 | Image coding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502898B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10536699B2 (en) | 2015-06-03 | 2020-01-14 | Nec Corporation | Moving image coding device, moving image coding method and recording medium for storing moving image coding program |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253397A (en) | 1999-03-01 | 2000-09-14 | Nec Corp | Moving picture encoding device |
| EP1091588A4 (en) | 1999-04-23 | 2004-08-11 | Sony Corp | Image encoder and its method |
| JP6194334B2 (en) * | 2015-06-10 | 2017-09-06 | 日本電信電話株式会社 | Video encoding apparatus, video encoding method, and video encoding program |
-
1992
- 1992-09-28 JP JP25779792A patent/JP2502898B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会論文誌，Ｊ７２−Ｂ１〜８！（１９８９−８）Ｐ．６４９−６５７ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10536699B2 (en) | 2015-06-03 | 2020-01-14 | Nec Corporation | Moving image coding device, moving image coding method and recording medium for storing moving image coding program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06113274A (en) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8279922B2 (en) | Hybrid rate control in a digital stream transcoder | |
| US6646578B1 (en) | Context adaptive variable length decoding system and method | |
| US6587508B1 (en) | Apparatus, method and computer program product for transcoding a coded moving picture sequence | |
| JP3552811B2 (en) | Digital video signal encoding device and decoding device | |
| US6075619A (en) | Image processing apparatus and method | |
| WO1996025823A2 (en) | Method and device for transcoding video signals | |
| US7095448B2 (en) | Image processing circuit and method for modifying a pixel value | |
| JPH08512188A (en) | How to determine whether to intra code a video block | |
| JPH07162863A (en) | Adaptive quantization parameter control device | |
| US7068850B2 (en) | Decoding of predicted DC coefficient without division | |
| JP2502898B2 (en) | Image coding device | |
| JP3173369B2 (en) | Image compression coding device | |
| JP3626779B2 (en) | Image coding method and apparatus | |
| JP3902948B2 (en) | Video encoding device | |
| JP3393595B2 (en) | Moving picture coding apparatus and moving picture coding method | |
| JPH0420088A (en) | Inter-frame coder | |
| JPH0775095A (en) | Rate control circuit | |
| US20030031256A1 (en) | Determination of prediction direction in MPEG-4 | |
| JPH0678287A (en) | Coding method and device | |
| JPH11136678A (en) | Coding method and coder | |
| Kumar et al. | Intra Prediction Algorithm for Video Frames of H. 264 | |
| Anil et al. | Intra prediction algorithm for video frames of H. 264. | |
| JPH0638196A (en) | Animation coder | |
| KR0141819B1 (en) | Apparatus for compression of data | |
| JPH05336513A (en) | Video signal encoding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |