JP2500898Y2 - Multi-output power supply - Google Patents
Multi-output power supplyInfo
- Publication number
- JP2500898Y2 JP2500898Y2 JP1989143651U JP14365189U JP2500898Y2 JP 2500898 Y2 JP2500898 Y2 JP 2500898Y2 JP 1989143651 U JP1989143651 U JP 1989143651U JP 14365189 U JP14365189 U JP 14365189U JP 2500898 Y2 JP2500898 Y2 JP 2500898Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- signal
- supply device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は例えば負荷側に多数の電源を供給する多出
力電源装置、特にそのシーケンス制御に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a multi-output power supply device for supplying a large number of power supplies to, for example, a load side, and particularly to sequence control thereof.
［従来の技術］ 第３図は従来の多出力電源装置を示す回路図、第４図
は第３図のタイミングチャートである。[Prior Art] FIG. 3 is a circuit diagram showing a conventional multi-output power supply device, and FIG. 4 is a timing chart of FIG.
図に於いて、（Ａ）は電源ON信号で、AC電源がON/OFF
の際に発生する正・負の制御信号である。（30）はイン
バータで、電源ON信号（Ａ）を反転して出力する。（3
1）はトランジスタ（Tr）で、インバータ（30）で反転
された電源のON信号によりスイッチングされる。（32）
は抵抗（R1）、（52）は抵抗（R2）、（33）はコンデン
サで、抵抗（32）および（52）とコンデンサ（33）との
時定数により充放電を行っている。（34）は定電圧電源
で、充放電用の供給電源である。（35）は充放電により
コンデンサ（Ｃ）の両端に発生する電源VCである。In the figure, (A) is the power ON signal, and the AC power is ON / OFF.
This is a positive / negative control signal generated at the time of. (30) is an inverter that inverts the power-on signal (A) and outputs it. (3
1) is a transistor (Tr), which is switched by an ON signal of the power source inverted by the inverter (30). (32)
Is a resistor (R 1 ), (52) is a resistor (R 2 ), and (33) is a capacitor. Charging and discharging are performed by the time constants of the resistors (32) and (52) and the capacitor (33). (34) is a constant voltage power supply, which is a power supply for charging and discharging. (35) is a power supply VC generated at both ends of the capacitor (C) by charging and discharging.
（36），（37），（38），（39）は各コンパレータ
で、（40），（41），（42），（43）はVRef6、VRef7、
VRef8及びVRef9の各基準電圧で、コンパレータ（36），
（37），（38），（39）の一入力側へVref6（40），V
Ref7（41），VRef8（42），VRef9（43）の各基準電圧が
事前に設定されている。（44）は電源1ON信号で、コン
パレータ（36）の＋入力側に入力される電圧VC（35）と
コンパレータ（36）の一入力側に入力され事前に設定さ
れた基準電圧VRef6（40）との比較により出力される。
（45）は電源2ON信号で、コンパレータ（37）の＋入力
側に入力される電圧VC（35）とコンパレータ（37）の一
入力側に入力され事前に設定された基準電圧VRef7（4
1）との比較により出力される。（46）は電源3ON信号
で、コンパレータ（38）の＋入力側に入力される電圧VC
（35）とコンパレータ（38）の一入力側に入力され事前
に設定された基準電圧VRef8（42）との比較により出力
される。（47）はPOWRDY信号で、コンパレータ（39）の
＋入力側に入力される電圧VC（35）とコンパレータ（3
9）の一入力側に入力され事前に設定された基準電圧V
Ref9（43）との比較により出力される。（48）は多出力
電源装置のシーケンス制御部である。(36), (37), (38) and (39) are comparators, and (40), (41), (42) and (43) are V Ref6 , V Ref7 ,
With each reference voltage of V Ref8 and V Ref9 , comparator (36),
To one input side of (37), (38), (39) V ref6 (40), V
The Ref7 (41), V Ref8 (42), and V Ref9 (43) reference voltages are preset. (44) is the power ON signal, which is the voltage VC (35) input to the + input side of the comparator (36) and the reference voltage V Ref6 (40) set in advance and input to one input side of the comparator (36). It is output by comparison with.
(45) is a power supply 2 ON signal, which is a voltage VC (35) input to the + input side of the comparator (37) and a reference voltage V Ref7 (4) preset to one input side of the comparator (37).
It is output by comparison with 1). (46) is the power 3 ON signal, which is the voltage VC input to the + input side of the comparator (38).
(35) and the reference voltage V Ref8 (42) which is input to one input side of the comparator (38) and is preset, and is output. (47) is a POWRDY signal, which is the voltage VC (35) input to the + input side of the comparator (39) and the comparator (3
9) Reference voltage V that is input to one input side and is preset
It is output by comparison with Ref9 (43). (48) is a sequence control unit of the multi-output power supply device.
（49），（50），（51）は電源装置１、電源装置２及
び電源装置３で、電源1ON信号（44）が電源装置１（4
9）の制御端子（ON/▲▼）に入力され、電源2ON
信号（45）が電源装置２（50）の制御端子（ON/▲
▼）に入力され、電源3ON信号（46）が電源装置３（5
1）の制御端子（ON/▲▼）に入力されて、順次に
各電源装置を制御している。（49a），（50a），（51
a）は出力１（V1）、出力２（V2）及び出力３（V3）
で、電源装置１、電源装置２及び電源装置３から出力す
る各出力電圧である。(49), (50) and (51) are the power supply device 1, the power supply device 2 and the power supply device 3, and the power supply 1 ON signal (44) is the power supply device 1 (4
9) is input to the control terminal (ON / ▲ ▼) and the power is turned ON.
The signal (45) is the control terminal (ON / ▲) of the power supply 2 (50).
▼) and the power 3 ON signal (46) is input to the power supply 3 (5
It is input to the control terminal (ON / ▲ ▼) of 1) and controls each power supply device in sequence. (49a), (50a), (51
a) is output 1 (V1), output 2 (V2) and output 3 (V3)
Then, each output voltage is output from the power supply device 1, the power supply device 2, and the power supply device 3.
従来の多出力電源装置は上記のように構成されている
ので、第３図及び第４図から、電源ON信号（Ａ）がt0に
於いてＨレベルの信号でシーケンス制御部（48）の入力
端子に入力されると、インバータ（30）で反転されてＬ
レベルとなり、トランジスタ（31）がOFFして、定電圧
電源（34）が抵抗（32）および（52）及びコンデンサ
（33）側に供給され、抵抗（32）および（52）とコンデ
ンサ（33）とによる時定数によって充電されて、t1から
t8間に見られる電圧Vc（35）の立ち上がり特性が得られ
る。Since the conventional multi-output power supply device is configured as described above, it can be seen from FIGS. 3 and 4 that the power ON signal (A) is an H level signal at t0 and is input to the sequence control unit (48). When it is input to the terminal, it is inverted by the inverter (30) and L
The transistor (31) is turned off, the constant voltage power supply (34) is supplied to the resistors (32) and (52) and the capacitor (33) side, and the resistors (32) and (52) and the capacitor (33) are supplied. Charged by the time constant due to and from t1
The rising characteristic of the voltage Vc (35) seen during t8 can be obtained.
このように、各コンパレータ（36），（37），（3
8），（39）に入力される電圧Vc（35）が、各コンパレ
ータ（36），（37），（38），（39）に設定された各基
準電圧VRef6（40）、VRef7（41）、VRef8（42）及びV
Ref9（43）と比較され、電圧Vc（35）が各基準電圧以上
になった時、各コンパレータ（36），（37），（38）か
ら順次にＨレベルの電源1ON信号（44）、電源2ON信号
（45）及び電源3ON信号（46）が各電源装置の制御入力
端子に入力され、各電源装置（49），（50），（51）か
ら順次に出力１（49a）、出力２（50a）、出力３（51
a）が出力される。そして、最後に、コンパレータ（3
9）からＨレベルのPOWRDY信号（47）がシーケンス制御
部（48）の出力端子から出力され、各電源装置（49），
（50），（51）が共に出力状態であることを制御部（図
示せず）へ通知している。In this way, each comparator (36), (37), (3
The voltage Vc (35) input to 8) and (39) is the reference voltage V Ref6 (40) and V Ref7 ( Vref7 ( Vref7 ) set in each comparator (36), (37), (38) and (39). 41), V Ref8 (42) and V
Compared with Ref9 (43), when the voltage Vc (35) becomes higher than each reference voltage, the comparator 1 (36), (37), (38) sequentially turn on the H level power supply 1 ON signal (44) and power supply. The 2ON signal (45) and the power 3ON signal (46) are input to the control input terminals of each power supply device, and the output 1 (49a), output 2 (sequentially from each power supply device (49), (50), (51) is output. 50a), output 3 (51
a) is output. And finally, the comparator (3
The H-level POWRDY signal (47) is output from the output terminal of the sequence control unit (48) from 9), and each power supply unit (49),
The controller (not shown) is notified that both (50) and (51) are in the output state.
又、電源ON信号（Ａ）がt9よりＬレベルの信号でシー
ケンス制御部（48）の入力端子に入力されると、インバ
ータ（30）で反転されてトランジスタ（31）がONし、定
電圧電源（34）がトランジスタ（31）側に供給され電圧
Vc（35）が低電位となる為、抵抗（52）とコンデンサ
（33）とによる時定数によって放電されて、t11からt16
間に見られる電圧Vc（35）の立ち下がり特性が得られ
る。When the power-on signal (A) is input to the input terminal of the sequence control unit (48) as an L level signal from t9, it is inverted by the inverter (30) and the transistor (31) is turned on, and the constant voltage power supply is supplied. (34) is the voltage supplied to the transistor (31) side
Since Vc (35) has a low potential, it is discharged by the time constant of the resistor (52) and the capacitor (33), and from t11 to t16.
The falling characteristic of the voltage Vc (35) seen between is obtained.
このように、各コンパレータ（36），（37），（3
8），（39）に入力される電圧Vc（35）が立ち下がり特
性を有して低下していくことによって、上記の電源ON時
によるシーケンスとは逆順して、各コンパレータから、
負のPOWRDY信号（47）、負の電源3ON信号（46）、負の
電源2ON信号（45）及び負の電源1ON信号（44）の順に制
御部及び各電源装置の制御端子（ON/▲▼）へ入
力され、各電源装置のシーケンスを制御していた。In this way, each comparator (36), (37), (3
Since the voltage Vc (35) input to 8) and (39) has a falling characteristic and decreases, in reverse order from the above sequence when the power is turned on, each comparator outputs
Negative POWRDY signal (47), negative power supply 3ON signal (46), negative power supply 2ON signal (45), and negative power supply 1ON signal (44) in this order and the control terminals (ON / ▲ ▼) of each power supply unit. ) To control the sequence of each power supply.
［考案が解決しようとする課題］ 上記のような従来の多出力電源装置では、電源ON時、
電源2ON信号がONして電源装置２を立ち上がらせる場
合、その電源装置２の出力側の負荷が重く立ち上がりが
遅く、その出力電圧が定格値に達する前に、次の電源3O
N信号により、電源装置３が定格値に達してしまい各電
源装置のシーケンスが守れないという問題点があった。[Problems to be Solved by the Invention] In the conventional multi-output power supply device as described above, when the power is turned on,
When the power supply 2 ON signal is turned on and the power supply device 2 is started up, the load on the output side of the power supply device 2 is heavy and the start-up is slow, and before the output voltage reaches the rated value, the next power supply 3O
Due to the N signal, the power supply device 3 reaches the rated value, and the sequence of each power supply device cannot be followed.
又、電源OFF時、電源2ON信号がOFFして電源装置２を
立ち下がらせる場合、その電源装置２の出力側の負荷が
軽く電源OFF時の立ち下がりが遅く、その出力電圧が下
がり切らない前に、次の電源1ON信号により、電源装置
１が先に下がってしまい各電源のシーケンスが守れない
という問題点があった。Also, when the power supply 2 ON signal is turned off and the power supply device 2 is made to fall when the power supply is turned off, the load on the output side of the power supply device 2 is light and the fall time when the power supply is turned off is slow, and the output voltage does not fall completely In addition, there is a problem in that the power supply device 1 goes down first due to the next power-on signal, and the sequence of each power supply cannot be observed.
この考案は、かかる問題点を解決するためになされた
もので、各電源装置の出力電圧を検出し、電源装置の出
力電圧が一定値に達した時に次の電源装置がONし、又、
電源装置の出力電圧が一定値以下になった時に次の電源
装置がOFFして、各電源装置のシーケンスが守ることが
できる多出力電源装置を得ることを目的とする。The present invention has been made to solve such a problem, and detects the output voltage of each power supply device, and when the output voltage of the power supply device reaches a certain value, the next power supply device turns on, and
An object of the present invention is to obtain a multi-output power supply device in which the next power supply device is turned off when the output voltage of the power supply device becomes a certain value or less and the sequence of each power supply device can be kept.
［課題を解決するための手段］ この考案は、ON/OFF制御信号の入力により電源のON/O
FFを行うＮ合の電源装置と、電源ON/OFF信号が外部から
入力されると順次前記ON/OFF制御信号を出力して前記Ｎ
台の電源装置の第１から第Ｎまで順に電源ONさせるとと
もに第Ｎから第１まで順に電源OFFさせるシーケンス制
御部とを有する多出力電源装置において、前記シーケン
ス制御部は、前記各電源装置と対応して設けられ、対応
する電源装置の出力電圧と基準電圧とを比較するコンパ
レータと、前記各電源装置と対応して設けられ、対応す
る電源装置へON/OFF制御信号を出力するON/OFF制御信号
出力手段とを有し、前記最初に電源投入されるべき第１
の電源装置に対応する第１のON/OFF制御信号出力手段
は、前記電源ON信号が外部から入力された場合に、前記
第１の電源装置にON制御信号を出力するとともに、前記
電源OFF信号が外部から入力され、かつ、前記各電源装
置のうち直前に電源OFFした電源装置に対応して設けら
れたコンパレータで出力電圧が基準電圧以下となったこ
とを検出した場合に、当該第１の電源装置にOFF制御信
号を出力するゲート回路から構成され、前記第Ｎの電源
装置に対応する第ＮのON/OFF制御信号出力手段は、前記
電源ON信号が外部から入力されており、かつ、前記各電
源装置のうち直前に電源ONした電源装置に対応して設け
られたコンパレータで出力電圧が基準電圧以上となった
ことを検出した場合に、セット信号を出力する第Ｎのセ
ット信号を出力する第Ｎのセット信号出力ゲート回路
と、前記電源OFF信号が外部から入力された場合に、リ
セット信号を出力する第Ｎのリセット信号出力ゲート回
路と、前記第Ｎのセット信号出力ゲート回路からセット
信号が出力されると前記第Ｎの電源装置にON制御信号を
出力するとともに該ON制御信号を保持し、前記第Ｎのリ
セット信号出力ゲート回路からリセット信号が出力され
ると前記第Ｎの電源装置にOFF制御信号を出力するとと
もに該OFF制御信号を保持する第Ｎの保持回路から構成
され、前記第１及び第Ｎの電源装置以外の電源装置に対
応するON/OFF制御信号出力手段は、それぞれ、前記電源
ON信号が外部から入力されており、かつ、前記各電源装
置のうち直前に電源ONした電源装置に対応して設けられ
たコンパレータで出力電圧が基準電圧以上となったこと
を検出した場合に、セット信号を出力するセット信号出
力ゲート回路と、前記電源OFF信号が外部から入力され
ており、かつ、前記各電源装置のうち直前に電源OFFし
た電源装置に対応して設けられたコンパレータであって
前記電源ONの際に用いるコンパレータとは別に設けられ
たコンパレータで出力電圧が基準電圧以下となったこと
を検出した場合に、リセット信号を出力するリセット信
号出力ゲート回路と、前記セット信号出力ゲート回路か
らセット信号が出力されると前記第１及び第Ｎの電源装
置以外の電源装置にON制御信号を出力するとともに該ON
制御信号を保持し、前記リセット信号出力ゲート回路か
らリセット信号が出力されると前記第１及び第Ｎの電源
装置以外の電源装置にOFF制御信号を出力するとともに
該OFF制御信号を保持する保持回路から構成されること
を特徴とする。[Means for Solving the Problem] This invention is to turn on / off a power supply by inputting an ON / OFF control signal.
When N power supply devices that perform FF and power ON / OFF signals are input from the outside, the ON / OFF control signals are sequentially output to output the N
In a multi-output power supply device having a sequence control unit that sequentially turns on the power supply from the first to Nth power supply devices and sequentially turns off the power supply from the Nth to first power supply devices, the sequence control unit corresponds to each of the power supply devices. And a comparator that compares the output voltage of the corresponding power supply device with the reference voltage, and an ON / OFF control that is provided corresponding to each of the power supply devices and outputs an ON / OFF control signal to the corresponding power supply device. Signal output means, the first to be powered on first
The first ON / OFF control signal output means corresponding to the power supply device outputs the ON control signal to the first power supply device when the power supply ON signal is input from the outside, and the power supply OFF signal. Is input from the outside, and when it is detected that the output voltage becomes equal to or lower than the reference voltage by the comparator provided corresponding to the power supply device that has been powered off immediately before among the power supply devices, The power supply device includes a gate circuit for outputting an OFF control signal, and the Nth ON / OFF control signal output means corresponding to the Nth power supply device receives the power supply ON signal from the outside, and The Nth set signal that outputs the set signal is output when the comparator provided corresponding to the power supply device that is turned on immediately before among the power supply devices detects that the output voltage is equal to or higher than the reference voltage. Nth set to do Signal output gate circuit, an Nth reset signal output gate circuit that outputs a reset signal when the power OFF signal is input from the outside, and a set signal that is output from the Nth set signal output gate circuit And an ON control signal is output to the Nth power supply device and the ON control signal is held, and when a reset signal is output from the Nth reset signal output gate circuit, an OFF control signal is output to the Nth power supply device. And an ON / OFF control signal output means corresponding to a power supply device other than the first and Nth power supply devices, respectively.
When the ON signal is input from the outside, and when it is detected that the output voltage is equal to or higher than the reference voltage by the comparator provided corresponding to the power supply device that is powered on immediately before among the power supply devices, A set signal output gate circuit which outputs a set signal, and a comparator which is supplied with the power OFF signal from the outside and is provided corresponding to a power supply device that is powered off immediately before among the power supply devices. A reset signal output gate circuit that outputs a reset signal when it is detected that the output voltage is equal to or lower than a reference voltage by a comparator provided separately from the comparator used when the power is turned on, and the set signal output gate circuit When a set signal is output from the power supply device, an ON control signal is output to a power supply device other than the first and Nth power supply devices and the ON control signal is output.
A holding circuit which holds a control signal and outputs an OFF control signal to a power supply device other than the first and Nth power supply devices when the reset signal is output from the reset signal output gate circuit and holds the OFF control signal It is characterized by being composed of.
［作用］ この考案においては、電源ON時の電源ON信号により、
最初に電源ONすべき電源装置をONさせる。そして、電源
ON信号が入力された状態で最初に電源ONすべき電源装置
の出力電圧が基準値を超えたとき、次に電源ONすべき電
源装置をONさせる。以降同様に電源ON信号が入力された
状態で、電源ONした電源装置の出力電圧が基準値を超え
たとき、後の電源装置をONさせていく。[Operation] In this invention, by the power ON signal when the power is ON,
Turn on the power supply unit that should be turned on first. And power
When the output voltage of the power supply device to be turned on first exceeds the reference value while the ON signal is input, the power supply device to be turned on next is turned on. Similarly, when the power-on signal is input and the output voltage of the power-on device that has been turned on exceeds the reference value, the subsequent power-on device is turned on.
また、電源OFF時の電源OFF信号により、最初に電源OF
Fすべき電源装置をOFFさせる。そして、電源OFF信号が
入力された状態で最初に電源OFFすべき電源装置の出力
電圧が基準値を下回ったとき、次に電源OFFすべき電源
装置をOFFさせる。以降同様に電源OFF信号が入力された
状態で、電源OFFした電源装置の出力電圧が基準値を下
回ったとき、後の電源装置をOFFさせていく。In addition, when the power is turned off, the
Turn off the power supply that should be F. Then, when the output voltage of the power supply device that should be turned off first falls below the reference value while the power supply OFF signal is input, the power supply device that should be turned off next is turned off. After that, similarly, when the output voltage of the power supply device that has been turned off falls below the reference value while the power supply OFF signal is being input, the subsequent power supply device is turned off.
［実施例］ 第１図は本考案の一実施例に係る多出力電源装置を示
す回路図、第２図は第１図のタイミングチャートであ
り、（Ａ），（49）〜（51）は上記従来装置と全く同一
のものである。[Embodiment] FIG. 1 is a circuit diagram showing a multi-output power supply device according to an embodiment of the present invention, FIG. 2 is a timing chart of FIG. 1, and (A), (49) to (51) are This is exactly the same as the above conventional device.
図に於いて、（１）はORゲート及び（1A）は電源1ON
信号であり、ORゲート（１）の入力側に電源ON信号
（Ａ）が入力されるので、ORゲート（１）の論理出力に
より、電源1ON信号（Ａ）が出力され、その電源1ON信号
（1A）が出力され、その電源1ON信号（1A）が電源装置
１（49）の制御端子（ON/▲▼）に入力され、電
源装置１（49）が制御されている。In the figure, (1) is the OR gate and (1A) is the power supply 1 ON
Since the power supply ON signal (A) is input to the input side of the OR gate (1), the logic output of the OR gate (1) outputs the power supply 1ON signal (A), and the power supply 1ON signal ( 1A) is output and the power supply 1 ON signal (1A) is input to the control terminal (ON / ▲ ▼) of the power supply device 1 (49) to control the power supply device 1 (49).
（２）はインバータ、（３），（４）はANDゲート、
（５）はRSフリップフロップ及び（5A）は電源2ON信号
であり、電源ON信号（Ａ）がインバータ（２）及びAND
ゲート（３）の入力側に入力される。又、電源装置１
（49）からの出力がコンパレータ（後述で説明）を介し
てANDゲート（３）の入力側に入力される。又、電源装
置３（51）からの出力がコンパレータを介してANDゲー
ト（４）の入力側に入力され、インバータ（２）とAND
ゲート（４）との組み合わせによる論理出力がRSフリッ
プフロップ（５）のリセット（Ｒ）側に、及びANDゲー
ト（３）による論理出力がRSフリップフロップ（５）の
セット（Ｓ）側にそれぞれ入力されるので、RSフリップ
フロップ（５）の論理出力Ｑから電源2ON信号（5A）が
出力され、その電源2ON信号（5A）が電源装置２（50）
の制御端子（ON/▲▼）に入力され、電源装置２
（51）が制御されている。(2) is an inverter, (3) and (4) are AND gates,
(5) is an RS flip-flop and (5A) is a power 2 ON signal, and the power ON signal (A) is an inverter (2) and an AND
It is input to the input side of the gate (3). Also, the power supply device 1
The output from (49) is input to the input side of the AND gate (3) via a comparator (described later). In addition, the output from the power supply device 3 (51) is input to the input side of the AND gate (4) via the comparator and ANDed with the inverter (2).
The logical output by the combination with the gate (4) is input to the reset (R) side of the RS flip-flop (5), and the logical output by the AND gate (3) is input to the set (S) side of the RS flip-flop (5). Therefore, the power supply 2ON signal (5A) is output from the logical output Q of the RS flip-flop (5), and the power supply 2ON signal (5A) is supplied to the power supply device 2 (50).
Input to the control terminal (ON / ▲ ▼) of the power supply device 2
(51) is controlled.
（６）はインバータ、（７），（８）はANDゲート、
（９）はRSフリップフロップ、（9A）は電源3ON信号、
（10）は４入力ANDゲート、（10A）はPOWRDY信号及び
（11）はインバータであり、電源ON信号（Ａ）がインバ
ータ（６）、ANDゲート（７）及びANDゲート（10）の入
力側に入力され、電源装置１（49）、電源装置２（50）
及び電源装置３（51）からの各出力が各コンパレータ
（後述で説明）を介して４入力ANDゲート（10）に入力
され、電源装置２（50）の出力がコンパレータを介して
ANDゲート（７）の入力側に入力される。又、４入力AND
ゲート（10）の出力がインバータ（11）よりANDゲート
（８）の入力側に入力され、インバータ（６），（11）
とANDゲート（８）との組み合わせによる論理出力がRS
フリップフロップ（９）のリセット（Ｒ）側に、及びAN
Dゲート（７）にる論理出力がRSフリップフロップ
（９）のセット（Ｓ）側にそれぞれ入力されるので、RS
フリップフロップ（９）の論理出力Ｑから電源3ON信号
（9A）が出力され、その電源3ON信号（9A）が電源装置
３（51）の制御端子（ON/▲▼）に入力され、電
源装置３（51）が制御されている。(6) is an inverter, (7) and (8) are AND gates,
(9) is the RS flip-flop, (9A) is the power 3 ON signal,
(10) is a 4-input AND gate, (10A) is a POWRDY signal and (11) is an inverter, and the power ON signal (A) is the input side of the inverter (6), AND gate (7) and AND gate (10). Input to the power supply 1 (49), power supply 2 (50)
And each output from the power supply device 3 (51) is input to the 4-input AND gate (10) via each comparator (described later), and the output of the power supply device 2 (50) is input via the comparator.
It is input to the input side of the AND gate (7). Also, 4-input AND
The output of the gate (10) is input from the inverter (11) to the input side of the AND gate (8), and the inverters (6), (11)
And the logical output by the combination of AND gate (8) is RS
To the reset (R) side of the flip-flop (9) and AN
Since the logic output from the D gate (7) is input to the set (S) side of the RS flip-flop (9) respectively, RS
The power output 3ON signal (9A) is output from the logic output Q of the flip-flop (9), the power supply 3ON signal (9A) is input to the control terminal (ON / ▲ ▼) of the power supply 3 (51), and the power supply 3 (51) is controlled.
又、ORゲート（１）、インバータ（２），（６），
（11）、ANDゲート（３），（４），（７），（８）、
４入力ANDゲート（10）及びRSフリップフロップ
（５），（９）で構成されたものを電源シーケンス制御
手段としている。Also, the OR gate (1), the inverters (2), (6),
(11), AND gates (3), (4), (7), (8),
A power supply sequence control means is composed of a 4-input AND gate (10) and RS flip-flops (5) and (9).
（12），（13），（14），（15），（16）はVRef1、V
Ref2、VRef3、VRef4、VRef5の各基準電圧で、VRef1（1
2）、VRef3（14）及びVRef5（16）は電源シーケンスON
用（電源装置１→電源装置２→電源装置３の順にONす
る）であり、VRef2（13）及びVRef4（15）は電源シーケ
ンスOFF用（電源装置→３電源装置２→電源装置１の順
にOFFする）である。(12), (13), (14), (15), (16) are V Ref1 , V
With Ref2 , V Ref3 , V Ref4 , and V Ref5 reference voltages, V Ref1 (1
2), V Ref3 (14) and V Ref5 (16) are power sequence ON
Use a (to ON in the order of the power supply 1 → power supply 2 → power supply 3), V Ref2 (13) and V Ref4 (15) is power sequence OFF (power supply → 3 power supply 2 → power supply 1 It turns off in order).
（17），（18），（19），（20），（21）は各コンパ
レータで、（17），（19），（21）は上記基準電圧と同
様に電源シーケンスON用のコンパレータであり、（1
8），（20）は電源シーケンスOFF用のコンパレータであ
る。又、（17），（18），（19），（20），（21）は非
反転用のコンパレータであり、（20）は反転用のコンパ
レータである。(17), (18), (19), (20) and (21) are comparators, and (17), (19) and (21) are comparators for turning on the power supply sequence, like the reference voltage. , (1
8) and 20) are comparators for turning off the power supply sequence. Further, (17), (18), (19), (20) and (21) are non-inverting comparators, and (20) is an inverting comparator.
（17A）は電源1ON検出信号で、電源ON時に於ける電源
装置１（49）の出力を検出する為に、コンパレータ（1
7）の＋入力側に入力する電源装置１の出力１（49a）と
コンパレータ（17）の−入力側に入力する基準電圧V
Ref1（12）とを比較して電源1ON検出信号（17A）を検出
し、その電源1ON検出信号（17A）が４入力ANDゲート（1
0）の入力側及びANDゲート（３）の入力側へ入力され
る。(17A) is a power supply 1 ON detection signal, which is used to detect the output of the power supply device 1 (49) when the power supply is ON.
Output 1 (49a) of the power supply device 1 input to the + input side of 7) and reference voltage V input to the-input side of the comparator (17)
The power supply 1 ON detection signal (17A) is detected by comparing with Ref1 (12), and the power supply 1 ON detection signal (17A) is input to the 4-input AND gate (1
It is input to the input side of 0) and the input side of the AND gate (3).
（19A）は電源2ON検出信号で、電源ON時に於ける電源
装置２（50）の出力を検出する為に、コンパレータ（1
9）の＋入力側に入力する電源装置２の出力２（50a）と
コンパレータ（19）の−入力側に入力する基準電圧V
Ref3（14）とを比較して電源2ON検出信号（19A）を検出
し、その電源2ON検出信号（19A）が４入力ANDゲート（1
0）の入力側及びANDゲート（７）の入力側へ入力され
る。(19A) is a power source 2 ON detection signal, which is used to detect the output of the power source device 2 (50) when the power source is turned ON.
Output 2 (50a) of power supply unit 2 input to the + input side of 9) and reference voltage V input to the-input side of the comparator (19)
The power 2 ON detection signal (19 A) is detected by comparing with Ref3 (14), and the power 2 ON detection signal (19 A) is input to the 4-input AND gate (1
It is input to the input side of 0) and the input side of the AND gate (7).
（21A）は電源3ON検出信号で、電源ON時に於ける電源
装置３（51）の出力を検出する為に、コンパレータ（2
1）の＋入力側に入力する電源装置３の出力３（51a）と
コンパレータ（21）の−入力側に入力する基準電圧V
Ref5（16）とを比較して電源3ON検出信号（21A）検出
し、その電源3ON検出信号（21A）が４入力ANDゲート（1
0）の入力側へ入力される。(21A) is a power supply 3 ON detection signal, which is used to detect the output of the power supply device 3 (51) when the power supply is turned ON.
Output 3 (51a) of power supply device 3 input to the + input side of 1) and reference voltage V input to the-input side of the comparator (21)
The power supply 3ON detection signal (21A) is detected by comparing with Ref5 (16), and the power supply 3ON detection signal (21A) is input to the 4-input AND gate (1
It is input to the input side of 0).
（20A）は電源3OFF検出信号で、電源OFF時に於ける電
源装置３（51）の出力を検出する為に、コンパレータ
（20）の−入力側に入力する電源装置３の出力（51a）
とコンパレータ（20）の＋入力側に入力する基準電圧V
Ref4（15）とを比較して電源3OFF検出信号（20A）を検
出し、その電源装置3OFF検出信号（20A）がANDゲート
（４）の入力側へ入力される。(20A) is a power supply 3 OFF detection signal. The output of the power supply device 3 (51a) is input to the-input side of the comparator (20) in order to detect the output of the power supply device 3 (51) when the power is off.
And reference voltage V input to the + input side of the comparator (20)
The power supply 3OFF detection signal (20A) is detected by comparing with Ref4 (15), and the power supply 3OFF detection signal (20A) is input to the input side of the AND gate (4).
（18A）は電源2OFF検出信号で、電源OFF時に於ける電
源装置２（50）の出力を検出する為に、コンパレータ
（18）の＋入力側に入力する電源装置２の出力２（50
a）とコンパレータ（18）の−入力側に入力する基準電
圧VRef2（13）とを比較して電源2OFF検出信号VRef2（1
3）とを比較して電源2OFF検出信号（18A）を検出し、そ
の電源2OFF検出信号（18A）がORゲート（１）の入力側
へ入力される。(18A) is a power supply 2 OFF detection signal. In order to detect the output of the power supply device 2 (50) when the power is off, the output 2 (50 of the power supply device 2 that is input to the + input side of the comparator (18) is detected.
a) is compared with the reference voltage V Ref2 (13) input to the-input side of the comparator (18), and the power supply 2 OFF detection signal V Ref2 (1
3) is compared to detect the power supply 2OFF detection signal (18A), and the power supply 2OFF detection signal (18A) is input to the input side of the OR gate (1).
又、基準電圧（12），（13），（14），（15），（1
6）及びコンパレータ（17），（18），（19），（2
0），（21）で構成されたものを電圧比較検出手段とし
てしている。（22）は多出力電源装置のシーケンス制御
部である。Also, the reference voltage (12), (13), (14), (15), (1
6) and comparators (17), (18), (19), (2
The one composed of 0) and (21) is used as the voltage comparison and detection means. (22) is a sequence control unit of the multi-output power supply device.
上記のように構成された多出力電源装置に於いて、初
期状態に於いては、シーケンス制御部（22）の入力端子
に入力する電源ON信号（Ａ）がＬレベルで、RSフリップ
フロップ（５），（９）がリセット状態であり、電源装
置１（49），電源装置２（50），電源装置３（51）は共
にOFFになっている。In the multi-output power supply device configured as described above, in the initial state, the power ON signal (A) input to the input terminal of the sequence control section (22) is at L level and the RS flip-flop (5 ) And (9) are in the reset state, and the power supply device 1 (49), the power supply device 2 (50), and the power supply device 3 (51) are all off.
ここで、第１図及び第２図より、電源装置１（49），
電源装置２（50），電源装置３（51）と順次にONさせる
為に、シーケンス制御部（22）の入力端子へＨレベルの
電源ON信号（Ａ）を入力すると（t0）より、ORゲート
（１）からＨレベルの電源1ON信号（1A）を論理出力し
（t1より）、その電源1ON信号（1A）が電源装置１（4
9）の制御端子（ON/▲▼）に入力され、電源１
（49）がONされる。Here, from FIG. 1 and FIG. 2, the power supply device 1 (49),
In order to turn on the power supply device 2 (50) and the power supply device 3 (51) in sequence, input the H-level power ON signal (A) to the input terminal of the sequence control unit (22), and from (t0), the OR gate The H-level power supply 1 ON signal (1A) is logically output from (1) (from t1), and the power supply 1 ON signal (1A) is output from the power supply device 1 (4A).
Input to the control terminal (ON / ▲ ▼) of 9), power supply 1
(49) is turned on.
次に、電源装置１（49）の出力１（49a）が上昇して
基準電圧VRef1（12）を越えると（t3より）、コンパレ
ータ（17）から出力される電源1ON検出信号（17A）がＨ
レベルとなり、その電源1ON検出信号（17A）がそれぞれ
４入力ANDゲート（10）及びANDゲート（３）に入力され
る。ANDゲート（３）は、そのＨレベルの電源1ON検出信
号（17A）とＨレベルの電源ON信号（Ａ）との論理積に
より、Ｈレベルで論理出力する。又、Ｈレベルの電源ON
信号（Ａ）インバータ（２）によって反転されたＬレベ
ル出力がANDゲート（４）へ入力されると、ANDゲート
（４）はＬレベルで論理出力する。よって、RSフリップ
フロップ（５）のセット側にＨレベル、リセット側にＬ
レベルがそれぞれ入力され、RSフリップフロップ（５）
の論理出力ＱはＨレベルの電源2ON信号（5A）が出力さ
れ、その電源2ON信号（5A）が電源装置２（50）の制御
端子（ON/▲▼）に入力され、電源装置２（50）
がONされる。Next, when the output 1 (49a) of the power supply device 1 (49) rises and exceeds the reference voltage V Ref1 (12) (from t3), the power supply 1 ON detection signal (17A) output from the comparator (17) is output. H
The level becomes 1 and the power supply 1 ON detection signal (17A) is input to the 4-input AND gate (10) and the AND gate (3), respectively. The AND gate (3) logically outputs at the H level by the logical product of the H level power supply 1 ON detection signal (17A) and the H level power ON signal (A). Also, the H level power is turned on.
When the L level output inverted by the signal (A) inverter (2) is input to the AND gate (4), the AND gate (4) logically outputs at the L level. Therefore, the set side of RS flip-flop (5) is at H level and the reset side is at L level.
Each level is input, RS flip-flop (5)
As for the logic output Q of the power supply 2ON signal (5A) of H level is output, the power supply 2ON signal (5A) is input to the control terminal (ON / ▲ ▼) of the power supply 2 (50), )
Is turned on.
次に、電源装置２（50）の出力２（50a）が上昇して
基準電圧VRef3（14）を越えると（t5時より）、コンパ
レータ（19）から出力される電源2ON検出信号（19A）が
Ｈレベルとなり、その電源2ON検出信号（19A）がそれぞ
れ４入力ANDゲート（10）及びANDゲート（７）に入力さ
れる。ANDゲート（７）は、そのＨレベルの電源2ON検出
信号（19A）とＨレベルの電源ON信号（Ａ）との論理積
により、Ｈレベルで論理出力する。又、Ｈレベルの電源
ON信号（Ａ）をインバータ（６）によって反転されたＬ
レベル出力がANDゲート（８）へ入力されると、ANDゲー
ト（８）はＬレベルで論理出力する。よって、RSフリッ
プフロップ（９）のセット側にＨレベル、リセット側に
Ｌレベルがそれぞれ入力され、RSフリップフロップ
（９）の論理出力ＱはＨレベルの電源3ON信号（9A）が
出力され、その電源3ON信号（9A）が電源装置３（51）
の制御端子（ON/▲▼）に入力され、電源装置３
（51）がONされる。Next, when the output 2 (50a) of the power supply device 2 (50) rises and exceeds the reference voltage V Ref3 (14) (from t5), the power supply 2 ON detection signal (19A) output from the comparator (19). Becomes H level, and the power supply 2 ON detection signal (19A) is input to the 4-input AND gate (10) and the AND gate (7), respectively. The AND gate (7) logically outputs the H level by the logical product of the H level power 2 ON detection signal (19A) and the H level power ON signal (A). Also, H level power supply
L that is the ON signal (A) inverted by the inverter (6)
When the level output is input to the AND gate (8), the AND gate (8) logically outputs at the L level. Therefore, the H level is input to the set side of the RS flip-flop (9) and the L level is input to the reset side thereof, and the logic output Q of the RS flip-flop (9) outputs the power supply 3ON signal (9A) of the H level. Power supply 3 ON signal (9A) is power supply 3 (51)
Input to the control terminal (ON / ▲ ▼) of the power supply device 3
(51) is turned on.
次に、電源装置３（51）の出力電圧V3（51a）が上昇
して基準電圧VRef5（16）を越えると（t7より）、コン
パレータ（21）から出力される電源3ON検出信号（21A）
がＨレベルとなり、その電源3ON検出信号（21A）が４入
力ANDゲート（10）に入力される。４入力ANDゲート（1
0）は、Ｈレベルの電源ON信号（Ａ）、Ｈレベルの電源1
0N検出信号（17A）、Ｈレベルの電源2ON検出信号（19
A）及びＨレベルの電源3ON検出信号（21A）がそれぞれ
入力されているので、４入力ANDゲート（10）の論理出
力はＨレベルのPOWRDY信号（10A）がt7時より出力さ
れ、電源装置１（49），電源装置２（50），電源装置３
（51）が共に正常にONした状態であることを制御部に通
知して、電源ON時の各電源装置のシーケンスが終了す
る。Next, when the output voltage V3 (51a) of the power supply device 3 (51) rises and exceeds the reference voltage V Ref5 (16) (from t7), the power supply 3 ON detection signal (21A) output from the comparator (21).
Becomes H level, and the power supply 3 ON detection signal (21A) is input to the 4-input AND gate (10). 4-input AND gate (1
0) is an H level power ON signal (A), H level power 1
0N detection signal (17A), H level power 2 ON detection signal (19
A) and the H level power supply 3 ON detection signal (21A) are respectively input, the logical output of the 4-input AND gate (10) is the H level POWRDY signal (10A) being output from the time t7, and the power supply device 1 (49), power supply 2 (50), power supply 3
The control unit is notified that both (51) are normally turned on, and the sequence of each power supply device when the power is turned on ends.
又、第２図のタイミングチャートより、電源装置２
（50）の負荷が重い場合、電源装置２（50）の出力２
（50a）の立ち上がりが遅れても基準電圧VRef3（14）を
越えることにより（t5aより）、コンパレータ（19）で
電源2ON検出信号（19A）を出力して、次の電源装置３を
ONさせることができ、電源ON時に於ける各電源装置のシ
ーケンスを守ることが可能になる。Moreover, from the timing chart of FIG.
When the load of (50) is heavy, output 2 of power supply 2 (50)
Even if the rise of (50a) is delayed, the reference voltage V Ref3 (14) is exceeded (from t5a), the power supply 2 ON detection signal (19A) is output from the comparator (19), and the next power supply 3 is switched on.
It can be turned on, and it is possible to keep the sequence of each power supply unit when the power is turned on.
一方、電源装置３（51），電源装置２（50），電源装
置１（49）と順次にOFFさせる為に、シーケンス制御部
（22）の入力端子へＬレベルの電源ON信号（Ａ）（t8よ
り）を入力すると、４入力ANDゲート（10）の論理出力
よりPOWRDY信号（10A）がＨレベルからＬレベル（シー
ケンス制御部の出力端子がＬレベルとなる）になり、各
電源装置１（49），電源装置２（50），電源装置３（5
1）が共に出力されていないことを制御部へ通知する。On the other hand, in order to sequentially turn off the power supply device 3 (51), the power supply device 2 (50), and the power supply device 1 (49), the L level power ON signal (A) (to the input terminal of the sequence control unit (22) ( (from t8), the POWRDY signal (10A) changes from H level to L level (the output terminal of the sequence control unit becomes L level) from the logical output of the 4-input AND gate (10), and each power supply device 1 ( 49), power supply 2 (50), power supply 3 (5
Notify the control unit that 1) is not output together.
次に、そのＬレベルのPOWRDY信号（10A）がインバー
タ（11）に入力され、インバータ（11）により反転され
たＨレベルと、Ｌレベルの電源ON信号（Ａ）をインバー
タ（６）により反転されたＨレベルとがANDゲート
（８）へ入力され、ANDゲート（８）の論理出力がＨレ
ベルとなる。又、ANDゲート（７）には、すでに、Ｌレ
ベルの電源ON信号（Ａ）が入力されている為、ANDゲー
ト（７）の論理出力はＬレベルとなる。よって、RSフリ
ップフロップ（９）のリセット側にＨレベル、セット側
にＬレベルがそれぞれ入力され、RSフリップフロップ
（９）の論理出力ＱはＬレベルの電源3ON信号（9A）が
出力され電源装置３（51）をOFFにする。Next, the L level POWRDY signal (10A) is input to the inverter (11), and the H level inverted by the inverter (11) and the L level power ON signal (A) are inverted by the inverter (6). And H level are input to the AND gate (8), and the logical output of the AND gate (8) becomes H level. Further, since the power-on signal (A) of L level has already been input to the AND gate (7), the logical output of the AND gate (7) becomes L level. Therefore, the H level is input to the reset side of the RS flip-flop (9) and the L level is input to the set side, and the logical output Q of the RS flip-flop (9) outputs the L level power supply 3ON signal (9A). Turn off 3 (51).
電源装置３（51）がOFFしてから、出力３（51a）が基
準電圧VRef4（15）より以下になると、反転用のコンパ
レータ（20）から出力する電源3OFF検出信号（20A）が
Ｈレベルとなる。そのＨレベルの電源3OFF検出信号（20
A）と、Ｌレベルの電源ON信号（Ａ）をインバータ
（２）にって反転されたＨレベルとが、ANDゲート
（４）へ入力され、ANDゲート（４）の論理出力がＨレ
ベルとなる。又、ANDゲート（３）には、すでに、Ｌレ
ベルの電源ON信号（Ａ）が入力されている為、ANDゲー
ト（３）の論理出力はＬレベルとなる。よって、RSフリ
ップフロップ（５）のリセット側にＨレベル、セット側
にＬレベルがそれぞれ入力され、RSフリップフロップ
（５）の論理出力ＱはＬレベルの電源2ON信号（5A）が
出力され電源装置２（50）をOFFにする。When the output 3 (51a) becomes lower than the reference voltage V Ref4 (15) after the power supply 3 (51) is turned off, the power supply 3 OFF detection signal (20A) output from the inverting comparator (20) is at H level. Becomes The H level power supply 3 OFF detection signal (20
A) and the H level obtained by inverting the L-level power ON signal (A) by the inverter (2) are input to the AND gate (4), and the logical output of the AND gate (4) becomes the H level. Become. Further, since the power-on signal (A) of L level has already been input to the AND gate (3), the logical output of the AND gate (3) becomes L level. Therefore, the H level is input to the reset side of the RS flip-flop (5) and the L level is input to the set side, and the logic output Q of the RS flip-flop (5) outputs the power supply 2 ON signal (5A) of the L level. Turn off 2 (50).
電源装置２（50）がOFFしてから、出力２（50a）が基
準電圧VRef2（13）より以下になると、非反転用のコン
パレータ（18）から出力する電源2OFF検出信号（18A）
がＬレベルになる。そのＬレベルの電源2OFF検出信号
（18A）とＬレベルの電源ON信号（Ａ）とがORゲート
（１）へ入力され、ORゲート（１）から論理出力される
電源1ON信号（1A）がＬレベルとなり、電源装置１（4
9）がOFFされ、電源OFF時の各電源装置のシーケンスが
終了する。When the output 2 (50a) becomes lower than the reference voltage V Ref2 (13) after the power supply 2 (50) is turned off, the power supply 2 OFF detection signal (18A) output from the non-inverting comparator (18)
Becomes L level. The L level power supply 2OFF detection signal (18A) and the L level power supply ON signal (A) are input to the OR gate (1), and the power supply 1ON signal (1A) logically output from the OR gate (1) is L level. Level, power supply 1 (4
9) is turned off, and the sequence of each power supply unit when the power is turned off ends.
又、第２図のタイミングチャートより、電源装置２
（50）の負荷が軽い場合、電源装置２（50）の出力２
（50a）の立ち下がりが遅れても基準電圧VRef2（13）よ
り以下になることにより（t14aより）、コンパレータ
（18）で電源2OFF検出信号（18A）を出力して、次の電
源装置１（49）をOFFさせることができ、電源OFF時に於
ける各電源装置のシーケンスを守ることが可能になる。Moreover, from the timing chart of FIG.
When the load of (50) is light, output 2 of power supply 2 (50)
Even if the falling edge of (50a) is delayed, the voltage becomes lower than the reference voltage V Ref2 (13) (from t14a), the power supply 2 OFF detection signal (18A) is output by the comparator (18), and the next power supply 1 (49) can be turned off, and the sequence of each power supply unit can be kept when the power is turned off.
［考案の効果］ 以上のようにこの考案によれば、電源ON時には、各電
源装置の出力値が一定値に立ち上がってから次の電源装
置をONさせ、又、電源のOFF時には、各電源装置の出力
が一定値以下に立ち下がってから次の電源装置をOFFさ
せることにより、電源装置のシーケンスが順守され、
又、負荷の変動等により電源装置の出力値の立ち上がり
や立ち下がりが遅くなることがあっても、同様に各電源
装置のシーケンスが順守される。[Effects of the Invention] As described above, according to the present invention, when the power is turned on, the next power supply is turned on after the output value of each power supply rises to a constant value, and when the power is turned off, each power supply is turned on. By turning off the next power supply after the output of the power supply has dropped below a certain value, the power supply sequence is observed,
Further, even if the rise or fall of the output value of the power supply device is delayed due to load fluctuation or the like, the sequence of each power supply device is similarly observed.
また、各電源装置のON/OFFするときの条件として、電
源のON/OFF信号の状態も監視し、さらに各電源装置への
ON/OFF制御信号を保持するようにしているので、負荷の
変動等により出力電圧が一時的に変動することがあって
もシーケンスが順守される。Also, as a condition for turning on / off each power supply, monitor the state of the power ON / OFF signal, and
Since the ON / OFF control signal is held, the sequence is maintained even if the output voltage may temporarily fluctuate due to load fluctuations or the like.
第１図は本考案の一実施例に係る多出力電源装置の回路
図、第２図は第１図のタイミングチャート、第３図は従
来の多出力電源装置の回路図、第４図は第３図のタイミ
ングチャートである。 図に於いて、（１）はORゲート、（２），（６），（1
1）はインバータ、（３），（４），（７），（８）はA
NDゲート、（10）は４入力ANDゲート、（５），（９）
はRSフリップフロップ、（12），（13），（14），（1
5），（16）は基準電圧、（17），（18），（19），（2
0），（21）はコンパレータ、（22）は多出力電源装置
のシーケンス制御部である。FIG. 1 is a circuit diagram of a multi-output power supply device according to an embodiment of the present invention, FIG. 2 is a timing chart of FIG. 1, FIG. 3 is a circuit diagram of a conventional multi-output power supply device, and FIG. 3 is a timing chart of FIG. In the figure, (1) is an OR gate, (2), (6), (1
1) is an inverter, (3), (4), (7) and (8) are A
ND gate, (10) is a 4-input AND gate, (5), (9)
Is an RS flip-flop, (12), (13), (14), (1
5) and (16) are reference voltages, (17), (18), (19) and (2
0) and (21) are comparators, and (22) is a sequence control unit of the multi-output power supply device.
Claims (1)
を行うＮ台の電源装置と、電源ON/OFF信号が外部から入
力されると順次前記ON/OFF制御信号を出力して前記Ｎ台
の電源装置の第１から第Ｎまで順に電源ONさせるととも
に第Ｎから第１まで順に電源OFFさせるシーケンス制御
部とを有する多出力電源装置において、 前記シーケンス制御部は、 前記各電源装置と対応して設けられ、対応する電源装置
の出力電圧と基準電圧とを比較するコンパレータと、 前記各電源装置と対応して設けられ、対応する電源装置
へON/OFF制御信号を出力するON/OFF制御信号出力手段と
を有し、 前記最初に電源投入されるべき第１の電源装置に対応す
る第１のON/OFF制御信号出力手段は、前記電源ON信号が
外部から入力された場合に、前記第１の電源装置にON制
御信号を出力するとともに、前記電源OFF信号が外部か
ら入力され、かつ、前記各電源装置のうち直前に電源OF
Fした電源装置に対応して設けられたコンパレータで出
力電圧が基準電圧以下となったことを検出した場合に、
当該第１の電源装置にOFF制御信号を出力するゲート回
路から構成され、 前記第Ｎの電源装置に対応する第ＮのON/OFF制御信号出
力手段は、 前記電源ON信号が外部から入力されており、かつ、前記
各電源装置のうち直前に電源ONした電源装置に対応して
設けられたコンパレータで出力電圧が基準電圧以上とな
ったことを検出した場合に、セット信号を出力する第Ｎ
のセット信号出力ゲート回路と、 前記電源OFF信号が外部から入力された場合に、リセッ
ト信号を出力する第Ｎのリセット信号出力ゲート回路
と、 前記第Ｎのセット信号出力ゲート回路からセット信号が
出力されると前記第Ｎの電源装置にON制御信号を出力す
るとともに該ON制御信号を保持し、前記第Ｎのリセット
信号出力ゲート回路からリセット信号が出力されると前
記第Ｎの電源装置にOFF制御信号を出力するとともに該O
FF制御信号を保持する第Ｎの保持回路から構成され、 前記第１及び第Ｎの電源装置以外の電源装置に対応する
ON/OFF制御信号出力手段は、それぞれ、 前記電源ON信号が外部から入力されており、かつ、前記
各電源装置のうち直前に電源ONした電源装置に対応して
設けられたコンパレータで出力電圧が基準電圧以上とな
ったことを検出した場合に、セット信号を出力するセッ
ト信号出力ゲート回路と、 前記電源OFF信号が外部から入力されており、かつ、前
記各電源装置のうち直前に電源OFFした電源装置に対応
して設けられたコンパレータであって前記電源ONの際に
用いるコンパレータとは別に設けられたコンパレータで
出力電圧が基準電圧以下となったことを検出した場合
に、リセット信号を出力するリセット信号出力ゲート回
路と、 前記セット信号出力ゲート回路からセット信号が出力さ
れると前記第１及び第Ｎの電源装置以外の電源装置にON
制御信号を出力するとともに該ON制御信号を保持し、前
記リセット信号出力ゲート回路からリセット信号が出力
されると前記第１及び第Ｎの電源装置以外の電源装置に
OFF制御信号を出力するとともに該OFF制御信号を保持す
る保持回路から構成されることを特徴とする多出力電源
装置。[Claim 1] Power ON / OFF by inputting ON / OFF control signal
And N power supply devices for performing power ON / OFF signals from the outside, the ON / OFF control signals are sequentially output to sequentially turn ON the power supplies from the first to the Nth power supply devices. In a multi-output power supply device having a sequence control unit for sequentially turning off the power supply from the Nth to the first, the sequence control unit is provided corresponding to each of the power supply devices, and outputs the output voltage and the reference voltage of the corresponding power supply device. And a comparator for comparing the power supply devices, and has an ON / OFF control signal output unit that outputs an ON / OFF control signal to the corresponding power supply device, and should be turned on first. The first ON / OFF control signal output means corresponding to the first power supply device outputs the ON control signal to the first power supply device when the power supply ON signal is input from the outside, and the power supply Is the OFF signal input from the outside? The power source OF
When it is detected that the output voltage is below the reference voltage with the comparator provided for the power supply unit
The N-th ON / OFF control signal output means, which comprises a gate circuit that outputs an OFF control signal to the first power supply device, corresponds to the Nth power supply device, and receives the power supply ON signal from the outside. And a Nth signal that outputs a set signal when it is detected that the output voltage is equal to or higher than a reference voltage by a comparator provided corresponding to the power supply device that has just been turned on among the power supply devices.
Set signal output gate circuit, an Nth reset signal output gate circuit that outputs a reset signal when the power OFF signal is input from the outside, and a set signal is output from the Nth set signal output gate circuit Then, the ON control signal is output to the Nth power supply device and the ON control signal is held, and when the reset signal is output from the Nth reset signal output gate circuit, the ON control signal is turned off to the Nth power supply device. The control signal is output and the O
Comprised of an Nth holding circuit that holds an FF control signal, and corresponds to a power supply device other than the first and Nth power supply devices
The ON / OFF control signal output means, respectively, the power ON signal is input from the outside, and the output voltage is output by a comparator provided corresponding to the power supply device that is powered on immediately before among the power supply devices. A set signal output gate circuit that outputs a set signal when it is detected that the voltage exceeds the reference voltage, and the power OFF signal is input from the outside, and the power is turned OFF immediately before in each of the power supply devices. A reset signal is output when a comparator provided corresponding to the power supply device, which is provided separately from the comparator used when the power is turned on, detects that the output voltage is equal to or lower than the reference voltage. When a set signal is output from the reset signal output gate circuit and the set signal output gate circuit, the power supply devices other than the first and Nth power supply devices are turned on.
When a reset signal is output from the reset signal output gate circuit while outputting a control signal and holding the ON control signal, a power supply device other than the first and Nth power supply devices
A multi-output power supply device comprising a holding circuit that outputs an OFF control signal and holds the OFF control signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989143651U JP2500898Y2 (en) | 1989-12-14 | 1989-12-14 | Multi-output power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989143651U JP2500898Y2 (en) | 1989-12-14 | 1989-12-14 | Multi-output power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0383445U JPH0383445U (en) | 1991-08-26 |
| JP2500898Y2 true JP2500898Y2 (en) | 1996-06-12 |
Family
ID=31690413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989143651U Expired - Lifetime JP2500898Y2 (en) | 1989-12-14 | 1989-12-14 | Multi-output power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500898Y2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7628954B2 (en) * | 2005-05-04 | 2009-12-08 | Abbott Laboratories, Inc. | Reagent and sample handling device for automatic testing system |
| JP5239971B2 (en) * | 2009-03-18 | 2013-07-17 | セイコーエプソン株式会社 | Timing control circuit and power supply circuit having timing control circuit |
| JP5695918B2 (en) * | 2011-01-26 | 2015-04-08 | ローム株式会社 | Power supply device and electronic device using the same |
| WO2018096776A1 (en) * | 2016-11-25 | 2018-05-31 | 日立オートモティブシステムズ株式会社 | Power source circuit |
| JP7160463B2 (en) * | 2018-04-05 | 2022-10-25 | 株式会社デンソーテン | Power sequence control circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS484008U (en) * | 1971-05-24 | 1973-01-18 | ||
| JPS54124238A (en) * | 1978-03-20 | 1979-09-27 | Hitachi Ltd | Sequential circuit of power source |
-
1989
- 1989-12-14 JP JP1989143651U patent/JP2500898Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0383445U (en) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705898A (en) | Lighting circuit for discharge lamp which restricts inversion of output voltage polarity | |
| JPH0637613A (en) | Cmos power-on reset circuit | |
| US7646175B2 (en) | Device and method for controlling a current supply | |
| JP2500898Y2 (en) | Multi-output power supply | |
| JPH01174268A (en) | Detector for instantaneous disconnection of dc power supply | |
| US3878429A (en) | Electronic flash device with automatic light control | |
| JPH06284594A (en) | Chargeable power supply apparatus | |
| JP3313044B2 (en) | Cycle control method | |
| JPH053635A (en) | Overdischarge prevention circuit | |
| US6788133B2 (en) | Reference voltage providing circuit | |
| JPH0132207Y2 (en) | ||
| JPH0662564A (en) | Chopper mode switching regulator | |
| JPH06311798A (en) | Exciting current controller for automotive generator | |
| JPH069553Y2 (en) | Power supply circuit | |
| KR940000308Y1 (en) | Charging circuit of battery | |
| JP2000241565A (en) | Timer circuit | |
| JP3465441B2 (en) | Lighting equipment | |
| JPH035930Y2 (en) | ||
| JP3675001B2 (en) | Semiconductor integrated circuit with delay circuit | |
| JPS625725Y2 (en) | ||
| JPH11321770A (en) | Lighting controller for electrically assisted vehicle | |
| JPH0666292U (en) | Power supply circuit | |
| JPH0878060A (en) | Battery protection circuit | |
| JPH0229117A (en) | Reset circuit | |
| KR20000046621A (en) | Reset signal generating apparatus |