JP2025524924A - 向上した膜質を有する膜の形成 - Google Patents

向上した膜質を有する膜の形成

Info

Publication number
JP2025524924A
JP2025524924A JP2025504063A JP2025504063A JP2025524924A JP 2025524924 A JP2025524924 A JP 2025524924A JP 2025504063 A JP2025504063 A JP 2025504063A JP 2025504063 A JP2025504063 A JP 2025504063A JP 2025524924 A JP2025524924 A JP 2025524924A
Authority
JP
Japan
Prior art keywords
film
chamber
precursor
substrate
input flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2025504063A
Other languages
English (en)
Inventor
バルガヴ エス チトラ
スリニヴァス ディ ネマニ
プルヴァム モディ
エリー ワイ イェー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2025524924A publication Critical patent/JP2025524924A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

方法は、第１の入力流れを供給することにより、基板上に流動性膜を堆積させることであって、第１の入力流れは、第１の前駆体のプラズマ放出物を含むことと、第２の入力流れを供給することにより、基板内に画定されたフィーチャの側壁から流動性膜の一部分を除去して、流動性膜の残りの部分を得ることであって、第２の入力流れは、第２の前駆体のプラズマ放出物を含むことと、第３の入力流れを供給することにより、流動性膜の残りの部分の水素含量を低減して、高密度化された膜を得ることであって、第３の入力流れは、第３の前駆体のプラズマ放出物を含むことと、高密度化された膜を膜処理プロセスに従って処理することとを含む。

Description

関連出願の相互参照
本出願は、「ＦＯＲＭＩＮＧ ＦＩＬＭＳ ＷＩＴＨ ＩＭＰＲＯＶＥＤ ＦＩＬＭ ＱＵＡＬＩＴＹ」と題された、２０２２年７月２６日に出願された米国特許出願第１７／８７３，５９７号の利点および優先権を主張し、本明細書にその全体が参照として組み込まれる。
本技術は、半導体処理に関する。より具体的には、本技術は、向上した膜質を有する膜の形成に関する。
電子デバイス製造システムは、電子デバイス（例えば集積回路および／またはフラットパネルディスプレイ）を基板上に作製するために基板が処理される１つまたは複数のプロセスチャンバを含む場合がある。プロセスチャンバは、（例えば約０．０１Ｔｏｒｒ～約８０Ｔｏｒｒの範囲の）真空度かつ（例えば約１００℃～約７００℃の範囲の）高温において動作される場合がある。同じまたは異なる基板プロセスが、電子デバイス製造システムの各プロセスチャンバにおいて行われてよい。基板処理は、いくつかの電子デバイス製造システムのロードロックにおいて行われてもよい。ロードロックは、基板が電子デバイス製造システムの他の箇所への輸送のためにプロセスチャンバと工場インターフェースとの間で移送されるチャンバである。
さらに別の態様によれば、方法が提供される。方法は、第１の入力流れを供給することにより、基板上に流動性膜を堆積させることであって、第１の入力流れは、第１の前駆体のプラズマ放出物を含むことと、第２の入力流れを供給することにより、基板内に画定されたフィーチャの側壁から流動性膜の一部分を除去して、流動性膜の残りの部分を得ることであって、第２の入力流れは、第２の前駆体のプラズマ放出物を含むことと、第３の入力流れを供給することにより、流動性膜の残りの部分の水素含量を低減して、高密度化された膜を得ることであって、第３の入力流れは、第３の前駆体のプラズマ放出物を含むことと、高密度化された膜を膜処理プロセスに従って処理することとを含む。
別の態様によれば、システムが提供される。システムは、メモリに動作可能に結合されたプロセッサを含む少なくとも１つのシステムコントローラを含む。少なくとも１つのシステムコントローラは、第１の入力流れを供給させることにより、基板上に流動性膜を堆積させることであって、第１の入力流れは、第１の前駆体のプラズマ放出物を含むことと、第２の入力流れを供給させることにより、基板内に画定されたフィーチャの側壁から流動性膜の一部分を除去させて、流動性膜の残りの部分を得ることであって、第２の入力流れは、第２の前駆体のプラズマ放出物を含むことと、第３の入力流れを供給させることにより、流動性膜の残りの部分の水素含量を低減させて、高密度化された膜を得ることであって、第３の入力流れは、第３の前駆体のプラズマ放出物を含むことと、高密度化された膜を膜処理プロセスを用いて処理させることとを行うように構成される。
さらに別の態様によれば、システムが提供される。システムは、第１の基板支持体を含むプロセスチャンバと、第２の基板支持体を含む膜処理チャンバと、プロセスチャンバおよび膜処理チャンバに結合された移送チャンバを備え、移送チャンバは、移送ロボットを収容し、少なくとも１つのシステムコントローラは、プロセスチャンバ、膜処理チャンバおよび移送ロボットに動作可能に結合される。少なくとも１つのシステムコントローラは、移送ロボットに基板をプロセスチャンバ内で第１の基板支持体上に装填させることであって、基板は、基板内に画定されたフィーチャを含むことと、プロセスチャンバの処理容積部内に第１の入力流れを供給させることにより、プロセスチャンバ内で基板上に流動性膜を堆積させることであって、第１の入力流れは、第１の前駆体のプラズマ放出物を含むことと、処理容積部内に第２の入力流れを供給させることにより、プロセスチャンバ内で、フィーチャの側壁から流動性膜の一部分を除去させて、流動性膜の残りの部分を得ることであって、第２の入力流れは、第２の前駆体のプラズマ放出物を含むことと、処理容積部内に第３の入力流れを供給させることにより、プロセスチャンバ内で、流動性膜の残りの部分の水素含量を低減させることであって、高密度化された膜を得て、第３の入力流れは、第３の前駆体のプラズマ放出物を含むことと、移送ロボットに基板をプロセスチャンバから膜処理チャンバへ、また第２の基板支持体上に移送させることと、高密度化された膜を膜処理プロセスを用いて膜処理チャンバ内で処理させることとを行うように構成される。
本開示のこれらのおよび他の実施形態に係るさらに他の態様、特徴、および利点が、以下の詳細な説明、添付の特許請求の範囲、および添付の図面から容易に明らかとなり得る。したがって、本明細書の図面および説明は、限定的なものではなく、本質的に例示的なものとしてみなされるべきである。
下記で説明する図面は、単に例示の目的で提供されており、必ずしも正確な縮尺で描かれていない。図面は、決して本開示の範囲を限定することを意図したものではない。
いくつかの実施形態に係る電子デバイス製造システムの模式的トップダウン図である。 いくつかの実施形態に係る、基板上に膜を選択的に形成するための例示的なプロセスチャンバの模式的断面図である。 いくつかの実施形態に係る、基板上に膜を選択的に形成するための方法のフローチャートである。 いくつかの実施形態に係る、基板上に膜を選択的に形成するための方法中の基板の模式的断面図である。 いくつかの実施形態に係る、膜処理システムの模式図である。 いくつかの実施形態に係る、向上した膜質を有する膜を形成するための方法のフローチャートである。 いくつかの実施形態に係る、向上した膜質を有する膜を形成するための方法中の模式的断面図の図である。
本開示の態様は、向上した膜質を有する膜（例えばシリコン薄膜）を形成することを対象とする。集積回路などの電子デバイスは、複雑にパターニングされた材料層を基板表面に生成するプロセスにより実現される。パターニングされた材料を基板に生成することは、露出された材料の形成および除去の制御された方法を必要とする。デバイスサイズが縮小し続けることに伴い、材料の形成が後続の操作に影響を及ぼす場合がある。例えば、ギャップ充填操作において、半導体基板に形成されたトレンチまたは他のフィーチャを充填するために、材料が形成または堆積される場合がある。フィーチャは、より高いアスペクト比および低減した限界寸法を特徴とする場合があるため、これらの充填操作が課題となる場合がある。例えば、堆積はフィーチャの頂部に、また側壁に沿って生じる場合があるため、堆積の継続は、フィーチャ内の側壁の間を含むフィーチャのピンチオフを生じさせる場合があり、フィーチャ内にボイドを生成する場合がある。これは、デバイス性能および後続の処理操作に影響を及ぼす場合がある。
アモルファスシリコンは、半導体デバイス製造において、多数の構造およびプロセスに、犠牲材料として含め、例えばダミーゲート材料として、またはトレンチフィル材料として用いられる場合がある。ギャップ充填操作において、一部の処理は、堆積の共形性を制限するためのプロセス条件下で形成された流動性膜を利用する場合があり、それにより、堆積された材料が基板上のフィーチャをより良好に充填することが可能となる場合がある。流動性シリコン材料は、比較的大量の水素を特徴とする場合があり、他の形成された膜よりも低密度である場合がある。結果として、生成された膜を硬化させるために、後続の処理操作が行われる場合がある。一部の実施例では、水素を除去し膜を処理するために、ＵＶ硬化プロセスを利用する場合がある。しかしながら、ＵＶ硬化は、大幅な膜の収縮をもたらす場合があり、これは、フィーチャに応力を生じさせるとともに、構造内にボイドを生成する場合がある。
フィーチャサイズが縮小し続けることに伴い、流動性膜は、より高いアスペクト比をさらに特徴とし得る狭いフィーチャにとって課題となる場合がある。例えば、フィーチャの側壁への堆積に起因して、フィーチャのピンチングがより生じやすい場合があり、これは、小さいフィーチャサイズにおいて、さらなるフィーチャへの流れをさらに制限する場合があり、ボイドを生成する場合がある。加えて、アモルファスシリコンの変換が行われ得るプロセスでは、変換中の側壁材料の膨張が、フィーチャ内へのアクセスをさらに制限する場合がある。
本開示の態様は、向上した膜質を有する膜を形成することにより、上記のおよび他の欠陥に対処する。本明細書に記載の実施形態は、膜（例えば薄膜）を選択的に形成してよい。より具体的には、膜を選択的に形成することは、好適な堆積プロセスを用いて流動性膜を堆積させることと、ドライエッチングプロセスを用いて流動性膜の一部分を側壁から除去して、フィーチャ内の流動性膜の残りの部分を得ることとを含んでよい。ドライエッチングプロセスは、より低品質の材料を側壁から除去しつつ、フィーチャ内のより高密度な材料を維持することが可能である。いくつかの実施形態において、ドライエッチングプロセスは、プラズマエッチングプロセス（例えば水素（Ｈ2）エッチングプロセス）である。これは、トレンチ充填中の側壁被覆を制限または防止する場合があり、それにより、改善された充填操作を行うことが可能となる。よって、選択的堆積プロセス中に、側壁に堆積された材料に対して行われない場合があるフィーチャに材料を形成することができる。
いくつかの実施形態において、膜は、シリコン（Ｓｉ）を含む。例えば、膜は、Ｓｉ膜であってよい。Ｓｉ膜は、約０％の窒素（Ｎ）濃度、約９９％のＳｉ濃度および約１％の酸素（Ｏ）濃度を有してよい。加えて、Ｓｉ膜は、６０秒間の１：５００希フッ化水素酸（ＤＨＦ）エッチング剤を想定して、約８オングストローム（Å）毎分未満のウェットエッチング速度を有してよい。Ｓｉ膜の残りの部分は、約５ｎｍ～約１０ｎｍの間の厚さ、および約２ｎｍ未満の側壁厚さを有してよい。
堆積プロセスは、任意の好適なプロセスウィンドウパラメータを用いて行われてよい。いくつかの実施形態において、堆積プロセスは、約２５℃～約１００℃の間の温度で行われる。より具体的には、温度は、約８０℃であってよい。いくつかの実施形態において、堆積プロセスは、約６０ワット（Ｗ）～約２５０Ｗの間のソース電力で行われる。いくつかの実施形態において、選択的堆積プロセスは、約１００Ｗ～約２００Ｗの間のバイアス電力で行われる。いくつかの実施形態において、堆積プロセスは、約１％～約９９％の間のデューティサイクル、および約１ヘルツ（Ｈｚ）～約２０Ｈｚの間の周波数を有するプラズマパルスで行われる。いくつかの実施形態において、堆積プロセスは、約０．５Ｔｏｒｒ～約５Ｔｏｒｒの間の圧力で行われる。いくつかの実施形態において、堆積プロセスは、約５秒～約１５秒の範囲の時間にわたって行われる。より具体的には、堆積プロセスは、約１３秒にわたって行われてよい。
本明細書に記載の実施形態は、膜処理プロセスに従って膜をさらに処理してよい。膜処理プロセスは、材料を膜（例えば膜の上面）内に組み込むために用いられてよい。処理された膜は、例えば、膜のウェットエッチング速度に対して向上したウェットエッチング速度を有してよい。選択的堆積プロセスおよび膜処理プロセスは、それぞれのプロセスチャンバにおいて行われてよい（例えば、膜処理プロセスはｅｘ－ｓｉｔｕプロセスであってよい）。
いくつかの実施形態において、膜処理チャンバは、プラズマ膜処理プロセスを行うためのプラズマ膜処理チャンバである。例えば、プラズマ膜処理プロセスは、誘導結合プラズマ（ＩＣＰ）プラズマ膜処理プロセスであってよい。いくつかの実施形態において、膜処理チャンバは、窒化プロセスを行うための窒化チャンバである。例えば、膜処理チャンバは、ＤＰＮプロセスを行うための分離プラズマ窒化（ＤＰＮ）チャンバであってよいが、用いられるプラズマが「分離」される必要はない。例えば、膜処理チャンバは、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な３００ｍｍ ＤＰＮ Ｃｅｎｔｕｒａ（登録商標）システムのＤＰＮチャンバであってよい。
ＤＰＮプロセス中、高いチャネル移動度を維持するためにそれぞれの界面における所望の窒素濃度を形成するように、低エネルギーのパルスプラズマを用いて膜に窒素を注入することにより、膜が処理されてよい。ＤＰＮプロセス中に行われる直接の高温ウェハ加熱は、３Ｘおよび２Ｘｎｍノードにおける酸窒化物ゲートに必要なより高いドーズ量の窒素を生成しつつ、同時に向上したリーク電圧および閾値電圧の性能を実現することができる。他の窒化プロセスは、必要なリーク電圧および閾値電圧の実現において制限されてよい。
例えば、ＤＰＮプロセスは、Ｓｉ膜から窒化ケイ素材料（例えばＳｉxＮy）を形成するために用いられてよい。本明細書に記載のＤＰＮプロセスを用いて形成される窒化ケイ素材料は、Ｓｉ膜に対して向上したウェットエッチング速度を有してよい。例えば、窒化ケイ素材料は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約４Å毎分未満のウェットエッチング速度を有してよい。いくつかの実施形態において、窒化ケイ素材料は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約１Å毎分未満のウェットエッチング速度を有する。いくつかの実施形態において、窒化ケイ素材料は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約０．６Å毎分のウェットエッチング速度を有する。窒化ケイ素材料は、約５５％のＮ濃度、約４５％のＳｉ濃度および約０％のＯ濃度を有してよい。
膜処理プロセスは、任意の好適なプロセスウィンドウパラメータを用いて行われてよい。例示的に、いくつかの実施形態において、ＤＰＮプロセスは、約２００℃～約５００℃の間の温度で行われてよい。より具体的には、温度は、約４５０℃であってよい。いくつかの実施形態において、ＤＰＮプロセスは、約１００Ｗ～約２５０Ｗの間のソース電力で行われる。より具体的には、ソース電力は、約１５０Ｗであってよい。いくつかの実施形態において、ＤＰＮプロセスは、約１００Ｗ～約６００Ｗの間のバイアス電力で行われる。より具体的には、バイアス電力は、約４００Ｗであってよい。いくつかの実施形態において、ＤＰＮプロセスは、約５ミリＴｏｒｒ～約１００ミリＴｏｒｒの間の圧力で行われる。いくつかの実施形態において、ＤＰＮプロセスは、約５秒～約１５秒の範囲の時間にわたって行われる。より具体的に、ＤＰＮプロセスは、約１０秒にわたって行われてよい。
膜を処理するために用いられる物質（例えば窒素）の濃度は、処理後に経時的に減少する場合がある。この効果を打ち消すために、高温アニールが膜処理プロセスの直後に行われてよい。高温アニールは、膜処理プロセスとは別個のチャンバにおいて行われてよい。例えば、膜処理プロセスの直後に行われる高温アニールは、窒化後アニール（ＰＮＡ）と称される場合がある。ＰＮＡは、閾値電圧の変動を生じさせ得る不安定な結合相を窒化プロセスから排除することもできる。この不安定な結合相を低減または除去することにより、ＰＮＡは、向上したデバイス性能に寄与することができる。
図１は、１つまたは複数の実施形態に係る電子デバイス製造システム１００を示す。電子デバイス製造システム１００は、基板１０２に対して１つまたは複数のプロセスを行ってよい。基板１０２は、電子デバイスまたは回路構成要素を作製するのに好適な、例えばシリコン含有ディスクまたはウェハ、パターニング済みウェハ、ガラスプレート等のような、任意の好適には剛性の固定寸法の平面状物品であってよい。いくつかの実施形態において、基板は、例えば２００ｍｍ、３００ｍｍまたは４５０ｍｍの直径の半導体ウェハであってよい。
電子デバイス製造システム１００は、プロセスツール１０４と、プロセスツール１０４に結合された工場インターフェース１０６とを含んでよい。プロセスツール１０４は、移送チャンバ１１０を内部に有するハウジング１０８を含んでよく、移送チャンバ１１０は、移送チャンバ１１０内に収容された移送ロボット１１２を有してよい。複数のプロセスチャンバ１１４、１１６、および１１８が、ハウジング１０８および移送チャンバ１１０に結合されてよい。ロードロック１２０が、ハウジング１０８および移送チャンバ１１０に結合されてもよい。移送チャンバ１１０、プロセスチャンバ１１４、１１６、および１１８、ならびにロードロック１２０は、真空度に維持されてよい。移送チャンバ１１０についての真空度は、例えば約０．０１Ｔｏｒｒ～約８０Ｔｏｒｒの範囲であってよい。他の真空度が用いられてもよい。
移送ロボット１１２は、移送チャンバ１１０に物理的に結合された任意のプロセスチャンバおよびロードロックへと、またそこから基板１０２を移送するように構成された複数のアームおよび１つまたは複数のエンドエフェクタを含んでよい（基板１０２および基板配置位置は、図１において円で示されていることに留意されたい）。
同じまたは異なる基板プロセスが、プロセスチャンバ１１４、１１６、および１１８の各々において１つまたは複数の基板に対して行われてよい。基板プロセスの例としては、（例えば原子層堆積（ＡＬＤ）、物理的気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）を用いた）選択的膜堆積、窒化、エッチング、アニーリング、硬化、前洗浄、金属または金属酸化物の除去等が挙げられる。膜質を向上させるために行われ得る選択的膜堆積および窒化に関するさらなる詳細は、本明細書において下記で図２～図６に関して説明する。
ロードロック１２０は、一方側の移送チャンバ１１０および反対側の工場インターフェース１０６を接続し、それらに結合されるように構成されてよい。ロードロック１２０は、（基板が移送チャンバ１１０へと、またそこから移送され得る）真空環境から（基板が工場インターフェース１０６へと、またそこから移送され得る）大気圧不活性ガス環境へと変化され得る環境制御雰囲気を有してよい。
いくつかの実施形態において、ロードロック１２０は、異なる垂直レベルに（例えば互いに上下に）配置された一対の上側内部チャンバおよび一対の下側内部チャンバを有する積層ロードロックであってよい。いくつかの実施形態において、一対の上側内部チャンバは、プロセスツール１０４からの取り出しのために処理済み基板を移送チャンバ１１０から受け入れるように構成されてよく、一方で一対の下側内部チャンバは、プロセスツール１０４における処理のために基板を工場インターフェース１０６から受け入れるように構成されてよい。いくつかの実施形態において、ロードロック１２０は、そこに受け入れられた１つまたは複数の基板１０２に対して基板プロセス（例えばエッチングおよび／または前洗浄）を行うように構成されてよい。
工場インターフェース１０６は、例えば機器フロントエンドモジュールすなわちＥＦＥＭなどの任意の好適な筐体であってよい。工場インターフェース１０６は、工場インターフェース１０６の様々なロードポート１２４にドッキングされた（例えば前方開口型統一ポッドすなわちＦＯＵＰであり得る）基板キャリア１２２から基板１０２を受け入れるように構成されてよい。工場インターフェースロボット１２６（点線で示す）が、基板キャリア１２２とロードロック１２０との間で基板１０２を移送するために用いられてよい。任意の好適なロボットタイプが、工場インターフェースロボット１２６に用いられてよい。移送は、任意の順序または方向において実行されてよい。工場インターフェース１０６は例えば、（例えば非反応性ガスとして窒素を用いた）わずかに陽圧の非反応性ガス環境に維持されてよい。
移送ロボット１１２および工場インターフェースロボット１２６の動き、および、プロセスチャンバ１１４、１１６、および１１８、ロードロック１２０、工場インターフェース１０６、ならびに基板キャリア１２２の内部および／またはそれらの間における基板１０２の移送は、複数のサーボモータまたはステッパモータを含み得るモータ駆動システム（図１では不図示）により制御されてよい。
電子デバイス製造システム１００は、少なくとも１つのシステムコントローラ１２８を含んでもよい。システムコントローラ１２８は、能動ハードウェア構成要素の各々に結合されて、その動作を制御してよい。システムコントローラ１２８は、プログラム可能プロセッサ、プロセッサ実行可能命令／ソフトウェアプログラム／ファームウェアを記憶するメモリ、様々なサポート回路、および入出力回路を含んでよい。システムコントローラ１２８は、人間の作業者によるデータ、操作コマンド等の入力および表示を可能とするように構成されてもよい。
電子デバイス製造システム１００は、モーションコントローラ１３０をさらに含んでよい。モーションコントローラ１３０は、プログラム可能プロセッサ、プロセッサ実行可能命令／ソフトウェアプログラム／ファームウェアを記憶するメモリ、様々なサポート回路、および入出力回路を含んでよい。モーションコントローラ１３０は、モータの整流を越える上位の監視タスクのためにアクチュエータ（運動）機器のアクチュエータ（運動）ドライバの内部および外部の両方のネットワークに結合され得る様々なデバイスを用いることにより、電子デバイス製造システム１００内のアクチュエータ（運動）機器からのデータを収集および処理するように、サーボ制御システムと称され得る閉ループ位置制御システムにおいて動作してよい。モーションコントローラ１３０は、システムコントローラ１２８とは独立して動作してよく、システムコントローラ１２８に情報を提供してよく、かつ／またはシステムコントローラ１２８により制御されてよい。代替的に、システムコントローラ１２８は、モーションコントローラ１３０の機能を実行してよく、モーションコントローラ１３０は、電子デバイス製造システム１００から省略されてよい。
半導体産業におけるプロセスばらつき公差は、半導体デバイスのサイズが縮小することに伴って減少し続けているが、基板処理（例えば、プロセスチャンバまたはロードロックにおける基板上の膜の堆積、アニーリング、硬化、エッチング、およびまたは他の処理）中におけるプロセス構成要素間の厳しく制御された差を維持する必要がある。
プロセス構成要素は、基板支持およびプロセス送達装置を含んでよい。基板支持装置は、単軸または多軸のアクチュエータ（例えばモータ）を含んでよく、基板を輸送および支持するリフト、エレベータ、またはインデクサを有し得る単スロットまたは多スロットの（２つ以上の垂直）積層基板を有してよい。プロセス送達装置の様々な実施形態は、プロセス送達アセンブリ（例えばパターンマスクおよび／またはプラズマ、ガス、または熱分配アセンブリ）をプロセスチャンバまたはロードロックの内部に配置するために用いられ得るアクチュエータを有してよい。そのようなアセンブリの例としては、エッチングプロセスチャンバまたはロードロックにおけるカソードアセンブリ、化学気相堆積および原子層堆積プロセスチャンバにおけるヒータ台座アセンブリおよびガス分配シャワーヘッドアセンブリ、ならびにベベルエッチングプロセスチャンバまたはロードロックにおける基板パターンマスキングアセンブリが挙げられる。基板のエッジ領域における堆積膜の不要な部分を除去するために、ベベルエッジエッチングが用いられてよい。
図２は、いくつかの実施形態に係る、基板上に膜を選択的に形成するための例示的なプロセスチャンバ（「チャンバ」）２００の模式的断面図である。例えば、チャンバ２００は、図１に関して上記で説明したプロセスチャンバ１１４～１１８のうちの１つであってよい。チャンバ２００は、本技術のいくつかの実施形態に係る膜層を形成するために利用されてよいが、当該方法は、膜の形成が内部で行われ得る任意のチャンバにおいて同様に実行されてよいことを理解されたい。チャンバ２００は、いくつかの実施形態において、半導体構造のための材料の形成、処理、エッチング、または変換を含み得る方法に利用されてよい。説明されているチャンバは、限定的なものとみなされるべきではなく、説明されている操作を実行するように構成され得る任意のチャンバが同様に用いられてよいことを理解されたい。
図２に示すように、チャンバ２００は、チャンバ本体２０２と、チャンバ本体２０２の内部に配された基板支持体２０４と、チャンバ本体２０２と結合され基板支持体２０４を処理容積部２２０において密閉するリッドアセンブリ２０６とを含んでよい。基板２０３が、スリットバルブまたはドアを用いて処理のために封止され得る開口部２２６を通して処理容積部２２０に設けられてよい。基板２０３は、処理中に基板支持体２０４の面２０５に着座してよい。基板支持体２０４は、基板支持体２０４のシャフト２４４が配置され得る軸２４７に沿って、矢印２４５で示すように回転可能であってよい。代替的に、基板支持体２０４は、堆積プロセス中に必要に応じて回転するために上昇されてよい。
プラズマプロファイルモジュレータ２１１が、基板支持体２０４上に配された基板２０３にわたるプラズマ分布を制御するためにチャンバ２００に配されてよい。プラズマプロファイルモジュレータ２１１は、チャンバ本体２０２に隣接して配され得る第１の電極２０８を含んでよく、チャンバ本体２０２をリッドアセンブリ２０６の他の構成要素から分離してよい。第１の電極２０８は、リッドアセンブリ２０６の一部であってもよく、または別個の側壁電極であってもよい。第１の電極２０８は、環状またはリング状の部材であってよく、リング電極であってよい。第１の電極２０８は、処理容積部２２０を取り囲むプロセスチャンバ２００の周囲における連続的なループであってもよく、または必要な場合には選択された位置において不連続であってもよい。第１の電極２０８は、有孔リングまたはメッシュ電極などの有孔電極であってもよく、または例えば二次ガス分配器などのプレート電極であってもよい。
セラミックまたは金属酸化物（例えば酸化アルミニウムおよび／または窒化アルミニウム）などの誘電材料であり得る１つまたは複数のアイソレータ２１０ａ、２１０ｂが、第１の電極２０８に接触し、第１の電極２０８をガス分配器２１２およびチャンバ本体２０２から電気的にかつ熱的に分離してよい。ガス分配器２１２は、プロセス前駆体を処理容積部２２０へと分配するための開孔２１８を画定してよい。ガス分配器２１２は、プロセスチャンバ２００と結合され得るＲＦジェネレータ、ＲＦ電源、ＤＣ電源、パルスＤＣ電源、パルスＲＦ電源、または任意の他の電源などの第１の電力源２４２と結合されてよい。いくつかの実施形態において、第１の電力源２４２は、ＲＦ電源であってよい。
ガス分配器２１２は、導電性ガス分配器または非導電性ガス分配器であってよい。ガス分配器２１２は、導電性および非導電性の構成要素から形成されてもよい。例えば、ガス分配器２１２の本体は導電性であってよく、一方でガス分配器２１２の面板は非導電性であってよい。ガス分配器２１２は、例えば図２に示すように第１の電力源２４２により給電されてもよく、または、ガス分配器２１２は、いくつかの実施形態においてはグランドと結合されてよい。
第１の電極２０８は、チャンバ２００のグランド経路を制御し得る第１の調整回路２２８と結合されてよい。第１の調整回路２２８は、第１の電子センサ２３０および第１の電子コントローラ２３４を含んでよい。第１の電子コントローラ２３４は、可変キャパシタまたは他の回路要素であるかまたはそれを含んでよい。第１の調整回路２２８は、１つまたは複数のインダクタ２３２であるかまたはそれを含んでよい。第１の調整回路２２８は、処理中に処理容積部２２０に存在するプラズマ条件下で可変のまたは制御可能なインピーダンスを実現する任意の回路であってよい。図示のいくつかの実施形態において、第１の調整回路２２８は、グランドと第１の電子センサ２３０との間に並列に結合された第１の回路脚部および第２の回路脚部を含んでよい。第１の回路脚部は、第１のインダクタ２３２Ａを含んでよい。第２の回路脚部は、第１の電子コントローラ２３４と直列に結合された第２のインダクタ２３２Ｂを含んでよい。第２のインダクタ２３２Ｂは、第１の電子コントローラ２３４と、第１の回路脚部および第２の回路脚部の両方を第１の電子センサ２３０に接続する節点との間に配されてよい。第１の電子センサ２３０は、電圧または電流センサであってよく、第１の電子コントローラ２３４と結合されてよく、これは、処理容積部２２０の内部のプラズマ条件のある程度の閉ループ制御をもたらしてよい。
第２の電極２２２が、基板支持体２０４と結合されてよい。第２の電極２２２は、基板支持体２０４内に埋め込まれるか、または基板支持体２０４の面と結合されてよい。第２の電極２２２は、プレート、有孔プレート、メッシュ、ワイヤスクリーン、または任意の他の分散された配置の導電性要素であってよい。第２の電極２２２は、調整電極であってよく、基板支持体２０４のシャフト２４４に配された、例えば５０オームなどの選択された抵抗を有するコンジット２４６、例えばケーブルにより、第２の調整回路２３６と結合されてよい。第２の調整回路２３６は、第２の電子センサ２３８と、第２の可変キャパシタであり得る第２の電子コントローラ２４０とを有してよい。第２の電子センサ２３８は、電圧または電流センサであってよく、処理容積部２２０におけるプラズマ条件に対するさらなる制御を提供するために第２の電子コントローラ２４０と結合されてよい。
バイアス電極および／または静電チャック電極であり得る第３の電極２２４が、基板支持体２０４と結合されてよい。第３の電極は、インピーダンス整合回路であり得るフィルタ２４８を通して第２の電力源２５０と結合されてよい。第２の電力源２５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源もしくはバイアス電力、もしくはこれらの組合せまたは他の電源であってよい。いくつかの実施形態において、第２の電力源２５０は、ＲＦバイアス電力であってよい。
図２のリッドアセンブリ２０６および基板支持体２０４は、プラズマまたは熱処理のための任意のプロセスチャンバと共に用いられてよい。動作中、プロセスチャンバ２００は、処理容積部２２０におけるプラズマ条件のリアルタイム制御をもたらしてよい。基板２０３は、基板支持体２０４上に配されてよく、プロセスガスが、任意の所望の流動計画に従って入口２１４を用いてリッドアセンブリ２０６を通して流されてよい。入口１１４は、チャンバと流動可能に結合され得る遠隔プラズマ源ユニット２１６、および、いくつかの実施形態においては遠隔プラズマ源ユニット２１６を通して流れない場合があるプロセスガス送達のためのバイパス２１７からの送達を含んでよい。ガスは、出口２５２を通してチャンバ２００を出てよい。処理容積部２２０においてプラズマを確立するために、電力がガス分配器２１２と結合されてよい。いくつかの実施形態において、基板には、第３の電極２２４を用いて電気的バイアスがかけられてよい。
処理容積部２２０においてプラズマにエネルギーを与えると、プラズマと第１の電極２０８との間に電位差が確立されてよい。プラズマと第２の電極２２２との間にも、電位差が確立されてよい。電子コントローラ２３４、２４０は次いで、２つの調整回路２２８および２３６により示されるグランド経路の流れ特性を調節するために用いられてよい。堆積速度および中心から縁部にかけてのプラズマ密度均一性の独立した制御を提供するために、設定値が第１の調整回路２２８および第２の調整回路２３６に与えられてよい。それらの電子コントローラの両方が可変キャパシタであり得る実施形態において、電子センサは、堆積速度の最大化および厚さの不均一性の最小化を独立して行うように可変キャパシタを調節してよい。
調整回路２２８、２３６の各々は、それぞれの電子コントローラ２３４、２４０を用いて調節され得る可変インピーダンスを有してよい。電子コントローラ２３４、２４０が可変キャパシタである場合、可変キャパシタの各々のキャパシタンス範囲、ならびに第１のインダクタ２３２Ａおよび第２のインダクタ２３２Ｂのインダクタンスは、インピーダンス範囲を提供するように選択されてよい。この範囲は、プラズマの周波数および電圧特性に依存してよく、これは各可変キャパシタのキャパシタンス範囲における最小値を有してよい。したがって、第１の電子コントローラ２３４のキャパシタンスが最小値または最大値であるとき、第１の調整回路２２８のインピーダンスが高くなってよく、その結果、基板支持体の上の最小の空気中または側方の被覆率を有するプラズマ形状が得られる。第１の電子コントローラ２３４のキャパシタンスが、第１の調整回路２２８のインピーダンスを最小化する値に近づくと、プラズマの空気中被覆率が最大値まで増大してよく、基板支持体２０４の作業領域全体を効果的に被覆する。第１の電子コントローラ２３４のキャパシタンスが最小のインピーダンス設定から離れるにつれて、プラズマ形状がチャンバ壁から収縮してよく、基板支持体の空気中被覆率が低下してよい。第２の電子コントローラ２４０は、同様の効果を有してよく、第２の電子コントローラ２４０のキャパシタンスが変化され得ることに伴って、基板支持体にわたるプラズマの空気中被覆率が増減する。
電子センサ２３０、２３８は、それぞれの回路２２８、２３６を閉ループで調整するために用いられてよい。用いられるセンサのタイプに応じて、電流または電圧の設定値は、各センサにインストールされてよく、センサには、設定値からのずれを最小化するためのそれぞれの各電子コントローラ２３４、２４０に対する調節を決定する制御ソフトウェアが提供されてよい。結果として、プラズマ形状は、処理中に選択され動的に制御されてよい。上記の議論は、可変キャパシタであり得る電子コントローラ２３４、２４０に基づくが、調節可能な特性を有する任意の電子構成要素が、調節可能なインピーダンスを有する調整回路２２８および２３６を提供するために用いられてよいことを理解されたい。
図３は、いくつかの実施形態に係る、基板上に膜を選択的に形成するための方法３００のフローチャートである。方法３００は、本技術に係る方法のいくつかの実施形態に具体的に関連付けられてもそうでなくてもよい複数の任意選択的な操作を含んでよい。例えば、それらの操作の多くは、より広い範囲の構造形成を提供するために説明されているが、本技術に対して決定的なものではなく、または容易に理解されるであろう代替的な方法論により実行されてもよい。方法３００は、図４Ａ～図４Ｃにおいて模式的に示す操作を説明する場合があり、それらの例示は、方法３００の操作に関連して説明する。各図は、部分的な模式図のみを示し、基板は、各図に示すような多様な特性および態様を有する任意の数の追加的な材料および特徴を含んでよいことを理解されたい。
方法３００は、列挙されている操作の開始前の追加的な操作を含んでよい。例えば、追加的な処理操作は、半導体基板上に構造を形成することを含んでよく、これは材料の形成および除去の両方を含んでよい。例えば、トランジスタ構造、メモリ構造、または任意の他の構造が形成されてよい。事前処理操作は、方法３００が実行され得るチャンバにおいて行われてもよく、または、半導体プロセスチャンバまたは方法３００が行われ得るチャンバへと基板を送達する前に、１つまたは複数の他のプロセスチャンバにおいて処理が実行されてもよい。それに関わらず、方法３００は、基板を図２のチャンバ２００などのプロセスチャンバ、または上記で説明したような構成要素を含み得る他のチャンバに装填することを含んでよい。基板は、基板支持体に置かれてよく、基板支持体は、図２の基板支持体２０４などの台座であってよく、図２の処理容積部２２０などのプロセスチャンバの処理領域に存在してよい。
いくつかの操作が実行済みであり得る基板が、構造４００の基板４０５であってよく、これは半導体処理が行われ得る基板の部分図を示してよい。構造４００は、本技術の態様を例示するために、処理中における少数の上層のみを示すものであり得ることを理解されたい。基板４０５は、１つまたは複数のフィーチャ４１０が形成され得る材料を含んでよい。基板４０５は、半導体処理において用いられる任意の数の材料であってよい。基板材料は、シリコン、ゲルマニウム、酸化ケイ素または窒化ケイ素を含む誘電材料、金属材料、またはこれらの材料の任意の数の組合せであるかまたはそれを含んでよく、これらは基板４０５であってもよく、または構造４００に形成される材料であってもよい。フィーチャ４１０は、本技術に係る任意の形状または構成を特徴としてよい。いくつかの実施形態において、フィーチャは、基板４０５内に形成されるトレンチ構造または開孔であるかまたはそれを含んでよい。
フィーチャ４１０は、任意の形状またはサイズを特徴としてよいが、いくつかの実施形態においては、フィーチャ４１０は、より高いアスペクト比、すなわちフィーチャの幅に対するフィーチャの深さの比を特徴としてよい。例えば、いくつかの実施形態において、フィーチャ３１０は、５：１よりも大きいかまたはその前後のアスペクト比を特徴としてよく、１０：１よりも大きいかまたはその前後、１５：１よりも大きいかまたはその前後、２０：１よりも大きいかまたはその前後、２５：１よりも大きいかまたはその前後、３０：１よりも大きいかまたはその前後、４０：１よりも大きいかまたはその前後、５０：１よりも大きいかまたはその前後、またはそれよりも大きいアスペクト比を特徴としてよい。加えて、フィーチャは、２０ｎｍよりも小さいかまたはその前後の寸法などの、２つの側壁の間を含むフィーチャの狭い幅または直径を特徴としてよく、１５ｎｍよりも小さいかまたはその前後、１２ｎｍよりも小さいかまたはその前後、１０ｎｍよりも小さいかまたはその前後、９ｎｍよりも小さいかまたはその前後、８ｎｍよりも小さいかまたはその前後、７ｎｍよりも小さいかまたはその前後、６ｎｍよりも小さいかまたはその前後、５ｎｍよりも小さいかまたはその前後、またはそれよりも小さいフィーチャの幅を特徴としてよい。
いくつかの実施形態において、方法３００は、基板４０５の面を堆積のために準備するために行われ得る前処理などの任意選択的な処理操作を含んでよい。準備が済み次第、方法３００は、構造４００を収容する半導体プロセスチャンバの処理領域に１つまたは複数の前駆体を送達することを含んでよい。前駆体は、１つまたは複数のシリコン含有前駆体、加えてシリコン含有前駆体と共に送達される不活性ガスまたは他のガスなどの１つまたは複数の希釈剤またはキャリアガスを含んでよい。操作３１０において、堆積前駆体（例えばシリコン含有前駆体）からプラズマが形成されてよい。プラズマは、処理領域内に形成されてよく、それにより、堆積材料が基板上に堆積されることが可能となり得る。例えば、いくつかの実施形態において、プラズマ出力を前述の面板に印加することにより、容量結合プラズマが処理領域内に形成されてよい。
操作３２０において、流動性膜が基板上に堆積されてよい。流動性膜の堆積材料は、ボトムアップタイプのギャップフィルを提供するように、少なくとも部分的に基板上のフィーチャに流れ込んでよい。図４Ａに示すように、材料４１５が基板４０５上に堆積されてよく、トレンチまたはフィーチャ４１０に流れ込んでよい。図示のように、材料４１５は、フィーチャの底部に流れ込んでよいが、材料４１７で示すように、ある程度の量の材料が基板の側壁に残ってよく、加えて、材料４１９で示すように、材料がフィーチャの頂部またはその間に残ってよい。堆積される量は比較的少量であり得るが、側壁における残留材料は、後続の流れを制限する場合がある。加えて、例えば窒化ケイ素への変換などの、堆積された材料の変換が行われた場合、この変換は、膜の膨張を伴うことになる。低減した寸法のフィーチャでは、側壁に形成された残渣材料が変換され、反対側の側壁に向かって外方に膨張する場合がある。これにより、フィーチャ内にボイドを形成し得るフィーチャのピンチオフが生じる場合がある。
いくつかの実施形態において、膜は、シリコン材料（例えばアモルファスＳｉ）を含む。シリコン材料は、シリコン含有前駆体のプラズマ放出物から形成されてよい。例えば、膜は、Ｓｉ膜であってよい。本明細書に記載の選択的堆積プロセスを用いて堆積されるＳｉ膜は、約０％の窒素（Ｎ）濃度、約９９％のＳｉ濃度および約１％の酸素（Ｏ）濃度を有してよい。加えて、本明細書に記載の選択的堆積プロセスを用いて堆積されるＳｉ膜は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約８オングストローム（Å）毎分未満のウェットエッチング速度を有してよい。選択的堆積プロセスを用いて堆積されるＳｉ膜は、約５ｎｍ～約１０ｎｍの間の底層厚さ、および約２ｎｍ未満の側壁厚さを有してよい。
選択的堆積プロセスは、任意の好適なプロセスウィンドウパラメータを用いて行われてよい。いくつかの実施形態において、選択的堆積プロセスは、約２５℃～約８０℃の間の温度で行われる。いくつかの実施形態において、選択的堆積プロセスは、約６０Ｗ～約２５０Ｗの間のソース電力で行われる。いくつかの実施形態において、選択的堆積プロセスは、約１００Ｗ～約２００Ｗの間のバイアス電力で行われる。いくつかの実施形態において、選択的堆積プロセスは、約１％～約９９％の間のデューティサイクル、および約１ヘルツ（Ｈｚ）～約２０Ｈｚの間の周波数を有するプラズマパルスで行われる。いくつかの実施形態において、選択的堆積プロセスは、約０．５Ｔｏｒｒ～約５Ｔｏｒｒの間の圧力で行われる。
堆積中に印加される電力は、より低電力のプラズマであってよく、これは解離を制限する場合があり、堆積された材料におけるある程度の量の水素混和を維持する場合がある。この混和された水素は、堆積された材料の流動性に寄与する場合がある。加えて、本技術は、堆積操作中における堆積された膜に対する処理を生じさせ得るバイアスプロセスを組み込んでよい。当該プロセスは、例えば前述のように面板またはシャワーヘッドと結合されるソース電力を利用することに加えて、例えば上記で論じたように基板支持体を通して印加されるバイアス電力を利用することを含んでよい。ソース電力は、シリコン含有前駆体の制御された解離を行うために用いられてよく、これは、解離を制限し、より長い材料鎖が形成されることを可能とする場合がある。これらの材料が基板に接触すると、より長い鎖のシリコン含有材料は、増大した流動性を有する場合があり、これはボトムアップ充填を向上させる場合がある。
いくつかの実施形態において、解離および堆積を容易にするために、堆積前駆体は、アルゴンおよび／またはヘリウムなどの１つまたは複数の不活性ガスを含んでよく、これは解離を向上させる一助となる場合がある。加えて、いくつかの実施形態において、堆積前駆体は、二原子水素を含んでよく、これは堆積中の処理プロセスを促進するために流されてよく、バイアス電力の供給により補助されてよい。例えば、水素が、０．５：１よりも大きいかまたはその前後のシリコン含有前駆体に対する水素の流量比でシリコン含有前駆体と共に送達されてよく、１：１よりも大きいかまたはその前後、１．５：１よりも大きいかまたはその前後、２：１よりも大きいかまたはその前後、２．５：１よりも大きいかまたはその前後、３．０：１よりも大きいかまたはその前後、３．５：１よりも大きいかまたはその前後、４．０：１よりも大きいかまたはその前後、またはそれよりも大きい流量比で送達されてよい。
これらの水素および不活性ガスのラジカル核種は、フィーチャの底部およびフィーチャの頂部に沿った材料、例えば材料４１５および４１９などの、進行方向に垂直な面に沿った材料にエネルギーを伝達してよい。当該エネルギーは、余分な水素を放出する一助となってよく、これは膜をこれらの位置において高密度化してよい。図４Ｂに示すように、側壁に沿った材料４１７は影響を受けない場合があり、または限定された変化を受ける場合があるが、材料４１５および４１９は高密度化される場合があり、これは材料の品質を向上させる場合がある。結果として、いくつかの実施形態において、構造の頂部および底部に沿った材料は、フィーチャの側壁に沿って堆積されたものであり得る材料に対して、増大した密度を含み得る、より高い品質を特徴とする場合がある。
ただし、バイアス電力を利用することにより、堆積プラズマは、増大した電力を特徴としてよく、これはシリコン含有前駆体をさらに解離させ、流動性を低減する場合がある。したがって、この効果を制限するために、バイアス電力は、１０ｋＨｚよりも小さいかまたはその前後のパルス周波数でパルス出力されてもよく、５ｋＨｚよりも小さいかまたはその前後、１ｋＨｚよりも小さいかまたはその前後、５００Ｈｚよりも小さいかまたはその前後、１００Ｈｚよりも小さいかまたはその前後、５０Ｈｚよりも小さいかまたはその前後、１０Ｈｚよりも小さいかまたはその前後、またはそれよりも小さい周波数でパルス出力されてよい。加えて、デューティサイクルは、５０％よりも小さいかまたはその前後で動作されてよく、４０％よりも小さいかまたはその前後、３０％よりも小さいかまたはその前後、２０％よりも小さいかまたはその前後、１０％よりも小さいかまたはその前後、５％よりも小さいかまたはその前後、または約１％で動作されてよく、これはバイアス電力の影響をさらに低減する場合がある。バイアス電力を非常に低いパルス周波数およびデューティサイクルで操作することにより、バイアス電力は、構造の頂部およびフィーチャの底部における膜質を向上させつつ、任意の他の堆積特性に対する影響を制限するために利用されてよい。加えて、低い電力を利用することにより、堆積された材料のエッチングを生じさせる、または不活性ガス放出物の打ち込みに基づく材料のスパッタリングをもたらすのに十分なエネルギーが水素に与えられない場合がある。
ある程度の量の堆積の後、いくつかの実施形態において、形成された材料を選択的にエッチバックするように構成されるエッチングプロセスが行われてよい。このプロセスは、堆積と同じチャンバで行われてよく、フィーチャを充填するために周期的プロセスで行われてよい。いくつかの実施形態において、シリコン含有前駆体の流れが停止されてよく、処理領域がパージされてよい。アルゴンおよび／またはヘリウムなどの不活性ガスの流れが停止されてもよい。パージの後、水素含有前駆体が、プロセスチャンバの処理領域に流し込まれてよい。いくつかの実施形態において、エッチングプロセスは、いくつかの実施形態においては二原子水素であり得る水素含有前駆体のみを含んでよい。操作３３０において、改質プラズマ（例えばエッチングプラズマ）が形成されてよく、これは、処理領域内に形成される容量結合プラズマであってもよいが、いくつかの実施形態においては誘導結合プラズマが同様に適用されてよい。
堆積プロセスと同様に、エッチング操作中、基板の上方に生成されたプラズマにバイアスを与えるために、前述のように追加的な電源が基板支持体と接続および結合されてよい。したがって、エッチングプロセスは、ソース電力およびバイアス電力の両方を含んでもよい。これは、プラズマ放出物を基板に引き付ける場合があり、それが膜に衝突し、堆積された材料、特に堆積中に行われる処理により既に少なくとも部分的に改善されている材料の高密度化を引き起こす場合がある。任意の水素含有材料が用いられてよいが、いくつかの実施形態においては、二原子水素が、エッチングプラズマを生成するために水素含有前駆体として用いられてよい。水素ラジカルおよびイオンは、トレンチ内に形成された材料を容易に貫通してよく、混和された水素を膜から放出し、高密度化を引き起こしてよい。印加されるバイアス電力は、生成される膜のスパッタリングを制限するとともに、構造に対する任意の潜在的損傷を制限するために、比較的低いものであってよい。加えて、印加されるソース電力およびバイアス電力を調節することにより、エッチング操作が行われてよく、これは、堆積された材料の側壁被覆率を低減しつつ、前に処理された材料に対する効果を制限する場合がある。
プラズマ出力源から面板に電力を送達することにより処理領域内にプラズマを生成するために、二原子水素、または任意の他の水素含有材料が利用されてよい。いくつかの実施形態におけるプラズマ出力は、ソース電力およびバイアス電力からの両方で、堆積中に用いられるプラズマ出力よりも大きくてよい。例えば、送達されるプラズマソース電力は、１００Ｗよりも大きいかまたはその前後であってよく、２００Ｗよりも大きいかまたはその前後、３００Ｗよりも大きいかまたはその前後、４００Ｗよりも大きいかまたはその前後、５００Ｗよりも大きいかまたはその前後、またはそれよりも大きくてよい。処理プラズマ形成中のプラズマ出力を増大させることにより、より多量のプラズマ放出物が生成されてよい。ただし、プラズマ出力が増大するにつれて、構造の底部からエッチングされる材料の量も増大し得る。したがって、いくつかの実施形態において、プラズマソース電力は、５００Ｗよりも小さいかまたはその前後の値で維持されてよく、４００Ｗよりも小さいかまたはその前後、３００Ｗよりも小さいかまたはその前後、またはそれよりも小さい値で維持されてよい。加えて、バイアス電力の態様が調節されてもよい。例えば、いくつかの処理操作において、バイアス電力は、プラズマソース電力よりも高くてよく、これは、堆積操作中に処理されていない場合がある側壁に沿った材料などのより低品質の材料のエッチングが生じることを確実にするのに十分な電力をプラズマに提供する場合がある。
より大きいバイアス電力を印加することにより、堆積された材料をエッチングする水素の能力が増大してよい。堆積中のバイアス電力はエッチング効果を制限するために低減されてよいが、エッチング操作中、上記で示した周波数のいずれかにおけるものであり得るバイアス電力は、５００Ｗよりも大きいかまたはその前後の値まで増大されてよく、８００Ｗよりも大きいかまたはその前後、１０００Ｗよりも大きいかまたはその前後、１２００Ｗよりも大きいかまたはその前後、１４００Ｗよりも大きいかまたはその前後、１６００Ｗよりも大きいかまたはその前後、１８００Ｗよりも大きいかまたはその前後、またはそれよりも大きい値まで増大されてよい。ただし、バイアス電力は指向性を付与する場合があるため、バイアス電力は、下記で論じるようにパルス出力されてよく、これは、より低品質の材料のエッチングを実現しつつ、前に処理された材料を維持する場合がある。操作３４０において、プラズマ放出物は次いで、流動性膜を改質（例えばエッチング）してよく、流動性膜の一部分をフィーチャの側壁から除去してよい。
同時に、また有益には、より指向的に送達されるプラズマ放出物が、フィーチャの底部に形成された残りの流動性膜を貫通してよく、任意選択的な操作３５０において流動性膜を高密度化するために水素混和を低減してよい。図４Ｃに示すように、材料４１７が基板４０５の側壁およびオーバーハング領域から除去されてよく、これは、フィーチャの底部領域に、また構造の頂部領域に沿って、堆積された材料を維持してよい。追加の利点として、構造の頂部における高密度化された材料４１９は、材料に対する任意の影響を制限することにより、下の材料を損傷から保護してもよい。プロセスは、４０原子パーセント（ａｔ．％）よりも小さいかまたはその前後の水素混和などの、残りの材料における低減した水素混和を実現してもよく、３５ａｔ．％よりも小さいかまたはその前後、３０ａｔ．％よりも小さいかまたはその前後、２５ａｔ．％よりも小さいかまたはその前後、２０ａｔ．％よりも小さいかまたはその前後、１５ａｔ．％よりも小さいかまたはその前後、１０ａｔ．％よりも小さいかまたはその前後、５ａｔ．％よりも小さいかまたはその前後、またはそれよりも小さい、低減した水素混和を実現してよい。
供給されるプラズマ出力またはバイアス電力の１つまたは複数の特性を調節することにより、フィーチャの側壁に沿った堆積された材料のエッチングをさらに増大させるために、追加的な調節が行われてよい。例えば、いくつかの実施形態において、プラズマ出力源およびバイアス電力源の両方が、連続波モードで動作されてよい。加えて、これらの電源の一方または両方が、パルスモードで動作されてよい。いくつかの実施形態において、バイアス電力がパルスモードで動作される一方で、ソース電力は連続波モードで動作されてよい。バイアス電力のパルス周波数は、前述したパルス周波数のいずれかであってよい。バイアス電力のデューティサイクルは、７５％よりも小さいかまたはその前後であってよく、バイアス電力は、７０％よりも小さいかまたはその前後、６０％よりも小さいかまたはその前後、５０％よりも小さいかまたはその前後、４０％よりも小さいかまたはその前後、３０％よりも小さいかまたはその前後、２０％よりも小さいかまたはその前後、１０％よりも小さいかまたはその前後、５％よりも小さいかまたはその前後、またはそれよりも小さいデューティサイクルで動作されてよい。５０％よりも小さいかまたはその前後のオン時間デューティなどの低減したデューティサイクルでバイアス電力を動作させることにより、サイクルあたりでより長い時間、例えばオフ時間中に、フィーチャ内のより等方性のエッチングが行われてよく、これは材料を側壁からより良好に除去する場合がある。
追加的な電力構成は、マスター／スレーブ関係におけるソース電力およびバイアス電力のある程度の同期を含んでもよい。例えば、両方の電源が、パルス配向で動作されてよく、バイアス電力は、ソース電力が各パルスにおいて作動した後に作動するように同期されてよい。レベル間パルススキームが適用されてもよい。例えば、バイアス電力のオンデューティ中、ソース電力は、第１のプラズマ出力で動作されてよい。バイアス電力がオフである残りのサイクル中、ソース電力は、第１のプラズマ出力よりも大きいものであり得る第２のプラズマ出力で動作されてよい。これは両方、バイアス誘起の指向性を除去することにより等方性エッチングを増大させる場合があり、また等方性エッチングのエッチング特性を増大させる場合がある。堆積およびエッチングのプロセスは、本技術の実施形態において、フィーチャを充填するために任意の回数周期的に繰り返されてよく、これはアモルファスシリコンを有するフィーチャを充填し得る。
加えて、フィーチャ内でのシリコンの変換が求められ得るいくつかの実施形態において、周期化は、変換操作を含んでもよい。各サイクル中に変換を行うことにより、フィーチャの貫通の問題が完全に解決される場合がある。また、硬化およびエッチングの後に変換操作を行うことにより、堆積された材料は、変換前に側壁から除去されてよく、これは、前述のような側壁の間のトレンチまたはフィーチャ内での横方向への膜の膨張を制限する場合がある。変換は、堆積および処理とは異なるチャンバにおいて行われてよいが、いくつかの実施形態においては、全ての操作を含め、２つ以上の操作が、単一のプロセスチャンバ内で行われてよい。これは、従来のプロセスに対してキュータイムを低減する場合がある。
方法３００は、操作３６０における流動性膜の変換を任意選択的に含んでもよい。例えば、エッチングおよび高密度化の後、１つまたは複数の変換前駆体がチャンバの処理領域に送達されてよい。例えば、窒素含有前駆体、酸素含有前駆体、および／または炭素含有前駆体が、任意のキャリアガスまたは希釈ガスと共に、チャンバの処理領域に送達されてよい。変換前駆体からプラズマが形成されてよく、これは次いで、フィーチャ内のアモルファスシリコン材料に接触してよい。変換前駆体のプラズマ放出物は、トレンチ内のアモルファスシリコン材料と相互作用し、アモルファスシリコン膜を変換するために用いられ得る任意の他の材料と共に材料を窒化ケイ素、酸化ケイ素、炭化ケイ素、酸窒化ケイ素、酸炭化ケイ素、炭窒化ケイ素、または酸炭窒化ケイ素に変換してよい。プラズマ出力は、前述した電力と同様であってよい。例えば、プラズマ出力は、容量結合システムでは約１００Ｗ～最大約１，０００Ｗ以上、また誘導結合プラズマシステムでは最大１０ｋＷ以上であってよいが、任意のタイプの変換が行われてもよい。
堆積は数ナノメートル以上まで形成され得るが、前述のようにエッチングプロセスを行うことにより、高密度化された材料の厚さは、５００Åよりも小さいかまたはその前後の厚さとなるように制御されてよく、４５０Åよりも小さいかまたはその前後、４００Åよりも小さいかまたはその前後、３５０Åよりも小さいかまたはその前後、３００Åよりも小さいかまたはその前後、２５０Åよりも小さいかまたはその前後、２００Åよりも小さいかまたはその前後、１５０Åよりも小さいかまたはその前後、１００Åよりも小さいかまたはその前後、５０Åよりも小さいかまたはその前後、またはそれよりも小さくてよい。堆積される材料の厚さを制御することにより、厚さ全体を通した変換がより容易に行われてよく、従来のプロセスに共通する貫通の問題が解決されてよい。堆積された材料の変換の後、プロセスは次いで、フィーチャ全体を通して変換された材料を生成するように継続するために完全に繰り返されてよい。
形成操作のうちのいずれかの間に用いられる堆積前駆体に関して、任意の数の前駆体が本技術で用いられてよい。任意のシリコン形成、酸化ケイ素形成、または窒化ケイ素形成中に用いられ得るシリコン含有前駆体は、限定されるものではないが、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、トリシラン、またはシクロヘキサシランを含む他のオルガノシラン、四フッ化ケイ素（ＳｉＦ4）、四塩化ケイ素（ＳｉＣｌ4）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、オルトケイ酸テトラエチル（ＴＥＯＳ）、およびシリコン含有膜の形成に用いられ得る任意の他のシリコン含有前駆体を含んでよい。より高次のシランを利用することにより、より長い材料鎖が生成されてよく、それにより、いくつかの実施形態において、流動性が増大する場合がある。シリコン含有材料は、いくつかの実施形態において、窒素フリー、酸素フリー、かつ／または炭素フリーであってよい。本技術の全体を通して説明されている任意の操作において用いられる酸素含有前駆体は、Ｏ2、Ｎ2Ｏ、ＮＯ2、Ｏ3、Ｈ2Ｏ、および酸化ケイ素膜の形成または他の膜の形成に用いられ得る任意の他の酸素含有前駆体を含んでよい。任意の操作において用いられる窒素含有前駆体は、Ｎ2、Ｎ2Ｏ、ＮＯ2、ＮＨ3、Ｎ2Ｈ2、および窒化ケイ素膜の形成に用いられ得る任意の他の窒素含有前駆体を含んでよい。炭素含有前駆体は、任意の炭化水素などの任意の炭素含有材料、または炭素を含む任意の他の前駆体であるかまたはそれを含んでよい。操作のいずれかにおいて、Ａｒ、Ｈｅ、Ｘｅ、Ｋｒを含み得る不活性前駆体、または窒素、アンモニア、水素などの他の材料、または他の前駆体などの１つまたは複数の追加的な前駆体が含まれてよい。
図５は、いくつかの実施形態に係る、膜処理システム５００の模式図である。膜処理システム５００は、膜処理プロセスを行うための膜処理チャンバ５０２を含む。膜処理チャンバ５０２は、処理中に基板５１２を支持するサセプタ５１０の上方に配された第１の電極５０８を含むプロセスキット部を取り囲むように適合されるチャンバ筐体５０６を含んでよい。チャンバ筐体５０２は、プロセスガスおよび／または冷却剤を流すために設けられる様々な入口および出口（不図示）を含む。膜処理システム５００は、（１つまたは複数のワイヤまたはケーブルを介して、無線で等）窒化チャンバに結合されたシステムコントローラ５０４をさらに含んでよい。システムコントローラ５０４は、１つまたは複数のマイクロプロセッサ、マイクロコントローラ、専用ハードウェア、その組合せ等を含んでよい。いくつかの実施形態において、システムコントローラ５０４は、基板に対して膜処理を行うために、基板が膜処理チャンバ５０２に装填される前に高反応性プラズマプロセスを膜処理チャンバ５０２内で行わせるように構成（例えばプログラム）される。そのような高反応性プラズマ工程は、各基板が処理される前に（例えば基板ごとのプラズマ）、またはいくらかの他の数の基板がチャンバ内で処理された後に行われてよい。システムコントローラ５０４は、例えば膜処理チャンバ５０２内で行われる膜処理プロセスに従って、他のプロセスを制御するように適合されてもよい。
膜処理チャンバ５０２は、任意の好適な膜処理チャンバを含んでよい。いくつかの実施形態において、膜処理チャンバ５０２は、プラズマ膜処理チャンバであり、システムコントローラ５０４は、プラズマ膜処理プロセスを膜処理チャンバ５０２内で行わせるように構成される。例えば、プラズマ膜処理プロセスは、誘導結合プラズマ（ＩＣＰ）プラズマ膜処理プロセスであってよい。いくつかの実施形態において、膜処理チャンバ５０２は、窒化チャンバであり、システムコントローラ５０４は、窒化プロセスを膜処理チャンバ５０２内で行わせるように構成される。例えば、膜処理チャンバ５０２は、分離プラズマ窒化（ＤＰＮ）チャンバであってよく、窒化プロセスは、ＤＰＮプロセスであってよいが、用いられるプラズマが「分離」される必要はない。例えば、膜処理チャンバ５０２は、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な３００ｍｍ ＤＰＮ Ｃｅｎｔｕｒａ（登録商標）システムのＤＰＮチャンバであってよい。膜処理チャンバ５０２内で行われる膜処理プロセスに関するさらなる詳細は、図６に関して下記で説明する。
図６は、いくつかの実施形態に係る、向上した膜質を有する膜を形成するための方法６００のフローチャートである。方法６００は、本技術に係る方法のいくつかの実施形態に具体的に関連付けられてもそうでなくてもよい複数の任意選択的な操作を含んでよい。例えば、それらの操作の多くは、より広い範囲の構造形成を提供するために説明されているが、本技術に対して決定的なものではなく、または容易に理解されるであろう代替的な方法論により実行されてもよい。
操作６１０において、基板が電子デバイス製造システムのプロセスチャンバに装填される。例えば、少なくとも１つのシステムコントローラが、基板をプロセスチャンバに装填させてよい。より具体的には、少なくとも１つのシステムコントローラは、移送ロボットに基板をプロセスチャンバ内の基板支持体上に装填させてよい。例えば、電子デバイス製造システムは、図１の電子デバイス製造システム１００であってよく、プロセスチャンバは、プロセスチャンバ１１４、１１６、１１８のうちの１つ（例えば図２のチャンバ２００）であってよく、移送ロボットは、図１の移送ロボット１１２であってよく、少なくとも１つのシステムコントローラは、図１のシステムコントローラ１２８を含んでよい。
操作６２０において、プロセスチャンバ内で基板上に膜が選択的に形成される。例えば、少なくとも１つのシステムコントローラは、プロセスチャンバ内で基板上に膜を選択的に形成させてよい。より具体的には、少なくとも１つのシステムコントローラは、第１の入力流れをプロセスチャンバの処理容積部内に供給させることにより、流動性膜（例えばＳｉ膜）を基板上に堆積させてよく、第２の入力流れを処理容積部内に供給させることにより、流動性膜の一部分を基板のフィーチャの側壁から除去（例えばエッチング）させて、流動性膜の残りの部分を得てよい。第１の入力流れは、第１の前駆体のプラズマ放出物を含んでよく、第２の入力流れは、第２の前駆体のプラズマ放出物を含んでよい。いくつかの実施形態において、第１の前駆体は、シリコン含有前駆体であり、第２の前駆体は、水素含有前駆体である。
堆積プロセスは、任意の好適なプロセスウィンドウパラメータを用いて行われてよい。いくつかの実施形態において、堆積プロセスは、約２５℃～約１００℃の間の温度で行われる。より具体的には、温度は、約８０℃であってよい。いくつかの実施形態において、堆積プロセスは、約６０Ｗ～約２５０Ｗの間のソース電力で行われる。いくつかの実施形態において、選択的堆積プロセスは、約１００Ｗ～約２００Ｗの間のバイアス電力で行われる。いくつかの実施形態において、堆積プロセスは、約１％～約９９％の間のデューティサイクル、および約１ヘルツ（Ｈｚ）～約２０Ｈｚの間の周波数を有するプラズマパルスで行われる。いくつかの実施形態において、堆積プロセスは、約０．５Ｔｏｒｒ～約５Ｔｏｒｒの間の圧力で行われる。いくつかの実施形態において、堆積プロセスは、約５秒～約１５秒の範囲の時間にわたって行われる。より具体的には、堆積プロセスは、約１３秒にわたって行われてよい。
膜を選択的に形成することは、膜を高密度化することをさらに含んでよい。例えば、少なくとも１つのシステムコントローラは、流動性膜の残りの部分を高密度化させてよい。より具体的には、少なくとも１つのシステムコントローラは、第３の入力流れを処理容積部内に供給させることにより、流動性膜の残りの部分の水素含量を低減させて、高密度化された膜を得てよい。第３の入力流れは、第３の前駆体のプラズマ放出物を含んでよい。いくつかの実施形態において、第３の前駆体は、水素含有前駆体である。選択的膜堆積プロセスに関するさらなる詳細は、図１～図４に関して上記で説明されている。
操作６３０において、基板が、プロセスチャンバから膜処理チャンバに移送される。例えば、少なくとも１つのシステムコントローラは、基板をプロセスチャンバから膜処理チャンバに移送させてよい。より具体的には、少なくとも１つのシステムコントローラは、移送ロボットに基板をプロセスチャンバから取り出させ、膜処理チャンバと位置合わせされるように回転させ、基板を膜処理チャンバ内の基板支持体上に配置させてよい。例えば、膜処理チャンバは、図１のプロセスチャンバ１１４、１１６、１１８のうちの１つ（例えば図５の膜処理チャンバ５０２）であってよい。
操作６４０において、膜が膜処理チャンバ内で処理される。例えば、少なくとも１つのシステムコントローラは、膜を膜処理プロセスに従って膜処理チャンバ内で処理させてよい。より具体的には、少なくとも１つのシステムコントローラは、流動性膜の残りの部分を膜処理プロセスに従って膜処理チャンバ内で処理させてよい。いくつかの実施形態において、膜処理プロセスを行う前に、高反応性プラズマ工程が膜処理チャンバ内で行われる。
膜処理プロセスは、プラズマ膜処理プロセスを含んでよい。例えば、プラズマ膜処理プロセスは、ＩＣＰプラズマ膜処理プロセスであってよい。いくつかの実施形態において、膜処理チャンバは、窒化チャンバであり、膜処理プロセスは、窒化プロセスを含む。いくつかの実施形態において、膜処理プロセスは、ＤＰＮプロセスであってよい。
例えば、ＤＰＮプロセスは、Ｓｉ膜から窒化ケイ素材料（例えばＳｉxＮy）を形成するために用いられてよい。本明細書に記載のＤＰＮプロセスを用いて形成される窒化ケイ素材料は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約４Å毎分未満のウェットエッチング速度を有してよい。いくつかの実施形態において、窒化ケイ素材料は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約１Å毎分未満のウェットエッチング速度を有する。いくつかの実施形態において、窒化ケイ素材料は、６０秒間の１：５００ＤＨＦエッチング剤を想定して、約０．６Å毎分のウェットエッチング速度を有する。窒化ケイ素材料は、約５５％のＮ濃度、約４５％のＳｉ濃度および約０％のＯ濃度を有してよい。
ＤＰＮプロセス中、膜に窒素が注入されてよい。例えば、少なくとも１つのシステムコントローラは、高いチャネル移動度を維持するためにそれぞれの界面における所望の窒素濃度を形成するように、低エネルギーのパルスプラズマをＤＰＮチャンバ内に導入させてよい。少なくとも１つのシステムコントローラはさらに、３Ｘおよび２Ｘｎｍノードにおける酸窒化物ゲートのためのより高いドーズ量の窒素を生成しつつ、同時に向上したリーク電圧および閾値電圧の性能を実現するように、直接の高温加熱を生じさせてよい。他の窒化プロセスは、必要なリーク電圧および閾値電圧の実現において制限されてよい。
膜処理プロセスは、任意の好適なプロセスウィンドウパラメータを用いて行われてよい。例示的に、ＤＰＮプロセスを行うために、少なくとも１つのシステムコントローラは、ＤＰＮチャンバの温度を約２００℃～約５００℃の間の範囲としてよい。より具体的には、温度は、約４５０℃であってよい。少なくとも１つのシステムコントローラは、ソース電力を約１００Ｗ～約２５０Ｗの間の範囲としてよい。少なくとも１つのシステムコントローラは、バイアス電力を約１００Ｗ～約６００Ｗの間の範囲としてよい。少なくとも１つのシステムコントローラは、ＤＰＮチャンバの圧力を約５ミリＴｏｒｒ～約１００ミリＴｏｒｒの間の範囲としてよい。少なくとも１つのシステムコントローラは、ＤＰＮプロセスを約５秒～約１５秒の間の範囲の時間にわたって行わせてよい。より具体的に、ＤＰＮプロセスは、約１０秒にわたって行われてよい。
任意の追加的な処理後ステップ（例えば堆積、エッチング、アニール）が用いてよい。例えば、膜を処理するために用いられる物質（例えば窒素）の濃度は、処理後に経時的に減少する場合がある。この効果を打ち消すために、少なくとも１つのシステムコントローラは、高温アニールを膜処理プロセスの直後に行わせてよい。高温アニールは、膜処理プロセスとは別個のチャンバにおいて行われてよい。例えば、高温アニールは、閾値電圧の変動を生じさせ得る不安定な結合相を排除するために、窒化の後に行われるＰＮＡプロセスであってよい。この不安定な結合相を低減または除去することにより、ＰＮＡは、向上したデバイス性能に寄与することができる。
操作６５０において、基板が膜処理チャンバから取り出される。例えば、少なくとも１つのシステムコントローラは、基板を膜処理チャンバから取り出させてよい。より具体的には、少なくとも１つのシステムコントローラは、移送ロボットに基板を膜処理チャンバから取り出させてよい。
いくつかの実施形態において、基板は次いで、さらなる処理後プロセスのために別のプロセスチャンバ内に配置されてよい。例えば、少なくとも１つのシステムコントローラが、基板を別のプロセスチャンバ内に配置させてよい。より具体的には、少なくとも１つのシステムコントローラは、移送ロボットに基板を別のプロセスチャンバ内に配置させてよい。
いくつかの実施形態において、基板は次いで、ロードロック（例えば図１のロードロック１２０）内に配置されてよい。例えば、少なくとも１つのシステムコントローラが、基板をロードロック内に配置させてよい。より具体的には、少なくとも１つのシステムコントローラは、移送ロボットに基板をロードロック内に配置させてよい。操作６１０～６５０に関するさらなる詳細は、図１～図５に関して上記で説明されており、またここで図７に関して下記で説明する。
図７は、いくつかの実施形態に係る、向上した膜質を有する膜を形成するための方法中の模式的断面図の図７００である。図７００は、堆積ステップ７１０および膜除去ステップ７２０を示す。ステップ７１０および７２０は、図６に関して上記で説明した操作６２０中に行われてよい。ステップ７２０は、（例えばステップ７１０とステップ７２０との間で基板を空気に曝すことなく）ステップ７１０の後にｉｎ－ｓｉｔｕで行われてよい。例えば、堆積ステップ７１０中、流動性膜７１２が、フィーチャ７１４－１および７１４－２ならびに底面７１６を含む基板上に堆積される。膜除去ステップ７２０中、流動性膜７１２の一部分を除去し、流動性膜の残りの部分７２２を得るために、エッチングプロセスが行われてよい。流動性膜７１２の当該部分の除去は、フィーチャ７１４－１の側壁７２４を含むフィーチャ７１４－１および７１４－２の側壁をさらに露出させる。エッチングプロセスは、ドライエッチングプロセス（例えばＨ2プラズマエッチングプロセス）であってよい。いくつかの実施形態において、流動性膜の残りの部分７２２は、上記でさらに詳細に説明されているように高密度化されてよい。
図７００は、膜処理ステップ７３０をさらに示す。ステップ７３０は、図６に関して上記で説明した操作６４０中に行われてよい。ステップ７３０は、ステップ７２０の後にｅｘ－ｓｉｔｕで行われてよい。膜処理ステップ７１０中、流動性膜の残りの部分７２２（例えば高密度化された膜）が処理されて、処理済み膜７３２が得られる。例えば、流動性膜の残りの部分７２２は、ＤＰＮプロセスを用いて処理されてよい。ステップ７１０～７３０に関するさらなる詳細は、図１～図６に関して上記で説明されている。
先出の説明では、説明の目的で、本技術の様々な実施形態の理解を提供するために、多数の詳細が記載されている。ただし、これらの詳細のうちの一部なしで、または追加的な詳細と共に、特定の実施形態が実施されてよいことは、当業者には明らかであろう。
いくつかの実施形態を開示したが、実施形態の趣旨から逸脱しない限りにおいて、様々な変形、代替的構造、および均等物が用いられてよいことが、当業者には認識されるであろう。加えて、本技術を不必要に不明瞭にすることを回避するために、多数の周知のプロセスおよび要素が説明されていない。したがって、上記の説明は、本技術の範囲を限定するものとして解釈されるべきではない。加えて、方法またはプロセスが逐次的なものとしてまたは段階的に説明される場合があるが、それらの操作は、同時に、または挙げられているものとは異なる順序で行われてよいことを理解されたい。
値の範囲が提供されている場合、文脈による別段の明示がない限り、下限の単位の最小の端数まで、その範囲の上限および下限の間の各中間値も具体的に開示されていると理解される。記載された範囲における任意の記載された値または記載されていない中間値と、その記載された範囲における任意の他の記載された値または中間値との間の任意のより狭い範囲が包含される。それらのより小さい範囲の上限および下限は、その範囲に独立して含まれても除外されてもよく、記載された範囲における任意の具体的に除外される限度を前提として、より小さい範囲にいずれかの限度が含まれる、いずれの限度も含まれない、または両方の限度が含まれる各範囲も、本技術に包含される。記載された範囲が限度の一方または両方を含む場合、それらの含まれている限度のいずれかまたは両方を除外する範囲も含まれる。
本明細書および添付の特許請求の範囲において用いられる場合、単数形の「一の」および「その」は、文脈による別段の明示がない限り、複数の言及を含む。よって、例えば、「前駆体」への言及は、複数のそのような前駆体を含み、「層」への言及は、１つまたは複数の層および当業者に知られているその均等物への言及を含み、その他同様である。
また、「備える」、「備えている」、「含有する」、「含有している」、「含む」および「含んでいる」という語は、本明細書および以下の特許請求の範囲において用いられる場合、記載された特徴、整数、構成要素、または操作の存在を規定することを意図したものであるが、それらは、１つまたは複数の他の特徴、整数、構成要素、操作、行為、または群の存在または追加を排除するものではない。

Claims (20)

  1. 第１の入力流れを供給することにより、基板上に膜を堆積させることであって、前記第１の入力流れは、第１の前駆体のプラズマ放出物を含むことと、
    第２の入力流れを供給することにより、前記膜の残りの部分の水素含量を低減して、高密度化された膜を得ることであって、前記第２の入力流れは、第２の前駆体のプラズマ放出物を含むことと、
    第３の入力流れを供給することにより、前記基板内に画定されたフィーチャの側壁から前記高密度化された膜の一部分を除去して、前記膜の残りの部分を得ることであって、前記第３の入力流れは、第３の前駆体のプラズマ放出物を含むことと、
    前記膜の前記残りの部分を膜処理プロセスに従って処理することと
    を含む方法。
  2. 前記堆積、前記除去および前記低減は、プロセスチャンバ内で行われ、前記処理は、前記プロセスチャンバとは異なる膜処理チャンバ内で行われる、請求項１に記載の方法。
  3. 前記第２の前駆体または前記第３の前駆体のうちの少なくとも１つは、水素含有前駆体を含む、請求項１に記載の方法。
  4. 前記第１の前駆体は、シリコン含有前駆体を含み、前記膜は、シリコンを含む、請求項１に記載の方法。
  5. 前記堆積は、一組のプロセスウィンドウパラメータを用いて行われ、前記一組のプロセスウィンドウパラメータは、
    約２５℃～約１００℃の間の温度、
    約６０ワット（Ｗ）～約２５０Ｗの間のソース電力、
    約１００Ｗ～約２０００Ｗの間のバイアス電力、
    約１％～約９９％の間のデューティサイクルを有するプラズマパルス、および約１ヘルツ（Ｈｚ）～約２０Ｈｚの間の周波数、
    約０．５Ｔｏｒｒ～約１００Ｔｏｒｒの間の圧力、または、
    約５秒～約１５秒の間の時間
    のうちの少なくとも１つを含む、請求項１に記載の方法。
  6. 前記膜処理プロセスは、約４オングストローム毎分未満のウェットエッチング速度を実現するために、一組のプロセスウィンドウパラメータを用いて行われる分離プラズマ窒化（ＤＰＮ）プロセスである、請求項１に記載の方法。
  7. 前記一組のプロセスウィンドウパラメータは、
    約２００℃～約５００℃の間の温度、
    約１００ワット（Ｗ）～約２５０Ｗの間のソース電力、
    約１００Ｗ～約６００Ｗの間のバイアス電力、
    約５ミリＴｏｒｒ～約１００ミリＴｏｒｒの間の圧力、または、
    約５秒～約１５秒の間の時間
    のうちの少なくとも１つを含む、請求項６に記載の方法。
  8. メモリに動作可能に結合され、
    第１の入力流れを供給させることにより、基板上に膜を堆積させることであって、前記第１の入力流れは、第１の前駆体のプラズマ放出物を含むことと、
    第２の入力流れを供給させることにより、前記膜の残りの部分の水素含量を低減させて、高密度化された膜を得ることであって、前記第２の入力流れは、第２の前駆体のプラズマ放出物を含むことと、
    第３の入力流れを供給させることにより、前記基板内に画定されたフィーチャの側壁から前記高密度化された膜の一部分を除去させて、前記膜の残りの部分を得ることであって、前記第３の入力流れは、第３の前駆体のプラズマ放出物を含むことと、
    前記膜の前記残りの部分を膜処理プロセスに従って処理させることと
    を行うように構成されたプロセッサを備える少なくとも１つのシステムコントローラ
    を備えるシステム。
  9. 前記少なくとも１つのシステムコントローラは、
    プロセスチャンバ内で前記膜を前記基板上に堆積させることと、
    前記プロセスチャンバ内で前記膜の前記水素含量を低減させて前記高密度化された膜を得ることと、
    前記プロセスチャンバ内で前記フィーチャの前記側壁から前記高密度化された膜の前記部分を除去させることと、
    前記プロセスチャンバとは異なる膜処理チャンバ内で、前記膜の前記残りの部分を膜処理プロセスに従って処理させることと
    を行うように構成される、請求項８に記載のシステム。
  10. 前記第２の前駆体または前記第３の前駆体のうちの少なくとも１つは、水素含有前駆体を含む、請求項８に記載のシステム。
  11. 前記第１の前駆体は、シリコン含有前駆体を含み、前記膜は、シリコンを含む、請求項８に記載のシステム。
  12. 前記膜は、一組のプロセスウィンドウパラメータを用いて堆積され、前記一組のプロセスウィンドウパラメータは、
    約２５℃～約１００℃の間の温度、
    約６０ワット（Ｗ）～約２５０Ｗの間のソース電力、
    約１００Ｗ～約２０００Ｗの間のバイアス電力、
    約１％～約９９％の間のデューティサイクルを有するプラズマパルス、および約１ヘルツ（Ｈｚ）～約２０Ｈｚの間の周波数、
    約０．５Ｔｏｒｒ～約１００Ｔｏｒｒの間の圧力、または、
    約５秒～約１５秒の間の時間
    のうちの少なくとも１つを含む、請求項８に記載のシステム。
  13. 前記膜処理プロセスは、約４オングストローム毎分未満のウェットエッチング速度を実現するために、一組のプロセスウィンドウパラメータを用いて行われる分離プラズマ窒化（ＤＰＮ）プロセスである、請求項８に記載のシステム。
  14. 前記一組のプロセスウィンドウパラメータは、
    約２００℃～約５００℃の間の温度、
    約１００ワット（Ｗ）～約２５０Ｗの間のソース電力、
    約１００Ｗ～約６００Ｗの間のバイアス電力、
    約５ミリＴｏｒｒ～約１００ミリＴｏｒｒの間の圧力、または、
    約５秒～約１５秒の間の時間
    のうちの少なくとも１つを含む、請求項１３に記載のシステム。
  15. 第１の基板支持体を備えるプロセスチャンバと、
    第２の基板支持体を備える膜処理チャンバと、
    前記プロセスチャンバおよび前記膜処理チャンバに結合された移送チャンバであって、前記移送チャンバは、移送ロボットを収容する、移送チャンバと、
    前記プロセスチャンバ、前記膜処理チャンバおよび前記移送ロボットに動作可能に結合された少なくとも１つのシステムコントローラであって、
    前記移送ロボットに基板を前記プロセスチャンバ内で前記第１の基板支持体上に装填させることであって、前記基板は、前記基板内に画定されたフィーチャを備えること、
    前記プロセスチャンバの処理容積部内に第１の入力流れを供給させることにより、前記プロセスチャンバ内で前記基板上に膜を堆積させることであって、前記第１の入力流れは、第１の前駆体のプラズマ放出物を含むこと、
    前記処理容積部内に第２の入力流れを供給させることにより、前記プロセスチャンバ内で、前記膜の水素含量を低減させて、高密度化された膜を得ることであって、前記第２の入力流れは、第２の前駆体のプラズマ放出物を含むこと、
    前記処理容積部内に第３の入力流れを供給させることにより、前記プロセスチャンバ内で、前記フィーチャの側壁から前記高密度化された膜の一部分を除去させて、前記膜の残りの部分を得ることであって、前記第３の入力流れは、第３の前駆体のプラズマ放出物を含むこと、前記移送ロボットに前記基板を前記プロセスチャンバから前記膜処理チャンバへ、また前記第２の基板支持体上に移送させること、および、
    前記高密度化された膜を膜処理プロセスに従って前記膜処理チャンバ内で処理させること
    を行うように構成された、少なくとも１つのシステムコントローラと
    を備える電子デバイス製造システム。
  16. 前記第１の前駆体は、シリコン含有前駆体を含み、前記膜は、シリコンを含む、請求項１５に記載のシステム。
  17. 前記第２の前駆体または前記第３の前駆体のうちの少なくとも１つは、水素含有前駆体を含む、請求項１５に記載のシステム。
  18. 前記膜は、一組のプロセスウィンドウパラメータを用いて堆積され、前記一組のプロセスウィンドウパラメータは、
    約２５℃～約１００℃の間の温度、
    約６０ワット（Ｗ）～約２５０Ｗの間のソース電力、
    約１００Ｗ～約２０００Ｗの間のバイアス電力、
    約１％～約９９％の間のデューティサイクルを有するプラズマパルス、および約１ヘルツ（Ｈｚ）～約２０Ｈｚの間の周波数、
    約０．５Ｔｏｒｒ～約１００Ｔｏｒｒの間の圧力、または、
    約５秒～約１５秒の間の時間
    のうちの少なくとも１つを含む、請求項１５に記載のシステム。
  19. 前記膜処理プロセスは、約４オングストローム毎分未満のウェットエッチング速度を実現するために、一組のプロセスウィンドウパラメータを用いて行われるＤＰＮプロセスである、請求項１５に記載のシステム。
  20. 前記一組のプロセスウィンドウパラメータは、
    約２００℃～約５００℃の間の温度、
    約１００ワット（Ｗ）～約２５０Ｗの間のソース電力、
    約１００Ｗ～約６００Ｗの間のバイアス電力、
    約５ミリＴｏｒｒ～約１００ミリＴｏｒｒの間の圧力、または、
    約５秒～約１５秒の間の時間
    のうちの少なくとも１つを含む、請求項１９に記載のシステム。
JP2025504063A 2022-07-26 2023-07-18 向上した膜質を有する膜の形成 Pending JP2025524924A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/873,597 2022-07-26
US17/873,597 US12315718B2 (en) 2022-07-26 2022-07-26 Forming films with improved film quality
PCT/US2023/028030 WO2024025766A1 (en) 2022-07-26 2023-07-18 Forming films with improved film quality

Publications (1)

Publication Number Publication Date
JP2025524924A true JP2025524924A (ja) 2025-08-01

Family

ID=89664729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025504063A Pending JP2025524924A (ja) 2022-07-26 2023-07-18 向上した膜質を有する膜の形成

Country Status (7)

Country Link
US (1) US12315718B2 (ja)
EP (1) EP4562673A1 (ja)
JP (1) JP2025524924A (ja)
KR (1) KR20250038776A (ja)
CN (1) CN119547180A (ja)
TW (1) TWI894586B (ja)
WO (1) WO2024025766A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
WO2022020190A1 (en) * 2020-07-19 2022-01-27 Applied Materials, Inc. Flowable film formation and treatments
JP2022080883A (ja) * 2020-11-18 2022-05-30 アプライド マテリアルズ インコーポレイテッド 材料構造を改良するための処理
US20220181451A1 (en) * 2020-04-01 2022-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Sacrificial layer for semiconductor process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902050B2 (en) 2005-06-02 2011-03-08 Applied Materials, Inc. Methods and apparatus for incorporating nitrogen in oxide films
US9711351B2 (en) 2014-09-11 2017-07-18 Asm Ip Holding B.V. Process for densifying nitride film
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
US20180148833A1 (en) * 2016-11-25 2018-05-31 Applied Materials, Inc. Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition
US11276570B2 (en) 2020-07-22 2022-03-15 Applied Materials, Inc. Multi-layer deposition and treatment of silicon nitride films
TWI887454B (zh) 2020-08-02 2025-06-21 美商應用材料股份有限公司 集成可流動低k間隙填充及電漿處理

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
US20220181451A1 (en) * 2020-04-01 2022-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Sacrificial layer for semiconductor process
WO2022020190A1 (en) * 2020-07-19 2022-01-27 Applied Materials, Inc. Flowable film formation and treatments
JP2022080883A (ja) * 2020-11-18 2022-05-30 アプライド マテリアルズ インコーポレイテッド 材料構造を改良するための処理

Also Published As

Publication number Publication date
TWI894586B (zh) 2025-08-21
CN119547180A (zh) 2025-02-28
US20240038527A1 (en) 2024-02-01
TW202419666A (zh) 2024-05-16
WO2024025766A1 (en) 2024-02-01
KR20250038776A (ko) 2025-03-19
EP4562673A1 (en) 2025-06-04
US12315718B2 (en) 2025-05-27

Similar Documents

Publication Publication Date Title
JP7741163B2 (ja) 流動性膜の形成及び処理
JP7711312B2 (ja) 指向性選択的堆積
TW202518514A (zh) 氧化矽材料的指向選擇性填充
KR20250004047A (ko) 용적 팽창을 이용하는 대면적 갭필
US12142459B2 (en) Single chamber flowable film formation and treatments
US20230386829A1 (en) Low temperature silicon oxide gap fill
TWI894586B (zh) 形成具有改良薄膜品質之薄膜
WO2024206074A2 (en) Densified seam-free silicon gap fill processes
CN117980533A (zh) 无缝隙间隙填充沉积
US20240420950A1 (en) Densified seam-free silicon-containing material gap fill processes
US12476105B2 (en) Directional selective fill for silicon gap fill processes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251211