JP2025003371A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2025003371A
JP2025003371A JP2024097267A JP2024097267A JP2025003371A JP 2025003371 A JP2025003371 A JP 2025003371A JP 2024097267 A JP2024097267 A JP 2024097267A JP 2024097267 A JP2024097267 A JP 2024097267A JP 2025003371 A JP2025003371 A JP 2025003371A
Authority
JP
Japan
Prior art keywords
electrode
nanolaminate
semiconductor device
material layers
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024097267A
Other languages
English (en)
Inventor
泰均 金
Tae-Kyun Kim
載垣 沈
Jaewon Shim
在陳 鄭
Jaejin Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Korea University Research and Business Foundation
Original Assignee
Samsung Electronics Co Ltd
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Korea University Research and Business Foundation filed Critical Samsung Electronics Co Ltd
Publication of JP2025003371A publication Critical patent/JP2025003371A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

Figure 2025003371000001
【課題】半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、キャパシタを含み、キャパシタは、第１電極；第２電極；及び第１電極と第２電極との間に配置される誘電層；を含み、第１電極及び第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、ナノラミネート電極は、交互に配置された複数の第１物質層と複数の第２物質層を含み、複数の第１物質層は、インジウム酸化物（Ｉｎ２Ｏ３）を含み、複数の第２物質層は、モリブデン酸化物（ＭｏＯｘ）を含み、複数の第１物質層それぞれは、２～６Åの厚さを有し、複数の第２物質層それぞれは、モリブデン酸化物の単層(monolayer)を含む。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、さらに詳細には、キャパシタを含む半導体装置及びその製造方法に関する。
半導体装置のダウンスケーリングによってＤＲＡＭ装置などに使用されるキャパシタの大きさも縮小されている。キャパシタの大きさが減少することにより、漏れ電流が増加する問題があり、高誘電率の誘電物質を誘電層として使用するための研究が提案されている。
本発明が解決しようとする課題は、高い仕事関数を有する新規な電極物質を採用し、減少した漏れ電流を有し、かつ高周波数領域でも相対的に高いキャパシタンスを示すキャパシタを含む半導体装置を提供することである。
前記技術的課題を達成するための例示的な実施例による半導体装置は、キャパシタを含み、前記キャパシタは、第１電極；第２電極；及び前記第１電極と前記第２電極との間に配置される誘電層；を含み、前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、前記ナノラミネート電極は、交互に配置された複数の第１物質層と複数の第２物質層を含み、前記複数の第１物質層は、インジウム酸化物（Ｉｎ２Ｏ３）を含み、前記複数の第２物質層は、モリブデン酸化物（ＭｏＯｘ）を含み、前記複数の第１物質層それぞれは、２～６Åの厚さを有し、前記複数の第２物質層それぞれは、モリブデン酸化物の単層(monolayer)を含む。
前記技術的課題を達成するための例示的な実施例による半導体装置は、キャパシタを含み、前記キャパシタは、第１電極；第２電極；及び前記第１電極と前記第２電極との間に配置される誘電層を含み、前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極；を含み、前記ナノラミネート電極は、インジウム酸化物（Ｉｎ２Ｏ３）を含む複数の第１物質層と、前記複数の第１物質層のうち隣接した２個の第１物質層の間にそれぞれ配置され、モリブデン酸化物（ＭｏＯｘ）の単層からなる複数の第２物質層を含み、前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有する。
前記技術的課題を達成するための例示的な実施例による半導体装置は、基板；前記基板上に配置されるコンタクト構造物；前記コンタクト構造物上に配置され、シリンダ形状を有し、第１ナノラミネート電極を含む下部電極；前記下部電極上に配置される誘電層；前記誘電層上に配置される上部電極；を含み、前記第１ナノラミネート電極は、インジウム酸化物（Ｉｎ２Ｏ３）を含む複数の第１物質層と、前記複数の第１物質層のうち隣接した２個の第１物質層の間にそれぞれ配置され、モリブデン酸化物（ＭｏＯｘ）の単層からなる複数の第２物質層を含み、前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有する。
前記技術的課題を達成するための例示的な実施例による半導体装置の製造方法は、基板上に原子層積層工程によってナノラミネート電極を形成する段階を含み、前記ナノラミネート電極を形成する段階は、物質層ペアの堆積サイクルをｋ回繰り返す段階を含み、前記物質層ペアの堆積サイクルは、前記基板上に第１物質層堆積サイクルをｍ回繰り返す段階；及び前記基板上に第２物質層堆積サイクルをｎ回繰り返す段階；を含み、前記第１物質層堆積サイクルは、インジウム酸化物（Ｉｎ２Ｏ３）を堆積するための工程であり、前記ｍは、１０～３０の範囲であり、前記第２物質層堆積サイクルは、モリブデン酸化物（ＭｏＯｘ）を堆積するための工程であり、前記ｎは、１である。
例示的な実施例による半導体装置を示す断面図である。 図１の第１電極の断面図である。 図１の第２電極の断面図である。 例示的な実施例によるナノラミネート電極の製造方法を示すタイミング図である。 第１物質層堆積サイクルを概略的に示すフローチャートである。 第２物質層堆積サイクルを概略的に示すフローチャートである。 例示的な実施例によるナノラミネート電極のＸ線回折分析グラフである。 紫外線光電子分光法(Ultraviolet Photoelectron Spectroscopy, UPS)によって測定された例示的な実施例によるナノラミネート電極のバインディングエネルギーを示すグラフである。 例示的な実施例によるナノラミネート電極の比抵抗、キャリア濃度、移動度を示すグラフである。 原子間力顕微鏡(Atomic Force Microscopy, AFM)を使用して測定された例示的な実施例によるナノラミネート電極の表面モルフォロジーを示すイメージである。 比較例によるキャパシタの走査電子顕微鏡(scanning electron microscopy)イメージである。 実施例によるキャパシタの走査電子顕微鏡イメージである。 比較例によるキャパシタのエネルギーバンドダイヤグラムの概略図である。 実施例によるキャパシタのエネルギーバンドダイヤグラムの概略図である。 例示的な実施例によるキャパシタの周波数に係わるキャパシタンスを示すグラフである。 例示的な実施例によるキャパシタの高周波領域でのキャパシタンスを示すグラフである。 例示的な実施例によるキャパシタの電流密度対電圧特性を示すグラフである。 例示的な実施例による半導体装置を示す断面図である。 図１８のＡ部分の拡大図である。 例示的な実施例による半導体装置を示す断面図である。 例示的な実施例による半導体装置を示す断面図である。 例示的な実施例による半導体装置を示す断面図である。
以下、添付された図面を参照して、本発明の技術的思想の例示的な実施例を詳細に説明する。
図１は、例示的な実施例による半導体装置１を示す断面図である。図２は、図１の第１電極２０の断面図である。図３は、図１の第２電極４０の断面図である。
図１を参照すれば、半導体装置１は、基板１０、第１電極２０、誘電層３０、及び第２電極４０を含みうる。例えば、第１電極２０、誘電層３０、及び第２電極４０は、キャパシタを構成し、例えば、MIM (metal-insulator-metal)構造のキャパシタを構成しうる。
第１電極２０は、図２を参照に説明されたようなナノラミネート電極ＮＥを含みうる。ナノラミネート電極ＮＥは、交互に配置された複数の第１物質層２２と複数の第２物質層２４を含みうる。
例示的な実施例において、複数の第１物質層２２は、インジウム酸化物（Ｉｎ２Ｏ３）を含みうる。例えば、複数の第１物質層２２は、原子層積層ＡＬＤ工程によって形成され、複数の第１物質層２２それぞれは、約２～６Åの第１厚さｔ１１を有する。
例示的な実施例において、複数の第２物質層２４は、モリブデン酸化物（ＭｏＯｘ）を含みうる。例えば、複数の第２物質層２４は、原子層積層ＡＬＤ工程によって形成され、約１Å以下の第２厚さｔ１２を有する。
例えば、複数の第２物質層２４それぞれは、モリブデン酸化物の単層(monolayer)を含みうる。例示的な実施例において、複数の第２物質層２４それぞれは、図２に図示されたように連続して連結される単一層を形成しうる。他の実施例において、複数の第２物質層２４それぞれは、第１物質層２２の上面上に配置されるアイランド形状の粒子または凝集体として形成されうる。
例えば、本明細書においてモリブデン酸化物の単層とは、モリブデン酸化物の連続して連結される単一層またはアイランド形状の粒子または凝集体層を示しうる。例えば、モリブデン酸化物の単層は、原子層積層工程の第２物質層堆積サイクルをｎ回繰り返す段階によっても形成され、ここで、ｎは、１回でもある。しかし、他の実施例において、モリブデン酸化物の単層は、原子層積層工程の第２物質層堆積サイクルをｎ回繰り返す段階によって形成され、ここで、ｎは、１ないし５のうち任意の数を含みうる。
第１電極２０は、複数の第１物質層２２それぞれを形成するための第１物質層堆積サイクルと複数の第２物質層２４それぞれを形成するための第２物質層堆積サイクルを所定のの比率で繰り返して遂行することにより形成されうる。例えば、第１物質層２２が約２～６Åの第１厚さｔ１１を有するように形成されるまで、第１物質層堆積サイクルが遂行され、第２物質層堆積サイクルが形成されてモリブデン酸化物の単層が形成された後、第１物質層２２が約２～６Åの第１厚さｔ１１を有するように形成されるまで、第１物質層堆積サイクルが遂行され、以後、第２物質層堆積サイクルが形成されてモリブデン酸化物の単層が形成されるなど、第１物質層堆積サイクルと第２物質層堆積サイクルが繰り返して遂行されうる。第１電極２０は、例えば、１０～５０ｎｍの厚さｔ１０を有する。
一部実施例において、誘電層３０は、高誘電率物質である金属酸化物を含みうる。一部実施例において、誘電層３０は、チタン酸化物を含みうる。他の実施例において、誘電層３０は、ジルコニウム酸化物、ハフニウム酸化物、ニオブ酸化物、タンタル酸化物、イットリウム酸化物、ストロンチウムチタン酸化物、バリウムストロンチウムチタン酸化物、スカンジウム酸化物、及びランタン族酸化物のうち、少なくとも１つを含みうる。
第２電極４０は、図３を参照して説明されたようなナノラミネート電極ＮＥを含みうる。ナノラミネート電極ＮＥは、交互に配置された複数の第１物質層４２と複数の第２物質層４４を含みうる。
例示的な実施例において、複数の第１物質層４２は、インジウム酸化物（Ｉｎ２Ｏ３）を含みうる。例えば、複数の第１物質層４２は、原子層積層（ＡＬＤ）工程によって形成され、複数の第１物質層４２それぞれは、約２～６Åの第１厚さｔ２１を有する。
例示的な実施例において、複数の第２物質層４４は、モリブデン酸化物（ＭｏＯｘ）を含みうる。例えば、複数の第２物質層４４は、原子層積層（ＡＬＤ）工程によって形成され、約１Å以下の第２厚さｔ２２を有する。第２電極４０は、例えば、１０～５０ｎｍの厚さｔ２０を有する。
例えば、複数の第２物質層４４それぞれは、モリブデン酸化物の単層(monolayer)を含みうる。例示的な実施例において、複数の第２物質層４４それぞれは、図３に図示されたように連続して連結される単一層を形成しうる。他の実施例において、複数の第２物質層４４それぞれは、第１物質層４２の上面上に配置されるアイランド形状の粒子または凝集体として形成されうる。
例示的な実施例において、図２及び図３に図示されたナノラミネート電極ＮＥは、約４．９５ｅＶ～５．０５ｅＶの仕事関数を有する。ナノラミネート電極ＮＥが相対的に高い仕事関数を有するインジウム酸化物とモリブデン酸化物の積層構造からなることにより、ナノラミネート電極ＮＥは、例えば、チタン窒化物（ＴｉＮ）のような比較例による電極の仕事関数（例えば、４．５ｅＶ）よりさらに高い仕事関数を有する。
例示的な実施例において、図２及び図３に図示されたナノラミネート電極ＮＥは、Ｘ線回折分析結果において３０．４８±０．０２°で立方構造(cubic structure)を有するインジウム酸化物の（２２２）面に由来する第１ピークと３５．４３±０．０２°でインジウム酸化物の（４００）面に由来する第２ピークを示しうる。例示的な実施例において、図２及び図３に図示されたナノラミネート電極ＮＥは、１ｎｍ以下の表面粗さを有し、例えば、０．６ｎｍ～１．０ｎｍ範囲の表面粗さを有する。
例示的な実施例において、図２及び図３に図示されたナノラミネート電極ＮＥは、インジウム酸化物のキャリア濃度よりさらに高いか、それおと同一であるキャリア濃度を有する。また、図２及び図３に図示されたナノラミネート電極ＮＥは、インジウム酸化物の比抵抗よりさらに低いか、それと同一である比抵抗を有する。例えば、ナノラミネート電極ＮＥの第１物質層２２が２～６Åの厚さｔ１１に形成されるとき、ナノラミネート電極ＮＥの比抵抗は、インジウム酸化物の比抵抗の０．１～１倍の範囲でもある。
例示的な実施例において、第１電極２０、誘電層３０、及び第２電極４０は、ＭＩＭタイプのキャパシタを構成し、前記キャパシタは、低周波領域から高周波領域まで全体周波数範囲にわたって相対的に高いキャパシタンス値を有する。例えば、前記キャパシタは、１ｋＨｚで第１キャパシタンスを有し、１ＭＨｚで第２キャパシタンスを有し、第２キャパシタンスは、第１キャパシタンスの５０％より大きく、例えば、第１キャパシタンスの８０％より大きくなる。また、前記キャパシタは、比較例によるキャパシタに比べて（例えば、チタン窒化物を電極として含むキャパシタに比べて）顕著に低い漏れ電流を有する。
例示的な実施例において、ナノラミネート電極ＮＥの第１物質層２２が２～６Åの厚さｔ１１に形成され、複数の第１物質層２２の間にモリブデン酸化物の単層からなる第２物質層２４がそれぞれ形成されるとき、ナノラミネート電極ＮＥは、高い仕事関数、高いキャリア移動度、低い比抵抗、及び低い表面粗さを示し、これを含むキャパシタは、低周波領域から高周波領域まで相対的に高いキャパシタンス値を有するだけではなく、顕著に低い漏れ電流を有する。
図４は、例示的な実施例によるナノラミネート電極の製造方法ＤＰを示すタイミング図である。図５は、第１物質層堆積サイクルＤＰＡを概略的に示すフローチャートであり、図６は、第２物質層堆積サイクルＤＰＢを概略的に示すフローチャートである。
図４ないし図６を参照すれば、ナノラミネート電極の製造方法ＤＰは、原子層積層工程基盤の方法でもあり、例えば、反応チャンバ内で基板に第１物質層堆積サイクルＤＰＡと第２物質層堆積サイクルＤＰＢを順次に、かつ反復的に遂行することにより、ナノラミネート電極が形成されうる。第１物質層堆積サイクルＤＰＡと第２物質層堆積サイクルＤＰＢを集合的に物質層ペア(pair)の堆積サイクルとも指称する
例えば、図４に図示されたように第１物質層の第１サイクルＤＰ＿Ａ１を先に遂行し、以後、第２物質層の第１サイクルＤＰ＿Ｂ１を遂行し、第１物質層の第２サイクルＤＰ＿Ａ２、第２物質層の第２サイクルＤＰ＿Ｂ２を順次に遂行し、第１物質層のｋ番目サイクルＤＰ＿Ａｋと第２物質層のｋ番目サイクルＤＰ＿Ｂｋを遂行することにより、ナノラミネート電極が形成されうる。すなわち、物質層ペア(pair)の堆積サイクルをｋ回繰り返し遂行しうる。ここで、ｋの範囲は、ナノラミネート電極の総厚、それぞれのサイクルでの物質層の成長速度などを考慮して決定されうる。
図５に図示されたように、第１物質層堆積サイクルＤＰＡは、インジウムを含む第１金属ソース供給段階（Ｓ１２段階）、パージ段階（Ｓ１４段階）、第１酸素ソース供給段階（Ｓ１６段階）、パージ段階（Ｓ１８段階）を順次に含む単位サイクルを含みうる。第１物質層堆積サイクルＤＰＡは、第１金属ソース供給段階（Ｓ１２段階）、パージ段階（Ｓ１４段階）、第１酸素ソース供給段階（Ｓ１６段階）、パージ段階（Ｓ１８段階）を順次に含む単位サイクルをｍ回繰り返す段階（Ｓ２０段階）を含みうる。ここで、ｍは、１０～３０の範囲でもある。
例示的な実施例において、第１金属ソース供給段階（Ｓ１２段階）で反応チャンバ内に第１金属ソースが供給され、第１金属ソースは、インジウムを含む有機金属前駆体でもある。第１金属ソースは、TMIn (trimethyl Indium, In(CH3)3), InCA-1
([1,1,1-trimethyl-N-(trimethylsilyl)silanaminato]indium), DADI
([3-(dimethylamino)propyl] dimethyl indium),及びInCp(cyclopentadienyl indium)のうち、少なくとも１つを含みうる。一部実施例において、第１金属ソースは、ＤＡＤＩでもあるが、それに限定されるものではない。例えば、第１金属ソース供給段階（Ｓ１２段階）は、約０．５～３秒間遂行されうる。
以後、パージ段階（Ｓ１４段階）において、基板上に吸着されていない余分の第１金属ソースがパージ及び／または除去されうる。
第１酸素ソース供給段階（Ｓ１６段階）において、反応チャンバ内に第１酸素ソースが供給され、第１酸素ソースは過酸化水素、酸素、オゾン、酸素プラズマのうち、少なくとも１つを含みうる。第１酸素ソースは、反応物(reactant)とも指称されうる。第１酸素ソース供給段階（Ｓ１６段階）で基板上に吸着された第１金属ソースと第１酸素ソースとの反応が発生してインジウム酸化物を含む第１物質層が形成されうる。例えば、第１酸素ソース供給段階（Ｓ１６段階）は、約１～約２０秒間遂行されうる。
以後、パージ段階（Ｓ１８段階）において、基板上に吸着されていない余分の第１酸素ソースがパージ及び／または除去されうる。
例えば、第１金属ソース供給段階（Ｓ１２段階）、パージ段階（Ｓ１４段階）、第１酸素ソース供給段階（Ｓ１６段階）、パージ段階（Ｓ１８段階）を順次に含む単位サイクルの間、約０．１５～０．２０Å厚さのインジウム酸化物が形成されうる。第１物質層堆積サイクルＤＰＡで単位サイクルの反復回数であるｍが１０より小さい場合、第１物質層（インジウム酸化物）を結晶化するのに十分な厚さに形成され難く、非晶質化された第１物質層内にｍが３０より大きい場合、第１物質層（インジウム酸化物）が過度に厚い厚さに形成されてナノラミネート電極が相対的に大きい比抵抗を有するか、相対的に低い仕事関数を有する。
図６に図示されたように、第２物質層堆積サイクルＤＰＢは、モリブデンを含む第２金属ソース供給段階（Ｓ３２段階）、パージ段階（Ｓ３４段階）、第２酸素ソース供給段階（Ｓ３６段階）、パージ段階（Ｓ３８段階）を順次に含む単位サイクルを含みうる。第２物質層堆積サイクルＤＰＢは、第２金属ソース供給段階（Ｓ３２段階）、パージ段階（Ｓ３４段階）、第２酸素ソース供給段階（Ｓ３６段階）、パージ段階（Ｓ３８段階）を順次に含む単位サイクルをｎ回繰り返す段階（Ｓ４０段階）を含みうる。ここで、ｎは、１でもある。
例示的な実施例において、第２金属ソース供給段階（Ｓ３２段階）において、反応チャンバ内に第２金属ソースが供給され、第２金属ソースは、モリブデンを含む有機金属前駆体でもある。第１金属ソースは、Bis (tert-butylimido) bis(dimethylamido) molybdenum (TBDMMo)、ビスエチルベンゼンモリブデン(bis(ethylbenzene)molybdenum)、ＭｏＦ６、ＭｏＣｌ６及びＭｏ（ＣＯ）６のうち、少なくとも１つを含みうる。一部実施例において、第２金属ソースは、ＴＢＤＭＭｏでもあるが、それに限定されるものではない。例えば、第２金属ソース供給段階（Ｓ３２段階）は、約０．５～５秒間遂行されうる。
以後、パージ段階（Ｓ３４段階）において、基板上に吸着されていない余分の第２金属ソースがパージ及び／または除去されうる。
第２酸素ソース供給段階（Ｓ３６段階）において反応チャンバ内に第２酸素ソースが供給され、第２酸素ソースは、過酸化水素、酸素、オゾン、酸素プラズマのうち、少なくとも１つを含みうる。第２酸素ソースは、反応物(reactant)とも指称される。第２酸素ソース供給段階（Ｓ３６段階）において、第１物質層上に吸着された第２金属ソースと第２酸素ソースとの反応が発生してモリブデン酸化物を含む第２物質層が形成されうる。例えば、第１物質層上にモリブデン酸化物の単層が形成されうる。例えば、第２酸素ソース供給段階（Ｓ３６段階）は、約１～２０秒間遂行されうる。
以後、パージ段階（Ｓ３８段階）において、基板上に吸着されていない余分の第２酸素ソースがパージ及び／または除去されうる。
例えば、第２金属ソース供給段階（Ｓ３２段階）、パージ段階（Ｓ３４段階）、第２酸素ソース供給段階（Ｓ３６段階）、パージ段階（Ｓ３８段階）を順次に含む単位サイクルの間、約１Å以下、または０．１５～０．２０Å厚さのモリブデン酸化物が形成されうる。第２物質層堆積サイクルＤＰＢにおいて単位サイクルの反復回数であるｎは、１でもある。
一部実施例において、モリブデン酸化物の単層からなる第２物質層は第１物質層上に配置され、連続して連結される単一層からもなり、第１物質層の上面上に配置されるアイランド形状の粒子または凝集体として形成されうる。一部実施例において、モリブデン原子が相対的に小さいイオン半径を有することにより、モリブデン原子が第１物質層の内部でインジウム原子が非占有である隙間サイトを占めるように配置されうる。
第１物質層堆積サイクルＤＰＡにおいて単位サイクルの反復回数であるｍと第２物質層堆積サイクルＤＰＢにおいて単位サイクルの反復回数であるｎの比率は、１０：１ないし３０：１と決定されうる。例えば、第１物質層堆積サイクルＤＰＡと第２物質層堆積サイクルＤＰＢが１０：１ないし３０：１の範囲に遂行されるとき、ナノラミネート電極は、高い仕事関数、高いキャリア移動度、低い比抵抗、及び低い表面粗さを有するように形成されうる。
以下、図７ないし図１７を参照して、第１物質層堆積サイクルＤＰＡと第２物質層堆積サイクルＤＰＢの回数の比率によるナノラミネート電極の物理的性質及び電気的性質を説明する。
実験例１
原子層積層装置内で基板上に第１物質層堆積サイクルＤＰＡと第２物質層堆積サイクルＤＰＢを３０：１、２０：１、１０：１、５：１の比率で遂行して総２０ｎｍ厚さのナノラミネート電極を形成した。比較例として、第１物質層堆積サイクルＤＰＡのみを遂行してインジウム酸化物（Ｉｎ２Ｏ３）の単一膜電極を形成した。
Figure 2025003371000002
 図７は、例示的な実施例によるナノラミネート電極のＸ線回折分析グラフである。
図７を参照すれば、実施例１ないし実施例４のＸ線回折分析グラフが比較例のＸ線回折分析グラフと共に図示される。実施例１ないし実施例３は、立方結晶構造を有するインジウム酸化物の（２２２）面に由来する第１ピークと、（４００）面に由来する第２ピークを示した。第１ピークは、３０．４８±０．０２°で示され、第２ピークは、３５．４３±０．０２°で示された。一方、比較例と実施例４は、（４００）面に由来する第２ピークを有していないことが分かる。これは、３０：１、２０：１、１０：１の比率でモリブデン酸化物の単層が形成された実施例１ないし実施例３の場合、モリブデン酸化物単層またはモリブデン原子がインジウム酸化物の結晶化度を向上させる中間層（挿入層）または添加元素として作用するためであると推測しうる。
図８は、紫外線光電子分光法(Ultraviolet
Photoelectron Spectroscopy, UPS)によって測定された例示的な実施例によるナノラミネート電極のバインディングエネルギーを示すグラフである。
図８を参照すれば、実施例１ないし実施例４のバインディングエネルギーが比較例１（インジウム酸化物）及び比較例２（チタン窒化物）のバインディングエネルギーと共に図示される。紫外線光電子分光法（ＵＰＳ）によって測定されたバインディングエネルギーから計算された実施例１ないし実施例４、比較例１及び比較例２の仕事関数は、表２に図示される。
Figure 2025003371000003
 表２に図示されたように、モリブデンの含量が増加するほど仕事関数が大きくなり、例えば、３０：１、２０：１、１０：１の比率でモリブデン酸化物の単層が形成された実施例１ないし実施例３の場合、４．９５、５．０３、５．０５ｅＶの相対的に高い仕事関数を有することを確認することができる。これは、比較例１（インジウム酸化物）及び比較例２（チタン窒化物）の仕事関数よりさらに大きい値であることが確認できる。
図９は、例示的な実施例によるナノラミネート電極の比抵抗、キャリア濃度、移動度を示すグラフである。
図９を参照すれば、実施例１ないし実施例３の比抵抗、キャリア濃度、移動度は、比較例の比抵抗、キャリア濃度、移動度よりもさらに優れるか、あるいは同等なレベルであることを確認した。特に、２０：１の比率でモリブデン酸化物の単層が形成された実施例２は、最も高いキャリア濃度、最も高い電荷移動度（例えば、９２．６ｃｍ２／Ｖ・ｓの電荷移動度）及び最も低い比抵抗（例えば、２４０μΩ・ｃｍの比抵抗）を示し、電気的特性が最も優れた結果を示した。すなわち、実施例１ないし実施例３のように２～６Å厚さのインジウム酸化物層と、モリブデン酸化物の単層が反復的に形成されるナノラミネート電極で最も優れたキャリア濃度と最も低い比抵抗を有することが確認できる。
一方、５：１の比率でモリブデン酸化物の単層が形成された実施例４は、比較例よりもさらに低いキャリア濃度、移動度及び最も高い比抵抗を示したが、これは、モリブデンの含量が増加してインジウム酸化物の非晶質化が誘導されたためであるか、またはモリブデンによる散乱効果によって自由キャリア移動度が減少したためであると推測しうる。
図１０は、原子間力顕微鏡(Atomic
Force Microscopy, AFM)を使用して測定された例示的な実施例によるナノラミネート電極の表面モルフォロジーを示すイメージである。
図１０を参照すれば、比較例より実施例１及び実施例２がさらに大きい表面粗さ値を有する。すなわち、実施例１及び実施例２において、モリブデンの含量が増加するほどインジウム酸化物層の結晶化度向上が誘導されて表面粗さ値が増加し、逆に、実施例４は、最も小さい表面粗さ値を有する。これは、モリブデン含量が相対的に多い、５：１の比率でモリブデン酸化物の単層が形成された実施例４の場合、非晶質化が誘導されることにより、表面粗さが最も減少したと推測しうる。
一方、実施例１ないし実施例４がいずれも１ｎｍ以下の表面粗さを有し、これは、誘電層とナノラミネート電極との界面でトラップサイトを減らし、漏れ電流を減少させるのに十分に低い値でもある。
実験例２
原子層積層装置内で基板上に実施例と比較例によるキャパシタを形成した。
Figure 2025003371000004
 図１１は、比較例によるキャパシタの走査電子顕微鏡(scanning electron microscopy)イメージであり、図１２は、実施例によるキャパシタの走査電子顕微鏡イメージである。
図１１及び図１２を参照すれば、比較例及び実施例の下部電極がいずれも基板全体をカバーする連続した物質層であって、均一な厚さに形成されることが確認できる。また、下部電極と誘電層との界面もボイドやシーム(seam)のような界面不良要素なしに優れた界面特性を有することを確認することができる。
図１３は、比較例によるキャパシタのエネルギーバンドダイヤグラムＥＢ＿ＣＯの概略図であり、図１４は、実施例によるキャパシタのエネルギーバンドダイヤグラムＥＢ＿ＥＸの概略図である。
図１３を参照すれば、比較例によるキャパシタは、下部電極（ＴｉＮ）の仕事関数ＷＦ１が４．５ｅＶで、下部電極ＴｉＮの仕事関数ＷＦ１は、誘電層（ＴｉＯ２）のコンダクションバンドＥＣである４．２ｅＶと相対的に小さい差を有する。これにより、下部電極と誘電層との界面で、バンドオフセットＢＯ＿１が相対的に小さい値を有する。下部電極と誘電層との界面でのバンドオフセットが小さい場合、熱電子放出による漏れ電流が発生しうる。
図１４を参照すれば、実施例によるキャパシタは、下部電極（Ｉｎ２Ｏ３：ＭｏＯｘ）の仕事関数ＷＦ２が４．９５～５．０５ｅＶであり、誘電層（ＴｉＯ２）のコンダクションバンドＥＣである４．２ｅＶと相対的に大きい差を有する。これにより、下部電極と誘電層との界面で、バンドオフセットＢＯ＿２が相対的に大きい値を有する。下部電極と誘電層との界面でのバンドオフセットが大きい場合、熱電子放出による漏れ電流の発生が顕著に減少するか、防止されうる。
図１５は、例示的な実施例によるキャパシタの周波数に係わるキャパシタンスを示すグラフであり、図１６は、例示的な実施例によるキャパシタの高周波領域でのキャパシタンスを示すグラフである。
図１５及び図１６を参照すれば、比較例によるキャパシタは、低周波領域で８００ｐＦ以上の大きなキャパシタンス値を有するが、周波数が増加することにより、キャパシタンス値が漸進的に減少して１ＭＨｚの高周波領域では、２４０ｐＦ以下のキャパシタンス値を有した。一方、実施例によるキャパシタは、低周波領域で９５０ｐＦ以上の大きいキャパシタンス値を有し、周波数が増加しても、キャパシタンス値がほぼ一定に保持され、１ＭＨｚの高周波領域では、約８００ｐＦ以下のキャパシタンス値を有した。
すなわち、低周波領域で実施例のキャパシタンス値が比較例に比べてさらに大きいが、顕著な差を有するものではないが、高周波領域で実施例のキャパシタンス値は、比較例の３倍に該当する顕著に大きな値を有することを確認することができる。
一般的に、低周波領域において等価直列抵抗(equilibrium
series resistance)成分は、誘電緩和による誘電損失に該当する値を示し、周波数が増加することにより、直列抵抗とインダクタンスの影響が支配的になり、静電容量が減少し、等価直列抵抗は、電極による損失の影響を受けると知られている。実施例による下部電極は、１ＭＨｚにおいて０．２４３の誘電損失係数を有するが、一方、比較例による下部電極は、１．３１の誘電損失係数を有する。したがって、高周波領域において実施例による下部電極は、比較例による下部電極より顕著に低い誘電損失係数を有するので（すなわち、実施例による下部電極のキャリア移動度が高く、比抵抗が小さいために）、実施例による下部電極は、高いキャパシタンス値を有すると推測しうる。
図１７は、例示的な実施例によるキャパシタの電流密度対電圧特性を示すグラフである。
図１７を参照すれば、比較例によるキャパシタは、１０００ｍＶにおいて１．７５×１０－５の漏れ電流密度を示すが、一方、実施例によるキャパシタは、１０００ｍＶにおいて６．０３×１０－９の漏れ電流を示し、これは、比較例に比べて、約３０００倍低い値であった。
誘電層として使用されたチタン酸化物の狭いバンドギャップは、誘電層と下部電極との界面からショトキー放出によった大きい漏れ電流を発生させうるが、例示的な実施例による下部電極（Ｉｎ２Ｏ３：ＭｏＯｘ）は、高い仕事関数を有するので、下部電極と誘電層との間の電位障壁を増加させて漏れ経路を効果的に遮断し、これにより、キャパシタの漏れ電流が減少すると推測しうる。
図１８は、例示的な実施例による半導体装置１００を示す断面図である。図１９は、図１８のＡ部分の拡大図である。
図１８及び図１９を参照すれば、半導体装置１００は、ＤＲＡＭ素子を含み、基板１１０上に形成されたセルトランジスタ（図示省略）と、セルトランジスタに電気的に連結されたキャパシタＣＡＰを含みうる。
基板１１０上には、下部絶縁層１１２が配置され、基板１１０上には、下部絶縁層１１２を貫通してコンタクト構造物１１４が配置されうる。コンタクト構造物１１４は、導電物質を含みうる。下部絶縁層１１２上には、コンタクト構造物１１４の上面を露出する開口部を備えるエッチング停止膜１１６が配置されうる。
エッチング停止膜１１６上にキャパシタＣＡＰが配置されうる。キャパシタＣＡＰは、下部電極１２０、誘電層１３０、及び上部電極１４０を含みうる。下部電極１２０は、シリンダ形状を有し、下部電極１２０の底部の側壁がエッチング停止膜１１６によって取り囲まれ、下部電極１２０の底部は、コンタクト構造物１１４の上面上に配置されうる。下部電極１２０は、垂直方向に相対的に高い高さに形成されうるか、あるいは大きな縦横比を有し、下部電極１２０の側壁上に支持部材１１８が配置されうる。誘電層１３０の下部電極１２０の内壁及び外壁上にコンフォーマルに配置されうる。誘電層１３０上に上部電極１４０が下部電極１２０をカバーするように配置されうる。
例示的な実施例において、下部電極１２０は、交互に配置される複数の第１物質層１２２及び複数の第２物質層１２４を含みうる。下部電極１２０は、図２に基づいて説明したナノラミネート電極ＮＥと類似した構造を有する。例えば、複数の第１物質層１２２は、２～６Å厚さのインジウム酸化物を含み、複数の第２物質層１２４は、モリブデン酸化物で構成された単層を含みうる。
例示的な実施例において、誘電層１３０は、高誘電率物質である金属酸化物を含みうる。一部実施例において、誘電層１３０は、チタン酸化物を含みうる。他の実施例において、誘電層１３０は、ジルコニウム酸化物、ハフニウム酸化物、ニオブ酸化物、タンタル酸化物、イットリウム酸化物、ストロンチウムチタン酸化物、バリウムストロンチウムチタン酸化物、スカンジウム酸化物、及びランタン族酸化物のうち、少なくとも１つを含みうる。
例示的な実施例において、上部電極１４０は、交互に配置される複数の第１物質層１４２及び複数の第２物質層１４４を含みうる。上部電極１４０は、図３を参照して説明したナノラミネート電極ＮＥと類似した構造を有する。例えば、複数の第１物質層１４２は、２～６Å厚さのインジウム酸化物を含み、複数の第２物質層１４４は、モリブデン酸化物で構成された単層を含みうる。
図２０は、例示的な実施例による半導体装置１００Ａを示す断面図である。
図２０を参照すれば、下部電極１２０は、交互に配置される複数の第１物質層１２２及び複数の第２物質層１２４を含むナノラミネート電極でもあり、上部電極１４０Ａは、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの金属、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、ニオブ窒化物（ＮｂＮ）、モリブデン窒化物（ＭｏＮ）、タングステン窒化物（ＷＮ）などの導電性金属窒化物、及びイリジウム酸化物（ＩｒＯ２）、ルテニウム酸化物（ＲｕＯ２）、ストロンチウムルテニウム酸化物（ＳｒＲｕＯ３）などの導電性金属酸化物のうちから選択された少なくとも１つを含みうる。
図２１は、例示的な実施例による半導体装置１００Ｂを示す断面図である。
図２１を参照すれば、下部電極１２０Ａは、コンタクト構造物１１４の上面上に配置され、垂直方向に延びるピラー形状を有する。誘電層１３０は、下部電極１２０Ａの上面及び側壁上にコンフォーマルに配置されうる。
例示的な実施例において、下部電極１２０Ａは、垂直方向に延びる一体型物質層を含み、下部電極１２０Ａは、図１ないし図３を参照して説明したナノラミネート電極ＮＥを含みうる。例示的な実施例による製造方法によれば、基板上にピラー形状の開口部を具備するモールド絶縁層を形成し、前記開口部内に図４ないし図６を参照して説明した製造方法を使用し、図１ないし図３を参照して説明したナノラミネート電極ＮＥを形成することにより、下部電極１２０Ａが形成されうる。
他の例示的な実施例において、下部電極１２０Ａは、垂直方向に延びるベースピラーと、前記ベースピラーの側壁及び上面上にコンフォーマルに配置される電極層を含みうる。前記ベースピラーは、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの金属、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、ニオブ窒化物（ＮｂＮ）、モリブデン窒化物（ＭｏＮ）、タングステン窒化物（ＷＮ）などの導電性金属窒化物、及びイリジウム酸化物（ＩｒＯ２）、ルテニウム酸化物（ＲｕＯ２）、ストロンチウムルテニウム酸化物（ＳｒＲｕＯ３）などの導電性金属酸化物のうちから選択された少なくとも１つを含み、前記電極層は、図１ないし図３を参照して説明したナノラミネート電極ＮＥを含みうる。
図２２は、例示的な実施例による半導体装置２００を示す断面図である。
図２２を参照すれば、半導体装置２００は、半導体基板２１０に形成された複数の光電変換領域ＰＤを含み、半導体基板２１０の前面(front face)上に配置されたキャパシタＣＡＰを含むグローバルシャッタータイプのイメージセンサでもある。伝送ゲートＴＧは、半導体基板２１０内に延びるように配置され、光電変換領域ＰＤに保存された光電子を制御するように構成されうる。半導体基板２１０の前面には、ピクセルトランジスタがさらに形成され、ピクセルトランジスタがキャパシタＣＡＰに電気的に連結されてそれぞれのピクセルの光電変換領域ＰＤから伝達された電荷がキャパシタＣＡＰに保存されうる。キャパシタＣＡＰは、下部電極２２０、誘電層２３０、及び上部電極２４０を含み、下部電極２２０及び上部電極２４０のうち、少なくとも１つは、図１ないし図３を参照して説明したナノラミネート電極ＮＥを含みうる。半導体基板２１０の前面には、前面配線層ＦＬが配置され、前面配線層ＦＬ及びキャパシタＣＡＰをカバーする前面絶縁層ＦＩが配置され、半導体基板２１０の背面には、カラーフィルタＣＦとマイクロレンズＭＬが配置されうる。
以上、図面及び明細書において例示的な実施例が開示された。本明細書において特定の用語を使用して実施例が説明されたが、これは、単に本開示の技術的思想を説明するために使用されたものであって、意味限定や特許請求の範囲に記載の本開示の範囲を制限するために使用されたものではない。したがって、当該技術分野の通常の知識を有する者であれば、それらから多様な変形及び均等な他の実施例が可能であるという点を理解するであろう。したがって、本開示の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
１０ 基板
２０ 第１電極
２２ 第１物質層
２４ 第２物質層
３０ 誘電層
４０ 第２電極
ｔ１０、ｔ２０
１０～５０ｎｍの厚さ

Claims (20)

  1. キャパシタを含み、前記キャパシタは、
    第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に配置される誘電層と、を含み、
    前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、
    前記ナノラミネート電極は、交互に配置された複数の第１物質層と、複数の第２物質層と、を含み、
    前記複数の第１物質層は、インジウム酸化物（Ｉｎ２Ｏ３）を含み、
    前記複数の第２物質層は、モリブデン酸化物（ＭｏＯｘ）を含み、
    前記複数の第１物質層それぞれは、２～６Åの厚さを有し、
    前記複数の第２物質層それぞれは、モリブデン酸化物の単層(monolayer)を含むことを特徴とする半導体装置。
  2. 前記ナノラミネート電極は、１０～５０ｎｍの厚さを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有することを特徴とする請求項１に記載の半導体装置。
  4. 前記ナノラミネート電極は、Ｘ線回折分析結果において３０．４８±０．０２°で立方構造を有するインジウム酸化物の（２２２）面に由来する第１ピークと、３５．４３±０．０２°でインジウム酸化物の（４００）面に由来する第２ピークと、を示すことを特徴とする請求項１に記載の半導体装置。
  5. 前記誘電層は、高誘電率金属酸化物を含むことを特徴とする請求項１に記載の半導体装置。
  6. 前記誘電層は、チタン酸化物（ＴｉＯ２）を含むことを特徴とする請求項１に記載の半導体装置。
  7. 前記ナノラミネート電極は、１ｎｍ以下の表面粗さを含むことを特徴とする請求項１に記載の半導体装置。
  8. 前記キャパシタは、１ｋＨｚで第１キャパシタンスを有し、
    前記キャパシタは、１ＭＨｚで第２キャパシタンスを有し、
    前記第２キャパシタンスは、前記第１キャパシタンスの５０％より大きいことを特徴とする請求項１に記載の半導体装置。
  9. 前記第２キャパシタンスは、前記第１キャパシタンスの８０％より大きいことを特徴とする請求項８に記載の半導体装置。
  10. キャパシタを含み、前記キャパシタは、
    第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に配置される誘電層と、を含み、
    前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、
    前記ナノラミネート電極は、
    インジウム酸化物（Ｉｎ２Ｏ３）を含む複数の第１物質層と、
    前記複数の第１物質層のうち隣接した２個の第１物質層間にそれぞれ配置され、モリブデン酸化物（ＭｏＯｘ）の単層からなる複数の第２物質層と、を含み、
    前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有することを特徴とする半導体装置。
  11. 前記複数の第１物質層それぞれは、２～６Åの厚さを有し、
    前記ナノラミネート電極は、１０～５０ｎｍの厚さを有することを特徴とする請求項１０に記載の半導体装置。
  12. 前記ナノラミネート電極は、Ｘ線回折分析結果において３０．４８±０．０２°で立方構造を有するインジウム酸化物の（２２２）面に由来する第１ピークと、３５．４３±０．０２°でインジウム酸化物の（４００）面に由来する第２ピークと、を示すことを特徴とする請求項１０に記載の半導体装置。
  13. 前記誘電層は、高誘電率金属酸化物を含むことを特徴とする請求項１０に記載の半導体装置。
  14. 前記誘電層は、チタン酸化物（ＴｉＯ２）を含むことを特徴とする請求項１０に記載の半導体装置。
  15. 前記ナノラミネート電極は、１ｎｍ以下の表面粗さを含むことを特徴とする請求項１０に記載の半導体装置。
  16. 前記キャパシタは、１ｋＨｚで第１キャパシタンスを有し、
    前記キャパシタは、１ＭＨｚで第２キャパシタンスを有し、
    前記第２キャパシタンスは、前記第１キャパシタンスの５０％より大きいことを特徴とする請求項１０に記載の半導体装置。
  17. 基板と、
    前記基板上に配置されるコンタクト構造物と、
    前記コンタクト構造物上に配置され、シリンダ形状を有し、第１ナノラミネート電極を含む下部電極と、
    前記下部電極上に配置される誘電層と、
    前記誘電層上に配置される上部電極と、を含み、
    前記第１ナノラミネート電極は、
    インジウム酸化物（Ｉｎ２Ｏ３）を含む複数の第１物質層と、
    前記複数の第１物質層のうち隣接した２個の第１物質層間にそれぞれ配置され、モリブデン酸化物（ＭｏＯｘ）の単層からなる複数の第２物質層と、を含み、
    前記第１ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有することを特徴とする半導体装置。
  18. 前記誘電層は、チタン酸化物（ＴｉＯ２）を含むことを特徴とする請求項１７に記載の半導体装置。
  19. 前記複数の第１物質層それぞれは、２～６Åの厚さを有し、
    前記第１ナノラミネート電極は、１０～５０ｎｍの厚さを有することを特徴とする請求項１７に記載の半導体装置。
  20. 前記上部電極は、第２ナノラミネート電極を含み、
    前記第２ナノラミネート電極は、
    インジウム酸化物（Ｉｎ２Ｏ３）を含む複数の第３物質層と、
    前記複数の第３物質層のうち隣接した２個の第３物質層間にそれぞれ配置され、モリブデン酸化物（ＭｏＯｘ）の単層からなる複数の第４物質層と、を含み、
    前記第２ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有することを特徴とする請求項１７に記載の半導体装置。
JP2024097267A 2023-06-21 2024-06-17 半導体装置及びその製造方法 Pending JP2025003371A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020230079934A KR20240178114A (ko) 2023-06-21 2023-06-21 반도체 장치 및 그 제조 방법
KR10-2023-0079934 2023-06-21

Publications (1)

Publication Number Publication Date
JP2025003371A true JP2025003371A (ja) 2025-01-09

Family

ID=93898633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024097267A Pending JP2025003371A (ja) 2023-06-21 2024-06-17 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20240429268A1 (ja)
JP (1) JP2025003371A (ja)
KR (1) KR20240178114A (ja)
CN (1) CN119181697A (ja)
TW (1) TW202504443A (ja)

Also Published As

Publication number Publication date
CN119181697A (zh) 2024-12-24
KR20240178114A (ko) 2024-12-30
TW202504443A (zh) 2025-01-16
US20240429268A1 (en) 2024-12-26

Similar Documents

Publication Publication Date Title
US8415657B2 (en) Enhanced work function layer supporting growth of rutile phase titanium oxide
KR100468852B1 (ko) 캐패시터 구조체 형성 방법
US7112503B1 (en) Enhanced surface area capacitor fabrication methods
US9082782B2 (en) Inexpensive electrode materials to facilitate rutile phase titanium oxide
US20040087081A1 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
KR102226125B1 (ko) 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법
US20090002917A1 (en) Capacitor in semiconductor device and method for fabricating the same
US7679124B2 (en) Analog capacitor and method of manufacturing the same
US7105401B2 (en) Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
US8354702B1 (en) Inexpensive electrode materials to facilitate rutile phase titanium oxide
KR102308177B1 (ko) 커패시터 및 이를 포함하는 메모리 소자
KR102494126B1 (ko) 커패시터를 포함하는 반도체 소자
KR20240178114A (ko) 반도체 장치 및 그 제조 방법
US20250351391A1 (en) Semiconductor device
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US20030129446A1 (en) Multilayer structure used especially as a material of high relative permittivity
US12308365B2 (en) Thin film structure including method of manufacturing
US11398483B2 (en) Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same
KR102674344B1 (ko) 높은 일함수 산화물반도체 중간층을 이용한 낮은 누설전류 및 높은 전기용량의 커패시터 제작 방법 및 이에 의해 제조된 커패시터
KR20080102626A (ko) 캐패시터 및 그의 제조방법
KR20080098822A (ko) 캐패시터 및 그 제조 방법
CN119317350A (zh) 电容器及其制造方法、存储器
KR20260036501A (ko) 커패시터를 포함하는 반도체 장치의 제조 방법
KR20260023922A (ko) 반도체 장치의 제조 방법
CN120835574A (zh) 形成具有包含贵金属的电极的电容器或离子电容器的方法