JP2024526051A - プラズマチャンバ及びチャンバ部品の洗浄方法 - Google Patents

Abstract

本明細書で提供される実施形態は、概して、現場プラズマの１つ又は複数の特性を操作することによって基板支持アセンブリの所望の表面を優先的に洗浄するように構成されたプラズマ処理システム、及び関連する方法を含む。１つの実施形態では、プラズマ処理方法は、チャンバリッドと基板支持アセンブリとによって画定される処理領域にプラズマを発生させること、エッジリングと基板支持面とをプラズマに曝露すること、及びエッジ制御電極にパルス電圧（ＰＶ）波形を確立することを含む。
【選択図】図７Ａ

Description

［０００１］本明細書における実施形態は、半導体デバイス製造において使用されるプラズマ生成ガス又は蒸気電気空間放電デバイス、特に、チャンバ空間に供給されるガス又は蒸気材料の容量結合プラズマ又は誘導結合プラズマを生成し、その中で半導体基板を処理するように構成された処理チャンバを対象とする。

［０００２］静電チャック（ＥＳＣ）は、処理チャンバの低圧環境での基板の支持及び固定など、真空チャックが実行不可能であり、機械的クランプが望ましくない半導体デバイス製造工程において一般的に使用される。典型的なＥＳＣは、基板を支持するための表面（例えば、基板支持面）を提供する誘電体材料の１つ又は複数の層で形成され、更に、誘電体材料の１つ又は複数の層に埋め込まれる、又は誘電体材料の１つ又は複数の層の間に配置されるチャッキング電極を含む。基板とチャック電極の間に電位差を与え、その間に静電吸引力を生じさせることで、基板はＥＳＣに固定される。

［０００３］ＥＳＣは、例えば、基板表面上に形成されたマスク層の開口部を通して基板の材料表面にイオンを衝突させるプラズマ支援エッチングプロセスといった、処理チャンバ内で実行されるプラズマ支援プロセスの態様を制御するように構成されたアセンブリの一部であることが多い。典型的なプラズマ支援エッチングプロセスでは、基板がＥＳＣ上に配置され、基板上にプラズマが形成され、プラズマシース、すなわちプラズマと基板表面との間に形成される電子の枯渇した領域、を横切って、プラズマから基板に向かってイオンが加速される。

［０００４］ＥＳＣアセンブリは、基板のエッジと、基板のエッジから外側に向かって配置されたＥＳＣアセンブリの部分との間の電気的及び熱的不連続性を低減することによって、基板のエッジ付近のプラズマ処理の不均一性を改善するために使用されるエッジリングを含みうる。典型的には、エッジリングは基板を囲むように配置され、エッジリングの内向き表面と基板の外周エッジとがその間に隙間領域を画定するように、ＥＳＣ上に基板を位置決めするための少なくともいくらかの許容誤差を許容するようにサイズ決定される。

［０００５］概して、プラズマ支援プロセスからの処理副生成物は、ＥＳＣアセンブリの表面を含むチャンバ表面に蓄積することになる。このような副生成物を洗浄する従来の方法は、チャンバ表面を洗浄ガスの活性種に曝露することを含み、この洗浄ガスは、遠隔プラズマ源を使用して形成され、処理チャンバに流入されるか、又は洗浄ガスをチャンバに流入させ、現場プラズマを形成することによって形成されうる。洗浄ガスの活性種は、チャンバ表面に形成された処理副生成物と反応して揮発性種を形成し、排気を通して処理チャンバから排出される。一般的に、活性化された洗浄ガスに繰り返し曝露されることによって生じるダウンタイムやチャンバ部品の表面損傷に関連するため、チャンバ洗浄プロセスの回数及び／又は期間を最小限に抑えることが最善である。

［０００６］残念なことに、望ましくない処理副生成物は、ＥＳＣアセンブリの一部、例えば、基板の外周エッジとエッジリングの内向き部分との間の隙間に、そこに配置された他の処理構成要素に対してチャンバ洗浄プロセスが必要とされるよりかなり前に、蓄積されることが多い。間隙に蓄積された処理副生成物は、基板の斜角エッジ（ｂｅｖｅｌ ｅｄｇｅ）に転写され、及び／又は、基板とエッジリングとの間で望ましくないアーク放電を引き起こすプラズマ不安定性を引き起こしうる。転写された処理副生成物による表面欠陥及び／又は基板エッジにおけるアーク放電関連の損傷は、基板上に形成されたデバイスの信頼性の問題又は故障の原因となり、その結果、基板上に形成された使用可能なデバイスの歩留まりが抑制される可能性がある。アーク放電に誘発される粒子はまた、チャンバの汚染を増加させ、洗浄とメンテナンスのためのチャンバ停止時間を増加させるため、システムの稼働率と生産能力を低下させる可能性がある。ＥＳＣの間隙部を洗浄するために従来のチャンバ洗浄方法を頻繁に使用することは、システムの稼働率を低下させ、生産能力を低下させるとともに、更に、基板支持面などのＥＳＣの他の表面を潜在的に損傷させ、その耐用年数を低下させるという問題もある。

［０００７］したがって、当技術分野で必要とされるのは、上記問題を解決するシステム及び方法である。

［０００８］本明細書で提供される実施形態は、概して、現場（ｉｎ－ｓｉｔｕ）プラズマの１つ又は複数の特性を操作することによって基板支持アセンブリの所望の表面を優先的に洗浄するように構成されたプラズマ処理システム、及び関連する方法を含む。

［０００９］１つの実施形態では、プラズマ処理方法は、（ａ）チャンバリッド及び基板支持アセンブリによって画定される処理領域内でプラズマを発生させることであって、基板支持アセンブリは、基板支持面を形成する誘電体材料の第１の部分と、基板支持面を囲むエッジリングであって、プラズマ対向面、及びプラズマ対向面から内側に向かって配置された１つ又は複数のエッジポケット面を含みうるエッジリングと、誘電体材料の第１の部分によって基板支持面から間隔を置いて配置されるバイアス電極と、バイアス電極の中心から距離を置いて配置されるエッジ制御電極であって、バイアス電極において第１のパルス電圧（ＰＶ）波形を確立するように構成された第１のパルス電圧波形発生器に電気的に接続される、バイアス電極とを含んでもよく、エッジ制御電極が、エッジ制御電極において第２のパルス電圧（ＰＶ）波形を確立するように構成された第２のバイアス発生器に電気的に接続される、プラズマを発生させることと、（ｂ）エッジリング及び基板支持面をプラズマに曝露することと、（ｃ）（ｂ）と同時に、エッジ制御電極において第２のパルス電圧（ＰＶ）波形を確立することとを含む。

［００１０］別の実施形態では、プラズマ処理方法は、（ａ）処理チャンバの処理領域内でプラズマを点火して維持することであって、プラズマは、基板支持アセンブリの基板支持面とチャンバリッドとの間に配置された第１の部分、及びエッジリングとチャンバリッドとの間に配置された第２の部分を含み、基板支持アセンブリが、基板支持面を形成する誘電体材料の第１の部分と、誘電体材料の第１の部分によって基板支持面から間隔を置いて配置されるバイアス電極であって、バイアス電極において第１のパルス電圧（ＰＶ）波形を確立するように構成された第１のパルス電圧波形発生器に電気的に接続される、バイアス電極と、バイアス電極の中心から距離を置いて配置されるエッジ制御電極であって、第２のパルス電圧（ＰＶ）波形発生器に電気的に接続される、エッジ制御電極と、基板支持面を囲むエッジリングであって、基板支持面上に配置された少なくとも部分的に持ち上げられる基板によりエッジポケット領域を画定する１つ又は複数のエッジポケット面を含みうる、エッジリングとを備える、プラズマを点火して維持することと、（ｂ）第２のパルス電圧（ＰＶ）波形発生器を用いて、エッジ制御電極において第２のパルス電圧（ＰＶ）波形を確立することと、（ｃ）少なくとも部分的に持ち上げられる基板をプラズマに曝露することとを含む。

［００１１］別の実施形態では、処理方法は、（ａ）処処理領域に供給されるガス又は蒸気からプラズマを点火して維持することであって、処理領域は、チャンバリッド、及びチャンバリッドに対向する基板支持アセンブリによって画定され、基板支持アセンブリは、基板支持面を形成する誘電体材料の第１の部分と、誘電体材料の第１の部分によって基板支持面から間隔を置いて配置される第１の電極と、基板支持面を囲むエッジリングであって、基板支持面上に配置された少なくとも部分的に持ち上げられる基板の外周エッジによりエッジポケット領域を画定する１つ又は複数のエッジポケット面を有するエッジリングと、誘電体材料の第２の部分によってエッジリングから間隔を置いて配置される第２の電極であって、基板支持アセンブリは、プラズマを点火して維持するために使用される高周波（ＲＦ）信号を供給するＲＦ発生器に電気的に接続され、ＲＦ信号は、第１の電極において第１のＲＦ波形、及び第２の電極において第２のＲＦ波形を確立し、第２の電極は、第１のＲＦ波形に対して第２のＲＦ波形の１つ又は複数の特性を調整して、処理領域内のプラズマ密度の均一性を制御するように構成されるエッジ同調回路に電気的に接続され、第２のＲＦ波形の少なくとも１つの特性は、第１のＲＦ波形の特性とは異なる、第２の電極とを含みうる、プラズマを点火して維持することと、（ｂ）１つ又は複数のエッジポケット面をプラズマに曝露することとを含む。

［００１２］別の実施形態では、プラズマチャンバは、処理空間を画定するチャンバ本体及びチャンバリッドを含み、基板支持アセンブリは、チャンバリッドに対向する処理空間内に配置される。基板支持アセンブリは、支持ベースと、支持ベース上に配置された基板支持体とを含みうる。基板支持体は、基板支持面を形成する誘電体材料と、誘電体材料内に配置され、誘電体材料の部分によって基板支持面及び支持ベースから間隔を置いて配置されるバイアス電極と、バイアス電極の中心から距離を置いて配置されるエッジ制御電極とを含みうる。チャンバはまた、エッジ制御電極に電気的に接続されたエッジ同調回路と、方法を実行するための命令を有する非一時的コンピュータ可読媒体とを含み、本方法は、ａ）支持ベースに供給される高周波（ＲＦ）信号を使用することによって、処理空間に供給されるガス又は蒸気からプラズマを生成することであって、ＲＦ信号はＲＦ信号発生器によって支持ベースに供給され、ＲＦ信号は、バイアス電極において第１のＲＦ波形、及びエッジ制御電極において第２のＲＦ波形を確立する、プラズマを生成することと、ｂ）エッジ同調回路を使用することによって、第１のＲＦ波形に対する第２のＲＦ波形の１つ又は複数の特性を調整することとを含みうる。

［００１３］他の実施形態は、対応するコンピュータシステム、装置、及び１つ又は複数のコンピュータ記憶デバイス上に記録されたコンピュータプログラムを含み、方法の動作を実行するように各々が構成されうる。

［００１４］しかし、添付図面は、例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容しうることに留意されたい。しかし、添付図面は、例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容しうることに留意されたい。

［００１５］本明細書に記載の方法を実行するように構成された、１つ又は複数の実施形態による処理システムの概略断面図である。 本明細書に記載の方法を実行するように構成された、１つ又は複数の実施形態による処理システムの概略断面図である。 ［００１６］１つの実施形態による、図１Ａに示される基板支持アセンブリの一部の近接概略断面図である。 １つの実施形態による、図１Ａに示される基板支持アセンブリの一部の近接概略断面図である。 ［００１７］１つ又は複数の実施形態による、図１Ａ～１Ｂに示される処理システムの一方又は両方と共に使用することができる付勢（ｂｉａｓｉｎｇ）及びエッジ制御スキームの簡略化された概略図である。 ［００１８］１つ又は複数の実施形態による、図１Ａ～１Ｂに示される処理システムの一方又は両方と共に使用することができる例示的なエッジ同調回路を概略的に示す。 １つ又は複数の実施形態による、図１Ａ～１Ｂに示される処理システムの一方又は両方と共に使用することができる例示的なエッジ同調回路を概略的に示す。 １つ又は複数の実施形態による、図１Ａ～１Ｂに示される処理システムの一方又は両方と共に使用することができる例示的なエッジ同調回路を概略的に示す。 ［００１９］図１Ａ～１Ｂに示される処理システムの一方又は両方と共に使用することができる異なる静電チャック（ＥＳＣ）タイプの機能的に等価な回路図である。 図１Ａ～１Ｂに示される処理システムの一方又は両方と共に使用することができる異なる静電チャック（ＥＳＣ）タイプの機能的に等価な回路図である。 ［００２０］本明細書に記載の実施形態を使用して確立することができるパルス電圧（ＰＶ）波形の例を示す。 ［００２１］Ａ～Ｂは、本明細書に記載の実施形態を使用して確立することができる例示的な高周波（ＲＦ）波形を示す。 ［００２２］Ａ～Ｄは、本明細書の実施形態による例示的なエッジ同調回路構成を使用したシミュレーション結果のグラフである。 ［００２３］本明細書に記載の実施形態を使用して実行することができる方法を示す図である。 本明細書に記載の実施形態を使用して実行することができる方法を示す図である。 本明細書に記載の実施形態を使用して実行することができる方法を示す図である。 ［００２４］本明細書の実施形態による、図７Ａ～７Ｃに記載の方法の態様を示す、基板支持アセンブリのエッジ部分の概略断面図である。 本明細書の実施形態による、図７Ａ～７Ｃに記載の方法の態様を示す、基板支持アセンブリのエッジ部分の概略断面図である。 本明細書の実施形態による、図７Ａ～７Ｃに記載の方法の態様を示す、基板支持アセンブリのエッジ部分の概略断面図である。

［００２５］本明細書で提供される実施形態は、半導体デバイス製造プロセスで使用される処理システム及びそれに関連する方法を対象とする。特に、本明細書の実施形態は、現場洗浄プラズマのような、処理チャンバ内で形成されるプラズマを用いた基板支持アセンブリの部分の洗浄を提供する。例えば、いくつかの実施形態では、システム及び方法は、基板が基板支持アセンブリ上に配置されるときに形成される間隙領域を画定する基板支持アセンブリの部分から、蓄積された処理副生成物を洗浄するために優先的に使用される。従って、本明細書に記載の方法は、基板支持アセンブリの間隙領域表面を有益にインシトゥプラズマ洗浄すると同時に、基板支持面などの他の表面に対するプラズマ損傷を低減し、その有用寿命を延ばすために使用されうる。

［００２６］いくつかの実施形態では、処理システムは、プラズマ生成イオンが、基板表面上に形成されたパターニングされたマスク層に形成された開口部を通して基板の材料表面に衝突するように使用されるプラズマ支援型エッチングプロセスのために構成される。典型的なプラズマ支援型エッチングプロセスでは、基板が基板支持アセンブリの基板受容面上に配置され、高周波（ＲＦ）電力を用いて基板上にプラズマが形成され、プラズマからプラズマシースを横切って基板に向かってイオンが加速される。プラズマシースは、概して、非線形ダイオードのような特性を示し、その結果、印加されたＲＦ電界が整流され、基板とプラズマとの間にＤＣ電圧降下（即ち、自己バイアス）が生じる。

［００２７］いくつかの実施形態では、処理システムは、１つ又は複数のパルス電圧（ＰＶ）発生器からバイアス電極及びエッジ制御電極に供給されるパルス電圧（ＰＶ）波形を使用してプラズマシースの特性を制御するように構成される。いくつかの実施形態では、高周波（ＲＦ）発生器から処理チャンバ内の１つ又は複数の電力電極にＲＦが発生されるＲＦ波形が供給され、処理チャンバ内でプラズマを確立及び維持し、一方、１つ又は複数のＰＶ発生器から供給される１つ又は複数のＰＶ波形は、基板の表面及びそれに隣接する基板支持アセンブリの表面にわたってほぼ一定のシース電圧（例えば、プラズマ電位と基板電位との間の一定の差）を確立するように構成される。確立されたほぼ一定のシース電圧は、処理チャンバ内で実行される１つ又は複数のプラズマ処理工程の間、基板の表面で望ましいイオンエネルギー分布関数（ＩＥＤＦ）を提供する。

［００２８］本開示のいくつかの実施形態は、例えば、基板の中心に対して基板の外周エッジ領域及び基板支持アセンブリの隣接する表面にわたってバルクプラズマ中の電子密度を制御することによって、プラズマ均一性を制御するための装置及び方法を含む。いくつかの実施形態では、プラズマ均一性は、エッジ制御電極において確立されたＲＦ波形と、バイアス電極（例えば、チャッキング電極）において確立されたＲＦ波形と、の間の電圧振幅比、エッジ制御電極とバイアス電極におけるＲＦ波形間の電流振幅比、及びそれぞれの電極におけるＲＦ波形間の位相差の１つ又は組み合わせを制御するために、エッジ同調回路を用いて制御される。

［００２９］いくつかの実施形態では、イオンエネルギーと方向性は、パルス電圧（ＰＶ）波形を使用して、基板と基板を囲むエッジリングを別々に付勢すること（ｂｉａｓｉｎｇ）によって制御される。ＰＶ波形は、基板支持アセンブリの一部を形成し、かつそれぞれ基板（バイアス電極）及びエッジリング（エッジ制御電極）の下に概して位置する基板支持アセンブリの部分に位置する電極で確立されうる。後述するように、ＰＶ波形を用いてプラズマシース境界の形状を操作し、シースを横切って加速されたイオンを、その下にある表面の所望の領域に向かって集束させることができる。いくつかの実施形態では、チャンバ部品の洗浄方法は、集束イオンを使用して、基板のエッジ及び／又は基板支持面と周囲のエッジリングとの間の間隙領域をターゲットとし、反応性イオンエッチング（ＲＩＥ）プラズマプロセス中にエッジポケット領域の表面に形成されたポリマーなどの望ましくない処理副生成物をそこから除去する。

［００３０］いくつかの実施形態では、イオンフラックス（プラズマ密度の均一性）は、バイアス電極で確立されたＲＦ波形の１つ又は複数の特性に対してエッジ制御電極で確立されたＲＦ波形の１つ又は複数の特性を調整するために、エッジ同調回路を使用することによって、制御される。例えば、エッジ同調回路は、エッジ制御電極とバイアス電極で確立されたＲＦ波形間の電圧振幅比又は電流振幅比を調整するために使用することができる。電圧及び／又は電流の振幅比は、基板支持アセンブリ上のプラズマの分布（プラズマ密度）を調整するために使用することができ、基板支持アセンブリの中心領域上のプラズマの密度に対してエッジリング上のプラズマの密度を増加させるか、又はその逆を行う。

［００３１］いくつかの実施形態では、エッジ同調回路は、バイアス電極とエッジ制御電極で確立されたＲＦ波形間に所望の位相差をもたらすために使用される。位相差を調整することで、２つの電極間に発生する電界を増幅することができる。電界の増幅は、基板のエッジとエッジリングの内向き表面との間に配置された間隙領域におけるイオン及び反応性中性種の濃度を高めるように操作することができる。いくつかの実施形態において、ＲＦ波形間の位相差は、バイアス電極とエッジ制御電極との間にプラズマを集中させるように制御され、したがって、間隙領域にプラズマを集中させる。

［００３２］いくつかの実施形態では、パルス電圧（ＰＶ）波形及び／又はエッジ同調回路は、単独で又は基板脱チャック方法と組み合わせて使用され、間隙領域を優先的に洗浄すると同時に、誘電体基板支持面をイオン誘起損傷から保護する。例えば、いくつかの実施形態において、本方法は、基板が基板支持面から部分的に持ち上げられている間に、間隙領域に向けてイオンを集束させること、及び／又は間隙領域においてプラズマを集中させることを含む。

［００３３］有益なことに、本装置及び本方法は、単独で又は組み合わせて、イオンエネルギー及び方向性の均一性を制御するための個々のプロセス同調ノブ（ｐｒｏｃｅｓｓ ｔｕｎｉｎｇ ｋｎｏｂ）を提供し、基板支持アセンブリ及び／又はその上に配置された基板の表面にわたるイオンフラックス及び／又は反応性中性種の均一性を個別に制御するために使用されうる。例えば、いくつかの実施形態では、イオンエネルギー、及び方向性の均一性は、プラズマシースの厚さプロファイル、及び基板支持アセンブリの間隙領域上に形成される（プラズマシースとプラズマとの間の）シース境界の形状を制御するように、エッジ制御電極及びバイアス電極で確立されるＰＶ波形をそれぞれ調整することによって、制御されうる。イオンフラックス及び／又は反応性中性種濃度の均一性は、それぞれの電極で確立されたＲＦ波形を調整することによって、個別に制御されうる。したがって、本明細書に記載の装置及び方法は、イオンエネルギー、イオンの方向性、並びに／又はイオン及び反応性中性種の濃度を制御することにより、基板支持アセンブリの間隙領域のターゲット洗浄を容易にする。本方法を実行するために使用されうる例示的な処理システムを図１Ａ～１Ｄに示す。

プラズマ処理システムの例
［００３４］図１Ａ及び図１Ｂは、本明細書に明記されるプラズマ処理方法の１つ又は複数を実行するように各々が構成された処理システム１０Ａ及び１０Ｂそれぞれの概略断面図である。図１Ｃは、図１Ａに示す基板支持アセンブリ１３６の一部の近接図である。図２は、処理システム１０Ａ及び１０Ｂの一方又は両方と共に使用することができる処理スキームの簡略化された概略図である。図３Ａ～３Ｂは、プラズマ均一性を制御及び調整するために処理システム１０Ａ及び１０Ｂの一方又は両方と共に使用することができるエッジ同調回路１７０の例である。

［００３５］いくつかの実施形態では、図１Ａ及び図１Ｂに示される処理システム１０Ａ及び１０Ｂは、反応性イオンエッチング（ＲＩＥ）プラズマ処理などのプラズマ支援エッチングプロセスのために構成される。しかし、本明細書に記載の複数の実施形態はまた、プラズマ堆積プロセス、例えば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）プロセス、プラズマ強化物理気相堆積（ＰＥＰＶＤ）プロセス、プラズマ強化原子層堆積（ＰＥＡＬＤ）プロセス、プラズマ処理プロセス、又はプラズマベースのイオン注入プロセス（例えば、プラズマドーピング（ＰＬＡＤ）プロセス）などの、他のプラズマ支援プロセスで使用されるように構成された処理システムと共に使用されてよいことに留意されたい。

［００３６］図１Ａ～１Ｂに示すように、処理システム１０Ａ～１０Ｂは、容量結合プラズマ（ＣＣＰ）を形成するように構成され、処理チャンバ１００は、処理空間１２９内に配置された上部電極（例えば、チャンバリッド１２３）を含み、また、この上部空間は、処理空間１２９内に配置された下部電極（例えば、基板支持アセンブリ１３６）と対向する。典型的な容量結合プラズマ（ＣＣＰ）処理システムでは、高周波（ＲＦ）源（例えば、ＲＦ発生器１１８）が、上部電極又は下部電極の一方に電気的に接続され、プラズマ（例えば、プラズマ１０１）を点火し維持するように構成されたＲＦ信号を供給し、このＲＦ信号は、上部電極及び下部電極のそれぞれに容量結合され、その間の処理領域に配置される。通常、上部電極又は下部電極の対向する一方は、接地又は第２のＲＦ電源に接続される。図１Ａ～１Ｂにおいて、支持ベース１０７のような基板支持アセンブリ１３６の１つ又は複数の構成要素は、ＲＦ発生器１１８を含むプラズマ発生器アセンブリ１６３に電気的に接続され、チャンバリッド１２３は接地に電気的に接続される。

［００３７］図１Ａ～１Ｂに示すように、処理システム１０Ａ及び１０Ｂの各々は、処理チャンバ１００、基板支持アセンブリ１３６、システムコントローラ１２６、及びプラズマ制御スキーム１８８を含む。本明細書に記載される実施形態において、処理システム１０Ａの特徴、構成、及び／又は構造的構成要素、例えば、基板支持アセンブリ１３６の構造的構成要素及び／又はプラズマ制御スキーム１８８の電気的構成要素のいずれか１つ又は組み合わせが、処理システム１０Ｂにおいて使用されてもよく、逆もまた同様であることが企図される。

［００３８］処理チャンバ１００は通常、チャンバリッド１２３、１つ又は複数の側壁１２２、及びチャンバベース１２４を含むチャンバ本体１１３を含み、これらは集合的に処理空間１２９を画定する。１つ又は複数の側壁１２２及びチャンバベース１２４は、概して、処理チャンバ１００の要素用の構造的支持を形成するようにサイズ決定され成形された材料であって、それらに印加される圧力及び更なるエネルギーに耐えるように構成された材料を含む。一方で、プラズマ１０１は、処理中に処理チャンバ１００の処理空間１２９内で維持される真空環境内で生成される。１つの実施例では、１つ又は複数の側壁１２２及びチャンバベース１２４が、アルミニウム、アルミニウム合金、又はステンレス鋼合金などの金属から形成される。

［００３９］チャンバリッド１２３を貫通して配置されたガス入口１２８は、それと流体連結している処理ガス源１１９から処理空間１２９に１つ又は複数の処理ガスを供給するために使用される。いくつかの実施形態では、ガスはシャワーヘッド（図示せず）を通して供給される。別の実施形態では、ガスは側壁１２２（図示せず）を通して供給される。基板１０３は、１つ又は複数の側壁１２２の一方の側壁内の開口部（図示せず）を通して処理空間１２９に搬入され、かつ処理空間１２９から搬出され、この開口部は、基板１０３のプラズマ処理中にスリット弁（図示せず）で密閉される。

［００４０］いくつかの実施形態では、基板支持アセンブリ１３６に形成された開口部を通って移動可能に配置された複数のリフトピン２０が、基板支持面１０５Ａへの、及び基板支持面１０５Ａからの基板の移送を容易にする。いくつかの実施形態では、複数のリフトピン２０は、上方に配置され、処理空間１２９内に配置されたリフトピンフープ（図示せず）に接続され、及び／又はこれと係合可能である。リフトピンフープは、チャンバベース１２４を貫通して密封的に延びるシャフト（図示せず）に接続されうる。シャフトは、リフトピンフープを昇降させるために使用されるアクチュエータ（図示せず）に接続されうる。リフトピンフープが上昇位置にあるとき、複数のリフトピン２０と係合して、リフトピンの上面を基板支持面１０５Ａの上方に上昇させ、基板１０３をそこから持ち上げ、ロボットハンドラ（図示せず）による基板１０３の非アクティブ（裏側）面へのアクセスを可能にする。リフトピンフープが下降位置にあるとき、複数のリフトピン２０は基板支持面１０５Ａと同一平面にあるか、基板支持面１０５Ａの下方に凹んでおり、基板１０３はその上に載置される。

［００４１］本明細書では処理チャンバコントローラとも呼ばれるシステムコントローラ１２６は、中央処理装置（ＣＰＵ）１３３、メモリ１３４、及びサポート回路１３５を含む。システムコントローラ１２６は、基板１０３を処理するために使用されるプロセスシーケンス（本明細書で説明される基板バイアス方法を含む）を制御するために使用される。ＣＰＵ１３３は、処理チャンバ及び処理チャンバと関連するサブプロセッサを制御するための、産業設定で使用されるように構成された汎用コンピュータプロセッサである。本明細書で説明されるメモリ１３４は、概して不揮発性メモリであり、ランダムアクセスメモリ、リードオンリーメモリ、フロッピー若しくはハードディスクドライブ、又は他の適切な形態のデジタルストレージ（ローカル若しくはリモート）を含みうる。サポート回路１３５は、従来からＣＰＵ１３３に接続されており、キャッシュ、クロック回路、入／出力サブシステム、電源など、及びこれらの組み合わせを備える。ソフトウェア命令（プログラム）及びデータは、ＣＰＵ１３３内のプロセッサに命令するために、メモリ１３４内に符号化され、記憶されうる。システムコントローラ１２６内のＣＰＵ１３３によって読み取り可能なソフトウェアプログラム（又はコンピュータ指示命令）は、どの作業が処理システム１０Ａ及び／又は１０Ｂ内の構成要素によって実行可能であるかを特定する。

［００４２］典型的には、プログラムが、システムコントローラ１２６内のＣＰＵ１３３によって読み取り可能であり、コードが含まれる。このコードは、プロセッサ（ＣＰＵ１３３）によって実行されると、本明細書で説明されるプラズマ処理スキームに関連する作業を実行する。本プログラムは、命令を含みうる。本命令は、処理システム１０Ａ及び／又は１０Ｂ内の様々なハードウェア及び電気部品を制御するために使用される。それによって、本明細書で説明される方法を実施するために使用される、様々なプロセス作業及び様々なプロセスシーケンスを実行する。１つの実施形態では、プログラムは、図７及び図８Ａ～８Ｃに関連して後述する操作の１つ以上を実行するために使用される命令を含む。

［００４３］図１Ａ～１Ｂに図示されたプラズマ制御スキーム１８８は、概して、プラズマ発生器アセンブリ１６３と、バイアス電極１０４において第１のＰＶ波形を確立するための第１のバイアス発生器１９６と、エッジ制御電極１１５において第２のＰＶ波形を確立するための第２のバイアス発生器１９７とを含む。いくつかの実施形態では、プラズマ発生器アセンブリ１６３は、ＲＦ信号を支持ベース１０７（例えば、電力電極又はカソード）に供給し、これは、基板支持アセンブリ１３６とチャンバリッド１２３との間に配置された処理領域においてプラズマ１０１を発生させる（維持及び／又は点火する）ために使用されうる。いくつかの実施形態では、ＲＦ発生器１１８は、約１ＭＨｚ以上、又は約２ＭＨｚ以上、例えば約１３．５６ＭＨｚ以上、約２７ＭＨｚ以上、又は約４０ＭＨｚ以上のＲＦ周波数など、４００ｋＨｚより大きい周波数を有するＲＦ信号を供給するように構成される。

［００４４］いくつかの実施形態では、プラズマ制御スキーム１８８は、エッジ同調回路１７０を更に含み、このエッジ同調回路１７０は、基板支持アセンブリ１３６とチャンバリッド１２３との間に形成されるプラズマ１０１の１つ又は複数の特性を調整するために使用されうる。いくつかの実施形態では、エッジ同調回路１７０は、基板支持アセンブリ１３６上に配置された基板１０３の外周エッジ上に形成されたプラズマ１０１の部分の密度を、基板１０３の中心の表面上に形成されたプラズマ１０１の部分の密度に対して、調整するために使用されうる。

［００４５］概して、本明細書で使用されるように、プラズマ密度は、単位体積当たりのバルクプラズマ中の自由電子の数（例えば、自由電子の数／ｃｍ^３）を指し、これは、いくつかの実施形態では、約１０^８ｃｍ^－３～約１０^１１ｃｍ^－３の範囲内でありうる。エッジ同調回路１７０は、基板支持アセンブリ１３６の中心部分上の領域でプラズマ１０１を維持するために使用されるＲＦ電力に対して、基板支持アセンブリ１３６のエッジ上の領域でプラズマ１０１を維持するために使用されるＲＦ電力の１つ又は複数の特性の操作を可能にする。例えば、エッジ同調回路１７０は、基板支持アセンブリ１３６の中心領域１０３Ａ内のＲＦ電力に対して、基板支持アセンブリ１３６のエッジにおけるＲＦ電力の電圧、電流、及び／又は位相のうちの１つ以上を調整するために使用されうる。

［００４６］更に後述するように、エッジ同調回路１７０は、基板支持アセンブリ１３６に配置されたエッジ制御電極１１５に電気的に接続されうる。いくつかの実施形態では、プラズマ１０１を点火及び／又は維持するために使用されるＲＦ信号は、プラズマ発生器アセンブリ１６３から支持ベース１０７に供給され、支持ベース１０７は、その間に配置された誘電体材料の層を介してエッジ制御電極１１５に容量結合される。エッジ同調回路１７０は、例えば、支持ベース１０７に供給されるＲＦ電力に対して、エッジ制御電極１１５におけるＲＦ電力の電圧、電流、及び／又は位相を調整することによって、エッジ制御電極１１５上の領域内にプラズマを維持するために使用されるＲＦ電力の１つ又は複数の特性を調整するために使用されうる。

［００４７］いくつかの実施形態では、エッジ制御電極１１５及びバイアス電極１０４上の領域においてプラズマを点火及び／又は維持するために使用されるＲＦ電力の電圧、電流、及び／又は位相間の差は、エッジ制御電極１１５及び／又はバイアス電極１０４におけるＲＦ電力のそれぞれの電圧、電流、及び／又は位相を測定又は決定することによって決定及び／又はモニタされる。いくつかの実施形態では、エッジ制御電極１１５及び／又はバイアス電極１０４におけるＲＦ電力の１つ又は複数の特性は、以下に記載される信号検出モジュール１８７を用いて測定及び／又は決定される。

［００４８］上述したように、いくつかの実施形態では、ＲＦ発生器１１８及びＲＦ発生器アセンブリ１６０を含むプラズマ発生器アセンブリ１６３は、概して、システムコントローラ１２６から供給される制御信号に基づいて、所望の実質的に固定された正弦波形周波数で所望の量の連続波（ＣＷ）又はパルスＲＦ電力を基板支持アセンブリ１３６の支持ベース１０７に供給するように構成される。処理中、プラズマ発生器アセンブリ１６３は、基板支持体１０５に近接し、基板支持体アセンブリ１３６内に配置された支持ベース１０７にＲＦ電力（例えば、ＲＦ信号）を供給するように構成される。支持ベース１０７に供給されるＲＦ電力は、処理空間１２９内に配置された処理ガスの処理プラズマ１０１を点火し、維持するように構成される。

［００４９］いくつかの実施形態では、支持ベース１０７は、ＲＦ整合回路１６２及び第１のフィルタアセンブリ１６１を介してＲＦ発生器１１８に電気的に接続されるＲＦ電極であり、ＲＦ整合回路１６２及び第１のフィルタアセンブリ１６１の両方が、ＲＦ発生器アセンブリ１６０内に配置されている。第１のフィルタアセンブリ１６１は、ＰＶ波形発生器１５０の出力によって生成された電流が、ＲＦ電力供給ライン１６７を通って流れ、ＲＦ発生器１１８に損傷を与えることを実質的に防止するように構成された１つ又は複数の電気素子を含む。第１のフィルタアセンブリ１６１は、ＰＶ波形発生器１５０内のＰＶパルス発生器Ｐ１から発生したＰＶ信号に対して高インピーダンス（例えば高Ｚ）として作用し、ＲＦ整合回路１６２とＲＦ発生器１１８への電流の流れを抑制する。

［００５０］いくつかの実施形態では、ＲＦ発生器アセンブリ１６０及びＲＦ発生器１１８は、処理空間１２９内に配置された処理ガス、及びＲＦ発生器１１８によって支持ベース１０７に供給されたＲＦ電力（ＲＦ信号）によって発生した電場（ｆｉｅｌｄ）を使用して、処理プラズマ１０１を点火及び維持するために使用される。処理空間１２９は、真空出口１２０を通して１つ又は複数の専用真空ポンプに流体連通している。１つ又は複数の専用真空ポンプは、処理空間１２９を準大気圧状態に維持し、処理空間１２９から処理ガス及び／又は他のガスを排気する。いくつかの実施形態では、処理空間１２９内に配置された基板支持アセンブリ１３６は、接地され、チャンバベース１２４を通って延びる支持シャフト１３８上に配置される。しかしながら、いくつかの実施形態では、ＲＦ発生器アセンブリ１６０は、支持ベース１０７に対して基板支持体１０５内に配置されたバイアス電極１０４にＲＦ電力を供給するように構成される。

［００５１］いくつかの実施形態では、エッジ同調回路１７０は、バイアス電極１０４に確立されたＲＦ波形（例えば、図５に示された第１のＲＦ波形５０１）の１つ又は複数の特性に対する、エッジ制御電極１１５に確立されたＲＦ波形（例えば、図５に図示された第２のＲＦ波形５０２）の１つ又は複数の特性を制御及び／又は調整するために使用される。図１Ａ及び図２に示すようないくつかの実施形態では、エッジ同調回路１７０は、エッジ制御電極１１５と接地との間に電気的に接続されている。図１Ｂに示すような、また図２に点線で示すような他の実施形態では、エッジ同調回路１７０は、エッジ制御電極１１５とプラズマ発生器アセンブリ１６３との間に電気的に接続されうるため、ひいては、エッジ制御電極１１５と支持ベース１０７との間に電気的に接続される。

［００５２］上で簡単に説明したように、基板支持アセンブリ１３６は、概して、基板支持体１０５（例えば、ＥＳＣ基板支持体）及び支持ベース１０７を含む。いくつかの実施形態では、基板支持アセンブリ１３６が、更に、絶縁体プレート１１１及び接地プレート１１２を含みうるが、これについては以下で更に説明される。支持ベース１０７は、絶縁体プレート１１１によってチャンバベース１２４から電気的に絶縁され、接地プレート１１２は、絶縁体プレート１１１とチャンバベース１２４との間に挿入されている。基板支持体１０５は、支持ベース１０７と熱的結合され、支持ベース１０７上に配置されている。いくつかの実施形態では、支持ベース１０７が、基板処理中に、基板支持体１０５、及び基板支持体１０５上に配置された基板１０３の温度を調節するように構成されている。

［００５３］いくつかの実施形態では、支持ベース１０７が、内部に配置された１つ又は複数の冷却チャネル（図示せず）を含む。１つ又は複数の冷却チャネルは、比較的高い電気抵抗を有する冷媒源又は水源などの冷却剤源（図示せず）に流体連通され、流体連結している。いくつかの実施形態では、基板支持体１０５が、基板支持体１０５の誘電材料内に埋め込まれた抵抗加熱素子などのヒータ（図示せず）を含む。ここで、支持ベース１０７は、耐食性金属（例えば、アルミニウム、アルミニウム合金、又はステンレス鋼）などの耐食性熱伝導材料で形成され、接着剤又は機械的手段によって基板支持体に接続されている。

［００５４］典型的には、基板支持体１０５は、誘電体材料、例えばバルク焼結セラミック材料（耐腐食性金属酸化物又は金属窒化物材料、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ_２Ｏ_３）、これらの混合物、又はこれらの組み合わせなど）で形成される。本明細書の実施形態では、基板支持体１０５は、その誘電体材料に埋め込まれたバイアス電極１０４を更に含む。いくつかの実施形態では、バイアス電極１０４上の処理領域においてプラズマ１０１を維持するために使用されるＲＦ電力の１つ又は複数の特性は、バイアス電極１０４において確立されるＲＦ波形（例えば、図５の第１のＲＦ波形５０１）を測定することによって決定及び／又はモニタされる。典型的には、第１のＲＦ波形５０１は、プラズマ発生器アセンブリ１６３から基板支持体１０５にＲＦ信号を供給することによって確立され、基板支持体１０５は、その間に配置された誘電体材料層１０５Ｃ（図１Ｃ）を通してバイアス電極１０４に容量結合される。

［００５５］１つの構成では、バイアス電極１０４は、基板１０３を基板支持体１０５の基板支持面１０５Ａに固定し（すなわち、チャックし又は静電クランプし）、本明細書に記載のパルス電圧バイアススキームの１つ又は複数を使用して、基板１０３を処理プラズマ１０１に対して付勢するために使用されるチャッキングポール（ｃｈｕｃｋｉｎｇ ｐｏｌｅ）である。典型的には、バイアス電極１０４が、１つ又は複数の金属メッシュ、箔、プレート、又はこれらの組み合わせなどの、１つ又は複数の導電性部品で形成される。

［００５６］いくつかの実施形態では、バイアス電極１０４は、クランピングネットワーク１１６と電気的に接続される。クランピングネットワーク１１６は、同軸電力供給ライン１０６（例えば、同軸ケーブル）などの電気導体を使用して、約－５０００Ｖと約５０００Ｖとの間の静的ＤＣ電圧などのチャッキング電圧をバイアス電極１０４に供給する。以下でさらに検討するように、クランピングネットワーク１１６は、バイアス補償回路要素１１６Ａ、ＤＣ電力供給源１５５、及びバイアス補償モジュールブロッキングキャパシタを含む。バイアス補償モジュールブロッキングキャパシタは、本明細書でブロッキングキャパシタＣ_５とも呼ばれる。ブロッキングキャパシタＣ_５は、パルス電圧（ＰＶ）波形発生器１５０の出力とバイアス電極１０４との間に配置される。

［００５７］図１Ａ及び図１Ｂを参照すると、基板支持アセンブリ１３６は、エッジ制御電極１１５を更に含みうる。エッジ制御電極１１５は、エッジリング１１４の下方に配置され、バイアス電極１０４を取り囲み、及び／又はバイアス電極１０４の中心から距離を置いて配置されている。概して、回路基板を処理するように構成される処理チャンバ１００では、エッジ制御電極１１５が、環形状であり、導電性材料から作製され、バイアス電極１０４の少なくとも一部を取り囲むように構成されている。図１Ａで示されているようないくつか実施形態では、エッジ制御電極１１５が、基板支持体１０５の領域内に配置される。いくつかの実施形態では、図１Ａに示されるように、エッジ制御電極１１５は、エッジリング１１４から、基板支持体１０５の基板支持面１０５Ａからバイアス電極１０４と同様の距離（すなわち、Ｚ方向）で配置される導電性メッシュ、箔、及び／又はプレートを含む。図１Ｂで示されているようないくつかの他の実施形態では、エッジ制御電極１１５が、誘電体管１１０の領域上に又は誘電体管１１０の領域内に配置された、導電性メッシュ、箔、及び／又はプレートを含む。誘電体管１１０は、バイアス電極１０４及び／又は基板支持体１０５の少なくとも一部分を取り囲む。誘電体管１１０は、酸化アルミニウム、窒化アルミニウム、石英などの様々な絶縁体で作ることができる。いくつかの実施形態では、誘電体管１１０は、同じ材料又は異なる材料で作られた、いくつかの部品を含むことができる。代替的に、いくつかの他の実施形態（図示せず）では、エッジ制御電極１１５が、基板支持体１０５上に隣接して配置されるエッジリング１１４内に配置されるか、又はそれと接続される。

［００５８］図１Ｄは、図１Ａに示す基板支持アセンブリ１３６の一部の近接図である。図示されたように、エッジリング１１４は、基板支持体１０５上に配置され、基板１０３を取り囲む。エッジリング１１４は、基板支持体１０５のエッジを保護し、場合によっては、基板及び基板支持エッジに形成される電気的及び／又は熱的不連続性を最小限に抑えるために使用されうる。エッジリング１１４は、基板支持体１０５の一部と、その上に配置された基板１０３の外周（面取りされた（ｂｅｖｅｌｅｄ））エッジとに対向する１つ又は複数の内面１１４Ａを含む。エッジリング１１４の内面１１４Ａは、基板支持体１０５及びその上に配置された基板１０３から間隔をあけて配置され、１つ又は複数の間隙１１７Ａ－Ｂを画定し、基板１０３が基板支持体１０５上に配置されるときに面取りされた基板エッジの下に配置されるレッジ部分１１４Ｂを含みうる。

［００５９］典型的なエッチングプロセスでは、エッジリング１１４の上部プラズマ対向面（例えば、表面１１４Ｃ）には、処理中にイオンが衝突し、その結果、エッジリング１１４を形成する誘電体材料のイオン誘起浸食（ｉｏｎ－ｉｎｄｕｃｅｄ ｅｒｏｓｉｏｎ）が起こる。残念なことに、間隙領域１１７Ａ～Ｂを画定するエッジリング１１４の表面はプラズマ１０１に曝露されることが少ないため、処理エッチング副生成物が蓄積する傾向があり、この副生成物は、除去されない限り、エッジリング１１４と基板１０３の表面との間で望ましくないプラズマアーク及び／又は粒子移動を引き起こす可能性がある。したがって、いくつかの実施形態では、基板エッジにおける処理の不均一性を改善するために使用されるバイアス及びプラズマ制御方法は、エッジポケット領域１１７を画定する表面を優先的に洗浄するためにも使用されうる。

［００６０］後述するように、エッジリング１１４は、エッジポケット領域１１７にまたがるように基板エッジ及びエッジリング１１４を越えて延びるプラズマシースの境界１１の形状を制御するために、パルス電圧（ＰＶ）波形を使用して付勢されうる。プラズマシース境界１１の形状は、プラズマシースを横切って加速されるイオンのエネルギーと方向性に影響を与える。例えば、後述し、図９Ａ～９Ｃに示すように、基板１０３上に形成されたシース境界１１の一部（部分１１Ａ）と、エッジリング１１４上に形成されたシース境界の一部（部分１１Ｃ）との間の高さの差は、エッジポケット領域１１７にまたがるシース境界の一部（屈曲部１１Ｂ）において、シース境界を屈曲させることになる。シースの厚さ及びシース境界の屈曲変化はそれぞれ、基板１０３及びその下に配置されるエッジリング１１４の表面に衝突するイオンのイオンエネルギー及びイオン方向性に影響を与える。このように、エッジポケット領域１１７を横切るプラズマシース境界１１上の制御により、基板エッジ領域１０３Ｂの表面におけるイオンエネルギー及びイオン方向性の調整が許容される。これは、基板処理の均一性を向上させるために使用されうる。プラズマシース境界１１に対する改善された制御はまた、エッジリング１１４の表面１１４Ａ～Ｂをターゲットとして、そこから望ましくない処理副生成物を洗浄するように、本明細書に記載されるインシトゥプラズマ洗浄方法を実行するために使用されうる。

［００６１］エッジ制御電極１１５は、概して、エッジ同調回路１７０と共に使用されるとき、及び／又はパルスバイアススキーム１４０（図１Ａ～１Ｂ）を使用して付勢されるとき、基板１０３に対するそれの位置のため、基板１０３の外周エッジの上又は外側にある生成プラズマ１０１の一部に影響を与えうるか又は変更しうるように位置決めされる。いくつかの実施形態では、バイアス発生器１９６、１９７は、基板支持アセンブリ１３６のプラズマに対向する表面上のシース境界１１の形状を制御するために使用されうる。例えば、イオン衝突が繰り返されるため、エッジリング１１４は、通常、プラズマに基づく侵食を受け、耐用年数にわたってエッジリングの厚さが減少する。エッジリング１１４上に形成されるプラズマシースの厚さが同一のままであった場合、エッジリング１１４の摩耗は、最終的にプラズマシース境界の屈曲をもたらし、基板エッジにおける不均一な処理結果を引き起こすことになろう。したがって、いくつかの実施形態では、バイアス電極１０４及び／又はエッジ制御電極１１５で確立されるパルス電圧（ＰＶ）波形の１つ又は複数の特性は、基板１０３のエッジにわたって実質的に均一なシース境界１１を維持するために、エッジリングの耐用年数にわたるエッジリング１１４の高さの変化を補償するように調整されうる。

［００６２］いくつかの実施形態では、エッジ制御電極１１５に電気的に接続されたエッジ同調回路１７０を使用して、エッジ制御電極１１５の上の処理領域１２９Ａ内のプラズマを点火及び／又は維持するために使用されるＲＦ電力の１つ又は複数の特性を操作することができる。例えば、いくつかの実施形態では、エッジ同調回路１７０を使用して、エッジ制御電極１１５とチャンバリッド１２３との間に配置された処理領域内のプラズマ１０１を点火及び／又は維持するために使用されるＲＦ電力の電圧、電流、及び／又は位相のうちの１つ以上を、調整及び／又は操作することができる。

［００６３］いくつかの実施形態では、エッジ制御電極１１５上の処理領域においてプラズマ１０１を維持するために使用されるＲＦ電力の１つ又は複数の特性は、エッジ制御電極１１５及びバイアス電極１０４においてそれぞれ確立される第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の１つ又は複数の差を測定することによって決定及び／又はモニタされる。いくつかの実施形態では、第２のＲＦ波形５０２及び第１のＲＦ波形５０１の１つ又は複数の特性の違いは、基板１０３の外周方向エッジ上の領域及び／又はエッジポケット領域１１７をまたぐ領域におけるプラズマ密度を調整するために、エッジ同調回路１７０を使用することによって操作されうる。

［００６４］いくつかの実施形態では、第２のＲＦ波形５０２と第１のＲＦ波形５０１との特性の違いを利用して、エッジリング１１４と基板１０３のエッジとの間にプラズマを優先的に形成し、エッジポケット領域１１７にプラズマを効果的に集中させて、その中の表面から望ましくない処理副生成物を除去することができる。このように、エッジ同調回路１７０は、有利には、バルクプラズマ中の活性種の生成を制御するために使用され、これにより、基板１０３の中心領域１０３Ａに対する基板１０３のエッジ（エッジ領域１０３Ｂ）におけるイオン及び／又はラジカルのフラックス、及び／又はエッジポケット領域１１７におけるプラズマの濃度を微細に制御することが可能になる。

［００６５］エッジ制御電極１１５は、バイアス電極１０４を付勢するために使用されるＰＶ波形発生器１５０とは異なるＰＶ波形発生器１５０を使用して付勢することができる。いくつかの実施形態では、エッジ制御電極１１５が、電力の一部をエッジ制御電極１１５に分割することによってバイアス電極１０４を付勢するためにも使用されるＰＶ波形発生器１５０を使用することにより付勢されうる。ある構成では、第１のバイアス発生器１９６の第１のＰＶ波形発生器１５０が、バイアス電極１０４を付勢するように構成され、バイアス発生器１９７の第２のＰＶ波形発生器１５０が、エッジ制御電極１１５を付勢するように構成される。

［００６６］いくつかの実施形態では、システムコントローラ１２６に通信可能に接続された信号検出モジュール１８７を使用して、生成されたＲＦ電力の１つ又は複数の特性が測定及び／又は決定される。信号検出モジュール１８７は、概して、処理システム１０Ａ及び１０Ｂ内の様々な構成要素、例えばノードＮに電気的に接続されている電気信号トレース（図示せず）から電気信号を受信するように構成されている。信号検出モジュール１８７は、それぞれが対応する電気信号トレースから電気信号を受信するように構成された複数の入力チャネル１７２と、データ取得モジュール１６９とを含みうる。受信された電気信号は、限定されるものではないが、支持ベース１０７に供給されるＲＦ信号、バイアス電極１０４及びエッジ制御電極１１５の一方又は両方に確立されるＲＦ波形、バイアス電極１０４及びエッジ制御電極１１５の一方又は両方に確立されるパルス電圧（ＰＶ）波形、及びバイアス電極１０４及びエッジ制御電極１１５の一方又は両方に供給されるチャッキング電圧の１つ又は複数の特性を含むことができる。

［００６７］いくつかの実施形態では、データ取得モジュール１６９は、基板処理中にＲＦ信号、ＲＦ波形、ＰＶ波形、及び／又はチャッキング電圧の１つ又は複数の特性を自動的に制御するために使用される制御信号を生成するように構成される。いくつかの実施形態では、１つ又は複数の特性における所望の変化は、システムコントローラ１２６によって信号検出モジュール１８７に伝達され、データ取得モジュール１６９は、所望の変化を実施するために使用されうる。

［００６８］図１Ａ及び１Ｂを参照すると、第２のバイアス発生器１９７は、エッジ制御電極１１５に印加されるバイアスが、第１のバイアス発生器１９６内に接続されたクランピングネットワーク１１６によってバイアス電極１０４に印加されるバイアスと同様に構成できるように、クランピングネットワーク１１６を含む。

［００６９］いくつかの実施形態では、処理チャンバ１００は、ＲＦ高温基板支持アセンブリ１３６と接地ライナ１０８との間の誘電体バリアとして基板支持アセンブリ１３６の一部を少なくとも部分的に囲む誘電体管１１０、又はカラーを更に含み、また基板支持体１０５及び／又は支持ベース１０７が腐食性の処理ガス又はプラズマ、洗浄ガス又はプラズマ、又はそれらの副生成物と接触するのを防止する。典型的には、誘電体管１１０、絶縁体プレート１１１、及び接地プレート１１２にライナ１０８が外接する。いくつかの実施形態では、プラズマスクリーン１０９が、カソードライナ１０８と側壁１２２との間に配置されて、ライナ１０８と１つ又は複数の側壁１２２との間のプラズマスクリーン１０９の下方の空間内にプラズマが発生するのを防止する。

基板支持アセンブリの構成
［００７０］図１Ｃは、図１Ａに示す基板支持アセンブリ１３６の一部の近接図であり、基板支持アセンブリ１３６の１つ又は複数の実施形態内の様々な構造要素の電気特性の簡略化された電気概略図を含む。図１Ｃに示される簡略化された電気的概略図は、図１Ｂに描かれた基板支持アセンブリ１３６の対応する構造要素にも等しく適用可能である。ここで、基板支持アセンブリ１３６は、静電チャック（ＥＳＣ）として構成され、クーロン型（Ｃｏｕｌｏｍｂｉｃ ｔｙｐｅ）ＥＳＣ又はジョンセン・ラーベック型（Ｊｏｈｎｓｅｎ－Ｒａｈｂｅｋ ｔｙｐｅ）ＥＳＣのいずれかでありうる。クーロン型ＥＳＣとジョンセン・ラーベク型ＥＳＣの簡略化した等価回路モデル１９１が、図３Ｄ及び図３Ｅにそれぞれ示され、後述される。概して、基板支持アセンブリ１３６のいずれのＥＳＣ構成においても、基板１０３は、基板１０３とバイアス電極１０４との間に電位を与えることによって基板支持体１０５に固定され、その結果、その間に静電吸引力が生じる。１つの実施形態では、バイアス電極１０４はまた、本明細書に記載のパルス電圧（ＰＶ）波形のバイアス方式を容易にするためにも使用される。

［００７１］基板支持体１０５は、誘電体材料で形成され、誘電体材料に埋め込まれたバイアス電極１０４を含む基板支持面１０５Ａを提供する。バイアス電極１０４は、基板支持面１０５Ａ、ひいては基板１０３から、第１の誘電体材料層１０５Ｂによって、かつ支持ベース１０７から、第２の誘電体材料層１０５Ｃによって、間隔を置いて配置される。

［００７２］いくつかの実施形態では、ＥＳＣ構成は、比較的低圧（例えば、超高真空）の処理環境において、基板１０３を基板支持体１０５に固定するために使用されうる。いくつかの実施形態では、処理中に基板１０３を加熱及び／又は冷却して基板を所望の処理温度に維持することが望ましい場合がある。これらの実施形態では、基板支持アセンブリ１３６は、基板支持体１０５、ひいてはその上に配置された基板１０３を加熱又は冷却することによって、基板１０３を所望の温度に維持するように構成されうる。多くの場合、それらの実施形態では、基板支持面１０５Ａは、基板１０３に接触する隆起部分（例えばメサ）と、基板１０３との裏側空間１０５Ｄを画定する凹部とを有するようにパターニングされる。基板処理中、基板支持アセンブリ１３６に流体連結されたガス源１７３を使用して、ヘリウムなどの不活性ガスを裏側空間１０５Ｄに供給し、基板支持面１０５Ａとその上に配置された基板１０３との間の熱伝達を高めうる。いくつかの実施形態では、ガス源１７３は、エッジリング１１４とその下に配置された基板支持アセンブリ１３６の表面との間に配置された領域に不活性ガスを供給するために使用される。

［００７３］バイアス電極１０４は、ＤＣ電源１５５（図１Ａ～１Ｂで上述されている）に電気的に接続されており、このＤＣ電源１５５は、基板１０３とバイアス電極１０４との間に電位を与え、その結果、その間に静電吸引力（チャッキング力）を発生させるように構成されている。基板支持アセンブリ１３６は、クーロン型ＥＳＣ又はジョンセン・ラーベック型ＥＳＣのいずれかとして構成されうる。ジョンセン・ラーベック型ＥＳＣは、クーロン型ＥＳＣと比較すると、より高いチャッキング力を提供し、より低いチャッキング電圧を使用しうる。クーロン型ＥＳＣでは、第１の誘電体材料層１０５Ｂに選択される誘電体材料は、通常、ジョンセン・ラーベック型ＥＳＣに選択される誘電体材料よりも高い電気抵抗を有することになる。その結果、図３Ｄ及び図３Ｅにそれぞれ示される簡略化された機能的等価回路モデル１９１に差が生じる。

［００７４］最も簡単な場合（例えば、図３Ｄに示すクーロン型ＥＳＣの回路モデル１９１）では、第１の誘電体層１０５Ｂは、絶縁体として機能すると仮定された誘電体材料（例えば、無限抵抗Ｒ_ＪＲを有する）で形成される。したがって、機能的に等価な回路モデル１９１は、第１の誘電体層１０５Ｂを介してバイアス電極１０４と基板１０３との間の直接容量Ｃ_１を含む。クーロン型ＥＳＣのいくつかの実施形態では、第１の誘電体材料層１０５Ｂの誘電体材料及び厚さＴ_ＤＬ１は、容量Ｃ_１が約５ｎＦと約１００ｎＦとの間、例えば約７ｎＦと約２０ｎＦとの間となるように選択される。例えば、誘電体材料層１０５Ｂは、セラミック材料（例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）など）で形成され、約０．１ｍｍと約１ｍｍとの間、例えば、約０．１ｍｍと約０．５ｍｍとの間、例えば、約０．３ｍｍ、の間の厚さＴ_ＤＬ１を有しうる。

［００７５］図３Ｅに示すジョンセン・ラーベック型ＥＳＣの回路モデル１９１に示されるような、より複雑な場合には、回路モデル１９１は、誘電体材料抵抗Ｒ_ＪＲ及び間隙容量Ｃ_ＪＲと並列に接続される容量Ｃ_１を含む。典型的には、ジョンセン・ラーベック型ＥＳＣでは、誘電体材料層１０５Ｂは、完全な絶縁体ではなく、ある程度の導電性を有するという意味で、「漏れ性（ｌｅａｋｙ）」とみなされる。例えば、誘電体材料は、約９の誘電率（ε）を有するドープされた窒化アルミニウム（ＡｌＮ）でありうるからである。図３Ｄに示すクーロン型ＥＳＣの回路モデル１９１と同様に、バイアス電極１０４と基板１０３との間には、誘電体材料層１０５Ｂとヘリウムで満たされた裏側空間１０５Ｄを通して直接容量Ｃ_１が存在する。ジョンセン・ラーベック型ＥＳＣ内の誘電体層の体積抵抗は、約１０^１２オーム・ｃｍ（Ω・ｃｍ）未満、又は約１０^１０Ω・ｃｍ未満、更には１０^８Ω・ｃｍと１０^１２Ω・ｃｍとの間の範囲内である。したがって、誘電体材料層１０５Ｂは、１０^６Ωと１０^１１Ωとの間の範囲の誘電体材料抵抗Ｒ_ＪＲを有しうる。図３Ｅのモデル１９１では、基板１０３と基板支持面１０５Ａとの間のガス含有裏側空間１０５Ｄを考慮するために、間隙容量Ｃ_ＪＲが使用される。間隙容量Ｃ_ＪＲは、容量Ｃ_１よりも少し大きな容量を有することが予想される。

［００７６］図１Ｃに戻って、基板支持アセンブリ１３６内に形成された回路の電気概略図は、支持ベース誘電体層容量Ｃ_２を含み、これは、第２の誘電体材料層１０５Ｃの容量を表す。いくつかの実施形態では、第２の誘電体材料層１０５Ｃの部分の厚さは、第１の誘電体材料層１０５Ｂの厚さよりも大きい。いくつかの実施形態では、バイアス電極の両側の誘電体層を形成するために使用される誘電体材料は、同じ材料であり、基板支持体１０５の構造本体を形成する。１つの例では、支持ベース１０７とバイアス電極１０４との間に延びる方向で測定される第２の誘電体材料層１０５Ｃ（例えば、Ａｌ_２Ｏ_３又はＡｌＮ）の厚さは、約１．５ｍｍと約１００ｍｍとの間の厚さを有するなど、１ｍｍより大きい。支持ベース誘電体層容量Ｃ_２は、典型的には、約０．５ナノファラッド（ｎＦ）と約１０ｎＦとの間の容量を有する。

［００７７］図１Ｃに示すように、基板支持アセンブリ１３６内に形成された回路の電気概略図はまた、支持ベース抵抗Ｒ_Ｐ、絶縁体プレート容量Ｃ_３、及び一端で接地に接続される接地プレート抵抗Ｒ_Ｇを含む。支持ベース１０７と接地プレート１１２は通常、金属材料で形成されているため、支持ベース抵抗Ｒ_Ｐと接地プレート抵抗Ｒ_Ｇは、数ミリオーム未満など非常に低い。絶縁体プレート静電容量Ｃ_３は、支持ベース１０７の底面と接地プレート１１２の上面との間に位置する誘電体層の静電容量を示す。１つの例では、絶縁体プレート容量Ｃ_３は、約０．１ｎＦと約１ｎＦとの間の容量を有する。

バイアス及びエッジ制御スキーム
［００７８］図２は、図１Ａ及び図１Ｂに示される処理システム１０Ａ～１０Ｂの一方又は両方と共に使用することができるバイアス及びエッジ制御スキームの簡略化された概略図である。図２に示すように、ＲＦ発生器１１８とＰＶ波形発生器１５０は、それぞれＲＦ波形とパルス電圧波形を、処理チャンバ１００の処理空間１２９内に配置された１つ又は複数の電極に供給するように構成される。１つの実施形態では、ＲＦ発生器１１８とＰＶ波形発生器１５０は、ＲＦ波形とパルス電圧波形を、基板支持アセンブリ１３６内に配置された１つ又は複数の電極に同時に供給するように構成される。

［００７９］上述したように、エッジ同調回路１７０は、概して、チャンバリッド１２３と基板支持アセンブリ１３６との間に形成されるプラズマの均一性を、例えば、基板１０３の外周エッジにわたるプラズマ密度（すなわち、バルクプラズマ中の自由電子密度）を制御することによって、制御するように構成される。いくつかの実施形態では、図１Ａ及び図２に示すように、エッジ同調回路１７０は、エッジ制御電極１１５（エッジバイアス電極）と接地との間に電気的に接続される。他の実施形態では、図１Ｂ及び図２の点線で示されるように、エッジ同調回路１７０は、エッジ制御電極１１５とプラズマ発生器アセンブリ１６３との間、例えば、エッジ制御電極１１５とＲＦ発生器１１８との間に電気的に接続される。

［００８０］いくつかの実施形態では、エッジ同調回路１７０は、エッジ制御電極上の領域にプラズマを維持するために使用されるＲＦ電力の電圧、電流、及び／又は位相を調整するために使用されうるインダクタ及びキャパシタ（例えば、ＬＣ回路）を含む共振回路として構成される。本明細書に記載の実施形態のいずれか１つにおいてエッジ同調回路１７０として使用されうる例示的な電気回路１７０ａ、１７０ｂ、１７０ｃが、図３Ａ～３Ｃに図示されている。図示されるように、エッジ同調回路１７０ａ、１７０ｂは各々、電力供給ライン１５８と接地との間（すなわち、エッジ制御電極１１５と接地との間）に電気的に接続される。しかしながら、例示的なエッジ同調回路１７０ａ、１７０ｂの各々はまた、図１Ｂに示されるように、電力供給ライン１５８とプラズマ発生器アセンブリ１６３との間（すなわち、エッジ制御電極１１５とＲＦ発生器１１８との間）に電気的に接続されてもよいことが企図される。いくつかの他の実施形態では、エッジ同調回路１７０は、図３Ｃの例示的なエッジ同調回路１７０ｃについて示されるように、同時に電力供給ライン１５８、プラズマ発生器アセンブリ１６３、及び接地に電気的に接続されうる。

［００８１］図３Ａに示す１つの実施形態では、エッジ同調回路１７０ａは、並列に配置されたインダクタＬ_２と可変キャパシタＣ_７とを含む（すなわち、並列ＬＣ共振回路）。図３Ｂに示す別の実施形態では、エッジ同調回路１７０ｂは、直列に配置されたインダクタＬ_２と可変キャパシタＣ_７とを含む（すなわち、直列ＬＣ共振回路）。図３Ｃに示す別の実施形態では、エッジ同調回路１７０ｃは、エッジ制御電極１１５とプラズマ発生器アセンブリ１６３との間（すなわち、エッジ制御電極１１５とＲＦ発生器１１８との間）に直列に配置されたインダクタＬ_２と可変キャパシタＣ_８（すなわち、直列ＬＣ共振回路）と、電力供給ライン１５８内のインダクタＬ_２及び可変キャパシタＣ_８と接地との間に配置されたノードに接続された第２の可変キャパシタＣ_７とを含む。

［００８２］いくつかの実施形態では、可変キャパシタＣ_７、Ｃ_８の一方又は両方は、少なくとも約５０ｐＦから少なくとも約２００ｐＦまで、例えば少なくとも約２０ｐＦから少なくとも約２５０ｐＦまで調整可能である。

［００８３］エッジ同調回路１７０に選択されるＬＣ共振回路のタイプ、例えば、並列、直列、又は他の構造は、基板支持アセンブリ１３６の機械的寸法、及びエッジリング１１４、エッジ制御電極１１５、支持ベース１０７、バイアス電極１０４、基板１０３、及び接地プレート１１２などの導電性部品又は電極間の結果として生じる電気的接続に依存しうる。

［００８４］いくつかの実施形態では、ＬＣ共振回路のタイプは、バイアス電極１０４で確立された第１のＲＦ波形５０１の１つ又は複数の特性に対して、エッジ制御電極１１５で確立された第２のＲＦ波形５０２（図５Ａ～５Ｂ）の１つ又は複数の特性が調整できるように、ＬＣ共振回路の１つ又は複数のパラメータを調整することによって達成できるプラズマ密度分布を制御する所望の能力に基づいて選択することができる。例示的なエッジ同調回路１７０について達成できる様々な制御特性のシミュレーション結果を、図６Ａ～６Ｄで以下に説明する。

［００８５］図２に戻ると、非限定的な一例として、ＲＦ発生器１１８とＰＶ波形発生器１５０は、ＲＦ波形とパルス電圧波形を、基板支持アセンブリ１３６に配置された支持ベース１０７とバイアス電極１０４にそれぞれ供給するように構成されている。別の実施例では、ＲＦ発生器１１８、第１のＰＶ波形発生器１５０、及び第２のＰＶ波形発生器１５０は、ＲＦ波形、第１のパルス電圧波形、及び第２のパルス電圧波形を、それぞれ、基板支持アセンブリ１３６に配置された支持ベース１０７、バイアス電極１０４、及びエッジ制御電極１１５に供給するように構成されている。

［００８６］図２に示されるように、ＲＦ発生器１１８は、正弦波ＲＦ波形、ここではＲＦ波形５０１、５０２（図５Ａ～５Ｂ）を含む正弦波ＲＦ波形（ＲＦ信号）を、ＲＦ整合回路１６２及び第１のフィルタアセンブリ１６１を含むＲＦ（プラズマ）発生器アセンブリ１６０を通して供給することによって、チャンバ本体１１３内に配置された１つ又は複数の電極にＲＦ信号を供給するように構成される。更に、ＰＶ波形発生器１５０の各々は、第２のフィルタアセンブリ１５１を通してバイアス電極１０４にＰＶ波形を確立することにより、典型的には一連の電圧パルス（例えば、ナノ秒電圧パルス）を含むＰＶ波形を、チャンバ本体１１３内に配置された１つ又は複数の電極に供給するように構成される。クランピングネットワーク１１６内の構成要素は、オプションで、各ＰＶ波形発生器１５０と第２のフィルタアセンブリ１５１との間に配置することができる。

［００８７］処理中、第１のバイアス発生器１９６のＰＶ波形発生器１５０によってバイアス電極１０４に、ＰＶ波形が供給され、第２バイアス発生器１９７のＰＶ波形発生器１５０によってエッジ制御電極１１５に、ＰＶ波形が供給される。ＰＶ波形は、処理チャンバ１００内に配置された負荷（例えば、図３Ｄ～３Ｅに示す複合負荷１３０）に供給される。ＰＶ波形発生器１５０は、それぞれの電力供給ライン１５７及び１５８を通してバイアス電極１０４及びエッジ制御電極１１５に接続されている。ＰＶ波形発生器１５０の各々からのＰＶ波形の供給の制御は、システムコントローラ１２６から供給される信号を用いて行われる。

［００８８］１つの実施形態では、ＰＶ波形発生器１５０は、例えば、トランジスタ－トランジスタ論理（ＴＴＬ）ソース（図示せず）からの信号を使用して、所定の長さの時間間隔で周期的な電圧関数（ｖｏｌｔａｇｅ ｆｕｎｃｔｉｏｎ）を出力するように構成される。トランジスタ－トランジスタ論理（ＴＴＬ）ソースによって生成される周期的電圧関数は、所定の負又は正の電圧とゼロとの間の２状態ＤＣパルス（ｔｗｏ－ｓｔａｔｅｓ ＤＣ ｐｕｌｓｅｓ）でありうる。１つの実施形態では、ＰＶ波形発生器１５０は、１つ又は複数のスイッチを所定の割合で繰り返し開閉することにより、所定の長さの時間間隔が定期的に繰り返される間、その出力にわたって（すなわち接地に対して）所定の実質的に一定の負電圧を維持するように構成されている。１つの実施例では、パルス間隔の第１の位相の間、高電圧電源をバイアス電極１０４に接続するために、第１のスイッチが使用され、パルス間隔の第２の位相の間、バイアス電極１０４を接地に接続するために、第２のスイッチが使用される。別の実施形態では、ＰＶ波形発生器１５０は、その内部スイッチ（図示せず）を所定の割合で繰り返し開閉することによって、所定の長さの時間間隔が定期的に繰り返される間、その出力にわたって（すなわち接地に対して）所定の実質的に一定の正電圧を維持するように構成されている。

［００８９］１つの構成では、パルス間隔の第１の位相の間、バイアス電極１０４を接地に接続するために、第１のスイッチが使用され、パルス間隔の第２の位相の間、高電圧電源をバイアス電極１０４に接続するために、第２のスイッチが使用される。別の構成では、パルス間隔の第１のフェーズの間、バイアス電極１０４が高電圧電源から切り離され、バイアス電極１０４がインピーダンスネットワーク（例えば、直列に接続されたインダクタと抵抗器）を通して接地に結合されるように、第１のスイッチが開いた状態で配置される。次に、パルス間隔の第２のフェーズの間、第１のスイッチは、高電圧供給源をバイアス電極１０４に接続するために閉じた状態で配置され、一方、バイアス電極１０４は、インピーダンスネットワークを通して接地に接続された状態を維持する。

［００９０］ＰＶ波形発生器１５０は、ＰＶ発生器と、ＰＶ波形を出力に供給するように構成された高反復率スイッチ（図示せず）、キャパシタ（図示せず）、インダクタ（図示せず）、フライバックダイオード（図示せず）、電力トランジスタ（図示せず）及び／又は抵抗器（図示せず）などの１つ又は複数の電気部品と、を含みうるが、これらに限定されない。ナノ秒パルス発生器として構成できる実際のＰＶ波形発生器１５０は、任意の数の内部構成要素を含みうる。

［００９１］電力供給ライン１５７は、第１のバイアス発生器１９６のＰＶ波形発生器１５０の出力を、オプションのフィルタアセンブリ１５１及びバイアス電極１０４に電気的に接続する。以下の議論では、ＰＶ波形発生器１５０をバイアス電極１０４に接続するために使用される第１のバイアス発生器１９６の電力供給ライン１５７について主に説明するが、ＰＶ波形発生器１５０をエッジ制御電極１１５に接続する第２のバイアス発生器１９７の電力供給ライン１５８にも、同一又は類似の構成要素が含まれよう。電力供給ライン１５７の様々な部分内の１つ又は複数の電気導体は、以下を含みうる。（ａ）硬質同軸ケーブルと直列に接続されたフレキシブル同軸ケーブルなどの同軸ケーブルの１つ又は組み合わせ、（ｂ）絶縁された高電圧耐コロナフックアップワイヤ、（ｃ）裸線、（ｄ）金属棒、（ｅ）電気コネクタ、又は（ｆ）（ａ）～（ｅ）の電気要素の任意の組み合わせ。オプションのフィルタアセンブリ１５１は、ＲＦ発生器１１８の出力によって生成された電流が電力供給ライン１５７を通って流れ、ＰＶ波形発生器１５０に損傷を与えるのを実質的に防ぐように構成された１つ又は複数の電気素子を含む。オプションのフィルタアセンブリ１５１は、ＲＦ発生器１１８によって生成されたＲＦ信号に対して高インピーダンス（例えば高Ｚ）として作用し、ＰＶ波形発生器１５０への電流の流れを抑制する。

［００９２］いくつかの実施形態では、図１Ａ～１Ｂに示すように、第１のバイアス発生器１９６のＰＶ波形発生器１５０は、生成されたパルス電圧（ＰＶ）波形を、ブロッキングキャパシタＣ_５、フィルタアセンブリ１５１、電力供給ライン１５７、及び容量Ｃ_１（図１Ｃ）を通して供給することによって、バイアス電極１０４、ひいては複合負荷１３０（図３Ｄ～３Ｅ）にパルス電圧（ＰＶ）波形信号を供給するように構成される。いくつかの実施形態では、プラズマ制御スキーム１８８は、クランピングネットワーク１１６を電力供給ライン１５７内のある点に接続する構成要素内に配置されたブロッキング抵抗器（図示せず）を更に含みうる。ブロッキングキャパシタＣ_５の主な機能は、ＤＣ電源１５５によって生成されるＤＣ電圧からＰＶ波形発生器１５０を保護することであり、このＤＣ電圧はブロッキングキャパシタＣ_５にわたって降下し、ＰＶ波形発生器１５０の出力を乱さない。クランピングネットワーク１１６のブロッキング抵抗器の目的は、ＤＣ電源１５５に誘導される電流を最小化するのに十分な程度まで、ＰＶ波形発生器１５０によって生成されるパルス電圧をブロックすることである。

波形例
［００９３］図４は、バイアス電極１０４で確立されたＰＶ波形４０１により基板１０３で確立されたＰＶ波形４０２の例を示している。ここで、ＰＶ波形４０１は、それぞれのバイアス発生器１９６、１９７内のＰＶ波形発生器１５０と、対応するクランピングネットワーク１１６のＤＣ電圧源１５５を使用することにより、バイアス電極１０４及び／又はエッジ制御電極１１５で確立される。

［００９４］概して、コントローラ１２６のメモリに記憶されたプラズマ処理レシピの設定によって制御されうるＰＶ波形発生器１５０の出力は、パルス電圧レベルＶｐｐとも呼ばれるピークツーピーク電圧（ｐｅａｋ－ｔｏ－ｐｅａｋ ｖｏｌｔａｇｅ）ＶＰＰを含むＰＶ波形４０１を形成する。

［００９５］波形期間Ｔ_Ｐを有するＰＶ波形４０２は、バイアス電極１０４へのＰＶ波形４０１の供給のため基板１０３により見られる波形であり、点４２０と点４２１との間を延びるシース崩壊及び再充電フェーズ４５０（又は、議論を簡単にするために、シース崩壊フェーズ４５０）と、点４２１と点４２２との間を延びるシース形成フェーズ４５１と、点４２２と次に連続的に確立されるパルス電圧波形の点４２０の開始点に戻る間に延びるイオン電流フェーズ４５２を含むものとして特徴付けられる。シース崩壊フェーズ４５０は、概して、シースの容量が放電され、基板電位が局所プラズマ電位４３３のレベルにもたらされる期間を含む。

［００９６］所望のプラズマ処理条件によっては、基板上で望ましいプラズマ処理結果を得るために、ＰＶ波形周波数（１／Ｔ_Ｐ）、パルス電圧レベルＶｐｐ、パルス電圧オン時間、及び／又はＰＶ波形４０１の他のパラメータなど、少なくともＰＶ波形特性を制御及び設定することが望ましい場合がある。１つの実施例では、パルス電圧（ＰＶ）オン時間が、イオン電流期間（例えば、図４の点４２２と次の点４２０との間の時間）と波形期間Ｔｐとの比として規定され、５０％を上回る、又は７０％を上回る、例えば８０％と９５％との間である。いくつかの実施形態では、ＰＶ波形発生器１５０は、図４に示すように、イオン電流フェーズ４５２の間、一定の電圧を供給するように構成されている。いくつかの実施形態では、ＰＶ波形発生器１５０は、１つ又は複数の内部スイッチ及びＤＣ電源を使用することにより、イオン電流フェーズ４５２において傾斜がゼロでない成形パルス電圧波形（図示せず）を提供するように構成される。いくつかの実施形態では、ＰＶ波形発生器１５０は、シース崩壊フェーズ４５０の間のみなど、電圧パルスのフェーズの１つの間、一定の正電圧を供給するように構成されている（図示せず）。概して、バイアス電極の各ＰＶ波形に見られるＤＣオフセットΔＶは、クランピングネットワーク１１６のＤＣ電源１５５によって印加されるバイアス、及びＰＶ波形４０１を確立するために使用されるＰＶ波形発生器１５０の構成の様々な特性に依存する。

［００９７］いくつかの実施形態では、イオン電流フェーズ４５２の間、イオン電流（Ｉｉ）が基板表面に正の電荷を堆積させるため、基板表面の電圧は、点４２２と点４２０との間の直線の正の傾きによって見られるように、経時的に増加することになる。基板表面での経時的な電圧上昇は、シース電圧を低下させ、イオンエネルギー分布の広がりをもたらすことになろう。そのため、少なくともＰＶ波形周波数（１／Ｔ_ＰＤ）を制御及び設定し（ここでＴ_ＰＤはＰＶ波形周期である）、シース電圧の低下やイオンエネルギー分布の広がりの影響を最小限に抑えることが望ましい。

［００９８］図５Ａ～５Ｂは、プラズマ発生器アセンブリ１６３内のＲＦ発生器１１８によって支持ベース１０７に供給されるＲＦ信号の容量性結合による、バイアス電極１０４で確立される第１のＲＦ波形５０１と、エッジ制御電極１１５で確立される第２のＲＦ波形５０２とを示す。第１のＲＦ波形５０１及び第２のＲＦ波形５０２の波形特性は、図３Ａ（並列ＬＣ共振回路）、図３Ｂ（直列共振回路）及び図３Ｃ（より複雑な共振回路）に例示される構成のうちの１つなどのエッジ同調回路１７０の構成を使用することによって制御される。図５Ａ～５Ｂに示された例示的な波形、及び以下の図６Ａ～６Ｄに示されたシミュレーション結果は、本明細書で提供される本開示の範囲を限定することを意図するものではなく、議論を簡単にするために提供されるものである。

［００９９］概して、支持ベース１０７に供給されるＲＦ信号は比較的高い周波数を有するので、第１のＲＦ波形５０１及び第２のＲＦ波形５０２は、約１ＭＨｚ以上、例えば約３０ＭＨｚと約６０ＭＨｚとの間、の対応する高い周波数（１／Ｔ_ＲＦ）を有する。本明細書で開示される様々な実施形態で説明されるエッジ同調回路１７０は、バイアス電極１０４で確立される第１のＲＦ波形５０１の１つ又は複数の特性に対して、エッジ制御電極１１５で確立される第２のＲＦ波形５０２の１つ又は複数の特性を調整するために使用されうる。いくつかの実施形態では、１つ又は複数の相対特性は、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間のＲＦ波形振幅比（例えば、電圧振幅比Ｖ_ＲＦ２／Ｖ_ＲＦ１）、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間のＲＦ電流振幅比（例えば、電流振幅比は図示されず）、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の位相差（ΔΦ）、及び／又は第２のＲＦ波形５０２と第１のＲＦ波形５０１との間のＲＦ供給電力比（例えば、供給電力比は図示されず）を含む。

［０１００］第１のＲＦ波形５０１に対する第２のＲＦ波形５０２の１つ又は複数の特性は、エッジ制御電極１１５及びバイアス電極１０４において確立されたＲＦ波形のそれぞれの電圧、電流、位相、及び／又は電力を測定することによって、決定及び／又はモニタすることができる。第２のＲＦ波形５０２及び第１のＲＦ波形５０１の測定された特性は、それぞれ、プラズマ密度のような、エッジ制御電極１１５及びバイアス電極１０４の上方に形成された部分におけるバルクプラズマの特性に対応する。第２のＲＦ波形５０２と第１のＲＦ波形５０１との間で決定された差は、エッジリング１１４上に形成されたバルクプラズマの部分の電子密度と、基板１０３の中心部分上に形成されたバルクプラズマの部分の電子密度の差とをモニタ及び制御するために使用することができる。プラズマ密度の均一性及び／又は分布は、可変キャパシタＣ_７を調整するためにシステムコントローラ１２６を使用することなど、エッジ同調回路１７０を使用することによって、所望の処理結果を達成するように制御及び／又は調整されうる。

［０１０１］図３Ａ及び図３Ｂに示されるエッジ同調回路１７０の非限定的なシミュレーション結果を図６Ａ～６Ｂに示し、図３Ｃに示される直列及び並列構成を組み合わせたエッジ同調回路１７０のシミュレーション結果を図６Ｃ～６Ｄに示す。図６Ａ及び図６Ｃにおいて、シミュレーション結果は、約２０ｐＦ～約２５０ｐＦの範囲にわたって容量を変化させること（例えば、それぞれのエッジ同調回路１７０の構成の可変キャパシタＣ_７を調整すること）が、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の電圧振幅比（例えば、Ｖ_ＲＦ２／Ｖ_ＲＦ１）に及ぼす影響を示すＬＣ回路同調曲線の例を提供する。図６Ｂ及び図６Ｄにおいて、シミュレーション結果は、Ｃ_７の容量を変化させることが、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の位相差（例えば、Φ_ＲＦ２－Φ_ＲＦ１）に及ぼす影響を示すＬＣ回路調整曲線の例を提供する。

［０１０２］図６Ａに示すように、約１７０ｐＦの値を有するエッジ同調回路１７０（図３Ａの構成）の可変容量Ｃ_７は、約１．５の対応する電圧振幅比（Ｖ_ＲＦ２／Ｖ_ＲＦ１）を有している。図６Ｂに示すように、図６Ａと同じ構成を有するエッジ同調回路１７０の１７０ｐＦの容量に対応する位相差は比較的小さく、例えば５度未満であるため、図６Ａに示すように、第１のＲＦ波形５０１に対する第２のＲＦ波形５０２の増幅と、その間の小さな位相差（ΔΦ）が生じる。

［０１０３］図６Ｃ～６Ｄにおいて、エッジ同調回路１７０の可変容量Ｃ_７（図３Ｃの構成）は、約２５ｐＦの値に設定されうる。その結果、電圧振幅比（Ｖ_ＲＦ２／Ｖ_ＲＦ１）は、約０．５に等しく（図６Ｃ）、位相差（ΔΦ）は、図６Ｄに示されるように、約ゼロ（ａｂｏｕｔ ｎｕｌｌ）である。

［０１０４］図６Ａに示すように、図３Ａのエッジ同調回路１７０の構成（例えば、並列ＬＣ共振回路）に基づくシミュレーション結果は、約１００ｐＦと約１２０ｐＦで共振ピークを示す。図６Ｄでは、エッジ同調回路１７０（図３Ｃの構成）のシミュレーション結果が、６０ｐＦと２５０ｐＦで共振相転移を示している。いくつかの実施形態では、ＲＦプラズマが維持されている期間中、それぞれのエッジ同調回路１７０を共振のいずれかの側で動作させることが望ましい場合がある。いくつかの実施形態では、エッジ同調回路１７０は、例えば、並列及び直列ＬＣ回路を組み合わせた可変キャパシタの使用などによって、共振領域を横切ることなく共振ピークの両側側で（ｂｅｔｗｅｅｎ ｅｉｔｈｅｒ ｓｉｄｅ ｏｆ ａ ｒｅｓｏｎａｎｃｅ ｐｅａｋ）エッジ同調回路１７０のスイッチング動作を許容するように構成されうる。上述したように、図６Ａ～６Ｄに示されたシミュレーション結果は、限定することを意図していない。というのは、電圧振幅比（Ｖ_ＲＦ２／Ｖ_ＲＦ１）及び／又は電流振幅比及び／又は第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の位相差を増幅、低減、及び／又は均等化するための他の所望の動作範囲を提供するために、他のエッジ同調回路１７０の構成が使用されうるからである。

［０１０５］いくつかの実施形態では、それぞれのＲＦ波形の間に位相差を生じさせる同調回路構成及び／又は可変容量Ｃ_７を選択することが望ましい場合があり、これによりエッジ制御電極１１５とバイアス電極１０４との間の電界が増幅される。増幅された電界は、２つの電極間のある距離において基板支持アセンブリ１３６上に形成されたプラズマ１０１の部分において、対応するプラズマ密度の増加をもたらす。いくつかの実施形態では、プラズマ密度が基板１０３のエッジに及ぶ領域にわたって実質的に均一なままであるように、それぞれの電極で確立されるＲＦ波形間に位相差を生じさせない同調回路構成及び／又は可変容量Ｃ_７を選択することが望ましい場合がある。

［０１０６］有益には、エッジ同調回路１７０は、基板１０３の中心とエッジとの間の異なる点におけるプラズマ密度分布を制御及び／又は調整するために、広範囲の所望のプラズマ処理条件を提供するように構成されうる。エッジ同調回路１７０の特性、ひいては同調曲線（図６Ａ～６Ｄ）上のシステムの位置は、システムコントローラ１２６を使用して、１つ又は複数の可変キャパシタＣ_７を調整することによって、制御されうる。システムコントローラ１２６によるエッジ同調回路の特性の制御された調整により、ハードウェア関連の構成を手動で変更する必要なく、単一の基板プラズマプロセス内、連続する基板プラズマプロセス間、及び／又は異なる種類の基板に対して、プラズマ処理条件を比較的容易に変更することが可能になろう。いくつかの実施形態では、バイアス発生器１９６、１９７の一方又は両方、エッジ同調回路１７０、又はこれらの組み合わせは、図７Ａ～７Ｃ及び図８Ａ～８Ｃに関連して以下に説明されるような現場プラズマ洗浄方法中に、エッジポケット領域１１７内の基板支持アセンブリ１３６の表面を優先的に洗浄するために使用されうる。

［０１０７］いくつかの実施形態では、エッジ同調回路１７０は、処理チャンバ１００の様々な構成要素の形状寸法及び／又は材料の経時的変化によるプラズマ均一性ドリフトを考慮するなど、所望の処理条件を維持するように自動的に調整される。例えば、本方法は、イオン衝突によるエッジリング１１４からの誘電体材料の浸食によって引き起こされうるエッジリング１１４の厚さの変化を考慮して、容量Ｃ_７を変更することなどによって、同調回路を自動的に調整するために使用されうる。例えば、いくつかの実施形態では、システムコントローラ１２６は、信号検出モジュール１８７を使用することによって、処理システム１０Ａ、１０Ｂの対応するノードＮにおける１つ又は複数の電気パラメータの信号を検出し、検出された信号の特性を１つ又は複数の制御限界と比較することによって、処理システム１０Ａ、１０Ｂが所望の処理条件内で動作しているかどうかを判定し、電気信号特性が制御限界外にある場合、エッジ同調回路１７０の１つ又は複数の構成要素を調整するように構成されうる。いくつかの実施形態は、エッジ制御電極１１５とバイアス電極１０４における異なるＲＦ波形の間の所望のＲＦ電圧振幅比、ＲＦ電流振幅比、及び／又はＲＦ位相差を維持するために、容量Ｃ_７を調整するなど、エッジ同調回路を自動的に調整することを含む。

［０１０８］いくつかの実施形態では、システムコントローラ１２６は、１つ又は複数の処理条件及び／又はＲＦ波形を所定の限界、例えば制御限界値と比較し、システムコントローラ１２６のメモリ１３４に記憶されたアルゴリズム又はルックアップテーブルに基づいて、エッジ同調回路１７０の容量Ｃ_７などの１つ又は複数の設定点を変更することによって、エッジ制御電極１１５とバイアス電極１０４とのＲＦ波形間の所望の処理条件及び／又は所望の特性に基づいて、エッジ同調回路１７０を自動的に調整するように構成される。

［０１０９］いくつかの実施形態では、エッジ同調回路１７０は、エッジ同調回路１７０の１つ又は複数の構成要素を所望の設定点に、及び／又は所望の制御限界内に調整することによって、手動で調整及び／又は制御されうる。所望の設定点及び／又は制御リストは、ユーザによって選択され、処理システム１０Ａ、１０Ｂを制御するために使用される命令に記憶される。例えば、エッジ同調回路１７０の容量Ｃ_７は、ユーザによって決定され、システムコントローラ１２６のメモリに記憶された所望の容量に制御されうる。

［０１１０］概して、負パルス波形４０１、成形パルス波形４４１、又は正パルス波形４３１のいずれかのような、電極１０４及び１１５に確立されたパルス電圧（ＰＶ）波形は、電圧オフセット（ΔＶ）の上に、周期Ｔ_ＰＤで繰り返される周期的な一連のパルス電圧（ＰＶ）波形を含む。１つの例では、ＰＶ波形の周期Ｔ_ＰＤは、約１μｓと約５μｓとの間、例えば約２．５μｓ、例えば約２００ｋＨｚと約１ＭＨｚとの間、又は約４００ｋＨｚ、例えば約１ＭＨｚ以下、又は約５００ｋＨｚ以下とすることができる。

［０１１１］上述したように、いくつかの実施形態では、処理チャンバ１００は、少なくとも、１つ又は複数のＲＦ発生器１１８、及びそれらに関連する第１のフィルタアセンブリ１６１、並びに１つ又は複数のＰＶ発生器３１４、及びそれらに関連する第２のフィルタアセンブリ１５１を含み、これらはまとめて、基板支持アセンブリ１３６内に配置された１つ又は複数の電極に所望の波形を供給するように構成される。システムコントローラ１２６のメモリに記憶されたソフトウェア命令は、処理チャンバ内に形成されたプラズマの１つ又は複数の態様を確立し、維持し、制御するように構成されるＲＦ波形を生成するように構成される。制御されるプラズマの１つ又は複数の態様は、処理空間１２９内に形成されるプラズマ中のプラズマ密度、プラズマ化学、及びイオンエネルギーを含みうるが、これらに限定されない。

処理方法の例
［０１１２］図７Ａ～７Ｃは、基板支持アセンブリの表面から処理副生成物を洗浄するために使用できるそれぞれの方法を示すプロセスフロー図である。図８Ａ～８Ｃは、図７Ａ～７Ｃに記載の方法の態様を説明するために使用される基板支持アセンブリ１３６の近接図である。図８Ａ～８Ｃにおいて、基板支持アセンブリ１３６の一部は、図１Ｂに示すように構成され、エッジ制御電極１１５は、基板支持体１０５を囲む誘電体管１１０の材料中又は材料上に配置される。しかしながら、以下に説明する方法は、エッジ制御電極１１５が基板支持体１０５（図１Ａ、図１Ｄ）の誘電体材料内に配置されるか、エッジリング１１４内に配置されるか、及び／又はエッジリング１１４に接続される場合など、本明細書で説明する基板支持体アセンブリ構成のいずれか１つ又は組み合わせと共に使用されうることが企図される。

［０１１３］図７Ａは、１つの実施形態による、基板支持アセンブリ１３６のエッジポケット領域１１７を画定する表面を優先的に洗浄する方法７００を示すプロセスフロー図である。図１Ａ～１Ｄ及び図８Ａは、方法７００の態様を説明するために以下の説明で参照されるが、限定することを意図するものではない。というのは、方法７００が、基板及びエッジリングを別々に付勢するように構成される他の処理システムで実行されうることが企図されるためである。概して、方法７００は、インシトゥプラズマ（処理チャンバ１００内で形成されるプラズマ）を使用して、エッジリング１１４、及び／又はそれに隣接する基板支持面１０５Ａの部分から蓄積された処理副生成物を除去する。方法７００は、基板支持面１０５Ａとプラズマ１０１との間の電圧に対してエッジリング１１４とプラズマとの間の電圧を増減させることによって、基板支持アセンブリ１３６上に形成されるプラズマシース境界１１（図８Ａ）の形状を操作するために使用される。電圧の差は、表面１１４Ａ～Ｃ及び１０５Ａにおけるイオンエネルギーの対応する差を生じさせ、いくつかの実施形態では、プラズマ生成イオンを基板支持アセンブリ１３６の所望の部分に向かって優先的に方向付けるために有利に使用されうるプラズマシース境界の屈曲をもたらす。例えば、図８Ａに示すように、基板支持面１０５Ａ上に形成されたシース境界１１の一部１１Ａと、エッジリング１１４上に形成されたシース境界１１の一部１１Ｃとの高さの差によって、シース境界は、エッジポケット領域１１７にまたがる部分（屈曲部１１Ｂ）で屈曲する。

［０１１４］工程７０２において、方法７００は、処理チャンバの処理領域において第１のプラズマを生成することを含み、処理チャンバ１００は、図１Ａ～１Ｄに例示されるフィーチャのいずれか１つ又は組み合わせを含みうる。ここで、処理領域１２９Ａは、チャンバリッド１２３及び基板支持アセンブリ１３６によって画定される。ここで図８Ａを参照すると、基板支持アセンブリ１３６は、概して、基板支持面１０５Ａを形成する誘電体材料１０５Ｂの第１の部分と、基板１０３が基板支持面１０５Ａ上に配置されるときに基板１０３（点線で示される）を囲むエッジリング１１４とを含む。エッジリング１１４の１つ又は複数のエッジポケット面１１４Ａ、Ｂ、及び誘電体材料の第１の部分１０５Ｂの外周エッジは、エッジポケット面１１４Ａ、Ｂがチャンバリッド対向面１１４Ｃの内側に配置されるエッジポケット領域１１７を画定する。

［０１１５］いくつかの実施形態では、基板支持アセンブリ１３６は、誘電体材料の第１の部分１０５Ｂによって基板支持面１０５Ａから間隔をあけて配置されるバイアス電極１０４と、バイアス電極１０４の中心から距離をあけて配置されるエッジ制御電極１１５とを更に含む。概して、エッジ制御電極１１５は、基板支持体１０５の誘電体材料、誘電体管１１０を形成するために使用される誘電体材料、エッジ制御電極１１５がその中に埋め込まれているときのエッジリング１１４の誘電体材料、又はこれらの組み合わせを含みうる基板支持体アセンブリ１３６の誘電体材料によって、バイアス電極１０４から間隔を置いて配置される。ここで、バイアス電極１０４は、バイアス電極１０４に第１のパルス電圧（ＰＶ）波形を確立するように構成される第１のバイアス発生器１９６に電気的に接続されている。エッジ制御電極１１５は、エッジ制御電極１１５に第２のパルス電圧（ＰＶ）波形を確立するように構成される第２のバイアス発生器１９７に電気的に接続されている。

［０１１６］いくつかの実施形態では、工程７０２において生成される第１のプラズマは、支持ベース１０７に電気的に接続されるなど、基板支持アセンブリ１３６に電気的に接続されるＲＦ波形発生器１６３からの高周波（ＲＦ）信号を使用して生成される容量結合プラズマ（ＣＣＰ）であり、この場合、チャンバリッド１２３が接地（図示のとおり）又は第２のＲＦ発生器に電気的に接続される。他の実施形態（図示せず）では、第１のプラズマは、チャンバリッド１２３に電気的に接続されるＲＦ発生器を用いて形成されたＣＣＰでありうる。この場合、基板支持アセンブリ１３６は、接地に電気的に接続されている。他の実施形態では、第１のプラズマは、チャンバリッド１２３の上に配置された１つ又は複数のＩＣＰコイル（図示せず）に電気的に接続されたＲＦ発生器を使用して形成された誘導結合プラズマ（ＩＣＰ）でありうる。

［０１１７］いくつかの実施形態では、第１のプラズマを生成するために使用されるＲＦ信号は、約４００ｋＨｚより大きい周波数、例えば、約１ＭＨｚ以上、又は約２ＭＨｚ以上、例えば、約１３．５６ＭＨｚ以上、約２７ＭＨｚ以上、約４０ＭＨｚ以上、又は例えば、約３０ＭＨｚと約２００ＭＨｚとの間、例えば、約３０ＭＨｚと約１６０ＭＨｚとの間、約３０ＭＨｚと約１２０ＭＨｚとの間、又は約３０ＭＨｚと約６０ＭＨｚとの間の周波数を有する。

［０１１８］工程７０４において、本方法は、エッジリング１１４及び基板支持面１０５Ａを第１のプラズマに曝露することを含む。いくつかの実施形態では、第１のプラズマは、酸素含有ガス、水素含有ガス、フッ素及び／又は塩素ベースのガスなどのハロゲン含有ガス、又はこれらの組み合わせから形成される。いくつかの実施形態では、プラズマ中で生成されたラジカル種は、エッジリング１１４の表面１１４Ａ～Ｃなどの処理空間１２９内の表面上に蓄積された処理副生成物と反応する。反応により揮発性物質が形成され、真空出口１２０を通じて処理空間１２９から排出される。いくつかの実施形態では、ＲＦプラズマによる第１の時間は、約１秒以上、例えば約５秒以上、又は約１０秒以上でありうる。

［０１１９］方法７００の工程７０６において、エッジポケット領域上の第１のプラズマのプラズマシース境界は、エッジ同調回路１７０内の可変キャパシタＣ_７及び／又はＣ_８を同調させることによって、及び／又はバルクプラズマと基板支持面１０５Ａとの間よりも大きな電圧をバルクプラズマとエッジリング１１４との間に供給するようにエッジ制御電極１１５においてパルス電圧（ＰＶ）波形を確立することによって、調整される。

［０１２０］いくつかの実施形態では、工程７０６の間にエッジ制御電極で確立される第２のパルス電圧（ＰＶ）波形は、各サイクル内の電圧波形が、第１の時間間隔（例えば、シース崩壊フェーズ４５２）の間に発生する第１の部分と、第２の時間間隔（例えば、シース形成フェーズ４５１及びイオン電流フェーズ４５２）の間に発生する第２の部分とを有する一連の繰り返しサイクルを含む。概して、第１のインターバル中の電圧は第２のインターバル中の電圧とは異なり、それらの電圧差は、シースを横切ってエッジリング１１４まで加速されるイオンのエネルギーを決定する。

［０１２１］いくつかの実施形態では、第１のパルス電圧（ＰＶ）波形発生器１５０によってバイアス電極に確立された電圧（ここではバイアス電圧）は、工程７０４においてエッジ制御電極１１５に確立された第２のＰＶ波形の少なくとも複数の繰り返しサイクルの間、実際にゼロボルトＶＰＰ（例えば、約０ボルト±１ボルト（ゼロ（ｎｕｌｌ）ボルト））に維持される。例えば、いくつかの実施形態では、第２のＰＶ波形は、非ゼロＶＰＰでエッジ制御電極１１５に確立されうる。第１のＰＶ波形発生器を用いてバイアス電極に確立されたパルス電圧ＶＰＰは、約１秒以上、例えば約５秒以上、又は約１０秒以上にわたって、実際にゼロボルト（例えば、約０ボルト±１ボルト（ゼロ（ｎｕｌｌ）ボルト））に維持されうる。いくつかの実施形態では、バイアス電極１０４は、電力供給ライン１５７と接地との間に接続されるスイッチを使用することによって、第１の期間にわたって接地に接続される。別の実施形態では、ＰＶ波形発生器１５０又は別のドライバ（図示せず）を使用して、バイアス電圧がゼロボルト（ｎｕｌｌ ｖｏｌｔ）に駆動されうる。

［０１２２］図８Ａに示されるようないくつかの実施形態では、工程７０２、７０４、及び７０６は、基板支持面１０５Ａが第１のプラズマに曝露されるように、基板１０３（点線で示される）がない状態で実行される。有益には、基板支持面１０５Ａ上に形成されたプラズマの部分とエッジリング１１４上に形成されたプラズマの部分との間の電位差により、プラズマシース境界１１が部分１１Ｂで屈曲する。図８Ａに示すプラズマシース境界の形状は、形成された屈曲部１１Ｂに基づくプラズマ生成イオンをエッジポケット面１１４Ａ－Ｂに向かって優先的に方向付けるように構成される。プラズマ生成イオンをエッジポケット表面１１４Ａ－Ｂに向かって方向付け、同時にプラズマと基板支持面１０５Ａとの間の電圧を低減することによって、方法７００は、基板支持体１０５の望ましくないプラズマに基づく侵食を実質的に低減しつつ、エッジリング１１４の表面を優先的に洗浄するために使用されうる。

［０１２３］いくつかの実施形態では、方法７００は、工程７０２～７０６で説明した優先洗浄工程の前又は後に形成された第２のプラズマを使用して基板１０３を処理することをオプションで含む。例えば、方法７００は、工程７０８において基板支持面１０５Ａ上に基板１０３を位置決めすること、工程７１０において処理領域１２９Ａ内に第２のプラズマを発生させること、工程７１２において第２の時間にわたって基板１０３を第２のプラズマに曝露すること、及び工程７１４においてバイアス電極１０４に第１のパルス電圧（ＰＶ）波形を確立することをオプションで含みうる。いくつかの実施形態では、方法７００のオプションの工程７０８～７１４を実行するために使用される基板１０３は、非生産基板である。すなわち、基板は、一般に「ブランケット」又は「ダミー」ウエハと呼ばれる洗浄動作、試験動作、及び／又は保守動作を実行するために使用されるタイプのものである。

［０１２４］いくつかの実施形態では、方法７００の工程７０８は、電力供給ライン１５７を使用してバイアス電極１０４に電気的に接続されたＤＣ電源１５５からバイアス電極１０４にチャッキング電圧を供給することによって、基板１０３を基板支持体１０５に静電的にクランプすることを更に含む。チャッキング電圧は、基板１０３とバイアス電極１０４との間に電圧電位差を生じさせ、その結果、その間に配置された誘電体材料の第１の部分の容量Ｃ_１（図１Ｃ）を通して静電吸引力（チャッキング力）を生じさせるために使用される。いくつかの実施形態では、方法７００は、電力供給ライン１５８を使用してエッジ制御電極１１５に電気的に接続されたＤＣ電源１５５からエッジ制御電極１１５にチャッキング電圧を供給することによって、エッジリング１１４を基板支持アセンブリ１３６に静電的にクランプすることを更に含む。いくつかの実施形態では、方法７００は、基板１０３と基板支持面１０５Ａとの間、及び／又はエッジリング１１４と基板支持アセンブリ１３６の表面との間に配置された裏側空間１０５Ｄ（図１Ｄ）に不活性ガス（例えばヘリウム）を流入させ、その間の熱伝達を促進することを含む。

［０１２５］いくつかの実施形態では、方法７００の工程７１４は、第２の期間中に基板１０３及びエッジリング１１４上に形成されるプラズマシース境界１１の形状を制御するために、第１のパルス電圧（ＰＶ）波形の１つ又は複数の特性に対して、第２のパルス電圧（ＰＶ）波形の１つ又は複数の特性を調整することを更に含む。このように、いくつかの実施形態では、工程７１４は、エッジ制御電極１１５で確立された第２のＰＶ波形の１つ又は複数の特性に対して、バイアス電極１０４で確立された第１のＰＶ波形の１つ又は複数の特性を調整することを含む。いくつかの実施形態では、１つ又は複数の特性を調整することは、バイアス電極１０４及びエッジ制御電極１１５にそれぞれ確立された第１及び／又は第２のＰＶ波形のＰＶ波形周波数（１／Ｔ_Ｐ）、パルス電圧レベルＶｐｐ、パルス電圧オン時間の１つ又は組み合わせを調整することを含む。いくつかの実施形態では、１つ又は複数の特性は、バイアス電極１０４上のシースの高さに対してエッジ制御電極１１５上のシースの高さを増加又は減少させ、基板１０３又は基板支持体１０５のエッジ領域におけるイオン軌道及びイオンエネルギーの微調整を可能にするために、基板エッジ又は基板支持体１０５のエッジにおいてプラズマシースを屈曲させるように制御されうる。

［０１２６］図７Ｂは、１つの実施形態による、基板支持アセンブリ１３６のエッジポケット領域１１７を画定する表面を優先的に洗浄する方法７２０を示すプロセスフロー図である。方法７２０の態様が図８Ｂに概略的に示されている。しかしながら、方法７２０は、図１Ａ～１Ｄに記載された処理システム構成のいずれかを使用して実行されうることが企図される。いくつかの実施形態では、基板１０３は非生産基板である。すなわち、基板は、一般に「ブランケット」又は「ダミー」ウエハと呼ばれる洗浄動作、試験動作、及び／又は保守動作を実行するために使用されるタイプのものである。他の実施形態では、方法７２０は、その上に少なくとも部分的に形成された半導体デバイスを有する製造基板のプラズマ処理中に、例えば、製造基板の斜角エッジ又は裏側エッジから処理副生成物残留物を除去するために実施されうる。

［０１２７］ここで、方法７２０は概して、バイアス電極１０４及びエッジ制御電極１１５で確立されたそれぞれのパルス電圧（ＰＶ）波形の特性を調整することによって、エッジポケット領域１１７を画定する表面を優先的に洗浄することを含む。洗浄プロセス中、基板１０３が基板支持面１０５Ａとプラズマとの間に配置されるように、基板１０３は基板支持面１０５Ａ上に残る。基板１０３は、基板支持面１０５Ａのイオン衝突と侵食を防ぐためのカバーとなる。いくつかの実施形態では、基板１０３は、プラズマ及び／又はプラズマ中で形成されたラジカル種が、より容易にエッジポケット領域１１７内に拡散し、その中の表面上に形成された処理副生成物（例えば炭素含有ポリマー）と反応できるように、基板支持面１０５Ａから少なくとも部分的に持ち上げられる。方法７２０の工程の少なくとも一部は、上述した方法７００の対応する工程と同一でありうる又は実質的に類似しうることが企図されている。

［０１２８］方法７２０は、概して、工程７２２において基板支持アセンブリ１３６上に基板１０３を位置決めすることと、工程７２４においてプラズマを発生させて、工程７２６において基板１０３及びエッジリング１１４が（オプションで）第１の期間プラズマに曝露されることと、オプションで、工程７２８において、基板１０３及びエッジリング１１４の一方又は両方を付勢することによってプラズマシース境界を調整することとを含む。

［０１２９］工程７２２における基板１０３を位置決めすることは、概して、基板１０３を基板支持面１０５Ａに移送することを含む。いくつかの実施形態では、基板は、方法７００の工程７０８で説明したように、基板支持アセンブリに電気的にクランプされる。プラズマは、方法７００の工程７０２及び／又は工程７１０において上述されたようなＲＦ信号を使用して、工程７２４において生成されうる。

［０１３０］いくつかの実施形態では、基板１０３は、オプションで、工程７２８において第１の期間にわたってプラズマに曝露される。基板１０３及びエッジリング１１４は、オプションで、例えば、方法７００の工程７１２及び７１４において説明されるような、バイアス電極及びエッジ制御電極においてＰＶ波形を確立するために第１及び第２のパルス電圧波形発生器を使用することによって、付勢される。

［０１３１］工程７３０において、方法７２０は、図８Ｂに示すように、基板支持面１０５Ａから基板１０３を少なくとも部分的に持ち上げることを含む。典型的には、基板１０３は、基板支持アセンブリ１３６を通って延びる複数のリフトピン２０を使用して、基板支持面１０５Ａから少なくとも部分的に持ち上げられる。工程７０８に記載されているように、基板が基板支持体１０５に静電的にクランプされている場合、基板１０３を少なくとも部分的に持ち上げることは、バイアス電極１０４へのチャッキング電圧の供給を停止又は調整すること、及び／又は、例えば、バイアス電極１０４のＤＣ電圧電位を基板１０３のＤＣ電圧電位と類似に設定することによって、基板１０３とバイアス電極１０４との間の静電荷を放電することを含みうる。

［０１３２］工程７３２及び７３４において、方法７２０はそれぞれ、エッジポケット面１１４Ａ～Ｂをプラズマに曝露し、同時にプラズマシース境界１１を調整することを含む。工程７３２及び７３４は、基板支持面１０５Ａ上に配置された部分的に持ち上げられる基板１０３を追加した方法７００の工程７０４及び７０６を実行するために使用されるのと実質的に同様のプロセスを使用して実行されうる。エッジポケット領域１１７における現場プラズマ洗浄効率を高めると同時に、基板支持面１０５Ａを望ましくないプラズマベースの侵食から保護するために、方法７２０の工程のいずれか１つ以上が方法７４０と組み合わせて、又はその逆に使用されうることが企図される。

［０１３３］図７Ｃは、別の実施形態による、基板支持アセンブリ１３６のエッジポケット面１１４Ａ～Ｂを優先的に洗浄する方法７４０を示すプロセスフロー図である。方法７４０は、図１Ａ～１Ｄ及び図８Ａ～８Ｃの基板支持アセンブリ１３６のいずれか１つなど、本明細書に記載の処理システムのいずれかを使用して実行されうることが企図される。図８Ｃに示されるように、方法７４０は概して、基板支持面１０５Ａから少なくとも部分的に持ち上げられている基板１０３の外周エッジと、エッジポケット面１１４Ａ－Ｂ、例えばエッジポケット領域１１７と、の間にプラズマを集中させるために、同調回路１７０を使用することを含む。濃縮されたプラズマは、エッジポケット領域１１７におけるラジカル及びイオン濃度を増加させ、これは、その中の表面１１４Ａ－Ｂを優先的に洗浄するために使用されうる。典型的には、基板１０３は、基板１０３と基板支持面１０５Ａとの間にプラズマが形成されるのを防止するのに十分小さい距離まで部分的に持ち上げられるだけであり、したがって、プラズマベースの浸食を防止する。いくつかの実施形態では、基板１０３は、一般に「ブランケット」又は「ダミー」ウエハと呼ばれる非生産基板である。他の実施形態では、方法７４０は、その上に少なくとも部分的に形成された半導体デバイスを有する製造基板のプラズマ処理中に、例えば、製造基板の斜角エッジ又は裏側エッジから処理副生成物残留物を除去するために実施されうる。

［０１３４］方法７４０の工程７４２は、図８Ｃに示すような基板支持アセンブリ１３６の基板支持面１０５Ａ上に基板１０３を位置決めすることを含む。工程７４２は、方法７２０の工程７２２と同一でありうる又は実質的に類似しうる。

［０１３５］方法７４０の工程７４４は、高周波（ＲＦ）信号を使用することによってプラズマを点火及び維持することを含む。いくつかの実施形態では、ＲＦ信号は、電気的に接続されたプラズマ発生器アセンブリ１６３を使用して、基板支持アセンブリ１３６の支持ベース１０７に供給される。ここで、ＲＦ信号は、処理チャンバ１００の処理領域１２９Ａにおいて処理プラズマ１０１を点火及び／又は維持するように構成される。処理領域１２９Ａは、基板支持アセンブリ１３６とチャンバリッド１２３との間に配置される。いくつかの実施形態では、ＲＦ信号は、約１ＭＨｚ以上、例えば約２０ＭＨｚ以上、例えば約３０ＭＨｚと約６０ＭＨｚとの間、又は約４０ＭＨｚの周波数を有する。

［０１３６］典型的には、支持ベース１０７に供給されるＲＦ信号は、バイアス電極１０４において第１のＲＦ波形５０１（図６Ａ～６Ｂ）を確立する。このバイアス電極１０４は、その間に配置された誘電体材料の第３の部分（例えば、誘電体材料層１０５Ｃ）を通して支持ベース１０７に容量結合される。バイアス電極１０４は、誘電材料の第１の部分（例えば、誘電材料層１０５Ｂ）によって処理プラズマから間隔を空けて配置され、基板１０３は基板支持面１０５Ａ上に配置される。いくつかの実施形態では、方法７４０は、方法７００の工程７０８で説明したように、基板１０３を基板支持体１０５に静電的にクランプすることを更に含む。

［０１３７］工程７４６において、方法７４０は、基板１０３の表面をプラズマに第１の期間にわたって曝露することを含む。方法７４０の工程７４８は、オプションで、プラズマ密度及び／又はプラズマシース境界１１の形状の一方又は両方を調整することを含む。いくつかの実施形態では、プラズマ密度を調整することは、バイアス電極１０４において確立された第１のＲＦ波形５０１の１つ又は複数の特性に対して、エッジ制御電極１１５において確立された第２のＲＦ波形５０２の１つ又は複数の特性を調整することを含む。いくつかの実施形態では、第１のＲＦ波形５０１の１つ又は複数の特性に対する第２のＲＦ波形５０２の１つ又は複数の特性を調整することは、図５Ａ又は図５Ｂに示すように、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の電圧振幅比（例えば、Ｖ_ＲＦ２／Ｖ_ＲＦ１）を変更すること、第２のＲＦ波形５０２と第１のＲＦ波形との間の電流振幅比を調整すること、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の位相差（例えば、デルタΦ）を調整すること、又はこれらの組合せを含む。いくつかの実施形態では、第１のＲＦ波形５０１に対する第２のＲＦ波形５０２の１つ又は複数の特性を調整することは、エッジ同調回路１７０内の１つ又は複数の素子の電気特性を調整することによって実行される。

［０１３８］いくつかの実施形態では、第１のＲＦ波形５０１に対して第２のＲＦ波形５０２を調整することは、処理領域１２９Ａ（図１Ａ～１Ｂ）の少なくとも一部にわたってプラズマ均一性を変化させる。例えば、１つの実施形態では、処理領域１２９Ａは、チャンバリッド１２３及び基板支持アセンブリ１３６によって画定され、プラズマ１０１は、その間に形成されるバルクプラズマである。いくつかの実施形態では、プラズマ１０１の第１の部分は、チャンバリッド１２３とバイアス電極１０４との間に配置された領域に形成される。プラズマ１０１の第２の部分は、チャンバリッド１２３とエッジ制御電極１１５との間に配置された領域に形成される。それらの実施形態では、第１のＲＦ波形５０１に対する第２のＲＦ波形５０２を調整することは、プラズマ１０１の第１の部分におけるプラズマ密度に対するプラズマ１０１の第２の部分におけるプラズマ密度を変化させる。

［０１３９］いくつかの実施形態では、バイアス電極１０４で確立された第１のＲＦ波形５０１の１つ又は複数の特性に対して、エッジ制御電極１１５で確立された第２のＲＦ波形５０２の１つ又は複数の特性を調整することは、エッジ同調回路１７０を使用することを含む。いくつかの実施形態では、エッジ同調回路１７０は、１つ又は複数の可変キャパシタＣ_７、Ｃ_８を含み、第１のＲＦ波形５０１の１つ又は複数の特性に対して第２のＲＦ波形５０２の１つ又は複数の特性を調整することは、１つ又は複数の容量Ｃ_７、Ｃ_８を変更することを含む。エッジ同調回路１７０の調整は、システムコントローラ１２６が、ＲＦ波形５０１、５０２の所望の特性及び／又はその間の所望の差に基づいて、容量Ｃ_７、Ｃ_８などのエッジ同調回路１７０の１つ又は複数の構成要素の電気特性を調整するように、自動的に行われうる。

［０１４０］たとえば、いくつかの実施形態では、システムコントローラ１２６は、信号検出モジュール１８７を使用することによって、１つ又は複数のノードＮでとられた電気信号の１つ又は複数の特性を測定することによって、それぞれの波形の特性を決定し、決定された特性を所望の特性と比較し、その比較に基づいて、エッジ同調回路１７０の構成要素の出力を変更するように構成されうる。いくつかの実施形態では、ユーザが可変キャパシタＣ_７、Ｃ_８の容量又は回路のインダクタンスＬなど、エッジ同調回路１７０の構成要素の設定点を変更する場合に、エッジ同調回路１７０が手動で調整されうる。ユーザは、システムコントローラ１２６及び／又は信号検出モジュール１８７を使用して、例えば、処理システム１０Ａ、１０Ｂを動作させるためにシステムコントローラ１２６によって使用される命令における構成要素又は別の設定に対応するレシピパラメータ（ｒｅｃｉｐｅ ｐａｒａｍｅｔｅｒ）を変更することによって、設定点を変更しうる。

［０１４１］概して、比較的一定のＲＦ電力がプラズマ発生器アセンブリ１６３から支持ベース１０７に供給されると仮定すると、エッジ同調回路１７０の使用によるＶ_ＲＦ２／Ｖ_ＲＦ１比の増加は、基板の中心付近のプラズマ密度に対する基板のエッジ付近のプラズマ密度の比の増加をもたらすことになる。プラズマ密度の相対的な増加により、バルクプラズマ中のプラズマ生成種も対応して増加し、その結果、その下の基板表面のエッジにおけるイオンフラックス及び反応性中性分子濃度の相対的な増加をもたらす。同様に、Ｖ_ＲＦ２／Ｖ_ＲＦ１比が低下すると、基板のエッジ付近のプラズマ密度対基板中心部付近のプラズマ密度の比が低下し、基板のエッジにおけるイオンフラックスと反応性中性分子濃度が対応するように低下する。

［０１４２］プラズマの第１の部分と第２の部分との間の相対的なプラズマ密度を制御することによって、処理領域１２９Ａ内の活性種の対応する分布もまた制御され、ウエハ内処理不均一性のような全体的な処理不均一性を改善するために使用されうる。有利には、工程７４８は、システムコントローラ１２６を使用してエッジ同調回路１７０を制御し、容量Ｃ_７及び／又はＣ_８を調整するなどして、処理パラメータ調整として実施されうる。従って、方法７４０は、容量結合プラズマ（ＣＣＰ）システムにおけるバルクプラズマ分布を調整するために通常必要とされ、従ってその微細制御を妨げる、機械的調整又はハードウェア構成の変更に頼ることなく実施されうる。

［０１４３］方法７００の工程７５０は、バイアス電極１０４及びエッジ制御電極１１５の一方又は両方においてパルス電圧（ＰＶ）波形を確立することによって、基板１０３及び／又はエッジリング１１４を付勢することをオプションで含む。第１の期間中に基板１０３及び／又はエッジリング１１４に付勢するために使用されるプロセスは、方法７００の工程７１４に記載されるプロセスと同じでありうる又は実質的に類似しうる。

［０１４４］方法７４０の工程７５２は、基板支持面１０５Ａから基板を少なくとも部分的に持ち上げることを含み、これは、方法７２０の工程８３０で説明したのと同じ又は実質的に類似のプロセスを使用して実行されうる。工程７５４において、方法７４０は、エッジポケット面１１４Ａ～Ｂをプラズマに一定期間にわたって曝露することを含む。

［０１４５］工程７５２及び７５４の前又は工程中に、方法７４０の工程７５６は、バイアス電極１０４及びエッジ制御電極１１５でそれぞれ確立された高周波（ＲＦ）波形の１つ又は複数の特性を調整して、期間の少なくとも一部にわたってエッジポケット領域１１７にプラズマを形成することを含む。いくつかの実施形態では、ＲＦ波形の１つ又は複数の特性を調整することは、プラズマが基板１０３の外周エッジとエッジポケット面１１４Ａ～Ｂとの間に形成されるように、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の位相差（例えばデルタΦ）を調整することを含む。ここで、基板は、少なくとも部分的に持ち上げられて、基板とエッジポケット面１１４Ａ～Ｂとの間に、プラズマが形成可能となるのに十分な間隙又は空間を提供する一方で、基板と基板支持面１０５Ａとの間に、プラズマが形成されるのを防止するのに十分に小さな間隙を維持する。いくつかの実施形態では、電気的に接続された波形発生器１５０を使用してバイアス電極１０４及びエッジ制御電極１１５にそれぞれ確立されたバイアス電圧は、期間の少なくとも一部の間、一定値又はゼロ値（ｎｕｌｌ ｖａｌｕｅ）に維持される。例えば、いくつかの実施形態では、バイアス電極１０４及びエッジ制御電極１１５の一方又は両方で確立されたバイアス電圧は、約１秒以上、約５秒以上、又は約１０秒以上などの期間の少なくとも一部にわたって、実際にゼロボルトＶＰＰ（例えば、約０ボルト±１ボルト（ｎｕｌｌ ｖｏｌｔ））に維持される。バイアス電圧を実際にゼロボルトＶＰＰに維持することは、それぞれの電極を接地に接続すること、又は方法７００について図７Ａに関連して説明したように、バイアス電圧をゼロボルトに駆動するために、ＰＶ波形発生器１５０又は別のドライバ（図示せず）を使用することを含みうる。

［０１４６］いくつかの実施形態では、方法７４０は、バイアス電極１０４上に形成されたプラズマの部分のプラズマ密度に対して、エッジ制御電極１１５上に形成されたプラズマ１０１の部分に向かってプラズマ密度を優先的に調整することを更に含む。ここで、プラズマ密度を優先的に調整することは、図６Ａ又は図６Ｂに示すように、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の電圧振幅比（例えば、Ｖ_ＲＦ２／Ｖ_ＲＦ１）を変更すること、第２のＲＦ波形５０２と第１のＲＦ波形との間の電流振幅比を調整すること、第２のＲＦ波形５０２と第１のＲＦ波形５０１との間の位相差（例えばデルタΦ）を調整すること、又はこれらの組み合わせを含む。

［０１４７］誘導結合プラズマ（ＩＣＰ）チャンバ又は容量結合プラズマ（ＣＣＰ）チャンバの処理領域内の活性種の生成及び分布に対する微細制御を提供するために、上述の実施形態が単独で又は組み合わせて使用されうる。有益なことに、本実施形態は、個々のチャンバ部品を調整又は変更することなく、システムコントローラを使用することにより実行されうる。したがって、単一の基板の処理中及び／又は連続的に処理される基板間で容易に調整可能である処理レシピパラメータが提供される。ＲＦプラズマ密度制御法は、従来のＲＦバイアスＣＣＰシステムと比較すると、イオンエネルギー、ＩＥＤＦ、イオンの方向性、イオンフラックス、及び基板表面における反応性中性分子濃度を独立かつ微細に制御するために、独立して及び／又はパルス電圧（ＰＶ）波形バイアス法と組み合わせて実施されうる。

［０１４８］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及び追加の実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (20)

1. プラズマ処理方法であって、
   （ａ） チャンバリッド及び基板支持アセンブリによって画定される処理領域内でプラズマを発生させることであって、前記基板支持アセンブリは、
   基板支持面を形成する誘電体材料の第１の部分と、
   前記基板支持面を囲むエッジリングであって、プラズマ対向面、及び前記プラズマ対向面から内側に向かって配置された１つ又は複数のエッジポケット面を備えるエッジリングと、
   前記誘電体材料の第１の部分によって前記基板支持面から間隔を置いて配置されるバイアス電極と、
   前記バイアス電極の中心から距離を置いて配置されるエッジ制御電極と
   を備え、
   前記バイアス電極が、前記バイアス電極において第１のパルス電圧（ＰＶ）波形を確立するように構成された第１のバイアス発生器に電気的に接続され、
   前記エッジ制御電極が、前記エッジ制御電極において第２のパルス電圧（ＰＶ）波形を確立するように構成された第２のバイアス発生器に電気的に接続される、プラズマを発生させることと、
   （ｂ） 前記エッジリング及び前記基板支持面を前記プラズマに曝露することと、
   （ｃ） （ｂ）と同時に、前記エッジ制御電極において前記第２のパルス電圧（ＰＶ）波形を確立することと
   を含む、プラズマ処理方法。
2. 前記第１のパルス電圧（ＰＶ）波形発生器が、前記エッジリング及び前記基板支持面を前記プラズマに曝露する少なくとも一部の間、前記バイアス電極において前記第１のパルス電圧（ＰＶ）波形を確立しない、請求項１に記載の方法。
3. 前記第１のパルス電圧（ＰＶ）波形及び前記第２のパルス電圧（ＰＶ）波形が、約１ＭＨｚ以下の周波数を有する、請求項１に記載の方法。
4. 前記第２のパルス電圧（ＰＶ）波形が、一連の繰り返しサイクルを含み、
   各サイクル内の波形が、第１の時間間隔の間に発生する第１の部分、及び第２の時間間隔の間に発生する第２の部分を有し、
   前記第２の時間間隔の間の前記電圧が、前記第１の時間間隔の少なくとも一部の間の前記電圧よりも低い、請求項１に記載の方法。
5. 前記バイアス電極を接地に電気的に接続することによって、前記バイアス電極において確立される電圧が約０±１ボルト（Ｖ）に維持される、請求項４に記載の方法。
6. 前記第１のパルス電圧（ＰＶ）バイアス発生器を制御することによって、前記バイアス電極において確立される電圧が約０±１ボルト（Ｖ）に維持される、請求項４に記載の方法。
7. （ｄ） 前記基板支持面及び前記エッジリング上に形成されるプラズマシース境界の形状を制御するために、前記第１のパルス電圧（ＰＶ）波形の１つ又は複数の特性に対する前記第２のパルス電圧（ＰＶ）波形の１つ又は複数の特性を調整すること
   を更に含む、請求項４に記載の方法。
8. 前記プラズマシース境界の前記形状が、前記第１のパルス電圧（ＰＶ）波形と前記第２のパルス電圧（ＰＶ）波形との間の前記電圧パルスの周波数、持続時間、及び／又は振幅の差によって少なくとも部分的に決定される、請求項７に記載の方法。
9. 前記プラズマが、ＲＦ波形発生器からの高周波（ＲＦ）信号を用いて生成され、
   前記ＲＦ信号が、約１ＭＨｚ以上の周波数を有し、
   前記ＲＦ発生器が、
   前記チャンバリッド又はその上に配置された基板支持体を有する支持ベースに電気的に接続され、ＲＦ信号を供給して前記プラズマを点火し維持するように構成される、又は
   前記プラズマを点火し維持するために使用される電磁場を発生させるように構成されたプラズマ発生器アセンブリに電気的に接続される、
   請求項８に記載の方法。
10. （ｄ） 前記第１のパルス電圧（ＰＶ）波形の１つ又は複数の特性に対する前記第２のパルス電圧（ＰＶ）波形の１つ又は複数の特性を調整することにより、プラズマシース境界内に屈曲を生じさせ、プラズマ生成イオンを前記基板支持アセンブリのエッジポケット領域に向かって優先的に方向付ける、請求項９に記載の方法。
11. プラズマ処理方法であって、
    （ａ） 処理チャンバの処理領域内でプラズマを点火して維持することであって、前記プラズマが、基板支持アセンブリの基板支持面とチャンバリッドとの間に配置された第１の部分、及びエッジリングと前記チャンバリッドとの間に配置された第２の部分を含み、前記基板支持アセンブリが、
    前記基板支持面を形成する誘電体材料の第１の部分と、
    前記誘電体材料の第１の部分によって前記基板支持面から間隔を置いて配置されるバイアス電極であって、前記バイアス電極において第１のパルス電圧（ＰＶ）波形を確立するように構成された第１のパルス電圧波形発生器に電気的に接続される、バイアス電極と、
    前記バイアス電極の中心から距離を置いて配置されるエッジ制御電極であって、第２のパルス電圧（ＰＶ）波形発生器に電気的に接続される、エッジ制御電極と、
    前記基板支持面を囲む前記エッジリングであって、前記基板支持面上に配置された少なくとも部分的に持ち上げられる基板によりエッジポケット領域を画定する１つ又は複数のエッジポケット面を含む、前記エッジリングと
    を備える、プラズマを点火して維持することと、
    （ｂ） 前記第２のパルス電圧（ＰＶ）波形発生器を用いて、前記エッジ制御電極において第２のパルス電圧（ＰＶ）波形を確立することと、
    （ｃ） 前記少なくとも部分的に持ち上げられる基板を前記プラズマに曝露することと
    を含む、プラズマ処理方法。
12. 前記エッジ制御電極において確立された前記第２のパルス電圧（ＰＶ）波形が、一連の繰り返しサイクルを含み、
    各サイクル内の波形が、第１の時間間隔の間に発生する第１の部分、及び第２の時間間隔の間に発生する第２の部分を有し、
    前記第２の時間間隔の間の前記電圧が、前記第１の時間間隔の少なくとも一部の間の前記電圧よりも低い、請求項１１に記載の方法。
13. 前記第１のパルス電圧（ＰＶ）波形発生器を用いて前記バイアス電極において確立される電圧は、前記部分的に持ち上げられる基板が前記プラズマに曝露される期間の少なくとも一部にわたって、約－１ボルト（Ｖ）と約１Ｖとの間に維持される、請求項１２に記載の方法。
14. 前記第１のパルス電圧（ＰＶ）波形発生器は、前記部分的に持ち上げられる基板が前記プラズマに曝露されている間の期間の少なくとも一部の間、前記バイアス電極において前記第１のパルス電圧（ＰＶ）波形を確立しない、請求項１２に記載の方法。
15. 前記第２のパルス電圧（ＰＶ）波形の前記繰り返しサイクルが、約１ＭＨｚ以下の周波数を有する、請求項１２に記載の方法。
16. （ｄ） 基板支持体上に形成されるプラズマシースの形状を変化させるために、前記第１のパルス電圧（ＰＶ）波形、前記第２のパルス電圧（ＰＶ）波形、又はこれら両方の１つ又は複数の特性を調整すること
    を更に含む、請求項１２に記載の方法。
17. （ｅ）が、前記第２のパルス電圧（ＰＶ）波形内の電圧パルスの周波数、持続時間、及び／又は振幅を増加させることを含む、請求項１６に記載の方法。
18. 前記プラズマが、ＲＦ発生器からの高周波（ＲＦ）信号を用いて点火及び維持され、
    前記ＲＦ信号が、約１ＭＨｚ以上の周波数を有する、請求項１７に記載の方法。
19. 前記基板支持アセンブリが、支持ベース、及び前記支持ベース上に配置された誘電体材料の第２の部分を更に備え、
    前記高周波（ＲＦ）発生器が、前記支持ベースに電気的に接続され、
    前記バイアス電極が、前記誘電体材料の第２の部分によって前記支持ベースから間隔を置いて配置される、請求項１８に記載の方法。
20. （ｄ）において前記プラズマシースの前記形状を変化させることにより、プラズマシース境界に屈曲を生じさせ、プラズマ生成イオンを前記エッジポケット領域の表面に向かって優先的に方向付ける、請求項１９に記載の方法。

Images