JP2024513330A - パーティション識別子空間選択 - Google Patents

Abstract

処理回路（３１０）は、対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理し、メモリシステムにメモリアクセス要求を発行し、このメモリアクセス要求は、パーティション識別子（メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティション識別子選択情報に基づいて選択される）と、選択パーティション識別子空間（処理回路の現在の領域に基づいて少なくとも３つのパーティション識別子空間の中から選択される）を示すマルチビットパーティション識別子空間インジケータとを含む。選択パーティション識別子空間及びパーティション識別子（３３２、３３４）は共に、メモリシステム構成要素において、メモリアクセス要求を処理するためのリソースの割り当てを制御するための、もしくはそのリソースの競合を管理するためのパラメータを選択するための情報、又はメモリアクセス要求に応答して性能監視データを更新するかどうかを選択するためのパラメータを選択するための情報を表す。【選択図】図３

Description

本技法は、データ処理の分野に関する。

アプリケーション又は仮想マシンなどの２つ以上のソフトウェア実行環境は、ソフトウェア実行環境間で共有された共通のメモリシステムへのアクセスを有する同じデータ処理システムにおいて実行され得る。システムによっては、共有メモリシステム内のリソースを多く使用している別のソフトウェア実行環境が原因で、１つのソフトウェア実行環境の性能が低下しないことが重要な場合がある。この問題は、「ノイジーネイバー（noisy neighbour）」問題と称され得、例えば、企業ネットワーキング又はサーバシステムについて特に重要であり得る。

少なくともいくつかの実施例は、装置であって、
対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理し、ターゲットメモリシステム位置を示すターゲットアドレスを指定するメモリアクセス要求をメモリシステムに発行する処理回路と、
メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティション識別子選択情報に基づいてパーティション識別子を選択するパーティション識別子選択回路と、
処理回路の現在の領域に基づいて、少なくとも３つのパーティション識別子空間の中から選択パーティション識別子空間を選択するパーティション識別子空間選択回路と、を備え、
選択パーティション識別子空間及びパーティション識別子が共に、メモリシステムのメモリシステム構成要素において、メモリアクセス要求を処理するためのリソースの割り当てを制御するための、もしくはリソースについての競合を管理するための、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択するための情報、又はメモリシステム構成要素において、メモリアクセス要求に応答して性能監視データを更新するかどうかを選択するための情報を表し、
処理回路が、メモリアクセス要求をメモリシステムに発行するように構成され、メモリアクセス要求が、パーティション識別子と、パーティション識別子空間選択回路によって選択された選択パーティション識別子空間を示す複数のビットを備えるパーティション識別子空間インジケータ、とを指定する、装置を提供する。

少なくともいくつかの実施例は、メモリシステム構成要素であって、
メモリアクセス要求を受信するメモリアクセス要求受信回路であって、メモリアクセス要求が、メモリシステム内のターゲットメモリシステム位置を示すターゲットアドレスと、少なくとも３つのパーティション識別子空間の中から選択された選択パーティション識別子空間を示す複数のビットを含むパーティション識別子空間インジケータと、メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたパーティション識別子と、を指定する、メモリアクセス要求受信回路と、
少なくとも、
パーティション識別子空間インジケータ及びパーティション識別子に基づいて、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択し、選択されたメモリシステムリソース制御パラメータのセットに基づいて、メモリアクセス要求を処理するためのリソースの割り当てを制御するか又はリソースについての競合を管理するリソース制御回路、及び／又は
パーティション識別子空間インジケータ及びパーティション識別子に基づいて、メモリアクセス要求に応答して性能監視データを更新するかどうかを制御する性能監視制御回路
のうちの１つと、を備える、メモリシステム構成要素を提供する。

少なくともいくつかの実施例は、方法であって、
対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理することと、
メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティション識別子選択情報に基づいてパーティション識別子を選択することと、
処理回路の現在の領域に基づいて、少なくとも３つのパーティション識別子空間の中から選択パーティション識別子空間を選択することと、
ターゲットメモリシステム位置を示すターゲットアドレス、パーティション識別子、及び選択パーティション識別子空間を示す複数のビットを含むパーティション識別子空間インジケータを指定するメモリアクセス要求をメモリシステムに発行することと、
少なくとも、
パーティション識別子空間インジケータ及びパーティション識別子に基づいて、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択し、選択されたメモリシステムリソース制御パラメータのセットに基づいて、メモリアクセス要求を処理するためのリソース割り当てを制御するか又はリソースについての競合を管理すること、及び／又は
パーティション識別子空間インジケータ及びパーティション識別子に基づいて、メモリアクセス要求に応答して性能監視データを更新するかどうかを制御することと、のうちの一方を含む、方法を提供する。

本技術の更なる態様、特徴、及び利点は、添付の図面とともに読まれるべき以下の例の説明から明らかになる。
メモリシステムを備えるデータ処理システムの一例を概略的に示す図である。 メモリトランザクション及びパーティションＩＤ空間インジケータに関連付けられたソフトウェア実行環境に割り当てられたパーティションＩＤに依存する、メモリシステムリソースの分割制御の一例を概略的に示す図である。 処理回路、パーティションＩＤ選択回路、及びパーティションＩＤ空間選択回路を有する装置の一例を概略的に示す図である。 処理回路が動作することができるいくつかの領域を示す図である。 いくつかの物理アドレス空間の、メモリシステム内の場所を識別するシステム物理アドレス空間上での別名化を概略的に示す図である。 有効なハードウェア物理アドレス空間を分割し、それによってアーキテクチャ上の異なる物理アドレス空間が、システム物理アドレス空間のそれぞれの部分へのアクセスを有する例を示す図である。 メモリアクセス要求の発行を制御する方法を示すフロー図である。 所与のメモリアクセス要求に対して物理アドレス空間を選択することを示すフロー図である。 アクセスされた物理アドレスに対応するグラニュール保護テーブルエントリに指定された情報に基づく物理アドレス空間フィルタチェックを示すフロー図である。 メモリアクセス要求に対するパーティションＩＤ及びパーティションＩＤ空間の選択を制御するための制御レジスタの一例を示す図である。 処理システムに実装された機能を示すディスカバリ情報を提供するためのディスカバリレジスタの一例を示す図である。 図１０に示される制御レジスタのいくつかをより詳細に示す図である。 それぞれ、データアクセス及び命令フェッチアクセスのためのパーティションＩＤ選択を示す図である。 それぞれ、データアクセス及び命令フェッチアクセスのためのパーティションＩＤ選択を示す図である。 パーティションＩＤ空間選択を示すフロー図である。 プライマリパーティションＩＤ空間又は代替パーティションＩＤ空間のどちらを使用するかを選択するための、図１４のステップをより詳細に示すフロー図である。 メモリシステム構成要素の一部を示す図である。 メモリシステム構成要素におけるメモリアクセス要求の処理を示すフロー図である。 装置の、異なる数のパーティションＩＤ空間をサポートする区域同士の間の境界にブリッジ回路を含む処理システムの一例を示す図である。

装置は、命令を処理し、ターゲットメモリシステム位置を示すターゲットアドレスを指定するメモリアクセス要求をメモリシステムに発行するための処理回路を有することができる。メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティションＩＤ選択情報に基づいてパーティション識別子（ＩＤ）を選択するためのパーティションＩＤ選択回路を設けることができる。選択されたパーティションＩＤは、メモリシステムのメモリシステム構成要素によって使用され、メモリアクセス要求を処理するためのリソースの割り当てを制御するための、もしくはリソースについての競合を管理するための、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択するか、又はメモリシステム構成要素において、アクセス要求に応答して性能監視データを更新するかどうかを選択することができる。したがって、パーティションＩＤは、メモリアクセス要求を発行した別々のソフトウェアを区別するために使用することができるメモリアクセス要求に対するラベルとして提示することができるため、メモリシステム内のリソースをソフトウェア実行環境同士の間で分割して、１つのソフトウェア実行環境がリソースの公平なシェアより多くを占有することを回避し、上述のノイジーネイバー問題に対処することができ、かつ／又は別々のパーティションＩＤに関連付けられた異なるソフトウェア又はソフトウェアのサブセットについての性能監視をメモリシステム構成要素において実行して、別々のソフトウェアによって認識される性能に関するより正確な情報を収集することができるようになる。どちらにしても、これは、ノイジーネイバー問題の対処に役立ち得る。

処理回路は、対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理することができる。物理アドレスは、メモリシステム内の位置を指すためにデータ処理システムにおいて使用することができるが、処理システムは、仮想メモリの使用をサポートすることができ、この仮想メモリにおいて、アドレス変換回路を使用して、処理回路上で実行される命令によって指定される仮想アドレスを、アクセス対象の位置及びメモリシステムに関連付けられた対応する物理アドレスに変換することができる。仮想アドレスと物理アドレスとの間のマッピングは、１つ以上のページテーブル構造で定義され得る。ページテーブル構造内のページテーブルエントリはまた、処理回路上で実行される所与のソフトウェアプロセスが特定の仮想アドレスにアクセスできるかどうかを制御することができ得るいくつかのアクセス許可情報を定義することができる。

いくつかの処理システムでは、すべての仮想アドレスは、アクセスされるメモリ内の位置を識別するためにメモリシステムによって使用される単一の物理アドレス空間上にアドレス変換回路によってマッピングされ得る。そのようなシステムでは、特定のソフトウェアプロセスが特定のアドレスにアクセスできるかどうかの制御は、仮想対物理アドレス変換マッピングを提供するために使用されるページテーブル構造に基づいて提供される。しかしながら、そのようなページテーブル構造は、通常、オペレーティングシステム及び／又はハイパーバイザによって定義され得る。オペレーティングシステム又はハイパーバイザが不正アクセスされると、機微情報に攻撃者がアクセス可能となり得る機密漏洩を引き起こす可能性がある。

したがって、特定のプロセスが、他のプロセスから隔離されてセキュアに実行される必要があるいくつかのシステムでは、システムはいくつかの領域内の動作をサポートでき、かつ、いくつかの別個の物理アドレス空間がサポートされ得、メモリシステムの少なくともいくつかの構成要素については、仮想アドレスが異なる物理アドレス空間内の物理アドレスに変換されるメモリアクセス要求は、例えそれぞれの物理アドレス空間内の物理アドレスが実際にはメモリ内の同じ場所に対応する場合であっても、あたかも、メモリ内の全く別のアドレスにアクセスしているかのように扱われる。いくつかのメモリシステム構成要素によって見られるように、処理回路の異なる動作領域からのそれぞれ別個の物理アドレス空間へのアクセスを隔離することにより、オペレーティングシステム又はハイパーバイザが設定したページテーブル許可情報に依存しない、より強いセキュリティ保証を提供することができる。

このようにして別個の物理アドレス空間をサポートするいくつかのシステムは、対応する物理アドレス空間にそれぞれ関連付けられた２つの領域のみをサポートして、セキュア領域において動作するセキュアソフトウェアが、よりセキュアでない領域において動作するよりセキュアでないソフトウェアから隔離されることを可能にすることができる。しかしながら、ソフトウェアプロバイダに、同じハードウェアプラットフォーム上で実行されている他のソフトウェアに関連する他のソフトウェアプロバイダを信頼する必要性を限定する、セキュアなコンピューティング環境が提供されることがますます望まれている。ソフトウェアコードの提供者が、同じ物理プラットフォーム上で実行されるソフトウェアコードを提供する別の提供者を信頼することに否定的であり得る、例えば、モバイル支払い及びバンキング、不正又は著作権侵害防止メカニズムの実施、クラウドシステムにおけるセキュアな仮想マシンホスティングのためのセキュリティ拡張、機密コンピューティングなどの分野において、いくつかの用途があり得る。通常のアプリケーションレベルのコードに関連付けられたよりセキュアでない環境から隔離されたセキュアなコンピューティング環境が提供されることをそれぞれが望んでいるが、互いを信頼していない二者以上の別々の当事者間でも、このような状況がますます生じる可能性があり、したがって、対応する物理アドレス空間にそれぞれが関連付けられた３つ以上の別個の領域をサポートできることが有用になり得る。

いくつかの例では、４つ以上の領域が存在してもよく、したがって、処理回路は、少なくとも４つの異なる物理アドレス空間の間の選択をサポートしてもよい。

以下で説明する実施例では、パーティションＩＤ空間選択回路は、処理回路の現在の領域に基づいて、少なくとも３つのパーティションＩＤ空間の中から選択パーティションＩＤ空間を選択するために提供される。選択パーティションＩＤ空間は、メモリアクセス要求のパーティションＩＤと共に、上述したように、メモリシステムリソース制御パラメータのセットを選択するための情報として、又はメモリアクセス要求に応答して性能データを更新するかどうかを選択するための情報として使用され、メモリリソースの性能分割及び性能監視を可能にする。処理回路によってメモリアクセス要求がメモリシステムに発行されるとき、メモリアクセス要求は、パーティションＩＤと、パーティションＩＤ空間選択回路によって選択された選択パーティションＩＤ空間を示す複数のビットを含むパーティションＩＤ空間インジケータとの両方を指定する。

処理回路の現在の領域に基づいて選択することができる少なくとも３つのパーティションＩＤ空間をサポートすることによって、同じパーティションＩＤを別々の領域において使用することができるが、そのパーティションＩＤを指定する要求同士は、別のメモリシステムリソース制御パラメータのセットに対応するものとして区別されることができるか、又はメモリシステム構成要素による性能監視の目的のために区別されることができる。代替例としては、処理回路によってサポートされる領域及び物理アドレス空間の数よりも少数のパーティションＩＤ空間をサポートすることが考えられ、これは有効な設計選択であるが、２つ以上の異なる領域内のソフトウェアが同じパーティションＩＤ空間を共有する必要がある場合、パーティションＩＤの使用を通じて所与の領域内のソフトウェアによって求められる性能保証に影響を及ぼすような、別の領域内で使用されるパーティションＩＤの別名化がないことを保証するために、別々の領域内のパーティションＩＤの割り当てを管理するソフトウェアが相互に連携されることを必要とする場合があるという欠点を有し得る。別々の領域のためのソフトウェアが連携して開発される必要があると、ソフトウェア開発コストが増加する可能性がある。

以下の例では、処理回路によってサポートされる少なくとも３つの領域に対応する少なくとも３つのパーティションＩＤ空間をサポートし、現在の領域に基づいて少なくとも３つのパーティションＩＤ空間から選択し、２ビット以上を含むメモリアクセス要求内のパーティションＩＤ空間インジケータを使用して３つ以上のパーティションＩＤ空間を区別することを可能にすることによって、別々の領域内のソフトウェアを互いに連携する必要性を低減して、パーティションＩＤの不適切な別名化を回避する。非連携パーティションＩＤマネージャを維持することによって、ソフトウェア開発を簡略化する。各領域内のソフトウェアは、別の領域内のソフトウェアが競合するパーティションＩＤを使用している可能性があるかどうかを気にすることなく選択するので、任意のパーティションＩＤを選択する自由を有することができる。

要約すると、以下で説明する実施例は、対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理し、メモリシステムにメモリアクセス要求を発行する処理回路を提供し、このメモリアクセス要求は、パーティションＩＤ（メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティションＩＤ選択情報に基づいて選択される）と、選択パーティションＩＤ空間（処理回路の現在の領域に基づいて少なくとも３つのパーティションＩＤ空間の中から選択される）を示すマルチビットパーティションＩＤ空間インジケータとを含む。選択パーティションＩＤ空間及びパーティションＩＤは共に、メモリシステム構成要素において、メモリアクセス要求を処理するためのリソースの割り当てを制御するための、もしくはそのリソースの競合を管理するためのパラメータを選択するための情報、又は、メモリシステム構成要素において、メモリアクセス要求に応答して性能監視データを更新するかどうかを選択するための情報を表す。

処理回路の現在の領域は、所与のメモリアクセス要求に使用する選択パーティションＩＤ空間を選択するために使用される唯一の情報でなくてもよい。いくつかの実施例では、選択パーティションＩＤ空間は、処理回路の現在の領域とプログラマブル制御情報との両方に基づいて選択され得る。例えば、１つ以上のレジスタ内の制御状態を使用して、選択パーティションＩＤ空間を選択することができる。プログラマブル制御情報は、ソフトウェアによってプログラム可能であってもよく、所与のメモリアクセス要求に対してどのパーティションＩＤ空間が選択されるかに影響を与える。ハードウェアにおいては、対応するパーティションＩＤ空間を有する各領域をサポートできることが有用であり得るが、すべてのソフトウェアが、領域ごとに別個のパーティションＩＤ空間を使用する必要があるわけではない場合もあり、場合によっては、別々の領域内のソフトウェアが共通のパーティションＩＤ空間を使用して動作することが望ましいこともあり、例えば、より少数のパーティションＩＤ空間を有する、システム用に設計されたレガシーソフトウェアを実行して、又は別々の領域で動作するサブコンパートメントを含む１つのプロバイダによって提供されたソフトウェアを実行して、別々の領域内のソフトウェアが共通のソフトウェアを信頼してそれらのサブコンパートメントに対するパーティションＩＤの割り当てを管理できるようにするときなどである。この場合、連携されたパーティションＩＤマネージャソフトウェア構成要素を使用することによってパーティションＩＤの管理を簡略化することが望ましい場合がある。したがって、プログラマブル制御情報に基づいて、どのパーティションＩＤ空間が所与の領域に対して選択されるかを様々に変更するためのサポートを提供することは、様々に異なるソフトウェア使用モデルをサポートするのに有用であり得る。

プログラマブル制御情報は、様々に異なる方法で定義することができ、いくつかの実装形態では、所与の領域に対して使用されることになる選択パーティションＩＤ空間として、サポートされているパーティションＩＤ空間のいずれかを選択することが可能であり得る。したがって、システムによっては、所与のアクセスに対してどのパーティションＩＤ空間を使用するかについて自由な選択をサポートすることが望ましい場合があるため、プログラマブル制御情報はパーティションＩＤ空間選択情報を含むことができ、この情報は、サポートされているパーティションＩＤ空間のうちのいずれか１つを選択することができることを示すことができる。

しかしながら、他の実施例では、利用可能なオプションが更に制限される場合もあるため、少なくともいくつかの領域に対して、ハードウェアにおいてサポートされるすべての利用可能なパーティションＩＤ空間を選択することは不可能であり、そのため、少なくともいくつかの領域においてパーティションＩＤ空間の選択肢がより制限される可能性がある。選択に利用可能なオプションを制限することは、いくつかの理由により有用となる場合もあり、例えば、よりセキュアでない状態を回避してよりセキュアな状態に関連付けられたパーティションＩＤ空間を選択する、及び／又はハードウェアの複雑さ及び必要な制御状態の量を低減して、その結果、プロセッサの回路面積及び電力コストが削減されるなどである。

いくつかの例では、パーティションＩＤ空間選択回路は、プログラマブル制御情報に基づいて、選択パーティションＩＤ空間が、現在の領域に関連付けられたプライマリパーティションＩＤ空間であるべきか、又は現在の領域に関連付けられた代替パーティションＩＤ空間であるべきかを選択してもよい。少なくとも３つの領域のうちの少なくとも１つについて、代替パーティションＩＤ空間は、別の領域に関連付けられたプライマリパーティションＩＤ空間であってもよい。したがって、この手法では、各領域は、それ自体のプライマリパーティションＩＤ空間を有することができるが、ある領域で使用するために、別の領域に関連付けられたプライマリパーティションＩＤ空間と同じである代替パーティションＩＤ空間を選択するためのプログラマブルサポートが存在してもよいため、同じパーティションＩＤ空間を使用するように２つの領域をプログラムすることが可能である。どの特定のパーティションＩＤ空間が所与の領域に対する代替パーティションＩＤ空間であるかの定義は、その特定のアーキテクチャ実装形態に応じて様々であり得る。一般に、各領域に対してプライマリパーティションＩＤ空間及び代替パーティションＩＤ空間をサポートすることは、予想されるソフトウェアの使用モデルをサポートするのに十分であり得、より幅広いパーティションＩＤ空間の選択肢をサポートすることに比べて、実装が複雑でないオプションであり得る。

所与の領域に対するプライマリパーティションＩＤ空間は、プログラマブル制御情報とは無関係に、その領域に対して固定されてもよい。いくつかの領域に対しては、代替パーティションＩＤ空間もまた固定することができるため、どのパーティションＩＤ空間がその領域に対する代替パーティションＩＤ空間であるかを変更することは不可能となり、プログラマブル制御情報は、単に、プライマリパーティションＩＤ空間を使用するか代替パーティションＩＤ空間を使用するかを選択するだけである。

しかしながら、少なくとも１つの領域についてのいくつかの実施例では、その領域に関連付けられた代替パーティションＩＤ空間は、プログラマブル制御情報に応じて可変的に選択されるパーティションＩＤ空間であってもよい。これにより、代替パーティションＩＤ空間としてより幅広いパーティションＩＤ空間の選択肢を選択することが可能となり、これは、いくつかの領域にとって有用であり得、例えば、他の領域の監視ができ、より幅広い代替パーティションＩＤ空間の選択肢をサポートすることが有用となり得る、ルート領域（例えば、ルート領域は、他の領域同士間で処理回路を切り替えるためのコードを実行するためのものであり得る）にとって有用であり得る。

処理回路は、いくつかの異なる特権レベルのうちの１つの命令の処理をサポートすることができ、少なくとも１つの特権レベルについて、その少なくとも１つの特権レベルで発行されたメモリアクセス要求に対する選択パーティションＩＤ空間の選択を制御するプログラマブル制御情報の少なくとも一部は、その少なくとも１つの特権レベルよりもより特権の高い特権レベルでプログラム可能である。したがって、より特権の高いソフトウェアは、より特権の低いソフトウェアに対してどのパーティションＩＤ空間を選択すべきかを制約するプログラマブル制御情報を設定することができる。

いくつかのシナリオでは、より低い特権レベルのソフトウェアにとって、より特権の高い特権レベルでプログラム可能なプログラマブル制御情報に基づいて、その特権レベルに対してどのパーティションＩＤ空間が選択されているかを可視化することは有用である。したがって、いくつかの実装形態では、少なくとも１つの特権レベルの少なくともサブセットについて、処理回路が、そのサブセットの特権レベルで実行される少なくとも１つの命令にとって、より特権の高い特権レベルでプログラム可能なプログラマブル制御情報に基づいて、その現在の特権レベルについて選択されたパーティションＩＤ空間を示す情報を示す強制空間をアクセス可能にすることができる。例えば、所与の特権レベル（例えば、オペレーティングシステム特権レベル）のソフトウェアは、パーティションＩＤを割り当てることは許可され得るが、その所与の特権レベル又はより低い特権レベルで発行された要求に対して選択されたパーティションＩＤ空間を変更することはできない。しかし、パーティションＩＤ空間が現在の領域に対するパーティションＩＤ空間であるか又は代替パーティションＩＤ空間であるかをそのソフトウェアが判定することは有用であり得、それは、そのソフトウェアによってパーティションＩＤがどのように割り当てられるかに影響を与え得る（例えば、別のソフトウェア実行環境との連携が必要とされ得るかどうか）ためである。

処理回路が２つ以上の異なる特権レベルのうちの１つで命令の処理をサポートするいくつかの例では、プログラマブル制御情報は、第１の特権レベルでプログラム可能な階層制御有効化情報と、第１の特権レベルよりも特権が低い第２の特権レベルでプログラム可能な空間選択制御情報とを含んでもよい。ここで、階層制御情報が第１の値を有する場合、パーティションＩＤ選択回路は、第２の特権レベル又は第２の特権レベルよりも特権が低い第３の特権レベルで発行されたメモリアクセス要求に対して、第２の特権レベルでプログラム可能な空間選択制御情報に応じて、選択パーティションＩＤ空間を選択するように構成され、階層制御情報が第２の値を有する場合、パーティションＩＤ選択回路は、第２の特権レベル又は第３の特権レベルで発行されたメモリアクセス要求に対して、第２の特権レベルでプログラム可能な空間選択制御情報とは無関係に、選択パーティションＩＤ空間を選択するように構成される。

この手法では、（第１、第２、及び第３の特権レベルの中で最大の特権を有する）第１の特権レベルで動作するソフトウェアは、第２の特権レベルで動作するソフトウェアが、プログラマブル制御情報を使用して、第２又は第３の特権レベルで発行されたメモリアクセス要求に対して、選択パーティションＩＤ空間の選択に影響を与えることを許可されるかどうかを制御することができる。この階層制御方式は、様々に異なるソフトウェア使用モデルをサポートするのに有用であり得、第１の特権レベルのいくつかのソフトウェアは、どのパーティションＩＤ空間を選択するかを制御する責任を、第２特権レベルで動作するコードに委譲することを望む可能性がある一方、第１の特権レベルの他のソフトウェアは、第２の特権レベルで動作するコードが第２特権レベル又は第３の特権レベルで発行されたメモリアクセス要求に対するパーティションＩＤ空間の選択に影響を及ぼすことを許可することなく、パーティションＩＤ空間の選択自体を制御するための制御状態を設定する方を好む場合もある。

パーティションＩＤ及びパーティションＩＤ空間は共に、メモリシステムリソース制御パラメータを選択するための、又は性能監視データを更新するかどうかを制御するための情報を表す。これは、特定のメモリアクセス要求に対して達成される性能のレベル、又は性能監視を使用して収集される性能のビューに影響を及ぼし得るが、メモリアクセス要求を処理した機能的な結果は、パーティションＩＤ及び選択パーティションＩＤ空間とは無関係であり得る。したがって、どの特定のメモリシステム位置がターゲットアドレスに対応してアクセスされるかは、パーティションＩＤ及び選択パーティションＩＤ空間に依存しない。同様に、メモリアクセス要求が許可されるか拒否されるかは、パーティションＩＤ及び選択パーティションＩＤ空間に依存しない。

装置は、現在の領域に基づいて、メモリアクセス要求に対する選択物理アドレス空間を選択する物理アドレス空間選択回路を有することができ、処理回路が、選択物理アドレス空間を示す物理アドレス空間インジケータを指定するメモリアクセス要求を発行することができる。例えば、物理アドレス空間選択回路は、アドレス変換を実行するためのメモリ管理ユニットの一部であってもよいし、又は現在の領域で動作しているコードが選択物理アドレス空間内の物理アドレスにアクセスすることを許可されているかどうかを判定するためのチェックを実行するための物理アドレス空間フィルタの一部であってもよい。

物理アドレス空間選択回路は、現在の領域に基づいて、かつメモリアクセス要求に対するアドレス変換情報を提供する、アドレス変換エントリに指定された物理アドレス空間選択情報に基づいて、選択物理アドレス空間を選択することができる。したがって、現在の領域としての所与の領域から行われるメモリアクセスについては、メモリアクセス要求は、アドレス変換エントリに指定された情報に基づいて、現在の領域とは異なる領域に関連付けられた物理アドレス空間を、選択物理アドレス空間として指定することができる。これは、例えば、別々の領域内のソフトウェアがメモリ内の共有変数へのアクセスを共有することを可能にするのに有用であり得る。どの領域が各物理アドレス空間へのアクセスを許可されるかについてはいくつかの制約があってもよく、セキュリティを維持するために、許可されない現在のドメインと物理アドレス空間との組み合わせがあってもよい（例えば、処理回路が非セキュア領域にある場合、選択物理アドレス空間をセキュア領域に関連付けられたセキュア物理アドレス空間とすることは禁止されない場合がある）。

物理アドレス空間インジケータは、パーティションＩＤ空間インジケータとは別個であってもよい。現在の領域に応じた選択パーティションＩＤ空間の選択は、メモリアクセス要求のターゲットアドレスに対応するアドレス変換エントリに指定された物理アドレス空間選択情報とは無関係であってよい。したがって、物理アドレス空間選択情報が、選択物理アドレス空間が現在の領域に関連付けられた物理アドレス空間以外のアドレス空間であるべきであることを示す場合であっても、選択パーティションＩＤ空間はその現在の領域のパーティションＩＤ空間のままであってもよいし、又はプログラマブル制御情報に基づくパーティションＩＤ空間の選択がサポートされている場合、プログラマブル制御情報は、物理アドレス空間とは異なるパーティションＩＤ空間の選択を可能にすることもできる。これは、様々に異なるソフトウェア使用モデルに対する柔軟なサポートを提供する。

したがって、物理アドレス空間インジケータは、所与の領域の物理アドレス空間を示すことができ、パーティションＩＤ空間インジケータは、物理アドレス空間インジケータによってアドレス空間が示された領域と同じ領域に関連付けられたパーティションＩＤ空間を指定することができるか、又は物理アドレス空間インジケータによって物理アドレス空間が示された領域とは異なる領域に関連付けられたパーティションＩＤ空間を示すことができる。したがって、物理アドレス空間の選択及びパーティションＩＤ空間の選択の両方が現在の領域に依存し得るが、別々の選択が行われてもよい（例えば、選択パーティションＩＤ空間は、上述のようにプログラマブル制御情報に応じて様々に変わってもよい）。

装置は、同じメモリシステムリソースに対応する別々の物理アドレス空間からの複数の別名化物理アドレスを非別名化して、複数の別名化物理アドレスのいずれかを、少なくとも１つの下流のメモリシステム構成要素に提供される非別名化された物理アドレスにマッピングするように構成された物理的別名化ポイント（point of physical aliasing （ＰｏＰＡ））メモリシステム構成要素と、ＰｏＰＡメモリシステム構成要素の上流に設けられた少なくとも１つのＰｏＰＡ前メモリシステム構成要素であって、少なくとも１つのＰｏＰＡ前メモリシステム構成要素は、別々の物理アドレス空間からの別名化物理アドレスを、別名化物理アドレスが別々のメモリシステムリソースに対応しているかのように扱うように構成される、少なくとも１つのＰｏＰＡ前メモリシステム構成要素と、を備え得る。

したがって、メモリシステムは、物理的別名化ポイント（ＰｏＰＡ）を含んでもよく、これは、同じメモリシステムリソースに対応する別々の物理アドレス空間からの別名化物理アドレスが、そのメモリシステムリソースを一意に識別する１つの物理アドレスにマッピングされるポイントである。メモリシステムは、ＰｏＰＡの上流に設けられる少なくとも１つのＰｏＰＡ前メモリシステム構成要素を含み得て、これは別名化物理アドレスをそれらが異なるメモリシステムリソースに対応するかのように扱う。

例えば、少なくとも１つのＰｏＰＡ前メモリシステム構成要素は、キャッシュ又は変換ルックアサイドバッファを含むことができ、これらは、別名化物理アドレスのためのデータ、プログラムコード、又はアドレス変換情報を別々のエントリでキャッシュすることができるため、同じメモリシステムリソースが異なる物理アドレス空間からアクセスされるように要求される場合、アクセスは、別のキャッシュ又はＴＬＢエントリを配分させる。少なくとも１つのＰｏＰＡ前メモリシステム構成要素は、例えば、データキャッシュ、命令キャッシュもしくは統一レベル２、レベル３、又はシステムキャッシュであり得る。

また、ＰｏＰＡ前メモリシステム構成要素が、コヒーレントインターコネクト、スヌープフィルタ、又はそれぞれのマスタデバイスでキャッシュ情報間のコヒーレンシーを維持するための他のメカニズムなどのコヒーレンシー制御回路を含むことができる。コヒーレンシー制御回路は、異なる物理アドレス空間内のそれぞれの別名化物理アドレスに別々のコヒーレンシー状態を割り当てることができる。したがって、別名化物理アドレスは、実際に同じ基礎メモリシステムリソースに対応する場合でも、コヒーレンシーを維持する目的で別々のアドレスとして扱われる。一見すると、別名化物理アドレスに対して別々にコヒーレンシーを追跡することはコヒーレンシーの喪失の問題を引き起こす可能性があるように見えるが、実際には、異なる領域で動作するプロセスが特定のメモリシステムリソースへのアクセスを実際に共有することが意図される場合は、共通の物理アドレス（例えば、よりセキュアでない物理アドレス空間）を使用してそのリソースにアクセスできるため、これは問題ではない。ＰｏＰＡ前メモリシステム構成要素の別の例は、オフチップメモリに保存されたデータを機密性の喪失及び／又は改ざんから保護するために設けられるメモリ保護エンジンであり得る。そのようなメモリ保護エンジンは、例えば、特定のメモリシステムリソースと関連付けられたデータを、リソースがアクセスされた物理アドレス空間に応じた異なる暗号化鍵を用いて別々にデータを暗号化して、別名化物理アドレスを事実上異なるメモリシステムリソースに対応するかのように扱い得る（例えば、暗号化をアドレスに依存させる暗号化スキームを使用することができ、物理アドレス空間ＩＤはこの目的上、アドレスの一部と見なされ得る）。

ＰｏＰＡ前メモリシステム構成要素の形態に関係なく、このようなＰｏＰＡメモリシステム構成要素は、別名化物理アドレスをあたかも異なるメモリシステムリソースに対応するように扱うことが有用であり得る。なぜなら、これにより、異なる物理アドレス空間に発行されたアクセス間のハードウェアにより実施される隔離を提供し、その結果、キャッシュタイミングサイドチャネル又はサイドチャネルがコヒーレンシー制御回路によってトリガされコヒーレンシーの変化を伴うことなどの特徴により、１つの領域に関連付けられた情報が別の領域に漏洩されることがないからである。

いくつかの実装態様では、異なる物理アドレス空間内の別名化物理アドレスが、それぞれの異なる物理アドレス空間について異なる数値物理アドレス値を使用して表されることが可能であり得る。この手法は、ＰｏＰＡにおいて、どの異なる物理アドレス値が同じメモリシステムリソースに対応するかを判定するためにマッピングテーブルを必要とし得る。しかしながら、マッピングテーブルを維持するこのオーバーヘッドは不要と見なされてよく、いくつかの実装では、別名化物理アドレスが、異なる物理アドレス空間の各々において同じ数値物理アドレス値を使用して表される物理アドレスを含めば、より単純であり得る。この手法が取られる場合、物理的別名化ポイントで、単に、どの物理アドレス空間がメモリアクセスを使用してアクセスされるかを識別する物理アドレス空間ＩＤを廃棄し、次いで、残りの物理アドレスビットを非別名化された物理アドレスとして下流に提供するだけで十分であり得る。

したがって、ＰｏＰＡ前メモリシステム構成要素に加えて、メモリシステムはまた、複数の別名化物理アドレスを非別名化して、少なくとも１つの下流メモリシステム構成要素に提供される非別名化された物理アドレスを取得するように構成されたＰｏＰＡメモリシステム構成要素を含み得る。ＰｏＰＡメモリシステム構成要素は、上述のように、特定のアドレス空間内で別名化アドレスに対応する非別名化アドレスを見つけるために、マッピングテーブルにアクセスするデバイスであり得る。しかしながら、ＰｏＰＡ構成要素は、単に、所与のメモリアクセスと関連付けられた物理アドレスタグが廃棄されるメモリシステム内の場所であってもよく、その結果、下流に提供される物理アドレスは、それがどの物理アドレス空間から提供されたかに関係なく、対応するメモリシステムリソースを一意に識別する。あるいは、いくつかの場合では、ＰｏＰＡメモリシステム構成要素は、物理アドレス空間タグを少なくとも１つの下流メモリシステム構成要素に（例えば、下流のシステム構成要素における更なるフィルタチェックを可能にする目的で）依然として提供してもよい。しかし、ＰｏＰＡはメモリシステム内のポイントをマークして、それより下流のメモリシステム構成要素が別名化物理アドレスをもはや異なるリソースとして扱わず、別名化物理アドレスの各々を考慮して同じメモリシステムリソースをマッピングし得る。例えば、ＰｏＰＡの下流にあるメモリコントローラ又はハードウェアメモリ記憶デバイスが、所与のメモリアクセス要求の物理アドレスタグ及び物理アドレスを受信した場合、その物理アドレスが以前に見られたトランザクションと同じ物理アドレスに対応する場合には、たとえそれぞれのトランザクションが異なる物理アドレス空間タグを指定していたとしても、（同じアドレスへのアクセスをマージさせるなど）同じ物理アドレスにアクセスするそれぞれのトランザクションに対して実行される任意のハザードチェック又はパフォーマンス改善が適用され得る。対照的に、ＰｏＰＡの上流のメモリシステム構成要素については、同じ物理アドレスにアクセスするトランザクションのために取られたそのようなハザードチェック又はパフォーマンス改善ステップは、これらのトランザクションが異なる物理アドレス空間内の同じ物理アドレスを指定する場合には発動されなくてもよい。

いくつかの実施例では、上述の装置は、外部メモリシステム構成要素であり得るメモリシステム構成要素自体を含まなくてもよい。

しかしながら、他の実施例では、メモリシステム構成要素は装置自体の一部であってもよく、メモリシステム構成要素は、パーティションＩＤ空間インジケータ及びパーティションＩＤに基づいて１つ以上のメモリシステムリソース制御パラメータからなるセットを選択するリソース制御パラメータ選択回路、及び／又はパーティションＩＤ空間インジケータ及びパーティションＩＤに基づいて、メモリアクセス要求に応答して性能監視データを更新するかどうかを制御する性能監視制御回路のうちの少なくとも１つを含んでもよい。

リソース制御パラメータ選択回路がメモリシステム構成要素内に設けられる場合、メモリシステムリソース制御パラメータを物理アドレス空間の一部にマッピングすることができるため、それらのリソース制御パラメータは、処理回路上で実行されているソフトウェアによって更新されることができる。サポートされている物理アドレス空間が複数あるため、所与のパーティションＩＤ空間のメモリシステム制御パラメータにアクセスするためにどの物理アドレス空間を使用すべきかを選択するための複数のオプションが存在する。一例では、少なくとも３つのパーティションＩＤ空間の各々が少なくとも３つの領域のうちの対応する１つに関連付けられる場合、所与のパーティションＩＤ空間に対応する所与のメモリシステムリソース制御パラメータのセットが、所与のパーティションＩＤ空間に関連付けられた領域に対応する物理アドレス空間内のターゲットアドレスを指定して発行されたメモリアクセス要求に応答して、アクセス可能になり得る。所与の領域に関連付けられたパーティションＩＤ空間のメモリシステムリソース制御パラメータを、その同じ所与の領域に関連付けられた物理アドレス空間に定義することによって、メモリシステムリソース制御パラメータの管理を簡略化し、セキュリティ維持に役立ち得る。

少なくとも３つのパーティションＩＤ空間の間で選択するために処理側でサポートを提供することは、上述した理由により有用であり得るが、実際には、上述の処理回路、パーティションＩＤ選択回路、及びパーティションＩＤ空間選択回路を備える処理素子は、その処理素子が通信することができる多くの様々に異なるメモリシステム構成要素を有し得るデータ処理システム（例えば、システムオンチップ）に統合されることができる。３つ以上の異なるパーティションＩＤ空間もサポートするようにシステム内のすべてのメモリシステム構成要素をアップグレードするには、多くの開発努力が必要となる場合があり、したがって、より少数のパーティションＩＤ空間をサポートするいくつかのレガシー構成要素が存在してもよい。したがって、少なくとも３つのパーティションＩＤ空間をサポートする１つ以上の構成要素を備える装置の第１の区域と、第１の区域内の１つ以上の構成要素よりも少数のパーティションＩＤ空間をサポートする１つ以上の構成要素を備える装置の第２の区域との間の境界にブリッジ回路を設けることが有用となり得、ブリッジ回路が、第１の区域と第２の区域との間を通過するメモリアクセス要求に対してパーティションＩＤ空間インジケータを再マッピングするように構成される。ブリッジ回路によって使用されるマッピングは、固定マッピングであってもよいし、又はプログラマブルパーティションＩＤ空間マッピング情報に応じて様々に変更可能なプログラマブルマッピングであってもよい。場合によっては、ブリッジ回路がＰｏＰＡより上流の本システムのあるポイントにある場合、ブリッジ回路は、所与のメモリアクセス要求によって指定された物理アドレス空間インジケータを再マッピングすることもできる（ブリッジ回路がＰｏＰＡより下流にある場合、物理アドレス空間インジケータ既に破棄されている可能性があり、したがって物理アドレス空間インジケータの再マッピングは必要ない可能性がある）。一般に、上述のブリッジ回路を設けることによって、様々に異なるタイプのメモリシステム構成要素を組み合わせるための柔軟性が増すため、すべてのメモリシステム構成要素が３つ以上のパーティションＩＤ空間をサポートしなくても、処理素子において複数のパーティションＩＤ空間をサポートするという利点を実現することができる。

上述のように、いくつかの実装形態では、メモリシステム構成要素は、処理回路を備える処理素子の外部構成要素と見なされてもよく、したがって、メモリシステム構成要素は、スタンドアロン製品と見なされ得る。したがって、メモリシステム構成要素は、いくつかの例では、メモリアクセス要求を（例えば、システムオンチップの処理素子又は他の素子から）受信するメモリアクセス要求受信回路を含むことができ、このメモリアクセス要求は、上述のようにターゲットアドレス及びパーティションＩＤ空間インジケータを指定しており、パーティションＩＤ空間は、少なくとも３つのパーティションＩＤ空間の中から選択パーティションＩＤ空間を選択するための２ビット以上を含む。メモリアクセス要求はまた、選択パーティションＩＤ空間内で定義される、メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたパーティションＩＤも指定する。メモリ構成要素システムは、パーティションＩＤ空間インジケータ及びパーティションＩＤを使用して、メモリシステムリソース制御パラメータを選択するか、又は性能監視データを更新するかどうかを制御するか、又はその両方を行うために、上述のようなリソース制御回路及び／又は性能監視制御回路を含む。

メモリリソース及び性能監視分割
図１は、Ｎ個（Ｎは１以上である）の処理クラスタ４を含むデータ処理システム２の一例を概略的に示し、処理クラスタのそれぞれは、中央処理ユニット（Central Processing Unit、ＣＰＵ）又はグラフィック処理ユニット（Graphics Processing Unit、ＧＰＵ）などの１つ以上の処理ユニット６を含む。処理ユニット６のそれぞれは、少なくとも１つのキャッシュ、例えば、レベル１データキャッシュ８、レベル１命令キャッシュ１０、及び共有レベル２キャッシュ１２などを有してもよい。これは、単に、可能なキャッシュ階層の一例であり、他のキャッシュ配置が使用され得ることを理解されよう。同じクラスタ内の処理ユニット６は、クラスタ相互接続１４によって結合されている。クラスタ相互接続は、処理ユニットのうちのいずれかにアクセス可能なデータをキャッシュするためのクラスタキャッシュ１６を有することができる。

システムオンチップ（System on Chip、ＳｏＣ）相互接続１８は、Ｎ個のクラスタと、（ディスプレイコントローラ又は直接メモリアクセス（Direct Memory Access、ＤＭＡ）コントローラなどの）任意の他のマスタデバイス２２とを結合する。ＳｏＣ相互接続は、ＳｏＣ相互接続に接続されたマスタのうちのいずれかにアクセス可能なデータをキャッシュするためのシステムキャッシュ２０を有することができる。ＳｏＣ相互接続１８は、任意の既知のコヒーレンシプロトコルに従って、キャッシュ８、１０、１２、１６、２０のそれぞれ間のコヒーレンシを制御する。ＳｏＣ相互接続はまた、１つ以上のメモリコントローラ２４に結合されており、１つ以上のメモリコントローラ２４のそれぞれは、ＤＲＡＭ又はＳＲＡＭなどの対応するメモリ２５へのアクセスを制御する。ＳｏＣ相互接続１８はまた、トランザクションを、暗号化／解読機能を提供するための暗号ユニットなどの他のスレーブデバイスに導くことができる。

したがって、データ処理システム２は、処理ユニット６及び他のマスタデバイス２２によって発行されたトランザクションに応答してデータを記憶しデータへのアクセスを提供するためのメモリシステムを備える。キャッシュ８、１０、１２、１６、２０、相互接続１４、１８、メモリコントローラ２４、及びメモリデバイス２５はそれぞれ、メモリシステムの構成要素と見なされ得る。メモリシステム構成要素の他の例は、メモリ管理ユニット又は変換ルックアサイドバッファ（いずれかは、処理ユニット６自体内にある、又はシステム相互接続１８内若しくはメモリシステムの別の部分内の更に下にある）を含んでもよく、メモリ管理ユニット又は変換ルックアサイドバッファは、メモリにアクセスするために使用されるメモリアドレスを変換するために使用され、このため、メモリシステムの一部分と見なされ得る。概して、メモリシステム構成要素は、メモリデータにアクセスするためにメモリトランザクションをサービス提供するために、又はこれらのメモリトランザクションの処理を制御するために使用されるデータ処理システムの任意の構成要素を含むことができる。

メモリシステムは、メモリトランザクションを処理するために使用可能な様々なリソースを有することができる。例えば、キャッシュ８、１０、１２、１６、２０は、データ又は命令がメインメモリ２５からフェッチされる必要がある場合よりもデータ又は命令へのより速いアクセスを提供するために、プロセッサ６のうちの１つにおいて実行する所与のソフトウェア実行環境によって必要とされるデータをキャッシュするために使用可能な記憶容量を有する。同様に、ＭＭＵ／ＴＬＢは、アドレス変換データをキャッシュするために使用可能な容量を有することができる。また、相互接続１４、１８、メモリコントローラ２４、及びメモリデバイス２５はそれぞれ、メモリトランザクションを処理するために使用可能な帯域幅のある量を有することができる。

処理要素６において実行する複数のソフトウェア実行環境がメモリシステムへのアクセスを共有するときに、他の実行環境が性能の損失を感知することを防止するために、１つのソフトウェア実行環境が当該ソフトウェア実行環境の公正なリソース配分よりも多くを使用することを防止することが望ましいことがある。これは、メモリ容量の所与の量と相互作用する独立したソフトウェアプロセスの数を増加させることによって設備投資を低減する要求の増加があるデータセンタ（サーバ）アプリケーションが、データセンタサーバの使用を増加させるために、特に重要であり得る。しかしながら、ウェブアプリケーションテール待ち時間目標を満たす要求が依然としてあり、このため、サーバにおいて実行する１つのプロセスが、他のプロセスが損なわれる程度にメモリシステムリソースを独占することができる場合に、これは望ましくない。同様に、ネットワーキングアプリケーションについては、以前に別個のＳｏＣにあった複数の機能を単一のＳｏＣに組み合わせることがますます一般的である。再び、これは、ソフトウェア実行環境間の性能相互作用を限ることへの希求、及びソフトウェア実行環境が、性能相互作用を限りつつ、これらの独立したプロセスが共有メモリにアクセスすることをどのように可能にする必要があるかを監視することへの希求につながる。

図２は、対応するメモリトランザクションを発行するソフトウェア実行環境に依存してメモリシステムリソースの割り当ての制御を分割する一例を概略的に示す。この文脈において、ソフトウェア実行環境は、データ処理システム内の処理ユニットによって実行されるプロセス又はプロセスの一部分であり得る。例えば、ソフトウェア実行環境は、アプリケーション、ゲストオペレーティングシステム若しくは仮想マシン、ホストオペレーティングシステム若しくはハイパーバイザ、システムの異なるセキュリティ状態を管理するためのセキュリティモニタプログラム、又はこれらのタイプのプロセスのうちのいずれかのサブ部分を含んでもよい（例えば、単一の仮想マシンは、別個のソフトウェア実行環境として考えられる異なる部分を有してもよい）。図２に示すように、ソフトウェア実行環境のそれぞれには、所与のパーティション識別子３０が割り当てられてもよく、所与のパーティションＩＤ３０は、当該ソフトウェア実行環境に関連付けられたメモリトランザクションと共にメモリシステム構成要素に渡される。

メモリ構成要素に対して発行されるメモリアクセス要求は、アドレス、対応するソフトウェア実行環境に対して決定されたパーティションＩＤ（ＰａｒｔＩＤ）、及び選択パーティションＩＤ空間を示すパーティションＩＤ空間インジケータ（ＭＰＡＭ＿ＳＰ）を指定する。

メモリシステム構成要素内では、リソース割り当て又は競合解決動作は、パーティションＩＤ及びパーティションＩＤ空間インジケータに基づいて選択されたいくつかのメモリシステム構成要素パラメータのセットのうちの１つのセットに基づいて制御されることができる。例えば、図２に示すように、ソフトウェア実行環境のそれぞれには、割り当て閾値が割り当てられてもよく、割り当て閾値は、当該ソフトウェア実行環境に関連付けられたデータ／命令について割り当てられ得るキャッシュ容量の最大量を表し、所与のトランザクションを処理するときの関連する割り当て閾値は、そのトランザクションに関連付けられたパーティションＩＤ及びパーティションＩＤ空間インジケータに基づいて選択される。例えば、図２では、パーティションＩＤ０及びパーティションＩＤ空間インジケータ０に関連付けられたトランザクションは、データを、キャッシュの記憶容量の５０％まで割り当てることができ、他の目的に使用可能なキャッシュの少なくとも５０％を残す。一方、別のパーティションＩＤ空間内の同じパーティションＩＤ０（例えば、０の代わりにＭＰＡＭ＿ＳＰ＝１を有する）は、別のリソース制御パラメータのセット（例えば、この例では、キャッシュ容量の４０％という制限が定義されている）に対応し得る。

同様に、メモリトランザクションを処理するために使用可能な帯域幅の有限量を有するメモリコントローラ２４などのメモリシステム構成要素において、最小帯域幅閾値及び／又は最大帯域幅閾値は、パーティションＩＤ及びパーティションＩＤ空間インジケータのそれぞれの組み合わせについて指定され得る。所与の期間内に、所与のパーティションＩＤ及びパーティションＩＤ空間ＩＤを指定するメモリトランザクションが最小量の帯域幅よりも少量しか使用していない場合には、その所与のパーティションＩＤ及びパーティションＩＤ空間ＩＤに関連付けられたメモリトランザクションを優先させることができ、一方、同じパーティションＩＤ及びパーティションＩＤ空間インジケータを指定するトランザクションで最大帯域幅がすでに使用されているか、又はそれを超えている場合は、メモリトランザクションに使用する優先順位を下げることができる。

これらは、単に、メモリシステムリソースの制御が、対応するトランザクションを発行したソフトウェア実行環境に基づいてパーティショニングされ得る方法の２つの例であることが理解されよう。概して、異なるプロセスが、メモリシステムによって提供されたリソースの異なるパーティショニングされた部分を「見る（see）」ことを可能にすることによって、これは、プロセス間の性能相互作用が、前述の問題に対処することを助長するために限られることを可能にする。

同様に、メモリトランザクションに関連付けられたパーティションＩＤ及びパーティションＩＤ空間インジケータは、メモリシステム内の性能監視を分割するために使用され得、このため、別個の性能監視データのセットは、所与のソフトウェア実行環境（又はソフトウェア実行環境のグループ）に特有の情報が識別されることを可能にするために、パーティションＩＤのそれぞれについて追跡され得、このため、潜在的な性能相互作用のソースは、性能監視データがすべてのソフトウェア実行環境にわたって全体として記録された場合よりも容易に識別され得る。これは、潜在的な性能相互作用影響を診断することを助長することができ、可能な解決策の識別を助長することができる。

パーティションＩＤの設定及びパーティションＩＤ空間インジケータの設定を制御し、対応するソフトウェア実行環境について設定されたパーティションＩＤに基づいてメモリトランザクションのラベル付けをし、パーティションＩＤをメモリシステムにルーティングし、メモリシステムにおけるメモリシステム構成要素におけるパーティションベースの制御を提供するためのアーキテクチャについて、以下で考察する。このアーキテクチャは、パーティションＩＤのための広範囲な使用へスケーラブルである。パーティションＩＤの使用は、メモリシステムの既存のアーキテクチャのセマンティクスを変更することなく、当該セマンティクス上の層であることが意図されており、このため、メモリシステムによって使用されている特定のメモリプロトコルによって課されるメモリトランザクションのアドレス指定、コヒーレンス、及び必要とされる順序付けは、リソース／性能監視分割によって影響されない。パーティションＩＤ及びパーティションＩＤ空間を使用してリソース割り当てを制御するときに、これは、所与のソフトウェア実行環境についてメモリトランザクションを処理するときに達成される性能に影響し得るが、アーキテクチャに有効な計算の結果には影響しない。すなわち、パーティションＩＤ及びパーティションＩＤ空間は、メモリトランザクションの成果又は結果（例えば、どのデータがアクセスされるか）を変更せず、そのメモリトランザクションについて達成されるタイミング又は性能に影響するだけである。

物理アドレス空間選択及びメモリリソースの分割及び／又は性能監視をサポートする処理素子
図３は、図１に示されるシステム２の所与の処理素子６内のいくつかの構成要素をより詳細に示し、例えば、処理素子は、図１に示されるＣＰＵ６のうちの１つであってもよい。処理素子は、命令セットアーキテクチャに従って命令を実行することができる処理回路３１０を含む。処理回路３１０は、命令キャッシュから又はメモリから命令をフェッチする命令フェッチ回路３００と、フェッチされた命令を復号化する命令デコーダ３０２と、命令デコーダ３０２によって復号化された命令に応答して処理動作を実行する１つ以上の実行ユニット３０４とを含む。レジスタ３１２は、処理回路３１０によって実行される命令のオペランド、実行された命令の結果、処理回路３１０によってどのように処理が実行されるかを構成するための制御データを格納するために提供される。

以下で更に説明するように、処理回路は、いくつかの動作領域（セキュリティ状態）における命令の実行をサポートすることができ、レジスタ３１２は、どの動作領域が現在の領域であるかを識別するために使用される制御状態を含むことができる。図３に示す例では、レジスタは、どの動作領域が現在の領域であるかを示す現在の領域指示３１４を提供する制御レジスタを含む。しかしながら、これは必須ではなく、他のアーキテクチャでは、現在の領域を識別する１つの領域指示を提供するのではなく、別々のレジスタに又は同じレジスタの別々の部分に記憶され得る制御状態の２つ以上の項目に基づいて現在の領域を判定することができる。例えば、どの領域が現在の領域であるかは、別々のシステムレジスタからアクセス可能な制御ビットのブール関数として判定することができる。

また、処理回路は、いくつかの例外レベル（特権レベル）での命令の実行をサポートすることができ、これらの例外レベルは、より特権の高い例外レベルで実行される命令が、より特権が低い例外レベルで実行される命令よりも大きな権利を有する（例えば、より特権の低い例外レベルのコードでは許可されない操作を実行したり、より特権の低い例外レベルのコードではアクセスできないレジスタ又はメモリのデータにアクセスしたりすることができる）ように、様々に異なる特権レベルに関連付けられることができる。レジスタ３１２は、どの例外レベルが、処理回路３１０が動作している現在の例外レベルであるかを示す現在の例外レベル（特権レベル）指示３１５を指定することができる。例外レベルという用語と特権レベルという用語とは、本出願において互換可能である。

処理回路３１０は、仮想アドレス（ＶＡ）と、現在の領域を識別する領域ＩＤ（領域ＩＤ又は「セキュリティ状態」）とを指定するメモリアクセス要求を発行することが可能である。アドレス変換回路３１６（例えば、メモリ管理ユニット（ＭＭＵ））は、メモリシステムに記憶されたページテーブル構造３１７において定義されたページテーブルデータに基づいて、アドレス変換のより多くのステージのうちの１つを介して、仮想アドレスを物理アドレス（ＰＡ）に変換する。変換ルックアサイドバッファ（ＴＬＢ）３１８は、アドレス変換が必要な都度ページテーブル情報がメモリからフェッチされる必要がある場合よりもより速いアクセスのために、そのページテーブル情報の一部をキャッシュするためのルックアップキャッシュとして機能する。この例では、物理アドレスを生成するだけでなく、アドレス変換回路３１６はまた、物理アドレスと関連付けられたいくつかの物理アドレス空間のうちの１つを選択し、選択された物理アドレス空間を識別する物理アドレス空間（ＰＡＳ）ＩＤを出力する。ＰＡＳの選択については、以下でより詳細に論じる。

ＰＡＳフィルタ３２０は、変換された物理アドレス及びＰＡＳＩＤに基づいて、その物理アドレスがＰＡＳＩＤによって識別され指定された物理アドレス空間内でアクセスされることが許可されているかどうかを確認するためのリクエスタフィルタリング回路として機能する。このルックアップは、メモリシステム内に記憶されたグラニュール保護テーブル構造３２１に格納されたグラニュール保護情報に基づく。グラニュール保護情報は、ＴＬＢ３１８内におけるページテーブルデータのキャッシュと同様に、グラニュール保護情報キャッシュ３２２内にキャッシュされ得る。図１の例では、グラニュール保護情報キャッシュ３２２は、ＴＬＢ１８とは別々の構造として示されているが、他の例では、これらのタイプのルックアップキャッシュを単一ルックアップキャッシュ構造として組み合わせることができ、その結果、組み合わされた構造のエントリの単一ルックアップは、ページテーブル情報及びグラニュール保護情報の両方を提供する。グラニュール保護情報は、所与の物理アドレスがアクセスされ得る物理アドレス空間を制限し、このルックアップに基づいて、メモリアクセス要求が１つ以上のキャッシュ８、１０、１２、１６、２０及び／又はインターコネクト１８に対して発行されることを進めることを可能とするかどうかをＰＡＳフィルタ３２０が判定する情報を定義する。メモリアクセス要求に対して指定されたＰＡＳが指定された物理アドレスにアクセスすることを許可されない場合、ＰＡＳフィルタ３２０は、フォールトを通知し、例えば、要求がメモリシステムに渡されることを防止することによって、メモリアクセス要求の効果をブロックしてもよい。

図３は、所与の要求に対するＰＡＳの選択がアドレス変換回路３１６によって行われる例を示しているが、他の例では、どのＰＡＳを選択するかを決定するための情報をＰＡと共にアドレス変換回路３１６によってＰＡＳフィルタ３２０に対して出力することができ、ＰＡＳフィルタ３２０は、ＰＡＳを選択し、選択されたＰＡＳ内でＰＡがアクセスされることが可能かどうかを確認することができる。

ＰＡＳフィルタ３２０の提供は、それぞれがそれ自体の隔離された物理アドレス空間に関連付けられた、いくつかの動作領域で動作することができるシステムをサポートするのに役立つ。ここで、（例えば、いくつかのキャッシュ又はスヌープフィルタなどのコヒーレンシー実施メカニズムのための）メモリシステムの少なくとも一部について、別々の物理アドレス空間は、それらのアドレス空間内のアドレスが実際にメモリシステム内の同じ物理的位置を指す場合でも、あたかも全く別々のメモリシステム位置を識別する別々のアドレスのセットを指すかのように扱われる。これは、セキュリティ目的のために有用であり得る。

上述したメモリシステムリソースの分割及び性能監視をサポートするために、処理素子６はまた、キャッシュ、インターコネクト、又は他のメモリシステム構成要素に送信されるメモリアクセス要求に対して指定するパーティションＩＤを選択するためのパーティションＩＤ選択回路３３２と、パーティションＩＤが内部に定義されるパーティションＩＤ空間を選択するためのパーティションＩＤ空間選択回路３３４とを含む。パーティションＩＤ選択回路３３２及びパーティションＩＤ空間選択回路３３４の両方は、現在の領域３１４、現在の例外レベル３１５、及び１つ以上のメモリ分割及び監視（ＭＰＡＭ）制御レジスタ３３０において指定された情報などの制御情報に基づいて、それらのパーティションＩＤの選択を行うことができる。これらについては、以下でより詳細に説明する。

したがって、キャッシュ、インターコネクト、又は他のメモリシステム構成要素に送信されるメモリアクセス要求は、アドレス変換においてＭＭＵ３１６によって取得された物理アドレス、現在の領域３１４及びページテーブル３１７内の情報に基づいて物理アドレス空間選択回路（例えば、ＭＭＵ３１６又はＰＡＳフィルタ３２０）によって選択された選択物理アドレス空間（ＰＡＳ）、選択パーティションＩＤ空間を識別するパーティションＩＤ空間インジケータ（ＭＰＡＭ＿ＳＰ）、及びメモリシステム構成要素におけるリソース制御パラメータ選択又は性能監視を制御するために選択パーティションＩＤ空間と組み合わせて使用され得る１つ以上のパーティションＩＤ（ＰＡＲＴＩＤ、ＰＭＧ）を指定する。

それぞれの物理アドレス空間に関連付けられた領域のサポート
図４は、処理回路３１０が動作することができる異なる動作状態及び領域の例、ならびに異なる例外レベル及び領域で実行され得るソフトウェアのタイプの例を示している（当然のことながら、システム上にインストールされる特定のソフトウェアは、そのシステムを管理する当事者によって選択され、したがって、ハードウェアアーキテクチャの本質的な特徴ではないことが理解されよう）。

処理回路３１０は、いくつかの異なる例外レベル８０、この実施例では、ＥＬ０、ＥＬ１、ＥＬ２、及びＥＬ３とラベル付けされた４つの例外レベルで動作可能であり、この例では、ＥＬ３は最高レベルの特権を有する例外レベルを指し、ＥＬ０は最低の特権を有する例外レベルを指す。他のアーキテクチャでは、逆の採番を選び、最大の数を有する例外レベルが最低の特権を有すると見なし得ることが理解されよう。この実施例では、最低特権の例外レベルＥＬ０は、アプリケーションレベルのコードのためのものであり、次に最高特権の例外レベルＥＬ１は、オペレーティングシステムレベルのコードに使用され、次に最高特権の例外レベルＥＬ２は、いくつかの仮想オペレーティングシステム間の切り替えを管理するハイパーバイザレベルコードに使用され、最高特権の例外レベルＥＬ３は、後述するように、それぞれの領域間の切り替え及び物理アドレスの物理アドレス空間への配分を管理するモニタコードに使用される。

ソフトウェアを処理している間に特定の例外レベルで例外が発生するとき、いくつかのタイプの例外については、例外がより高い（より高特権の）例外レベルに対して受け入れられ、例外が受け入れられる特定の例外レベルは、発生した特定の例外の属性に基づいて選択される。しかしながら、いくつかの状況においては、例外が受け入れられたときに処理されていたコードと関連付けられた例外レベルと同じ例外レベルで、他のタイプの例外が受け入れられ得る。例外が受け入れられるとき、例外が受け入れられた時点のプロセッサの状態を特徴付ける情報を、例えば例外が受け入れられた時点での現在の例外レベル３１５を含めて保存することができる。したがって、例外に対処するために例外ハンドラが処理されると、処理は以前の処理に戻ることができ、保存された情報を使用して、処理が戻るべき例外レベルを識別することができる。

異なる例外レベルに加えて、処理回路はまた、ルート領域８２、セキュア（Ｓ）領域８４、レスセキュア領域８６、及びレルム領域８８を含むいくつかの動作領域をサポートする。参照を容易にするために、レスセキュア領域は、「非セキュア」（ＮＳ）領域として以下に説明されるが、これは、セキュリティの特定のレベル（又は欠如）を意味することを意図するものではないことが理解されよう。代わりに、「非セキュア」は、非セキュア領域が、セキュア領域で動作するコードよりもセキュアではないコードを対象としていることを単に示す。ルート領域８２は、処理回路３１０が最高例外レベルＥＬ３にあるときに選択される。処理回路が他の例外レベルＥＬ０～ＥＬ２のうちの１つにあるとき、現在の領域は、現在の領域インジケータ３１４に基づいて選択され、これは、他の領域８４、８６、８８のうちのどれがアクティブであるかを示す。他の領域８４、８６、８８の各々について、処理回路は、例外レベルＥＬ０、ＥＬ１、又はＥＬ２のいずれかにあり得る。

起動時に、いくつかのブートコード（例えば、ＢＬ１、ＢＬ２、ＯＥＭブート）が、例えば、より高度の特権の例外レベルＥＬ３又はＥＬ２内で実行され得る。ブートコードＢＬ１、ＢＬ２は、例えば、ルート領域と関連付けられ得、ＯＥＭブートコードは、セキュア領域で動作し得る。しかしながら、システムがブートされると、実行中、処理回路３１０は、一度に領域８２、８４、８６、及び８８のうちの１つで動作すると見なされ得る。領域８２～８８の各々はそれ自体の関連する物理アドレス空間（ＰＡＳ）と関連付けられている。これにより、メモリシステムの少なくとも一部内で、異なる領域からのデータの隔離が可能とされている。これについては、以下でより詳細に説明する。

非セキュア領域８６は、通常のアプリケーションレベル処理、及びそのようなアプリケーションを管理するためのオペレーティングシステム及びハイパーバイザアクティビティに使用することができる。したがって、非セキュア領域８６内で、ＥＬ０で動作するアプリケーションコード３０、ＥＬ１で動作するオペレーティングシステム（ＯＳ）コード３２、及びＥＬ２で動作するハイパーバイザコード３４が存在し得る。

セキュア領域８４は、特定のシステムオンチップセキュリティ、メディア、又はシステムサービスが、非セキュア処理に使用される物理アドレス空間とは別の物理アドレス空間に隔離されることを可能にする。セキュア領域と非セキュア領域とは、非セキュア領域コードがセキュア領域８４と関連付けられたリソースにアクセスできない一方で、セキュア領域は、セキュアリソースと非セキュアリソースの両方にアクセスできるという意味では同等でない。セキュア及び非セキュア領域８４、８６のそのような分割をサポートするシステムの例は、Ａｒｍ（登録商標）Ｌｉｍｉｔｅｄによって提供されるＴｒｕｓｔＺｏｎｅ（登録商標）アーキテクチャに基づくシステムである。セキュア領域は、信頼できるアプリケーション３６をＥＬ０で、信頼できるオペレーティングシステム３８をＥＬ１で、及び任意選択でセキュア分割マネージャ４０をＥＬ２で実行できる。ＥＬ２はセキュア分割がサポートされる場合、２ページテーブルを使用して、セキュア領域８４内で実行されている異なる信頼できるオペレーティングシステム３８間の隔離を、ハイパーバイザ３４が非セキュア領域８６内で実行される仮想マシン間又はゲストオペレーティングシステム３２間の隔離を管理することができる方法と同様の方法で、サポートすることができる。

システムをセキュア領域８４をサポートするように拡張することは、単一のハードウェアプロセッサが隔離されたセキュア処理をサポートすることを可能にし、かつ処理が別のハードウェアプロセッサ上で行われる必要性を回避できるために、近年一般的になった。しかしながら、セキュア領域の使用の人気が高まるにつれ、そのようなセキュア領域を有する多くの実用システムは、いまや、広範囲の異なるソフトウェアプロバイダによって提供されるサービスの比較的高度な混合環境をセキュア領域内でサポートしている。例えば、セキュア領域８４内で動作するコードは異なるソフトウェアを含み得、その提供者には（とりわけ）、集積回路を製造したシリコンプロバイダ、シリコンプロバイダによって提供される集積回路を携帯電話などの電子デバイスに組み立てる相手先商標製品製造業者（ＯＥＭ）、オペレーティングシステム３２をデバイスのために提供するオペレーティングシステムベンダー（ＯＳＶ）、及び／又はクラウドを介して、多数の異なる顧客のためのサービスをサポートするクラウドサーバを管理するクラウドプラットフォームプロバイダを含む。

しかしながら、（非セキュア領域８６内のアプリケーション３０として実行することが通常予想され得る）ユーザレベルコードの提供者が、同じ物理プラットフォーム上でコードを動作させる他の当事者に情報を漏らさないことが信頼できるセキュアなコンピューティング環境を提供されることへの要望が高まっている。そのようなセキュアコンピューティング環境は、実行中に動的に配分可能であって、潜在的に機微性のあるコード又はデータの処理をデバイスに任せる前に、十分なセキュリティ保証が物理的プラットフォーム上で提供されているかどうかをユーザが検証できるように保証され証明可能であることが望ましい可能性がある。そのようなソフトウェアのユーザは、非セキュア領域８６で通常動作し得る、機能が豊富なオペレーティングシステム３２又はハイパーバイザ３４の提供者を信頼することを望まない可能性がある（あるいは、それらのプロバイダ自体は信頼できても、ユーザは、オペレーティングシステム３２又はハイパーバイザ３４が攻撃者によって不正アクセスされることから自らを守ることを望み得る）。また、セキュアな処理を必要としているそのようなユーザ提供アプリケーションのためにセキュア領域８４を使用可能であるが、実際上、これはセキュアなコンピューティング環境を必要とするコードを提供するユーザと、セキュア領域８４内で動作する既存のコードのプロバイダの両方に対して問題を引き起こす。セキュア領域８４内で動作する既存のコードのプロバイダにとって、それらのコードに対する潜在的な攻撃の攻撃対象領域が、セキュア領域内に恣意的なユーザ提供コードが追加されることにより増加する。これは望ましくないことであり得、したがってユーザがセキュア領域８４にコードを追加可能としないよう強く勧奨され得る。一方、セキュアなコンピューティング環境を必要とするコードを提供するユーザは、特定の領域で動作するコードの保証及び証明がユーザ提供コードが処理を実行する前提条件として必要とされる場合、セキュア領域８４で動作する異なるソフトウェアプロバイダによって提供される別個のコードのすべてを監査し証明することは困難であり得、セキュア領域８４で動作する異なるコードのプロバイダのすべてに、自らのデータ又はコードへのアクセスを任せることに否定的であり得る。これは、第三者がよりセキュアなサービスを提供する機会を制限し得る。

したがって、図４に示すように、レルム領域と呼ばれる追加の領域８８が提供され、セキュア領域８４で動作する構成要素に関連付けられた任意のセキュアなコンピューティング環境に直交するセキュアなコンピューティング環境を提供するために、ユーザが導入したそのようなコードによって使用され得る。レルム領域では、実行されるソフトウェアは、いくつかのレルムを含むことができ、各レルムは、例外レベルＥＬ２で動作するレルムマネージメントモジュール（ＲＭＭ）４６によって他のレルムから隔離され得る。ＲＭＭ４６は、例えば、ハイパーバイザ３４が非セキュア領域８６で動作する異なる構成要素間の分離を管理する方法と同様に、ページテーブル構造内のアクセス許可及びアドレスマッピングを定義することによって、レルム領域８８を実行するそれぞれのレルム４２、４４間の隔離を制御することができる。この例では、レルムは、ＥＬ０で実行されるアプリケーションレベルのレルム４２と、例外レベルＥＬ０及びＥＬ１にわたって実行されるカプセル化アプリケーション／オペレーティングシステムレルム４４とを含む。ＥＬ０及びＥＬ０／ＥＬ１タイプの両方のレルムをサポートすることが必須ではなく、同じタイプの複数のレルムがＲＭＭ４６によって確立され得ることが理解されよう。

レルム領域８８は、セキュア領域８４と同様に、それに割り当てられたそれ自体の物理アドレス空間を有するが、レルム領域及びセキュア領域８８、８４は、非セキュア領域８６に関連付けられた非セキュアＰＡＳに各々アクセスすることができるが、レルム領域及びセキュア領域８８、８４は、互いの物理アドレス空間にアクセスすることができないという意味で、セキュア領域８４と直交する。これは、レルム領域８８で実行されているコードとセキュア領域８４とは互いに依存関係を有しないことを意味する。レルム領域内のコードは、ハードウェア、ＲＭＭ４６、及び領域間の切り替えを管理するルート領域８２で動作するコードのみを信頼し、これは、証明と保証がより実行可能であることを意味する。証明は、所与のソフトウェアが、デバイス上にインストールされたコードが特定の予想された特性に一致することの検証を要求することを可能にする。これは、デバイス上にインストールされたプログラムコードのハッシュが、信頼できる当事者により暗号プロトコルを使用して署名された予想値と一致するかどうかをチェックすることによって実施することができる。ＲＭＭ４６及びモニタコード２９は、例えば、このソフトウェアのハッシュが、処理システム２を含む集積回路を製造したシリコンプロバイダ、又は領域ベースのメモリアクセス制御をサポートするプロセッサアーキテクチャを設計したアーキテクチャプロバイダなどの信頼できる当事者によって署名された予想値と一致するかどうかをチェックすることによって証明され得る。これにより、ユーザ提供コード４２、４４は、任意のセキュアな又は機微性のある機能を実行する前に、領域ベースのアーキテクチャの完全性が信頼できるかどうかを検証することができる。

したがって、これらのプロセスが以前実行されていたであろう非セキュア領域内のギャップを示す点線で示されるように、以前は非セキュア領域８６内で実行されていたであろうレルム４２、４４に関連付けられているコードは、今や、それらのデータとコードは非セキュア領域８６で動作する他のコードによってアクセスできないため、これらがより強いセキュリティ保証を有し得るレルム領域に移動され得ることが分かる。しかしながら、レルム領域８８及びセキュア領域８４が直交しており、したがって相互の物理アドレス空間を見ることができないという事実により、これは、レルム領域内のコードのプロバイダはセキュア領域内のコードのプロバイダを信頼する必要がなく、逆も同様であることを意味する。レルム領域内のコードは、ルート領域８２及びＲＭＭ４６のモニタコード２９を提供するファームウェアを単に信頼することができ、これはシリコンプロバイダ、又はプロセッサによってサポートされる命令セットアーキテクチャのプロバイダにより提供され得る。これらのプロバイダは、彼らのデバイス上でコードが実行されているとき、初めから本質的に信頼される必要があり得、その結果、ユーザがセキュアコンピューティング環境を提供され得るために、他のオペレーティングシステムベンダー、ＯＥＭ、又はクラウドホストとの他の更なる信頼関係がユーザにより必要とされることはない。

これは、例えば、様々な目的のアプリケーション及び使用事例のために有用であり、例えば、モバイルウォレット及び支払いアプリケーション、ゲームにおける不正及び著作権侵害防止メカニズム、オペレーティングシステムプラットフォームセキュリティ拡張、セキュアな仮想マシンホスティング、機密コンピューティング、ネットワーク化、又はインターネット・オブ・シングスのためのゲートウェイ処理を含む。ユーザは、レルムサポートが有用である他の多くのアプリケーションを見つけ得ることが理解されよう。

レルムに提供されるセキュリティ保証をサポートするために、処理システムは、証明レポート機能をサポートすることができ、起動時又は実行中に、ファームウェアの画像と構成、例えば、モニタコードの画像と構成、又はＲＭＭコードの画像と構成の測定が行われる。実行中にはレルムのコンテンツと構成が測定され、それによって、レルムオーナーが関連性のある証明レポートを既知の実装及び保証に対してトレースバックし、そのシステム上で動作するかどうかについて信頼決定を行うことができる。

図４に示されるように、領域切り替えを管理する別個のルート領域８２が提供され、そのルート領域は、それ自体の隔離されたルート物理アドレス空間を有する。ルート領域を作成し、リソースをセキュア領域から隔離することは、たとえ非セキュア及びセキュア領域８６、８４のみを有しレルム領域８８を有しないシステムであってもより堅牢な実装を可能にするが、レルム領域８８をサポートする実装にも使用することができる。ルート領域８２は、シリコンプロバイダ又はアーキテクチャ設計者によって提供される（又は保証された）モニタソフトウェア２９を使用して実装することができ、セキュアブート機能、トラステッドブート測定、システムオンチップ構成、デバッグ制御及びＯＥＭなどの他の当事者によって提供されるファームウェア構成要素のファームウェア更新管理を提供するために使用することができる。ルート領域のコードは、シリコンプロバイダ又はアーキテクチャ設計者によって最終的なデバイスへの依存関係なしに開発し、保証し、かつ展開することができる。対照的に、セキュア領域８４は、特定のプラットフォーム及びセキュリティサービスを実装するためにＯＥＭによって管理され得る。非セキュア領域８６の管理は、オペレーティングシステムサービスを提供するオペレーティングシステム３２によって制御され得、一方、レルム領域８８は、セキュア領域８４内の既存のセキュアソフトウェア環境とは相互に隔離されると同時に、ユーザ又はサードパーティのアプリケーションに専用であり得る信頼できる実行環境の新しい形態の開発を可能にする。

図５は、それぞれの物理アドレス空間を、ハードウェアに設けられた物理メモリ上で別名化する概念を示す。前述のように、領域８２、８４、８６、８８の各々は、それ自体のそれぞれの物理アドレス空間６１を有する。

物理アドレスがアドレス変換回路３１６によって生成される時点で、物理アドレスは、システムによってサポートされた特定の数値範囲６２内の値を有し、これは、どの物理アドレス空間が選択されるかに関係なく同じである。しかしながら、物理アドレスの生成に加えて、アドレス変換回路３１６はまた、現在の領域１４及び／又は物理アドレスを導出するために使用されるページテーブルエントリ内の情報に基づいて、特定の物理アドレス空間（ＰＡＳ）を選択し得る。代替的に、ＰＡＳの選択を実行するアドレス変換回路３１６の代わりに、アドレス変換回路（例えば、ＭＭＵ）は、ＰＡＳの選択に使用される、ページテーブルエントリ（ＰＴＥ）から導出された物理アドレス及び情報を出力することができ、次いで、この情報は、ＰＡＳフィルタ３２０によって使用されて、ＰＡＳを選択することができる。

所与のメモリアクセス要求に対するＰＡＳの選択は、以下の表で定義される規則に従って、処理回路３１０がメモリアクセス要求を発行するときに動作する現在の領域に応じて限定され得る。

選択に利用可能な複数の物理アドレス空間が存在する領域については、物理アドレスを提供するために使用されるアクセスされたページテーブルエントリからの情報を使用して、利用可能なＰＡＳオプションの間から選択する。

したがって、ＰＡＳフィルタ３２０がシステムファブリックにメモリアクセス要求を出力する時点では（それが任意のフィルタリングチェックに合格したと仮定して）、メモリアクセス要求は、物理アドレス（ＰＡ）及び選択された物理アドレス空間（ＰＡＳ）と関連付けられている。

物理的別名化ポイント（ＰｏＰＡ）６０の前に動作するメモリシステム構成要素（キャッシュ、インターコネクト、スヌープフィルタなど）の視点からは、それぞれの物理アドレス空間６１は、メモリ内の異なるシステム位置に対応する完全に別のアドレス範囲と見なされる。これは、ＰｏＰＡ前メモリシステム構成要素の視点からは、メモリアクセス要求によって識別されるアドレス範囲は、実際には、アドレス変換において出力され得る範囲６２の４倍のサイズであることを意味する。これは、事実上、ＰＡＳＩＤは物理アドレス自体と並んで追加のアドレスビットとして扱われ、そのため、選択されるＰＡＳによっては同じ物理アドレスＰＡｘが別個の物理アドレス空間６１内のいくつかの別名化物理アドレス６３の数にマッピングされ得るためである。これらの別名化物理アドレス６３は、すべて実際には、物理的ハードウェアに実装された同じメモリシステム位置に対応するが、ＰｏＰＡ前メモリシステム構成要素は、別名化アドレス６３を別のアドレスとして扱う。したがって、そのようなアドレスにエントリを配分するＰｏＰＡ前キャッシュ又はスヌープフィルタがある場合、別名化アドレス６３は、別のキャッシュヒット／ミス決定と別のコヒーレンシー管理を有する、異なるエントリにマッピングされるであろう。これは、他の領域の動作を探るメカニズムとして、キャッシュ又はコヒーレンシーサイドチャネルを使用する攻撃者の可能性又は有効性を低減する。

システムは、２つ以上のＰｏＰＡ６０を含んでもよい（例えば、別々のＰｏＰＡが、別々のパス上に実装されてもよく、それによってメモリアクセス要求が受信側メモリシステム構成要素の別々サブセットにルーティングされ得る）。各ＰｏＰＡ６０において、別名化物理アドレスは、システム物理アドレス空間６４内の単一の非別名化されたアドレス６５に折り畳まれる。非別名化アドレス６５は、任意のＰｏＰＡ後構成要素の下流に提供され、その結果、メモリシステム位置を実際に識別するシステム物理アドレス空間６４は、再び、リクエスタ側で実行されるアドレス変換において出力され得る物理アドレスの範囲と同じサイズである。例えば、ＰｏＰＡ６０では、ＰＡＳＩＤはアドレスから剥離され得、下流の構成要素については、アドレスはＰＡＳを指定することなく、単に物理アドレス値を使用して識別することができる。あるいは、メモリアクセス要求のいくつかのコンプリータ側フィルタリングが所望される場合、ＰＡＳＩＤは、ＰｏＰＡ６０の下流で依然として提供され得るが、アドレスの一部として解釈されなくてもよい。その結果、別々の物理アドレス空間６０に現れる同じ物理アドレスは、ＰｏＰＡの下流において同じメモリシステム位置を指すように解釈されるであろう。しかし、供給されたＰＡＳＩＤがそれでもコンプリータ側セキュリティチェックを実行するために使用され得る。

図６は、システム物理アドレス空間６４を、グラニュール保護テーブル３２１を使用して、特定のアーキテクチャ上の物理アドレス空間６１内のアクセスのために配分されたチャンクに分割することができる方法を示す。グラニュール保護テーブル（ＧＰＴ）３２１は、システム物理アドレス空間６５のどの部分を各アーキテクチャ上の物理アドレス空間６１からアクセス可能とするかを定義する。例えば、ＧＰＴ３２１は、特定のサイズの物理アドレスのグラニュール（例えば４Ｋページ、又は別のサイズのグラニュール）に各々対応するいくつかのエントリを含み得、そのグラニュールの割り当てられたＰＡＳを定義し得、これは、非セキュア、セキュア、レルム、及びルート領域の中から選択され得る。設計により、特定のグラニュール又はグラニュールのセットが、領域のうちの１つと関連付けられたＰＡＳに割り当てられている場合、それはその領域と関連付けられたＰＡＳ内でのみアクセスすることができ、他の領域のＰＡＳ内でアクセスすることはできない。しかしながら、（例えば）セキュアＰＡＳに配分されたグラニュールはルートＰＡＳ内からアクセスできないにもかかわらず、ルート領域８２はそれでも、そのページテーブル３１７内に、物理的なアドレス指定されたメモリのその区域にマッピングされたページに関連付けられた仮想アドレスがルートＰＡＳの代わりにセキュアＰＡＳ内の物理アドレスに変換されることを確実にするためのＰＡＳ選択情報を指定することによって、物理アドレスのそのグラニュールにアクセスできることに留意されたい。したがって、（前述の表に定義されたアクセス可否ルールによって許可される範囲での）領域間のデータの共有は、所与のメモリアクセス要求のＰＡＳを選択する時点で制御され得る。

しかしながら、いくつかの実装では、ＧＰＴ３２１によって定義された、割り当てられたＰＡＳ内で物理アドレスのグラニュールへのアクセスを可能とすることに加えて、ＧＰＴは、他のＧＰＴ属性を使用して、アドレス空間のうちのある区域（例えば、通常は、その領域のアクセス要求に対して割り当てられたＰＡＳを選択することが許可されない、下位の又は直交する特権の領域に関連付けられたアドレス空間）を別のアドレス空間と共有されたものとしてマークすることができる。これは、所与のグラニュールに対して割り当てられたＰＡＳを変更する必要なしに、データを一時的に共有することを容易とし得る。例えば、図６では、レルムＰＡＳの区域７０は、レルム領域に割り当てられるようにＧＰＴ内に定義されており、非セキュア領域８６はそのアクセス要求のためにレルムＰＡＳを選択できないため、通常、非セキュア領域８６からアクセス不可能である。非セキュア領域８６はレルムＰＡＳにアクセスできないため、通常、非セキュアコードは区域７０のデータを見ることができなかった。しかしながら、レルムが、メモリの割り当てられた区域内のそのデータのいくつかを非セキュア領域と一時的に共有することを望む場合、ルート領域８２で動作するモニタコード２９に、区域７０が非セキュア領域８６と共有されることを示すようにＧＰＴ３２１を更新することを要求することができ、これにより、どの領域が区域７０に対して割り当てられた領域であるかを変更する必要なしに、区域７０を図６の左側に示される非セキュアＰＡＳからもアクセス可能とし得る。レルム領域がそのアドレス空間の区域を非セキュア領域と共有されるものとして指し示す場合、非セキュア領域から発行され、その区域をターゲットとするメモリアクセス要求は、当初は非セキュアＰＡＳを指定し得るが、ＰＡＳフィルタ２０は要求のＰＡＳＩＤが代わりにレルムＰＡＳを指定するように再マッピングすることができる。それにより、下流のメモリシステム構成要素は要求をあたかも初めからレルム領域から発行されたかのように扱う。この共有は、異なる領域を特定のメモリ区域に割り当てるための動作が、より高程度のキャッシュ／ＴＬＢ無効化及び／又はメモリ内のデータゼロ化若しくはメモリ区域間でのデータコピーを伴う、よりパフォーマンス集約的であり得るために、パフォーマンスを改善し得る。これは、共有が一時的なものに過ぎないと予想される場合には正当化できない可能性がある。

メモリアクセス要求の発行
図７は、処理素子６からメモリアクセス要求を発行するときに実行されるステップを示すフロー図である。ステップ１００では、処理回路３１０は、対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理する。ステップ１０１では、処理回路は、メモリアクセス要求を発行するかどうかを判定する。メモリアクセス要求は、ロード／ストア命令の実行によってトリガされるデータアクセス要求であってもよいし、又は命令フェッチアクセス要求であってもよく、この命令フェッチアクセス要求は、命令フェッチステージ３００がメモリ又は命令キャッシュから命令をフェッチするためのフェッチ要求を発行することによって（もしくは、プリフェッチャが、命令フェッチステージ３００によって命令が実際に必要とされる時間より前に、命令を命令キャッシュにプリフェッチするためのプリフェッチ要求を発行することによって）引き起こされる。現在発行するメモリアクセス要求がない場合、処理はステップ１００において継続する。

発行するメモリアクセス要求があると、ステップ１０２において、ＭＭＵ３１６は、メモリアクセスに対して指定された仮想アドレスを物理アドレスに変換し、物理アドレス選択回路（例えば、ＭＭＵ３１６又はＰＡＳフィルタ３２０）は、現在の領域３１４と、メモリアクセスの仮想アドレスに対応するページテーブル３１７からのページテーブルエントリに指定された情報とに基づいて、出力ＰＡＳを選択する。

図８は、図７のステップ１０２をより詳細に示す。図８のステップ１３０では、処理回路３１０が、所与の仮想アドレス（ＶＡ）をターゲットＶＡとして指定してメモリアクセス要求を発行する。ステップ１３２では、アドレス変換回路３１６が、そのＴＬＢ３１８内の任意のページテーブルエントリ（又はそのようなページテーブルエントリ（ＰＴＥ）から導出されたキャッシュ情報）をルックアップする。いずれかの必要なページテーブル情報が利用できない場合、アドレス変換回路３１６は、必要なＰＴＥをフェッチするためにメモリへのページテーブルウォークを開始する（ＶＡから中間アドレス（ＩＰＡ）へ、そしてＩＰＡからＰＡへのマッピングを得るため、潜在的に、ページテーブル構造のそれぞれのレベル及び／又はアドレス変換の複数ステージをステップスルーするための一連のメモリアクセスを要する）。ページテーブルウォーク動作においてアドレス変換回路１６によって発行される任意のメモリアクセス要求は、それ自体が、アドレス変換及びＰＡＳフィルタリングの対象となり得る。したがって、ステップ１３０で受信された要求は、メモリからページテーブルエントリを要求するために発行されたメモリアクセス要求であり得ることに留意されたい。関連性を有するページテーブル情報が識別されると、仮想アドレスは、物理アドレスに（おそらくＩＰＡを介して２つのステージで）変換される。ステップ１３４では、アドレス変換回路３１６又はＰＡＳフィルタ３２０が、どの領域が現在の領域であるかを判定する（現在の例外レベル３１５がＥＬ３である場合、現在の領域はルート領域であり、現在の例外レベル３１５がＥＬ２、ＥＬ１、又はＥＬ０である場合、現在の領域は、現在の領域表示３１４によって示されるように、非セキュア領域、セキュア領域、及びレルム領域のうちの１つである）。

現在の領域が非セキュア領域である場合、ステップ１３６で、このメモリアクセス要求のために選択された出力ＰＡＳは非セキュアＰＡＳである。

現在の領域がセキュア領域である場合、ステップ１３８で、物理アドレスを提供したＰＴＥに含まれたＰＡＳ選択情報に基づいて出力ＰＡＳが選択され、出力ＰＡＳはセキュアＰＡＳ又は非セキュアＰＡＳのいずれかとして選択されることになる。

現在の領域がレルム領域である場合、ステップ１４０では、物理アドレスが導出されたＰＴＥに含まれるＰＡＳ選択情報に基づいて出力ＰＡＳが選択され、この場合、出力ＰＡＳはレルムＰＡＳ又は非セキュアＰＡＳのいずれかとして選択される。

ステップ１３４で現在の領域がルート領域であると判定された場合、ステップ１４２で、物理アドレスが導出されたＰＴＥ１１４内のＰＡＳ選択情報に基づいて、出力ＰＡＳが選択される。この場合、出力ＰＡＳは、ルート、レルム、セキュア、及び非セキュア領域に関連付けられた物理アドレス空間のいずれかとして選択される。

図８は、ページテーブル３１７のＰＴＥにおいて定義された情報に基づくＰＡＳの選択を説明しているが、別の手法では、ページテーブル３１７とは無関係に、各ＶＡに使用するＰＡＳを指定する別個のデータ構造を提供してもよい。しかしながら、実際には、ＰＡＳ選択情報を指定するためのいくらかの空間がＰＴＥ内で利用可能であり得、ＰＡＳ選択情報をページテーブル情報と組み合わせることによって、ＴＬＢ３１８又はページテーブル３１７に加えて第２の構造をルックアップする必要性を回避し、これは、電力を節約し、回路面積を低減するのに役立つ。

図７に戻ると、出力ＰＡＳが利用可能になると、ステップ１０３では、ＰＡＳフィルタ３２０は、物理アドレス（ＰＡ）及びステップ１０２において選択された出力ＰＡＳに基づいて、ＰＡＳフィルタチェックを開始する。ステップ１０３が、図９により詳細に示される。図９のステップ１６０で、ＰＡＳフィルタ３２０は、ＰＡ及び出力ＰＡＳを指定するメモリアクセス要求を受信し、ステップ１６２で、ＰＡＳフィルタ３２０は、メモリアクセスの物理アドレスに対応するグラニュール保護テーブルエントリをグラニュール保護テーブル３２１から取得する（ＧＰＴエントリは、ＰＡがＧＰＴキャッシュ３２２内でヒットする場合、ＧＰＴキャッシュ３２２から取得することができ、そうでなければ、メモリ内のＧＰＴ３２１へのアクセスを実行することによって取得することができる）。ステップ１６４では、ターゲットＰＡに対応するアドレス空間のグラニュールに、ステップ１０２で選択された出力ＰＡＳ内でアクセスすることが許可されていることを、ターゲットＰＡに対応する取得されたグラニュール保護テーブルエントリＧＰＴ［ＰＡ］が示しているかどうかをＰＡＳフィルタ３２０が判定する。そうであれば、ステップ１６６においてメモリアクセスの続行が許可される。特定の物理アドレスに対応するＧＰＴエントリが、物理アドレスに対応するグラニュールがステップ１０２で選択された出力ＰＡＳ内でアクセスされることを許可されないことを示す場合、ステップ１６８で、メモリアクセス要求がブロックされ、キャッシュ、インターコネクト、もしくは他のメモリシステム構成要素に発行されることが防止されるか、又はＰＡＳフィルタによって行われるチェックが完了する前にメモリアクセス要求が投機的に発行されることを可能にするシステムでは、ＰＡＳフィルタは、メモリアクセス要求の影響をキャンセルするためのアクションを取ることができる。例えば、ＰＡＳフィルタは、メモリアクセス要求によって引き起こされるメモリ内の状態の変化が反転されるようにする制御信号、又はメモリアクセス要求に応答してメモリから返される状態が、レジスタの更新に使用されないように、そうでなければソフトウェアにとってアクセス可能になるようにする制御信号を発行することができる。

所与のグラニュールが所与の出力ＰＡＳ内でアクセスされることが許可され得るかどうかを指定するためにＧＰＴエントリ内に含まれる情報のフォーマットは、実装形態ごとに異なってもよい。いくつかの実装形態では、ＧＰＴエントリが、所与のＰＡに対して１つの特定のＰＡＳを使用することだけを許可することをサポートする場合があり、その場合、チェックは、出力ＰＡＳが、ステップ１６２でアクセスされたＧＰＴエントリに指定された許可されたＰＡＳに一致するかどうかだけであり得る。他の実施例では、同じ物理アドレスに対して複数の許可された出力ＰＡＳをサポートしてもよく、この場合、チェックは、出力ＰＡＳが、ＰＡに対してＧＰＴエントリによって指定される１つ以上の許可されたＰＡＳのいずれかであるかどうかであってもよい。

図７に戻ると、メモリアクセス要求１０１の発行に応答して、ステップ１０４では、パーティションＩＤ選択回路３３２が、現在の実行環境に関連付けられたプログラマブルパーティションＩＤ選択情報に基づいてパーティションＩＤ（例えば、後でより詳細に説明するように、ＰＡＲＴＩＤ及び／又はＰＭＧ）を選択する。例えば、パーティションＩＤ選択情報は、ＭＰＡＭ制御レジスタ３３０から取得することができる。各ソフトウェア実行環境は、ＭＰＡＭ制御レジスタ３３０に格納された特定のＭＰＡＭ状態のセットに関連付けられてもよく、このＭＰＡＭ状態は、実行環境間でコンテキストが切り替わるときに保存／復元されるそのソフトウェア実行環境のコンテキスト情報の一部であってもよい。したがって、あるソフトウェア実行環境から別のソフトウェア実行環境に切り替えると、着信ソフトウェア実行環境に関連付けられたコンテキストは、後任のソフトウェア実行環境に関連付けられたＭＰＡＭ状態を指定するようにＭＰＡＭ制御レジスタ３３０を更新することを含めて、レジスタに書き込まれることができる。パーティションＩＤの選択はまた、現在の例外レベル３１５及び／又は実行中のアクセスのタイプ（例えば、アクセスが命令フェッチアクセスであるかデータアクセスであるか）に基づいてもよい。パーティションＩＤの選択は、以下で説明する図１３Ａ及び図１３Ｂにより詳細に示される。

また、ステップ１０５では、パーティションＩＤ空間選択回路３３４は、現在の領域３４０に基づいて（及び任意選択で、ＭＰＡＭ制御レジスタ３３０内で指定され得るプログラマブル制御情報及び／又は現在の例外レベル３５０にも基づいて）パーティションＩＤ空間を選択する。パーティションＩＤ空間の選択は、以下で更に説明される図１４及び図１５により詳細に示される。図７は、ステップ１０２及び１０３と並行して実行されるステップ１０４及び１０５を示しているが、他の例では、これらは連続して行うこともできる。また、ステップ１０５はステップ１０４の後に連続して実行されるものとして示されているが、他の実施例では、ステップ１０５はステップ１０４の前に行われてもよく、又はステップ１０４及び１０５は並行して行われてもよい。

ステップ１０６では、メモリアクセス要求は、ステップ１０２でＭＭＵ３１６によって取得された物理アドレス、ステップ１０２で選択された出力ＰＡＳを示すＰＡＳインジケータ、ステップ１０５で選択された選択パーティションＩＤ空間を示すパーティションＩＤ空間インジケータ（ＭＰＡＭ＿ＳＰ）、及びステップ１０４で選択された１つ以上の選択パーティションＩＤを指定するメモリシステム（例えば、キャッシュ、インターコネクト、又は他のメモリシステム構成要素）に発行される。パーティションＩＤ空間インジケータＭＰＡＭ＿ＳＰは、マルチビット値であり、処理回路が実行可能なそれぞれの領域に対応する少なくとも３つの異なるパーティション識別空間のうちの１つを示すことができる。４つの異なる領域（非セキュア、セキュア、レルム、及びルート）をサポートする、図４に示されるような実施例では、ＭＰＡＭ＿ＳＰは、４つの異なるパーティションＩＤ空間を区別することができ、各パーティションＩＤ空間はそれらの領域のうちの１つに対応している。例えば、ＭＰＡＭ＿ＳＰは、以下のような２ビット符号化を有することができる（もちろん、他の符号化も可能である）。
・非セキュアパーティションＩＤ空間：０ｂ０１；
・セキュアパーティションＩＤ空間：０ｂ００；
・レルムパーティションＩＤ空間０ｂ１１；
・ルートパーティションＩＤスペース０ｂ１０。

パーティションＩＤ及びパーティションＩＤ空間の選択
図１０は、図３に示すＭＰＡＭ制御レジスタ３３０の一例を示す。ＭＰＡＭ制御レジスタ３３０は、いくつかのパーティションＩＤレジスタＭＰＡＭｉ＿ＥＬｊ３４０、３４２、３４４、３４６を含み、ｉは、パーティションＩＤを提供するためにそのレジスタが使用される例外レベルを示し、ｊは、そのレジスタ内の情報を更新することができる最低特権例外レベルを示す。したがって、ＭＰＡＭ０＿ＥＬ１ ３４０は、例外レベルＥＬ０で使用するためのパーティションＩＤを提供し、例外レベルＥＬ１以上で動作するコードによって更新可能である。

ＭＰＡＭ制御レジスタ３３０はまた、ディスカバリレジスタＭＰＡＭＩＤＲ＿ＥＬ１ ３４８を含み、これは、図１１により詳細に示され、プロセッサ実装についてのハードウェア能力に関する情報を提供するために使用されるため、ソフトウェアは、どの特徴がハードウェア上に実装されているかを発見することができる。図１１に示すように、ディスカバリレジスタ３４８は、パーティションＩＤレジスタ３４０、３４２、３４４、３４６のリソース制御パーティションＩＤ（ＰＡＲＴＩＤ）フィールド及び性能監視グループ（ＰＭＧ）フィールドに許可される最大値を示すパーティションＩＤ最大値３７０、３７２を含み得る。これにより、別々のハードウェア実装形態が、これらのＩＤにおける異なるビット数をサポートすることが可能になり、ソフトウェアは、ディスカバリレジスタの最大フィールド３７０、３７２を読み取って、ハードウェアによってサポートされる最大パーティションＩＤ値を知ることができる。

ディスカバリレジスタ３４８はまた、上記の図４に示されるように、ハードウェア実装形態が、非セキュア、セキュア、レルム、及びルート状態に対応する４パーティションＩＤ空間をサポートするかどうかを示すためのフィールドＳＰ４ ３７４も含む。すべてのハードウェア実装形態が４パーティションＩＤ空間をサポートするわけではない場合もあるので、４空間サポートフィールド３７４は、ソフトウェアが追加のパーティションＩＤ空間を使用できるかどうかをソフトウェアが識別するのに有用であり得る。４パーティションＩＤ空間をサポートするパーティションＩＤ空間選択回路３３４を有する一実装形態では、ＳＰ４フィールド３７４は、１に設定されてもよい。ＳＰ４フィールド３７４は、ディスカバリレジスタ３４８のあるビットに存在してもよく、このフィールドは、４パーティションＩＤ空間をサポートしないレガシーデバイスにおいては、０に設定されることになる。

また、ディスカバリレジスタは、以下で更に説明するように、ハードウェア実装形態が代替パーティションＩＤ空間の提供をサポートするかどうかを示す代替パーティションＩＤ空間サポート指示フィールド３７６を含む。代替パーティションＩＤ空間の提供をサポートしない実装形態では、各領域は、そのプライマリパーティションＩＤ空間フィールド３７６の使用に制限され、０に設定されることになろう（この場合も、フィールド３７６は、ディスカバリレジスタのあるビットに存在してもよく、このフィールドは、レガシーデバイスでは０に設定されることになる）。代替パーティションＩＤ空間の提供をサポートする実装形態では、ＨＡＳ＿ＡＬＴＳＰフィールド３７６が、１に設定される。

図１２は、パーティションＩＤレジスタ３４０、３４２、３４４、３４６をより詳細に示す。これらのレジスタは、メモリシステムに送信されるときにメモリアクセス要求に添付されるパーティションＩＤを選択するための情報と、メモリアクセス要求に対して示されるパーティションＩＤ空間を選択するための情報とを含む。パーティションＩＤレジスタ３４０、３４２、３４４、３４６内の状態は、処理回路上で実行される所与のソフトウェア実行環境に関連付けられたコンテキスト情報の一部とみなすことができる。コンテキストスイッチが発生すると、レジスタ３４０、３４２、３４４、３４６は、後任のソフトウェア実行環境に関連付けられたコンテキスト情報で更新される。

各パーティションＩＤレジスタ３４０～３４６は、対応する例外レベルで実行されるソフトウェアに使用するパーティションＩＤを提供するためのいくつかのパーティションＩＤフィールド３５０、３５２、３５４、３５６を含む。この例では、データ（リソース分割）パーティションＩＤ（ＰＡＲＴＩＤ＿Ｄ）フィールド３５０、命令（リソース分割）パーティションＩＤ（ＰＡＲＴＩＤ＿Ｉ）フィールド３５２、データ性能監視グループＩＤ（ＰＭＧ＿Ｄ）フィールド３５４、及び命令性能監視グループＩＤ（ＰＭＧ＿Ｉ）フィールド３５６を含む４つのフィールドがある。

フィールド３５０、３５４は、データメモリアクセスに使用され、フィールド３５２、３５６は、命令フェッチメモリアクセスに使用される。

フィールド３５０、３５２は、それぞれデータアクセスと命令フェッチとに使用するための、リソース分割パーティションＩＤを提供する。メモリシステム構成要素は、リソース分割パーティションＩＤフィールド３５０、３５２のうちの１つの値に基づいて選択されたパーティションＩＤを使用して、キャッシュ容量又はメモリバス帯域幅などのリソースの割り当てを制御するか、又は（例えば、パーティションＩＤに基づいて要求優先度を選択することによって）異なる要求間の競合を管理することができる。

性能監視グループフィールド３５４、３５６は、性能監視グループＩＤに基づいて性能監視データを更新するかどうかを制御するために使用されるＩＤを提供する。いくつかの実施例では、フィールド３５４、３５６内の性能監視グループＩＤは、リソース制御パーティションＩＤフィールド３５０、３５２とは別個のスタンドアロンＩＤとみなすことができる。しかしながら、他の実施例では、性能監視グループＩＤ３５４、３５６は、リソース制御パーティションＩＤ ３５０、３５２と併せて使用することができるいくつかの追加ビットであってもよいため、その場合、性能監視を制御するためにメモリシステム構成要素によって使用される性能監視グループＩＤ値は、フィールド３５４、３５６内の値を独立したＩＤとみなすのではなく、選択されたパーティションＩＤと選択された性能監視グループＩＤとを連結したものであってもよい。例えば、ＰＭＧフィールド３５４、３５６は、ＰＡＲＴＩＤフィールドのうちの対応する１つへのプレフィックス又はサフィックスと見なされ得る。ＰＭＧフィールド３５４、３５６がＰＡＲＴＩＤ値とは独立して解釈されるか、又はＰＡＲＴＩＤ値と組み合わせて読み取られるかにかかわらず、性能監視グループＩＤ３５４、３５６を定義することによって、性能監視の目的で、同じリソース分割パーティションＩＤを共有する要求同士の別々のサブセットを区別することが可能になる。

リソース分割（フィールド３５０、３５２を使用）及び性能監視制御（フィールド３５４、３５６を使用）のために別個のパーティションＩＤを提供することは必須ではないことが理解されよう。他の実施例では、同じＩＤが両方の目的のために使用される場合もあり、又はいくつかの実装形態では、リソース割り当ての分割及び性能監視制御の分割のうちの一方のみをサポートするが、両方をサポートせず、したがって両方のタイプのフィールドを提供しない場合もある。

また、命令及びデータパーティションＩＤが別々にサポートされることは必須ではなく、他の実施例では、両方の目的のために共通のＩＤを提供することができる。同じソフトウェア実行環境のデータアクセスと命令アクセスに別々のパーティションＩＤを定義できるようにして、対応する命令アクセスとデータアクセスに異なるリソース制御パラメータを使用できるようにすると有効であり得る。代替手法としては、全体としてソフトウェア実行環境に関連付けられた１つのパーティションＩＤを有するが、アクセスが命令用か又はデータ用かに応じて０又は１の追加ビットを付加することで、メモリシステム構成要素が、命令及びデータアクセスそれぞれに対して異なる制御パラメータを選択することができるようにすることがある。しかしながら、パーティションＩＤに基づいて選択された所与の数のセットの制御パラメータについては、この手法は、データと命令との間でパーティションＩＤ空間を五分五分に分割する必要があることを意味するであろう。実際には、命令パーティションよりも多くのデータパーティションを有することが望ましい場合が多く、これは、複数のソフトウェア実行環境が同じコードを使用しても、別々のデータ入力で実行することが比較的一般的であり得るからであり、したがって、複数のソフトウェア実行環境間で単一の命令パーティションＩＤを共有することができるようにし、それらの環境の各々が異なるデータパーティションを使用することを可能にすることが特に有用であり得る。命令アクセス又はデータアクセス示すために０又は１ビットを付加するという手法は、その状況において、共通コードの個別のインスタンスごとに、メモリシステム構成要素において複数セットの同一の構成情報を定義することを必要とする。これに対して、パーティションＩＤレジスタ３４０～３４６に命令パーティションフィールド及びデータパーティションフィールドを別々に設けることによって（命令パーティションＩＤ及びデータパーティションＩＤは共通のＩＤ空間から選択される）、異なるソフトウェア実行環境間で同じパーティションＩＤを再利用することができ、パーティションＩＤ空間を半々に制約することなく、必要に応じてデータと命令の間でパーティションＩＤ空間を分割することができる。各パーティションＩＤレジスタ３４０～３４６内の２倍のパーティションＩＤフィールドに対して追加の記憶容量が必要になるとしても、この手法は、複数の実行環境の命令アクセス間で１つのパーティションを共有することによって、メモリシステム構成要素において必要とされる制御パラメータの組が少なくなり（したがって記憶容量が少なくなり）、メモリシステム構成要素でリソースを節約できる。

図１３Ａは、メモリアクセス要求に対して指定されるパーティションＩＤの選択を制御する方法を示す。図１３Ａに示す手法は、データアクセスメモリトランザクションに使用することができる。ステップ１１０では、処理回路３１０が、例えば、実行ユニット３０４によって実行されるロード／ストア命令に応答して、データアクセス（ロード／ストア）メモリアクセス要求を発行する。ステップ１１２では、パーティションＩＤ選択回路３３２が、プロセッサの現在の動作状態に従って選択されたパーティションＩＤレジスタ３４０、３４２、３４４、３４６のうちの１つを読み出す。例えば、パーティションＩＤ選択回路３３２は、現在の例外レベル３１５に対応するパーティションＩＤレジスタ３４０、３４２、３４４、３４６のうちの１つを選択することができる（現在の例外レベルがＥＬ０である場合はレジスタ３４０を、現在の例外レベルがＥＬ１である場合はレジスタ３４２を、現在の例外レベルがＥＬ２である場合はレジスタ３４４を、現在の例外レベルがＥＬ３である場合はレジスタ３４６を選択する）。いくつかの実装形態では、現在の例外レベルに関連付けられたレジスタ３４０～３４６を使用するデフォルトから外れて、どのパーティションＩＤレジスタが特定の例外レベルに対して選択されるかを変更することができる、制御レジスタ内の更なる制御状態情報を定義することが可能であり得る。例えば、現在の例外レベルがＥＬ０の場合に、レジスタＭＰＡＭ１＿ＥＬ１ ３４２内のパーティションＩＤを強制的に使用するパラメータを設定することができ、これは、オペレーティングシステムが、ＭＰＡＭ１＿ＥＬ１ ３４２において定義されるように、管理しているアプリケーションがオペレーティングシステム自体と同じパーティションＩＤを使用するように望む場合に役立つため、これにより、オペレーティングシステムがＭＰＡＭ０＿ＥＬ１ ３４０のパーティションＩＤ値を設定する必要を回避することができる。したがって、システムによっては、いくつかの制御状態が、現在の例外レベル以外のＭＰＡＭレジスタの選択に影響を及ぼすこともできるが、これは必須ではない。

ステップ１１８では、現在のメモリアクセス要求がデータアクセス要求であるため、ＰＭＧ＿Ｄ及びＰＡＲＴＩＤ＿Ｄフィールド３５４、３５０が、ステップ１１２で選択されたレジスタ３４０、３４２、３４４、３４６のうちの１つから読み取られる。ステップ１２０では、パーティションＩＤ選択回路３３２が、現在の動作状態において選択されたレジスタから読み出されたパーティションＩＤについてパーティションＩＤの仮想化が実装され有効化されているかどうかを判定する。ＥＬ２又はＥＬ３として実行されるプロセスの場合、仮想化を実行する必要はない。ＥＬ０又はＥＬ１におけるソフトウェア実行環境について、仮想化がハードウェアによってサポートされている場合、仮想化が現在有効化されているかどうかは、（例えば、ＥＬ２において実行されるハイパーバイザによって制御される）制御レジスタ内で指定された情報に依存し得る。パーティションＩＤの仮想化がハードウェアに実装され、かつ現在の例外レベルに対して現在有効化されている場合、ステップ１２２では、パーティションＩＤ選択回路３３２は、仮想対物理パーティションＩＤマッピングを実行して、現在の実行環境に対して設定されたマッピング情報に基づいて、ステップ１１８で読み出された仮想パーティションＩＤ値を対応する物理パーティションＩＤ値にマッピングする。例えば、ハイパーバイザは、パーティションＩＤ再マッピングテーブルを維持することができ、このパーティションＩＤ再マッピングテーブルは、パーティションＩＤの再マッピングを実装するために使用することができる。これは、競合するパーティションＩＤ値を定義している可能性がある別々のゲストオペレーティングシステムが、競合せずに同じシステム上に共存することを可能にするのに有用であり得、そのため、競合する仮想パーティションＩＤ値を別々の物理パーティションＩＤ値に再マッピングすることができ、それぞれのオペレーティングシステムのアクセス要求をメモリシステム構成要素において区別して、個別のリソース割り当て制御又は性能監視を実行することができる。マッピングテーブルは、様々に異なる方法で実装することができ、例えば、パーティションＩＤ再マッピングレジスタのセットを提供して、レジスタ３４０、３４２、３４４、３４６から読み取られた仮想パーティションＩＤの様々に異なる値に対応する物理パーティションＩＤ値を指定することができ、あるいは、メモリに記憶された再マッピング構造を使用してマッピングテーブルを提供することができる。仮想化が実装され、有効化され、ステップ１２２でパーティションＩＤが物理パーティションＩＤに再マッピングされる場合、ステップ１５０では、再マッピングされたパーティションＩＤが、メモリアクセス要求と共に（その要求が何らかの必要なアドレス変換及びＰＡＳフィルタリングを受けた後に）キャッシュ、インターコネクト、又は他のメモリシステム構成要素に送信するために出力される。仮想対物理パーティションＩＤマッピングがハードウェアデバイスに実装されていない、又は現在有効化されていない場合、ステップ１２２は省略され、ステップ１５０において、選択されたレジスタ３４０～３４６から読み出されたパーティションＩＤが、再マッピングされることなく単にそれらの元の形式で出力される。

図１３Ｂは、命令フェッチアクセスメモリトランザクションのためのパーティションＩＤを選択する方法を示す。図１３Ｂのステップ１１１では、処理回路３１０は、命令フェッチメモリアクセス要求を発行し、所与のアドレスに対する命令のフェッチを要求する。命令フェッチ要求は、実行のために命令が実際にフェッチされる必要があるときに、フェッチ回路３００によって行われ得るか、又はいくつかの実装形態は、命令が実際に実行のために必要とされる時間よりも前に命令を命令キャッシュにプリフェッチするプリフェッチ回路を有してもよく、そのため、プリフェッチ回路はまた、命令フェッチメモリアクセス要求を生成することもできる。命令フェッチメモリアクセス要求の発行に応答して、図１３ｂのステップ１１２～１５０は、図１３ａのステップ１１８が、ＰＭＧ＿Ｄ及びＰＡＲＴＩＤ＿Ｄフィールド３５４、３５０の代わりに、選択されたパーティションＩＤレジスタからＰＭＧ＿Ｉ及びＰＡＲＴＩＤ＿Ｉフィールド３５６、３５２が読み取られる図１３ｂのステップ１１６に置き換えられることを除いて、データアクセス要求に対する図１３ａと同じである。ステップ１２０、１２２、１５０は、フィールド３５４、３５０からのデータパーティションＩＤ値の代わりにフィールド３５６、３５２からの命令パーティションＩＤ値を使用することを除いて、同じである。

図１２に戻ると、パーティションＩＤレジスタのうちのいくつかはまた、所与のメモリアクセス要求に使用されるパーティションＩＤ空間の選択を制御するための制御状態情報も含む。処理回路によってサポートされる領域の各々は、その領域に関連付けられた対応するプライマリパーティションＩＤ空間を有する。レジスタ３４４、３４６内の制御状態を使用して、プライマリパーティションＩＤ空間を使用するか又は代替パーティションＩＤ空間を使用するかを選択することができる。この制御状態情報は以下のものを含む。

・ＭＰＡＭ３＿ＥＬ３３４６内で：
・ルート領域のための代替パーティションＩＤ空間がセキュアパーティションＩＤ空間であるか非セキュアパーティションＩＤ空間であるかを選択するためにＥＬ３におけるコードによって使用されるルート代替空間選択情報（ＲＴ＿ＡＬＴＳＰ＿ＮＳ）３６０；
・ＥＬ３において発行されるメモリアクセスに対してプライマリパーティションＩＤ空間を使用すべきか代替パーティションＩＤ空間を使用すべきかを選択するために使用される、ＥＬ３パーティションＩＤ空間選択情報（ＡＬＴＳＰ＿ＥＬ３ ３６２）；
・階層制御がＡＬＴＳＰ＿ＨＥＮ３６６を使用して無効にされる場合に、ＥＬ２、ＥＬ１、及びＥＬ０から行われるアクセスに対してプライマリパーティションＩＤ空間を使用するか又は代替パーティションＩＤ空間を使用するかの選択を制御するために、ＥＬ３においてプログラム可能な空間選択制御情報を提供する、ＥＬ３制御階層強制空間選択情報（ＡＬＴＳＰ＿ＨＦＣ）３６４；
・階層制御が有効化されるか無効化されるかを制御する、階層制御有効化情報（ＡＬＴＳＰ＿ＨＥＮ）３６６。階層制御が有効化されると、ＥＬ２で実行される命令は、ＥＬ２、ＥＬ１、又はＥＬ０から行われるアクセスに対するプライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間の選択に影響を及ぼすことが可能になる。階層制御が無効化されると、ＥＬ２で実行される命令は、ＥＬ２、ＥＬ１、又はＥＬ０から行われるアクセスに対するプライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間の選択に影響を及ぼすことができず、ＥＬ２、ＥＬ１、又はＥＬ０から行われるアクセスに対するプライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間の選択は、レジスタＭＰＡＭ３＿ＥＬ３ ３４６内のＥＬ３で実行される命令によって設定されるＡＬＳＴＰ＿ＨＦＣ３６４に依存する。
・ＭＰＡＭ２＿ＥＬ２３４４内で：
・ＥＬ３で動作するコードがＥＬ２で動作するコードの代替パーティションＩＤ空間の選択を強制したか否かを示すＥＬ２階層強制空間指示情報（ＡＬＴＳＰ＿ＦＲＣＤ）；
・ＥＬ２で動作するコードによって設定される情報であり、ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＥＮ３６６を用いて階層制御が有効化されている場合に、ＥＬ２で動作するコードがプライマリパーティションＩＤ空間と代替パーティションＩＤ空間のどちらを使用すべきかを制御する、ＥＬ２パーティションＩＤ空間選択情報（ＡＬＴＳＰ＿ＥＬ２）３７２；
・ＥＬ２において設定されるプログラマブルパーティションＩＤ空間選択情報であり、ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＥＮ３６６によって階層制御が有効化されている場合に、ＥＬ０又はＥＬ１のどちらで動作するコードがプライマリパーティションＩＤ空間を使用するべきか又は代替パーティションＩＤ空間を使用するべきかを指定する、ＥＬ２制御階層強制空間選択情報（ＡＬＴＳＰ＿ＨＦＣ）３７４；
・ＭＰＡＭ１＿ＥＬ１ ３４２内で、
・代替パーティションＩＤ空間の選択が、ＥＬ３又はＥＬ２で動作するコードによってＥＬ１で動作するコードに強制されたかどうかを、ＥＬ１で動作するコードに示す、ＥＬ１階層強制空間指示情報（ＡＬＴＳＰ＿ＦＲＣＤ）３８０。

これらのパーティションＩＤ選択制御によってサポートされるオプションの概要を以下に示す。

代替パーティションＩＤ空間機能（ＡＬＴＳＰ）が、ディスカバリレジスタ内のフィールド３７６によって示されるようにハードウェアによってサポートされる場合、代替パーティションＩＤ空間は、非セキュア（レジスタ３４４、３４６内の制御がプライマリ／代替空間が選択されることを示すかどうかにかかわらず、非セキュアパーティションＩＤ空間が使用される）以外のセキュリティ状態（領域）ごとにサポートされる。同様に、非セキュアセキュリティ状態は、依然として代替パーティションＩＤ空間を有すると見なされることもできるが、その代替パーティションＩＤ空間は、プライマリパーティションＩＤ空間と同じである。したがって、領域ごとにサポートされるプライマリパーティションＩＤ空間及び代替パーティションＩＤ空間は、以下の通りである。

ルートに対する代替スペースの選択は、ＲＴ＿ＡＬＴＳＰ＿ＮＳフィールド３６０内のＭＰＡＭ３＿ＥＬ３ ３４６内で行われる。このフィールドにおける０ｂ１により、ルートセキュリティ状態の代替パーティションＩＤ空間として、非セキュアパーティションＩＤスペースが選択される。ＲＴ＿ＡＬＴＳＰ＿ＮＳが０ｂ０の場合、ルートセキュリティ状態の代替パーティションＩＤ空間としてセキュアパーティションＩＤ空間が選択される。

ＥＬ３での実行時、処理要素はルートセキュリティ状態にある。ルートセキュリティ状態で生成されたメモリシステム要求に対するプライマリパーティションＩＤ空間又は代替パーティションＩＤ空間の選択は、ＭＰＡＭ３＿ＥＬ３ ３４６内のビットによって制御される。

ＲＴ＿ＡＬＴＳＰ＿ＮＳ３６０は、ルートセキュリティ状態の代替パーティションＩＤ空間が非セキュアパーティションＩＤ空間であるか又はセキュアパーティションＩＤ空間であるかを設定する。

ＡＬＴＳＰ＿ＥＬ３ ３６２は、ＥＬ３から生成されたメモリシステム要求がプライマリパーティションＩＤ空間を使用するか又は代替パーティションＩＤ空間を使用するかを設定する。

これら２ビットを組み合わせると、ルート状態のＥＬ３からのアクセスに使用されるパーティションＩＤ空間の３つの組み合わせが得られる：

ＥＬ２、ＥＬ１、又はＥＬ０において実行する場合、セキュリティ状態は、セキュア、非セキュア、又はレルムセキュリティ状態であり得る。ＥＬ３で実行されるルートソフトウェアは、ＥＬ２に対して、それ自体のパーティションＩＤ空間とＥＬ１及びＥＬ０によって使用されるパーティションＩＤ空間とを制御することを許可することができるか、又はＥＬ２、ＥＬ１、及びＥＬ０にプライマリ空間又は代替空間を強制的に選択させることができる。

ＥＬ３がＭＰＡＭ２＿ＥＬ２ ３４４で代替空間制御を有効化している（すなわち、階層制御が有効化されていることがＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＥＮ３６６によって示されている）場合、ＥＬ２は、ＥＬ２において生成されたパーティションＩＤがＭＰＡＭ２＿ＥＬ２．ＡＬＴＳＰ＿ＥＬ２ ３７０を介して、プライマリパーティションＩＤ空間を使用するのか又は代替パーティションＩＤ空間を使用するのかを選択することができる。ＥＬ３がＭＰＡＭ２＿ＥＬ２ ３４４で代替空間制御を有効化している場合、ＥＬ２はまた、プライマリパーティションＩＤ空間又は代替パーティションＩＤ空間がＥＬ１及びＥＬ０によって使用されるかどうかを選択することもできる。ＥＬ３は、ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＥＮ３６６をクリアし、ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＦＣ３６４を設定して代替パーティションＩＤ空間を強制するか、又はＡＬＴＳＰ＿ＨＦＣ３６４をクリアしてすべての下位ＥＬのプライマリパーティションＩＤ空間を強制することによって、すべての下位ＥＬの選択を強制する。

ＥＬ２についての組み合わせ並びにＥＬ１及びＥＬ０についての組み合わせの組を以下の表に示す。

ＭＰＡＭ２＿ＥＬ２ ３４４及びＭＰＡＭ１＿ＥＬ１ ３４２の各々において、フィールドＡＬＴＳＰ＿ＦＲＣＤ３７０、３８０は、代替パーティションＩＤ空間が、ＭＰＡＭ２＿ＥＬ２内のパーティションＩＤ並びにＭＰＡＭ１＿ＥＬ１及びＭＰＡＭ０＿ＥＬ１内のパーティションＩＤにそれぞれ強制されたことを示す。ＥＬ１及びＥＬ０の選択は常に同一であり、ＥＬ１はＭＰＡＭ０＿ＥＬ１内のパーティションＩＤを制御するため、ＭＰＡＭ０＿ＥＬ１ ３４０内に別個の指示が存在する必要はない。

図１４は、パーティションＩＤ空間選択回路３３４によるパーティションＩＤ空間の選択を示すフロー図である。ステップ１７０では、パーティションＩＤ空間選択回路３３４は、レジスタ３４４、３４６内のプログラマブル制御情報が、プライマリパーティションＩＤ空間を使用することを指定しているか、又は代替パーティションＩＤ空間を使用することを指定しているかを判定する。プライマリパーティションＩＤ空間を使用することになっている場合、ステップ１７２では、発行されたメモリアクセス要求に対してパーティションＩＤ空間インジケータＭＰＡＭ＿ＳＰによって示される選択パーティションＩＤ空間は、現在の領域に関連付けられたプライマリパーティションＩＤ空間である。代替パーティションＩＤ空間を使用することになっている場合、ステップ１７６では、ＭＰＡＭ＿ＳＰによって示される選択パーティションＩＤ空間は、現在の領域に関連付けられた代替パーティションＩＤ空間であり、この代替パーティションＩＤ空間は、現在の領域がレルム、セキュア、又は非セキュア領域である場合、非セキュアパーティションＩＤ空間として固定されてもよく、ＥＬ３で動作するコードによってＭＰＡＭ３＿ＥＬ３ ３４６内に設定されるルート代替空間選択情報ＭＰＡＭ＿ＥＬ３．ＲＴ＿ＡＬＴＳＰ＿ＮＳ ３６０に応じて、ルート領域のためのセキュア又は非セキュアパーティションＩＤ空間のいずれかとしてプログラム可能であってもよい。

図１５は、図１４のステップ１７０においてプライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間で選択するための基準をより詳細に示すフロー図である。ステップ１８０で、パーティションＩＤ空間選択回路３３４は、現在の特権レベルがＥＬ３であるかどうかを判定し、そうである場合、ステップ１８２で、ＥＬ３で動作するコードによって設定されたＥＬ３空間選択情報（ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＥＬ３ ３６２）を使用して、プライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間で選択を行う。

現在の特権レベルがＥＬ２、ＥＬ１、又はＥＬ０である場合、ステップ１８４で、パーティションＩＤ空間選択回路３３４は、パーティションＩＤ空間選択に対する階層制御がＥＬ３によって有効化されているかどうかを判定する。例えば、回路３３４は、階層有効化値ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＥＮ３６６が第１の値を有するか又は第２の値を有するかを判定する。ＡＬＴＳＰ＿ＨＥＮ３６６が第１の値（例えば、１）を有する場合、階層制御が有効化されており、ＡＬＴＳＰ＿ＨＥＮ３６６が第２の値（例えば、０）を有する場合、階層制御が無効化されている。

ＥＬ３で動作するコードによって階層制御が無効化されている場合、ＥＬ３で動作するコードは、ＥＬ２、Ｅｌ１、又はＥＬ０で動作するコードのためにプライマリ／代替パーティションＩＤ空間を使用すべきかどうかを判定する。したがって、ステップ１８６では、ＥＬ２、ＥＬ１、又はＥＬ０で使用されるプライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間の選択は、ＥＬ３でコードによって設定された階層強制空間選択情報ＭＰＡＭ３＿ＥＬ３．ＡＬＴＳＰ＿ＨＦＣ ３６４を使用して行われる。よって、この場合、ＥＬ２で動作するコードは、そのコードか又はＥＬ１もしくはＥＬ０で動作するコードがプライマリパーティションＩＤ空間を使用すべきか又は代替パーティションＩＤ空間を使用すべきかに影響を及ぼさない。

パーティションＩＤ空間選択に対する階層制御がＥＬ３によって有効になっている場合（ＡＬＴＳＰ＿ＨＥＮ３６６が第１の値を有する）、ステップ１８８において、パーティションＩＤ空間選択回路３３４は、現在の特権レベルがＥＬ２であるか、又はＥＬ１及びＥＬ０のうちの１つであるかを判定する。現在の特権レベルがＥＬ２である場合、ステップ１９０では、プライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間の選択が、レジスタ３４４内のＥＬ２におけるコードによって設定されるＥＬ２空間選択情報ＭＰＡＭ２＿ＥＬ２．ＡＬＴＳＰ＿ＥＬ２ ３７２を使用して行われる。一方、現在の特権レベルがＥＬ１又はＥＬ０である場合、ステップ１９２では、ＥＬ２で動作するコードによってレジスタ３４４に設定された階層強制選択情報ＭＰＡＭ２＿ＥＬ２．ＡＬＴＳＰ＿ＨＦＣ ３７４を使用して、プライマリパーティションＩＤ空間と代替パーティションＩＤ空間との間の選択が行われる。

上記で説明したフロー図は、特定の順序又はシーケンスで行われるステップを示しているが、他の実装形態では、それらのステップの順序を並べ替える、又はステップの一部を並列して実行することができることが理解されよう。

要約すると、レジスタ内のプログラマブル制御情報を使用することによって、パーティションＩＤは、上述したように、それぞれの動作領域に対応する４つのパーティションＩＤ空間のうちの１つの内部で定義することができ、ソフトウェアは、サポートされるパーティションＩＤ空間の４つすべてを実際に使用する必要があるかどうか、又は、様々に異なるセキュリティ状態で動作するソフトウェア間で共通パーティションＩＤ空間の共有を可能にするためにいくつかのソフトウェアが代替パーティションＩＤ空間を使用することを好み得るかどうかに関して、柔軟性を有する。ソフトウェアが共通のパーティションＩＤ空間を共有することができれば、現在使用中のパーティションＩＤとパーティションＩＤ空間との組み合わせごとに、メモリシステム構成要素のために定義されるリソース制御パラメータのセットの数を減らすことができ、ソフトウェアの管理オーバーヘッドを削減することができる。

パーティションＩＤ及びパーティションＩＤ空間のメモリシステム構成要素の使用
図１６は、メモリシステム構成要素内の回路の一例を示し、この回路は、例えばキャッシュ８、１０、１２、１６、２０、インターコネクト１４、１８内の制御回路、又はメモリコントローラ２４であり得る。メモリアクセス要求は、メモリシステム構成要素によって受信され、このメモリシステム構成要素は、上述したように、アクセスの物理アドレス（ＰＡ）、パーティションＩＤ空間インジケータＭＰＡＭ＿ＳＰ、及び１つ以上のパーティションＩＤ（例えば、リソース制御パーティションＩＤ（ＰＡＲＴＩＤ）及び性能監視グループＩＤ（ＰＭＧ））を指定する。メモリシステム構成要素が、物理別名化ポイント（ＰｏＰＡ）６０の上流に位置するＰｏＰＡ前構成要素である場合、メモリアクセス要求はまた、アクセスの物理アドレス空間を識別する物理アドレス空間ＰＡＳＩＤも指定する。メモリシステム構成要素がＰｏＰＡ６０の下流にある場合、ＰＡＳＩＤは要求と共に提供されなくてもよく、これは、要求が既にＰｏＰＡを通過しており、別々の物理アドレス空間内の別名化された物理アドレスが（例えば、ＰＡＳＩＤを除去することによって）別名化解除されているためである。

メモリシステム構成要素は、リソース制御パラメータ選択回路４００を含み、このリソース制御パラメータ選択回路４００は、パーティションＩＤ空間インジケータＭＰＡＭ＿ＳＰと、要求と共に供給されるリソース制御パーティションＩＤ値（ＰＡＲＴＩＤ）との組み合わせに基づいて、リソース制御設定構造４０２から１つ以上のメモリシステムリソース制御パラメータからなるセットを選択する。リソース制御設定構造４０２は、いくつかのエントリ４０４を含み、各エントリが、ＭＰＡＭ＿ＳＰ、ＰＡＲＴＩＤ値の異なる組み合わせに対応する。したがって、別々のパーティションＩＤ空間内に発生する同じパーティションＩＤ値ＰＡＲＴＩＤは、別々のリソース制御パラメータ４０４のセットに対応し得る。リソース制御設定構造４０２は、メモリシステム構成要素内のハードウェアに実装されたレジスタのセットであり得、それらのレジスタは、それらのレジスタのうちの１つにマッピングされたアドレスをターゲットアドレスとして指定するメモリアクセス要求を処理回路３１０が発行することによって更新することができる（場合によっては、メモリマップに公開されるアドレスの数を減らすために、１つのレジスタが、リソース制御設定が更新されるときに書き込まれるメモリマップドアドレスを有するインターフェースとして機能してもよく、インターフェースレジスタをターゲットとするメモリアクセス要求によって指定される情報の一部が、どのリソース制御設定エントリ４０４が更新されるかを示すエントリＩＤであってもよいため、ハードウェアに設けられたリソース制御設定レジスタごとに別々のメモリマップドアドレスを有する必要がない）。あるいは、リソース制御設定構造４０２は、その構造のためにソフトウェアによって予約されたアドレスのセットでメモリ内に維持される構造であってもよく、その場合、メモリシステム構成要素のハードウェアは、メモリアドレス空間内のそのデータ構造のベースアドレスを識別するレジスタを単に有するだけでよい。任意選択で、メモリシステム構成要素は、そのメモリベースの構造からリソース制御設定エントリ４０４をキャッシュするためのリソース制御設定キャッシュを含んでもよい。

一般に、リソース制御設定４０２がハードウェアシステム構成要素のレジスタを使用して実装されるか又はメモリ内のデータ構造を使用して実装されるかどうかにかかわらず、所与のパーティションＩＤ空間に対応するリソース制御パラメータ４０４は、所与のパーティションＩＤ空間に関連付けられた領域に対応する物理アドレス空間をＰＡＳＩＤにおいて指定するメモリアクセス要求を発行することによって、処理素子６上で実行されているソフトウェアにとってアクセス可能になり得る。したがって、非セキュア、セキュア、レルム、及びルートパーティションＩＤ空間内のパーティションＩＤのための設定を定義するためのリソース制御には、それぞれ、非セキュア、セキュア、レルム、及びルート物理アドレス空間内の物理アドレスを指定するメモリアクセス要求を使用してアクセスすることができる。

選択されたリソース制御パラメータ４０４のセットに基づいて、リソース使用制御回路４０６は、選択されたリソース制御パラメータに基づくメモリアクセス要求の処理を制御する。リソース制御パラメータを使用して要求の処理に影響を及ぼす方法は、メモリシステム構成要素のタイプ及び実装される特徴に応じて様々であり得るが、一般に、パラメータは、要求の処理への性能リソースの割り当て、又は別々の要求間のそのようなリソースの競合の管理に影響を及ぼし得る。しかし、リソース制御設定は、要求が許可されるべきか拒否されるべきかの決定又は要求に応答してどの特定のメモリシステム位置がアクセスされるかの選択など、要求の処理の機能的帰結には影響を及ぼさない。

例えば、メモリシステム構成要素がキャッシュである場合、リソース制御設定４０４を使用して、要求の物理アドレスＰＡに関連付けられたデータ又は命令に対するキャッシュ記憶容量の割り当てを制御してもよい。例えば、リソース制御設定４０４は、指定されたパーティションＩＤ及びパーティションＩＤ空間に関連付けられたデータ命令に割り当てることが可能な最大キャッシュ容量を定義することができ、キャッシュ容量制限で、例えば、パーティションＩＤとパーティションＩＤ空間インジケータとの当該組み合せに使用することが可能なキャッシュ容量の最大割合を定義する。別のオプションとしては、対応するパーティションＩＤ及びパーティションＩＤ空間に関連付けられたデータ又は命令に、キャッシュのどの個々の部分（例えば、どの方式のセットアソシアティブキャッシュ）を割り当てられることが可能かを、リソース制御設定が指定することであり得る。部分ベースの制御では、１つのソフトウェアプロセスは、当該キャッシュの方式の比較的小さいサブセットを使用するように制限され得るが、別のソフトウェア実行環境では、より多数の方式を使用することが許可され得るため、他のソフトウェア実行環境は、メモリにアクセスする際に性能がより向上する可能性が高くなる。いずれにしても、所与のソフトウェア実行環境によって使用されるキャッシュ容量を制限することができるいくつかのリソース制御設定を設けることによって、１つのソフトウェア実行環境がキャッシュ容量の大部分を使い果たすことを防止することにより、ノイジーネイバー問題を低減することができる。

リソース使用制御の別の例として、インターコネクト又はメモリコントローラが、指定されたパーティションＩＤ及びパーティションＩＤ空間に基づいて、現在の要求に対して選択されたリソース制御設定４０４に基づいて、バスの帯域幅の割り当てを制御することがあり得る。例えば、最小及び／又は最大帯域幅は、リソース制御設定において定義することができ、このリソース制御設定を使用して、メモリアクセス要求で指定されたパーティションＩＤ、パーティションＩＤ空間によって示される特定のソフトウェア実行環境に関連付けられた要求に対して、何個のバス上のスロットを使用できるかを制御することができる。例えば、所与のプロセスによって最近使用された帯域幅が、パーティションＩＤとパーティションＩＤ空間との組み合せに対して選択された対応するリソース制御設定のセット内に示されたその最小帯域幅を下回った場合、パーティションＩＤとパーティションＩＤ空間とのその組み合せを指定する要求は、将来のバス調停において優先され得る。所与のプロセスによって使用される帯域幅が、定義された最大帯域幅を超えた場合、パーティションＩＤとパーティションＩＤ空間との対応する組み合わせを指定するメモリアクセス要求は、例えば、帯域幅利用が最大未満に低下するまで、更なるバススロットが割り当てられることを防止することによって、将来のバス調停決定における優先順位が下げられ得る。

別のオプションとして、メモリコントローラ又はインターコネクトなどのメモリシステム構成要素が、リソース制御設定に基づいて所与のメモリアクセス要求の優先順位を設定することができ、その結果、あるソフトウェア実行環境に対する要求を、別のソフトウェア実行環境に対する要求よりも先に優先させることができ、優先順位を使用して要求間のリソースの競合を管理する。したがって、メモリへのアクセスの要求を処理する際に、リソース制御設定が、達成される性能に影響を与える可能性がある方式は、多種多様存在し得る。

図１６に示すように、メモリシステム構成要素は、性能監視選択及びフィルタリング回路４１０を含むこともでき、この性能監視選択及びフィルタリング回路４１０は、メモリシステム構成要素によるメモリアクセス要求プロセスに応答して性能監視カウンタ４１２の更新を制御し、性能モニタ４１２を更新するための基準はフィルタパラメータ４１４において定義される。リソース制御設定４０２と同様に、フィルタパラメータ４１４は、メモリシステム構成要素のレジスタ内で、又はメモリベースの構造（任意選択でキャッシュされることができる）内で、定義されることができる。性能モニタ４１２はまた、メモリマップドレジスタとして、又はメモリ内で、アクセスされてもよい。パーティションＩＤ空間インジケータ及び性能監視グループＩＤ ＰＭＧ（及び、任意選択で、ＰＭＧがＰＡＲＴＩＤと連結されるプレフィックス／サフィックスと見なされる実装形態では、リソース制御パーティションＩＤ値（ＰＡＲＴＩＤ））を使用して、ＭＰＡＭ＿ＳＰと、ＰＭＧと、任意選択でＰＡＲＴＩＤとの組み合わせに対応するフィルタパラメータ４１４のセットの選択に基づいて、どの性能モニタ４１２を更新するか、及び／又は性能モニタを更新するかどうかを選択することができる。したがって、パーティションＩＤとパーティションＩＤ空間インジケータとの様々な組み合わせに対して様々な性能モニタ４１２を定義することができ、そのような組み合わせに対して様々なフィルタパラメータのセットを定義することもできる。これにより、あるソフトウェア実行環境を別のソフトウェア実行環境と比較して性能を別々に追跡することができ、また、別々のセキュリティ領域で実行されているソフトウェアは、それらに関連付けられた異なる性能モニタのセット、又は性能監視のための別々の基準を定義するための異なるフィルタパラメータのセットを有してもよい。例えば、性能モニタ４１２は、カウンタのセットとすることができ、これらのカウンタは、特定の基準を満たすメモリアクセス要求に応答してインクリメントされ、フィルタパラメータは、基準を定義することができ、例えば、性能モニタが更新されるメモリアドレスの範囲を定義すること、追跡されるメモリアクセスのタイプ（例えば、ロード又はストア）を定義すること、又はキャッシュミス、総要求、要求を処理する待ち時間など、性能モニタ４１２によってカウントされるイベントのタイプを定義することなど、を定義することができる。

図１６は、リソース制御設定選択回路４００と性能監視選択及びフィルタリング回路４１０との両方を有するメモリシステム構成要素の例を示すが、すべてのメモリシステム構成要素がこれらの両方を有することは必須ではなく、いくつかのシステム構成要素はこれらのうちの１つのみを有してもよい。また、メモリシステムは、リソース分割を全くサポートしないいくつかの構成要素を含んでもよく、それらは、リソース制御設定選択回路４００も性能監視選択及びフィルタリング回路４１０も有さない。それにもかかわらず、分割を全くサポートしないそのようなメモリシステム構成要素は、分割をサポートする他のメモリシステム構成要素と同じメモリシステム内に共存し得る。

図１７は、メモリシステム構成要素におけるメモリアクセス要求の処理を示すフロー図である。ステップ２００で、メモリシステム構成要素は、物理アドレス（ＰＡ）、パーティションＩＤ（ＰＡＲＴＩＤ及び／又はＰＭＧ）、パーティションＩＤ空間インジケータ（ＭＰＡＭ＿ＳＰ）、及び任意選択で、ＰＡＳインジケータ（例えばメモリシステム構成要素がＰｏＰＡ６０の上流にある場合）を指定するメモリアクセス要求を受信する。ステップ２０２では、メモリシステム構成要素がリソース分割をサポートする場合、本方法はステップ２０４に進み、このステップ２０４では、リソース制御設定選択回路４００は、リソース制御パーティションＩＤ（ＰＡＲＴＩＤ）及びパーティションＩＤ空間インジケータ（ＭＰＡＭ＿ＳＰ）に基づいて１つ以上のリソース制御パラメータ４０４からなるセットを選択する。ステップ２０６では、リソース使用制御回路４０６は、選択されたリソース制御パラメータ２０４のセットに基づいて、メモリアクセス要求に対するリソース割り当て又は競合管理を制御する。メモリシステム構成要素がリソース分割をサポートしない場合、ステップ２０４及び２０６は省略される。

ステップ２０８において、メモリシステム構成要素が性能監視分割をサポートする場合、ステップ２１０において、性能監視選択及びフィルタリング回路２１０は、パーティションＩＤ（少なくとも性能監視グループＩＤ（ＰＭＧ）であるが、任意選択で、いくつかの実施形態ではリソース制御パーティションＩＤ（ＰＡＲＴＩＤ）にも基づく）及びパーティションＩＤ空間インジケータＭＰＡＭ＿ＳＰに基づいて、性能監視データ４１２を更新するかどうかを選択する。例えば、パーティションＩＤ及びパーティションＩＤ空間インジケータの組み合わせに対応するフィルタパラメータ４１４のセットが選択され、メモリアクセス要求がこれらのフィルタパラメータを満たすかどうかが判定され、満たす場合、パーティションＩＤ及びパーティションＩＤ空間インジケータの組み合わせに対応する性能モニタ４１４が更新される。メモリシステム構成要素が性能監視分割をサポートしない場合、ステップ２１０は省略される。

メモリシステム構成要素がリソース分割及び／又は性能監視分割をサポートするかどうかにかかわらず、ステップ２１２では、メモリアクセス要求が処理される。メモリシステム構成要素がＰｏＰＡ６０の上流に位置するＰｏＰＡ前である場合、別々の物理アドレス空間内の別名化物理アドレスは、それらが別々のメモリシステムリソースを参照しているかのように扱われる。例えば、メモリシステム構成要素がキャッシュである場合、キャッシュ容量のルックアップは、所与のキャッシュ位置が要求されたデータ又は命令に対応するかどうかを判定するための情報の一部として、ＰＡＳインジケータを使用することができ、これは、例えば、キャッシュのセットを選択するためのインデックス値、及び／又はルックアップされたキャッシュの位置が指定されたアドレスに対応するかどうかを判定するためのタグ値の一部としてＰＡＳインジケータを含めることによって行うことができる。事実上、ＰＡＳインジケータは、キャッシュのルックアップにおけるいくつかの追加のアドレスビットとして扱われることができる。メモリシステム構成要素が、ＰｏＰＡ前メモリコントローラ又はインターコネクト又はバスに要求を出力する他の構成要素である場合、ＰＡＳインジケータはＰＡと共に供給され、ＰＡを修飾して、追加のアドレスビットとして機能することができる。

ステップ２１４で、何らかのメモリアクセス要求を下流のメモリシステム構成要素に送信する必要がある場合（キャッシュミスの場合のキャッシュラインフィル要求、又はインターコネクトによってバス上に送信される要求もしくはメモリコントローラによってメモリストレージユニットに発行される要求など）、パーティションＩＤ及びパーティションＩＤ空間インジケータは、下流のメモリシステム構成要素もリソース分割又は性能監視分割を実装することができるように、下流に送信される要求に添付されるラベルとして含まれる。また、メモリシステム構成要素が、別々の物理アドレス空間から物理アドレスを非別名化するためにＰＡＳを取り除くＰｏＰＡメモリシステム構成要素でない限り（この場合、ＰＡＳインジケータは、下流に送信される要求から省略され得る）、ＰＡ及びＰＡＳインジケータは下流に供給されてもよい。

別々の数のパーティションＩＤ空間をサポートする区域間のブリッジング
システムオンチップなどのデータ処理システムを構築する場合、いくつかの構成要素が上述の実施例のように３つ以上のパーティションＩＤ空間及び３つ以上のセキュリティ領域をサポートすることが有用であり得るが、より少数の領域及びパーティションＩＤ空間をサポートし得る他のメモリシステム構成要素があってもよい。レガシーデバイスとの互換性のために、そのようなより少数のパーティションＩＤ空間及びセキュリティ領域をサポートするデバイスが、上述したような処理要素及びメモリシステム構成要素と共存することを可能にすることが望ましい場合がある。したがって、図１８に示すように、データ処理システムは、上述したような少なくとも３つのパーティションＩＤ空間及び少なくとも３つのセキュリティ領域をサポートする１つ以上の構成要素を含む第１の区域４５０と、第１の区域内の構成要素よりも少数のパーティションＩＤ空間及びセキュリティ領域をサポートする１つ以上の構成要素を含む、装置の第２の区域４５２とを含むことができる。第１の区域と第２の区域との間を通過するメモリアクセス要求に対して物理アドレス空間ＩＤ及びパーティションＩＤ空間インジケータを再マッピングするために、ブリッジ回路４６０を設けることができる。例えば、区域４５０と区域４５２との間の境界において、物理アドレス空間インジケータ（ＰＡＳＩＤ）の４つの値を、区域４５２内でサポートされる２つの物理アドレス空間値のセットから選択された値にマッピングすることができる。同様に、パーティションＩＤ空間インジケータ（ＭＰＡＭ＿ＳＰ）の４：２の再マッピングを実行することができる。第２の区域４５２から第１の区域４５０に発行された要求に対して、対応する２：４の領域／パーティションＩＤ空間再マッピングを実行することができる。ブリッジ回路４６０は、場合によっては、他の機能と組み合わされた再マッピング回路、例えばシステムメモリ管理ユニット（ＳＭＭＵ）４６２を含むことができ、このシステムメモリ管理ユニット（ＳＭＭＵ）４６２は、第２の区域４５０内のデバイスの代わりにアドレス変換を実行するものであり、区域４５０と区域４５２との間のブリッジにおいて再マッピングを実行することもできる。あるいは、専用ブリッジ回路４６４、４６６が、アドレス変換などの他の機能とは別に、区域間のインターフェースに設けられてもよい。第１の区域４５０から第２の区域４５２に渡される要求に対する４：２再マッピング、及び第２の区域４５２から第１の区域４５０に渡される要求に対する２：４再マッピングのために、別々のブリッジング構成要素を設けることができる。

様々な設計目標の下でレガシー区域４５２をサポートするために、様々なブリッジング技法を使用することができる。４ＰＡＳ／ＰＡＲＴＩＤ区域４５０に要求を行う２ＰＡＳ及び２ＰＡＲＴＩＤ空間デバイス４５４の場合、システムＭＭＵ４６２は、ソフトウェア定義ページテーブルの制御下でマッピングを実行することができる。あるいは、比較的安価であるが柔軟性のないソリューションの場合、デバイス４５４は、非セキュアＰＡＳから非セキュアＰＡＳへ、及びセキュアＰＡＳからセキュアＰＡＳへの静的な変換、並びに非セキュアパーティションＩＤ空間から非セキュアパーティションＩＤ空間へ、及びセキュアパーティションＩＤ空間からセキュアパーティションＩＤ空間への対応する変換を用いて配線することができる。このようなレガシーデバイスは、０ｂ１が非セキュアを示し、０ｂ０がセキュアを示すように、１ビットのインジケータを用いて非セキュア／セキュアパーティションＩＤ空間を符号化することができるが、０ｂ００、０ｂ０１、０ｂ１０、０ｂ１１がそれぞれセキュア、非セキュア、ルート、及びレルムパーティションＩＤ空間を表す上述のＭＰＡＭ＿ＳＰの符号化は、区域４５２内のデバイス４５４から受信された非セキュア／セキュア要求の指示に上位ビットである０を単に追加することによって静的マッピングが実装できるため、有用であり得る。とはいえ、静的マッピングは、ＭＰＡＭ＿ＳＰの他の符号化ででも可能である。

４ＰＡＳ及び４ＰＡＲＴＩＤ空間区域４５０内のＰＥ６及び他の要素が区域４５２内のデバイスに要求を行う場合、いくつかのオプションがある：
１．柔軟性のない静的マッピングが、ルートＰＡＳ及びセキュアＰＡＳをレガシーデバイスへのセキュアＰＡＳ要求に変え、レルムＰＡＳ及び非セキュアＰＡＳ要求をレガシー構成要素への非セキュア要求に変える。同様に、ルート／セキュアパーティションＩＤ空間が、セキュアパーティションＩＤ空間にマッピングされ、レルム／非セキュアＰＡＳ要求が、非セキュアパーティションＩＤ空間にマッピングされる。０ｂ００、０ｂ０１、０ｂ１０、０ｂ１１が、セキュア、非セキュア、ルート、及びレルムパーティションＩＤを表すＭＰＡＭ＿ＳＰの符号化は、ここでも、この静的マッピングを実行するための回路を簡略化するのに役立ち、それは、ＭＰＡＭ＿ＳＰの最上位ビットを単純に破棄して、このようなレガシーデバイス４５４によって使用され得る、非セキュアの場合は０ｂ１、及びセキュアの場合は０ｂ０を示す１ビットのインジケータを提供することができることを意味するためである。
２．レガシー構成要素４５４又はレガシー区域４５２の外部にある単純なプログラマブル空間マッパ。空間マッパは、ルートパーティションＩＤ空間をセキュアパーティションＩＤ空間にマッピングするか又は非セキュアパーティションＩＤ空間にマッピングするか、及びレルムパーティションＩＤ空間をセキュアパーティションＩＤ空間にマッピングするか又は非セキュアパーティションＩＤ空間にマッピングするかを制御する。
ａ）マッパはまた、ルートＰＡＳをセキュアＰＡＳにマッピングするか又は非セキュアＰＡＳにマッピングするか、及びレルムＰＡＳをセキュアＰＡＳにマッピングするか又は非セキュアＰＡＳにマッピングするかを選択することもできる。あるいは、ルートＰＡＳを常にセキュアとしてマッピングし、レルムＰＡＳを常に非セキュアとしてマッピングすることもでき、この場合、マッパのプログラマブルな態様は、パーティションＩＤマッピングに影響を及ぼすが、ＰＡＳマッピングには影響を及ぼさない。
ｂ）マッパはまた、ルートパーティションＩＤ空間からの要求を監視すべきでないかどうか、及びレルムパーティションＩＤ空間からの要求を監視すべきでないかどうかを、フラグ（例えば、ＮＯ＿ＭＯＮ）を介して示すこともできる（これは、監視を無効にする必要があることをフラグが示すとき、監視の無効化を実装するためにレガシー構成要素４５４の小さな再設計を必要とする場合があるが、これは、４つのパーティションＩＤ空間すべてをサポートするよりも、再開発の労力が少なくて済む可能性がある）。
３．２のマッパの組み合わせのうちの１つは、レガシー構成要素４５４内に実装されることができ、構成要素の設計に対する変更について、２ｂによって必要とされる変更よりも大きい変更を必要とする。

本出願において、「～ように構成された（configured to...）」という用語は、装置の要素が、定義された動作を実施することが可能である構成を有することを意味するために使用される。この文脈において、「構成」とは、ハードウェア又はソフトウェアの配設又は相互接続の方法を意味する。例えば、装置は、定義された動作を提供する専用ハードウェアを有し得るか、又はプロセッサ若しくは他の処理デバイスが、機能を実行するようにプログラムされ得る。「ように構成された」は、装置要素が、定義された動作を提供するために何らかの変更がなされる必要があることを意味しない。

本発明の例示的な実施形態が添付の図面を参照して本明細書で詳細に説明されているが、本発明はこれらの正確な実施形態に限定されないこと、及び様々な変更及び修正が、当業者によって、添付の特許請求の範囲によって定義されている本発明の範囲から逸脱することなく、実施形態に行われ得ることが理解されよう。

Claims (20)

1. 装置であって、
   対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理し、ターゲットメモリシステム位置を示すターゲットアドレスを指定するメモリアクセス要求をメモリシステムに発行する処理回路と、
   前記メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティション識別子選択情報に基づいてパーティション識別子を選択するパーティション識別子選択回路と、
   前記処理回路の現在の領域に基づいて、少なくとも３つのパーティション識別子空間の中から選択パーティション識別子空間を選択するパーティション識別子空間選択回路と、
   を備え、
   前記選択パーティション識別子空間及び前記パーティション識別子が共に、
   前記メモリシステムのメモリシステム構成要素において、前記メモリアクセス要求を処理するためのリソースの割り当てを制御するための、もしくは前記リソースについての競合を管理するための、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択するための情報、又は前記メモリシステム構成要素において、前記メモリアクセス要求に応答して性能監視データを更新するかどうかを選択するための情報を表し、
   前記処理回路が、前記メモリアクセス要求を前記メモリシステムに発行するように構成され、前記メモリアクセス要求が、前記パーティション識別子と、前記パーティション識別子空間選択回路によって選択された前記選択パーティション識別子空間を示す複数のビットを備えるパーティション識別子空間インジケータ、とを指定する、装置。
2. 前記パーティション識別子空間選択回路が、前記処理回路の前記現在の領域に基づいて、及びプログラマブル制御情報に基づいて、前記選択パーティション識別子空間を選択するように構成される、請求項１に記載の装置。
3. 前記パーティション識別子空間選択回路が、前記プログラマブル制御情報に基づいて、前記選択パーティション識別子空間が、前記現在の領域に関連付けられたプライマリパーティション識別子空間であるべきか、又は前記現在の領域に関連付けられた代替パーティション識別子空間であるべきかを選択するように構成され、ここで、前記少なくとも３つの領域のうちの少なくとも１つについて、前記代替パーティション識別子空間は、別の領域に関連付けられた前記プライマリパーティション識別子空間である、請求項２に記載の装置。
4. 所与の領域に関連付けられた前記プライマリパーティション識別子空間が、前記プログラマブル制御情報とは無関係に前記所与の領域に対して定義された固定パーティション識別子空間である、請求項３に記載の装置。
5. 少なくとも１つの領域について、その領域に関連付けられた前記代替パーティション識別子空間が、前記プログラマブル制御情報に応じて可変的に選択されるパーティション識別子空間である、請求項３に記載の装置。
6. 前記処理回路が、複数の特権レベルのうちの１つで命令を処理するように構成され、
   少なくとも１つの特権レベルについて、前記少なくとも１つの特権レベルで発行されたメモリアクセス要求に対する前記選択パーティション識別子空間の選択を制御する前記プログラマブル制御情報の少なくとも一部が、前記少なくとも１つの特権レベルよりもより特権の高い特権レベルでプログラム可能である、請求項２～５のいずれか一項に記載の装置。
7. 前記少なくとも１つの特権レベルの少なくともサブセットについて、前記処理回路が、そのサブセットの特権レベルで実行される少なくとも１つの命令にとって、前記より特権の高い特権レベルでプログラム可能な前記プログラマブル制御情報に基づいて選択された前記選択パーティション識別子空間を示す情報を示す強制空間をアクセス可能にするように構成される、請求項６に記載の装置。
8. 前記処理回路が、複数の特権レベルのうちの１つで命令を処理するように構成され、前記プログラマブル制御情報が、
   第１の特権レベルでプログラム可能な階層制御有効化情報と、
   前記第１の特権レベルよりも特権が低い第２の特権レベルでプログラム可能な空間選択制御情報と、
   を含み、
   前記階層制御情報が、第１の値を有するとき、前記パーティション識別子選択回路が、前記第２の特権レベル又は前記第２の特権レベルよりも特権が低い第３の特権レベルで発行されたメモリアクセス要求に対して、前記第２の特権レベルでプログラム可能な前記空間選択制御情報に応じて、前記選択パーティション識別子空間を選択するように構成され、
   前記階層制御情報が第２の値を有するとき、前記パーティション識別子選択回路が、前記第２の特権レベル又は前記第３の特権レベルで発行されたメモリアクセス要求に対して、前記第２の特権レベルでプログラム可能な前記空間選択制御情報とは無関係に、前記選択パーティション識別子空間を選択するように構成される、請求項２～７のいずれか一項に記載の装置。
9. 前記メモリアクセス要求を処理した機能的な結果が、前記パーティション識別子及び前記選択パーティション識別子空間とは無関係である、請求項１～８のいずれか一項に記載の装置。
10. 前記メモリアクセス要求に対して、前記現在の領域に基づいて選択物理アドレス空間を選択する物理アドレス空間選択回路を備え、
    前記処理回路が、前記選択物理アドレス空間を示す物理アドレス空間インジケータを指定する前記メモリアクセス要求を発行するように構成される、請求項１～９のいずれか一項に記載の装置。
11. 前記物理アドレス空間選択回路が、前記現在の領域に基づいて、かつ前記メモリアクセス要求の前記ターゲットアドレスに対応するアドレス変換情報を提供するアドレス変換エントリに指定された物理アドレス空間選択情報に基づいて、前記選択物理アドレス空間を選択するように構成される、請求項１０に記載の装置。
12. 前記パーティション識別子空間選択回路が、前記現在の領域に応じて、かつ前記ターゲットアドレスに対応する前記アドレス変換エントリに指定された前記物理アドレス空間選択情報とは無関係に、前記選択パーティション識別子空間を選択するように構成される、請求項１１に記載の装置。
13. 同じメモリシステムリソースに対応する別々の物理アドレス空間からの複数の別名化物理アドレスを非別名化して、前記複数の別名化物理アドレスのいずれかを、少なくとも１つの下流のメモリシステム構成要素に提供される非別名化物理アドレスにマッピングするように構成された物理的別名化ポイント（ＰｏＰＡ）メモリシステム構成要素と、
    前記ＰｏＰＡメモリシステム構成要素の上流に設けられた少なくとも１つのＰｏＰＡ前メモリシステム構成要素であって、前記少なくとも１つのＰｏＰＡ前メモリシステム構成要素が、別々の物理アドレス空間からの前記別名化物理アドレスを、前記別名化物理アドレスが別々のメモリシステムリソースに対応しているかのように扱うように構成されている、ＰｏＰＡ前メモリシステム構成要素と、
    を備える、請求項１０～１２のいずれか一項に記載の装置。
14. 前記パーティション識別子空間インジケータ及び前記パーティション識別子に基づいて、前記１つ以上のメモリシステムリソース制御パラメータからなるセットを選択するリソース制御パラメータ選択回路、及び／又は、
    前記パーティション識別子空間インジケータ及び前記パーティション識別子に基づいて、前記メモリアクセス要求に応答して前記性能監視データを更新するかどうかを制御する性能監視制御回路を備える、メモリシステム構成要素を備える、請求項１～１３のいずか一項に記載の装置。
15. 前記少なくとも３つのパーティション識別子空間の各々が、前記少なくとも３つの領域のうちの対応する１つに関連付けられ、
    所与のパーティション識別子空間に対応するメモリシステムリソース制御パラメータの所与のセットが、前記所与のパーティション識別子空間に関連付けられた前記領域に対応する前記物理アドレス空間内のターゲットアドレスを指定して発行されたメモリアクセス要求に応答して、アクセス可能である、請求項１４に記載の装置。
16. 前記少なくとも３つのパーティション識別子空間をサポートする１つ以上の構成要素を備える前記装置の第１の区域と、前記第１の区域内の前記１つ以上の構成要素よりも少数のパーティション識別子空間をサポートする１つ以上の構成要素を備える前記装置の第２の区域との間の境界にブリッジ回路を備え、
    前記ブリッジ回路が、前記第１の区域と前記第２の区域との間を通過するメモリアクセス要求に対して前記パーティション識別子空間インジケータを再マッピングするように構成される、請求項１～１５に記載の装置。
17. 前記ブリッジ回路が、
    固定マッピング、及び
    プログラマブルマッピングのうちの１つに従って、前記パーティション識別子空間インジケータを再マッピングするように構成される、請求項１６に記載の装置。
18. 前記ブリッジ回路がまた、前記第１の区域と前記第２の区域との間を通過する前記メモリアクセス要求に関連付けられた前記選択物理アドレス空間を示す物理アドレス空間インジケータを再マッピングするようにも構成される、請求項１６又は１７に記載の装置。
19. メモリシステム構成要素であって、
    メモリアクセス要求を受信するメモリアクセス要求受信回路であって、前記メモリアクセス要求が、メモリシステム内のターゲットメモリシステム位置を示すターゲットアドレスと、少なくとも３つのパーティション識別子空間の中から選択された選択パーティション識別子空間を示す複数のビットを含むパーティション識別子空間インジケータと、前記メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたパーティション識別子と、を指定する、メモリアクセス要求受信回路と、
    前記パーティション識別子空間インジケータ及び前記パーティション識別子に基づいて、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択し、選択された前記メモリシステムリソース制御パラメータのセットに基づいて、前記メモリアクセス要求を処理するためのリソースの割り当てを制御するか又は前記リソースについての競合を管理するリソース制御回路、及び／又は、
    前記パーティション識別子空間インジケータ及び前記パーティション識別子に基づいて、前記メモリアクセス要求に応答して前記性能監視データを更新するかどうかを制御する性能監視制御回路と、を備える、メモリシステム構成要素。
20. 方法であって、
    対応する物理アドレス空間にそれぞれ関連付けられた少なくとも３つの領域のうちの１つにおいて命令を処理することと、
    メモリアクセス要求を発行させた現在のソフトウェア実行環境に関連付けられたプログラマブルパーティション識別子選択情報に基づいてパーティション識別子を選択することと、
    処理回路の現在の領域に基づいて、少なくとも３つのパーティション識別子空間の中から選択パーティション識別子空間を選択することと、
    ターゲットメモリシステム位置を示すターゲットアドレス、前記パーティション識別子、及び前記選択パーティション識別子空間を示す複数のビットを含むパーティション識別子空間インジケータを指定するメモリアクセス要求をメモリシステムに発行することと、
    前記パーティション識別子空間インジケータ及び前記パーティション識別子に基づいて、１つ以上のメモリシステムリソース制御パラメータからなるセットを選択し、選択された前記メモリシステムリソース制御パラメータのセットに基づいて、前記メモリアクセス要求を処理するためのリソース割り当てを制御するか又は前記リソースについての競合を管理すること、及び／又は、
    前記パーティション識別子空間インジケータ及び前記パーティション識別子に基づいて、前記メモリアクセス要求に応答して性能監視データを更新するかどうかを制御することと、を含む、方法。